JP2006059978A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006059978A JP2006059978A JP2004239593A JP2004239593A JP2006059978A JP 2006059978 A JP2006059978 A JP 2006059978A JP 2004239593 A JP2004239593 A JP 2004239593A JP 2004239593 A JP2004239593 A JP 2004239593A JP 2006059978 A JP2006059978 A JP 2006059978A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- element isolation
- isolation region
- transistors
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 11
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/60—Peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】フィールド反転の発生を防止し、微細化に有利な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板21の主表面上にマトリクス状に設けられ、それぞれがゲート電極TGと、前記ゲート電極上に設けられたゲート電極コンタクト26と、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層27とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタTRと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域STI上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲート31とを具備している。
【選択図】 図2
【解決手段】半導体装置は、半導体基板21の主表面上にマトリクス状に設けられ、それぞれがゲート電極TGと、前記ゲート電極上に設けられたゲート電極コンタクト26と、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層27とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタTRと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域STI上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲート31とを具備している。
【選択図】 図2
Description
この発明は、半導体装置に関し、例えば、NAND型フラッシュメモリのロウデコーダ(Row Decoder)のコア(core)部に設けられた高耐圧系トランジスタ等に適用されるものである。
従来より、例えば、高耐圧系トランジスタ等において、隣接する上記トランジスタ間の素子分離領域には、大きな電圧が印加される。よって、上記素子分離領域を十分にとっておかないと、素子分離領域でいわゆるフィールド反転が発生し、隣接するトランジスタ間で電流が流れてしまうという問題がある。
そのため、例えば、特許文献1の第3図(d)には、隣接する高耐圧系トランジスタの間に分離用トランジスタを更に設け、上記分離用トランジスタによりカットオフすることによって素子分離し、フィールド反転を防止する例が示されている。
しかし、フィールド反転の発生を防止するために分離用トランジスタを更に設けると、セル面積が増大して微細化に不利となるという事情がある。
特開平4−199658号公報 明細書
この発明は上記のような事情に鑑みて、フィールド反転の発生を防止し、微細化に有利な半導体装置を提供する。
この発明の一態様によれば、半導体基板の主表面上にマトリクス状に設けられ、それぞれがゲート電極と、前記ゲート電極上に設けられたゲート電極コンタクトと、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備する半導体装置を提供できる。
この発明の一態様によれば、半導体基板の主表面上にマトリクス状に設けられ、ゲート幅方向にゲート電極が延設されてゲート幅方向のゲート電極が共有された複数の高耐圧系絶縁ゲート型電界効果トランジスタと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上であって、前記ゲート電極が設けられた素子分離領域上以外の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備する半導体装置を提供できる。
この発明によれば、フィールド反転の発生を防止し、微細化に有利な半導体装置が得られる。
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
[第1の実施形態]
まず、この発明の第1の実施形態に係る半導体装置について、NAND型フラッシュメモリを例に挙げ、図1乃至図6を用いて説明する。図1は、NAND型フラッシュメモリのメモリセルアレイとその周辺回路を模式的に示す平面図である。
まず、この発明の第1の実施形態に係る半導体装置について、NAND型フラッシュメモリを例に挙げ、図1乃至図6を用いて説明する。図1は、NAND型フラッシュメモリのメモリセルアレイとその周辺回路を模式的に示す平面図である。
図示するように、NAND型フラッシュメモリ11は、ロウデコーダ12、メモリセルアレイ13、センスアンプ14、ソース線ドライバ15を備えている。
ロウデコーダ12は、ワード線WL1〜WL8のうちの1本、選択セレクトゲート線SGD、SGSを選択するように構成されている。また、ロウデコーダ12は、ロウメインデコーダ回路部16、コア部(ロウサブデコーダ回路部)17を備えている。ロウメインデコーダ回路部16は、ロウアドレス信号をデコードして、ロウアドレスデコード信号をコア部17に送信する。コア部17は、転送ゲート線TGにゲートが共通接続されたトランスファゲートトランジスタTGTD、TGTS、高電圧系トランジスタTR1〜TR8を備えている。
メモリセルアレイ13は、マトリクス状に配置された複数個のNANDセル18を有している。NANDセル18のそれぞれは、8個のメモリセルトランジスタMT、選択トランジスタST1、ST2を含んでいる。メモリセルトランジスタMTは、半導体基板の主表面上にゲート絶縁膜を介して設けられた浮遊電極、浮遊電極上に設けられたゲート間絶縁膜、ゲート間絶縁膜上に設けられた制御電極を備えた積層構造である(図示せず)。メモリセルトランジスタMTは、隣接するものでソース/ドレインを共有している。そして、選択トランジスタST1、ST2の間にその電流経路が直列接続されるように配置されている。尚、メモリセルトランジスタMTの個数は、8個に限らず、例えば、16個、32個等であってもよく、選択トランジスタST1、ST2は必ずしも両方必要ではない。NANDセル18を選択できれば、選択トランジスタST1、ST2のいずれか一方のみが設けられていても良い。
同一列にあるメモリセルトランジスタMTの制御電極はワード線WL1〜WL8のいずれかに共通接続され、同一行にある選択トランジスタST1、ST2のゲートはそれぞれセレクトゲートSGD、SGSに接続されている。同一行にある選択トランジスタST1のドレインは、ビット線BL1〜BLnのいずれかに接続されている。選択トランジスタST2のソースはソース線SLに共通接続され、ソース線ドライバ15に接続されている。
センスアンプ14は、選択されたメモリセルトランジスタMTから読み出したデータを増幅するように構成されている。
ソース線ドライバ15は、ソース線SLに電圧を印加するように構成されている。
次に、図2乃至図7を用いて、コア部17の高電圧系トランジスタTR1〜TR8について、トランジスタTR1〜TR4を抽出して説明する。
図2は、高耐圧系トランジスタTR1〜TR4を模式的に示す平面図である。図3は、図2中のA−A´線に沿った断面構造図である。図4は、図2中のB−B´線に沿った断面構造図である。
図示するように、半導体基板21の主表面上の素子分離領域STI(Shallow Trench Isolation)により分離された素子領域AAに高耐圧系トランジスタTR1〜TR4が設けられている。
トランジスタTR1〜TR4のそれぞれは、基板21上に設けられたゲート絶縁膜23、ゲート絶縁膜23上に設けられた浮遊電極層24、浮遊電極層24上に設けられた制御電極層25、基板21中にゲート電極を挟むように隔離して設けられたソースS1〜S4/ドレインD1〜D4を備えている。ソースS1〜S4およびドレインD1〜D4にはそれぞれコンタクトが設けられ、所望の電位を印加する。例えば、図4に示すように、ドレインコンタクトDCは、絶縁層28、浮遊電極層24、およびゲート絶縁膜23を貫通して基板21表面上に設けられ、配線層DLに電気的に接続している。上記のように、転送ゲート線TGは、浮遊電極層24および制御電極層25により構成されている。浮遊電極層24、制御電極層25は、例えば、ポリシリコン等により形成されている。
浮遊電極層25は、トランジスタTR1〜TR4ごとに分離されて素子領域AA上に設けられている。そして、ゲート電極コンタクト26が、浮遊電極層25がゲート幅方向に沿って素子分離領域STI上に延設された部分(フリンジ部分)上に設けられている。配線層27が、ゲート幅方向に隣接する前記ゲート電極コンタクト26上に設けられ、ゲート幅方向の転送ゲート線TGを電気的に接続している。
さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上にシールド用ゲート31が設けられている。換言すれば、素子分離領域STI上にトランジスタTR1〜TR4を囲むようにシールド用ゲート31が設けられている。このシールド用ゲート31には、接地されて0Vが印加されているか、または所定の負のバイアスが印加されている。
尚、上記シールド用ゲート31はゲート長方向のみに設けられていてもよい。
また、浮遊電極層24および制御電極層25は、図示しない配線層により転送ゲート線TGに電気的に接続されている。さらに、ソースS1〜S4、ドレインD1〜D4のコンタクトは、図示しない配線層により所望の電位が印加される。
<動作(セルフブースト方式)>
次に、セルフブースト方式によってメモリセルトランジスタMTにデータを書き込む場合の高耐圧系トランジスタTR1〜TR8の動作について説明する。書き込み動作は、いずれかのワード線WL1〜WL8に接続された全てのメモリセルトランジスタMT(1PAGE)に対して一括して行われる。以下、トランジスタTR1、TR2を抽出し、図1中で示すメモリセルトランジスタMT2にデータを書き込む場合を例に挙げて説明する。図5、図6は、トランジスタTR1、TR2の動作を説明するための平面図である。
次に、セルフブースト方式によってメモリセルトランジスタMTにデータを書き込む場合の高耐圧系トランジスタTR1〜TR8の動作について説明する。書き込み動作は、いずれかのワード線WL1〜WL8に接続された全てのメモリセルトランジスタMT(1PAGE)に対して一括して行われる。以下、トランジスタTR1、TR2を抽出し、図1中で示すメモリセルトランジスタMT2にデータを書き込む場合を例に挙げて説明する。図5、図6は、トランジスタTR1、TR2の動作を説明するための平面図である。
まず、ビット線BL1に0Vが印加され、ビット線BL2〜BLnにVccが印加されることにより、ビット線BL1に接続されているNANDセル18が選択される。
続いて、図5に示すように、転送ゲート線TGが選択される前は、トランジスタTR1、TR2はオフとなり、ソースS1、S2には電位が印加されない(0V)かまたはフローティング状態である。続いて、ワード線WL2に接続されたメモリセルトランジスタMTを選択するために、ドレインD2にロウメインデコーダ回路部16の一部分Dec 16−2から転送された書き込み電圧Vpgm (例えば、25V程度)が印加される。一方、上記トランジスタTR2と素子分離領域STIを挟んでゲート幅方向に隣接するトランジスタTR1は選択されていないため、ロウメインデコーダ回路部16の一部分Dec 16−1から電圧は転送されず、ドレインD1には電圧が印加されない(0V)。
上記のようなバイアス関係であると、ドレインD1とドレインD2の素子分離領域間35に、高電位(書き込み電圧Vpgm 程度)が印加される。一方で、ドレインD1とドレインD2の素子分離領域間35には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間35における素子分離を十分にして、いわゆるパンチスルーリークの発生を防止している。
続いて、ドレインD1に中間電位Vpassが印加される。さらに、ワード線WL2に書き込み電圧Vpgmを転送するための電位VpgmH(Vpgm +Vth、例えば、26V程度)が、転送ゲート線TGに印加される。上記電位VpgmH により、トランジスタTR1、TR2、はオンする。そして、ワード線WL1(非選択ワード線)、WL2(選択ワード線)にそれぞれ中間電位Vpass、書き込み電圧Vpgm が転送される。
上記のようなバイアス関係でも、ゲート幅方向の転送ゲート線TG下における素子分離領域間37に、高電位VpgmHが印加される。一方で、素子分離領域間37には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間37にチャネルが形成されて電流が流れるいわゆるフィールド反転を防止している。
さらに、上記電位VpgmH により、トランスファゲートトランジスタTGTD、TGTSもオンし、選択セレクトゲート線SGDに電位Vccが転送され、非選択セレクトゲート線SGSに0Vが転送される。また、他のトランジスタTR3〜TR8の動作は、上記トランジスタTR1と同様である。
そのため、電位Vccおよび中間電位Vpassが転送されたトランジスタST1、メモリセルトランジスタMT1がオンするため、メモリセルトランジスタMT2が設けられる基板にはビット線BL1の電位0Vが印加される。さらに、メモリセルトランジスタMT2の制御電極(図示せず)に転送された書き込み電圧Vpgm が印加されることにより、メモリセルトランジスタの浮遊電極(図示せず)に電子が注入される。以上のようにして、書き込み動作が行われる。
以上に説明したように、この実施形態に係る半導体装置は、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上に、0Vまたは負の電位を素子分離領域STIに印加するシールド用ゲート31が設けられている。そのため、ドレインD1とドレインD2の素子分離領域間35に、高電位(書き込み電圧Vpgm 程度)が印加された場合(図5)であっても、素子分離領域間35における素子分離を十分にでき、いわゆるパンチスルーリークの発生を防止できる。よって、パンチスルーリークによるショートや余分な消費電力を低減することができ、信頼性を向上できる。
また、上記効果は、ゲート幅方向に隣接するトランジスタ間に限らず、同様なバイアス関係にあればゲート長方向(例えば、トランジスタTR1、TR3間、トランジスタTR2、TR4間)においても同様である。
さらに、上記効果により絶縁性が向上するため、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。その結果、コア部17のセル面積を低減することができる。ここで、コア部17のセル面積が、NAND型フラッシュメモリ11全体の面積に占める割合は大きい。そのため、かかるコア部17が微細化に有利であることは、NAND型フラッシュメモリ11のセル面積低減に対して有効である。
さらに、ゲート幅方向の転送ゲート線TG下における素子分離領域間37に、高電位VpgmHが印加される場合(図6)であっても、素子分離領域間37には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間37にチャネルが形成されて電流が流れるいわゆるフィールド反転を防止でき、信頼性を向上できる。
同様に、シールド用ゲート31によりフィールド反転を防止できるために絶縁性が向上し、ゲート長方向およびゲート幅方向において隣接するトランジスタ間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。
上記のように、制御電極層25および浮遊電極層24は、トランジスタTR1〜TR4ごとに分離されて設けられているため、素子分離領域STIにフィールド反転等が発生し得る電位を印加することはなく、信頼性を向上できる。
以上のように、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上にシールド用ゲート31を積極的に設けることにより、パンチスルーリークおよびフィールド反転を防止でき、信頼性を向上できる。
かつ、シールド用ゲート31によりパンチスルーリークおよびフィールド反転を防止できるために絶縁性が向上し、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。
さらに、ゲート電極コンタクト26は、制御電極層25がゲート幅方向に沿って素子分離領域STI上に延設された部分(フリンジ部分)上に設けられている。
そのため、絶縁層28中に、例えば、RIE(Reactive Ion Etching)等の異方性エッチング工程を用いて、ゲート電極コンタクト26を形成する際において、浮遊電極層24がエッチングされてダメージを受けることを防止できる点で有利である。
[変形例1]
次に、この発明の変形例1に係る半導体装置について、図7を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図7は、この変形例1に係る半導体装置を模式的に示す断面構造図であり、上記図3と同一の方向における断面構造図である。
次に、この発明の変形例1に係る半導体装置について、図7を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図7は、この変形例1に係る半導体装置を模式的に示す断面構造図であり、上記図3と同一の方向における断面構造図である。
図示するように、この変形例1に係る半導体装置は、ゲート電極コンタクト26が素子領域AA上におけるゲート電極(浮遊電極層24)上に設けられている。
上記のような構成によれば、上記第1の実施形態と同様の効果を得られる。さらに、この変形例1に係る半導体装置は、ゲート電極コンタクト26が素子領域AA上におけるゲート電極(コントロールゲート25)に設けられている。そのため、コントロールゲート25のいわゆるフリンジ部分上にゲート電極コンタクト26を設けず、ゲート幅方向のフリンジ部分を小さくすることができる。その結果、ゲート幅方向のセル面積を低減することができ、微細化に対して有利である。
[第2の実施形態]
次に、この発明の第2の実施形態に係る半導体装置について、図8および図9を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図8は、この実施形態に係る半導体装置を模式的に示す平面図である。図9は、図8中におけるC−C´線に沿った断面構造図である。
次に、この発明の第2の実施形態に係る半導体装置について、図8および図9を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図8は、この実施形態に係る半導体装置を模式的に示す平面図である。図9は、図8中におけるC−C´線に沿った断面構造図である。
この実施形態に係る半導体装置は、ゲート幅方向のトランジスタTR1−TR2、TR3−TR4において制御電極層45を共有するように設けられている。そのため、上記第1の実施形態に係る半導体装置のようにゲート電極コンタクト26は設けられていない。
さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の素子分離領域STI上であって、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にシールド用ゲート31が設けられている。換言すれば、シールド用ゲート31は、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にトランジスタTR1〜TR4を囲むように設けられている。シールド用ゲート31は、転送ゲート線TGが設けられた素子分離領域以外の素子分離領域に、0Vまたは所定の負のバイアスの電位を印加している。また、制御電極層45は、転送ゲート線TGに電気的に接続されている(図示せず)。
上記のような構成によれば、上記第1の実施形態と同様な効果を有する。さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の素子分離領域STI上であって、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にシールド用ゲート31が設けられている。かつ、シールド用ゲート31は、制御電極層45が設けられた素子分離領域以外の素子分離領域に、0Vまたは所定の負のバイアスの電位を印加している。
そのため、上記と同様の作用によって、いわゆるパンチスルーリークおよびフィールド反転が発生することを防止することができる。その結果、信頼性を向上できる。
また、このシールド用ゲート31は、転送ゲート線TGが設けられた素子分離領域STI上には設けられていないため、ゲート幅方向に隣接するトランジスタTR1−TR2間およびTR3−TR4間の距離が十分にとれない場合に、制御電極層45およびシールド用ゲート31が接触してショートを起こすことを防止できる。さらに、ゲート幅方向に隣接するトランジスタTR1〜TR2間およびTR3〜TR4間の距離が短い場合であっても、絶縁性を向上できることから、ゲート幅方向のセル面積を低減できる点で有利である。
また、ゲート幅方向のトランジスタTR1〜TR2、TR3〜TR4において制御電極層45を共有するように設けられているため、上記第1の実施形態のようにゲート電極コンタクト26を設ける必要がない。その結果、容易に製造でき、製造コストを低減できる点で有利である。
[第3の実施形態]
次に、この発明の第3の実施形態に係る半導体装置について、図10および図11を用いて説明する。以下の説明において、上記第1、第2の実施形態、および変形例1と重複する部分の説明は省略する。図10は、この実施形態に係る半導体装置を模式的に示す平面図である。図11は、この実施形態に係る半導体装置の制御電極層45のゲート長方向の幅W−しきい値電圧Vth特性を模式的に示す図である。
次に、この発明の第3の実施形態に係る半導体装置について、図10および図11を用いて説明する。以下の説明において、上記第1、第2の実施形態、および変形例1と重複する部分の説明は省略する。図10は、この実施形態に係る半導体装置を模式的に示す平面図である。図11は、この実施形態に係る半導体装置の制御電極層45のゲート長方向の幅W−しきい値電圧Vth特性を模式的に示す図である。
この実施形態に係る半導体装置は、ゲート幅方向のトランジスタTR1〜TR2、TR3〜TR4において制御電極層45が共有されている。そして、制御電極層45は、素子分離領域STI上のゲート長方向に沿った幅Wが小さい部分55を備えている。さらに、シールド用ゲート31は、上記部分55の近傍にゲート長方向に沿って延設された腕部59を備えている。
上記のような構成によれば、上記第2の実施形態と同様な効果を有する。さらに、この実施形態に係る半導体装置は、部分55における制御電極層45の幅Wが小さくなるように設けられている。ここで、制御電極層45のゲート幅方向の長さをL、ゲート長方向の幅をWとすれば、幅Wを小さくでき、かつ長さLは上記第2の実施形態に係る半導体装置と一定とすることができる。そのため、図11に示すいわゆるナロウチャネル効果により、しきい値電圧Vthを上げることができる。その結果、フィールド反転をより防止でき、信頼性を向上できる点で有利である。
さらに、シールド用ゲート31は、上記部分55の近傍にゲート長方向に沿って延設された腕部59を備えている。そのため、フィールド反転が起こり得る素子分離領域STI上により近づいてシールド用ゲート31を設けることができるため、フィールド反転をより防止し、信頼性を向上できる。
尚、上記第1乃至第3の実施形態、および変形例1においては、NAND型フラッシュメモリのロウデコーダ12のコア部17に設けられたN型の高耐圧系MOS型電界効果トランジスタ(MOSFET;Metal Oxide Semiconductor Field Effect Transistor)TR1〜TR8をその一例として説明した。しかし、この発明は、その他の高耐圧系絶縁ゲート型電界効果トランジスタに適用可能である。例えば、P型の高耐圧系MOS型電界効果トランジスタ等を適用することも可能である。上記トランジスタを適用した場合には、シールド用ゲート31に印加する電位は正のバイアス(トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位)かまたは基準電位である。
さらに、NAND型に限らず、NOR型フラッシュメモリのロウデコーダのコア部に設けられた高耐圧系MOS型電界効果トランジスタにも適用することが可能である。
以上、第1乃至第3の実施形態、および変形例1を用いてこの発明の説明を行ったが、この発明は上記各実施形態および変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および変形例には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態および変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
21…半導体基板、22、STI…素子分離領域、AA…素子領域、TR1〜TR4…高耐圧系トランジスタ、S1〜S4…ソース、D1〜D4…ドレイン、24…浮遊電極層、25…制御電極層、26…ゲートコンタクト、31…シールド用ゲート。
Claims (5)
- 半導体基板の主表面上にマトリクス状に設けられ、それぞれがゲート電極と、前記ゲート電極上に設けられたゲート電極コンタクトと、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタと、
ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備すること
を特徴とする半導体装置。 - 前記ゲート電極コンタクトは、前記ゲート電極端部がゲート幅方向に沿って素子分離領域上に延設されたフリンジ部分に設けられること
を特徴とする請求項1に記載の半導体装置。 - 半導体基板の主表面上にマトリクス状に設けられ、ゲート幅方向にゲート電極が延設されてゲート幅方向のゲート電極が共有された複数の高耐圧系絶縁ゲート型電界効果トランジスタと、
ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上であって、前記ゲート電極が設けられた素子分離領域上以外の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備すること
を特徴とする半導体装置。 - 素子分離領域上の前記ゲート電極は、ゲート長方向に幅が細く設けられた部分を備え、
前記シールド用ゲートは、前記幅が細く設けられた部分の近傍にゲート長方向に沿って延設された腕部を備えること
を特徴とする請求項3に記載の半導体装置。 - 前記高耐圧系絶縁ゲート型電界効果トランジスタは、メモリセルアレイの近傍に形成されたロウデコーダのコア部に設けられること
を特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239593A JP2006059978A (ja) | 2004-08-19 | 2004-08-19 | 半導体装置 |
US10/967,128 US7119413B2 (en) | 2004-08-19 | 2004-10-19 | High-voltage transistor having shielding gate |
US11/510,584 US7939908B2 (en) | 2004-08-19 | 2006-08-28 | High-voltage transistor having shielding gate |
US13/086,478 US8482095B2 (en) | 2004-08-19 | 2011-04-14 | High-voltage transistor having shielding gate |
US13/908,435 US8698274B2 (en) | 2004-08-19 | 2013-06-03 | High-voltage transistor having shielding gate |
US14/150,366 US9590052B2 (en) | 2004-08-19 | 2014-01-08 | High-voltage transistor having shielding gate |
US15/355,873 US10170489B2 (en) | 2004-08-19 | 2016-11-18 | High-voltage transistor having shielding gate |
US16/206,204 US11133323B2 (en) | 2004-08-19 | 2018-11-30 | High-voltage transistor having shielding gate |
US17/460,454 US20210391344A1 (en) | 2004-08-19 | 2021-08-30 | High-voltage transistor having shielding gate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239593A JP2006059978A (ja) | 2004-08-19 | 2004-08-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059978A true JP2006059978A (ja) | 2006-03-02 |
Family
ID=35908849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239593A Pending JP2006059978A (ja) | 2004-08-19 | 2004-08-19 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (8) | US7119413B2 (ja) |
JP (1) | JP2006059978A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016820A (ja) * | 2006-06-30 | 2008-01-24 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体構造 |
JP2009253144A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Corp | 半導体装置およびその製造方法 |
US7830715B2 (en) | 2007-06-04 | 2010-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8013381B2 (en) | 2008-01-31 | 2011-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2011192841A (ja) * | 2010-03-15 | 2011-09-29 | Toshiba Corp | 半導体装置 |
US8369144B2 (en) | 2011-03-22 | 2013-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040011016A (ko) * | 2002-07-26 | 2004-02-05 | 동부전자 주식회사 | 알에프 반도체소자 제조방법 |
JP2006059978A (ja) | 2004-08-19 | 2006-03-02 | Toshiba Corp | 半導体装置 |
JP4267009B2 (ja) * | 2005-09-26 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体メモリおよびその製造方法 |
US7385328B2 (en) * | 2006-05-23 | 2008-06-10 | Reliance Electric Technologies, Llc | Cogging reduction in permanent magnet machines |
JP4564476B2 (ja) * | 2006-09-04 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
JP2010258224A (ja) * | 2009-04-24 | 2010-11-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8766365B2 (en) * | 2012-02-21 | 2014-07-01 | Micron Technology, Inc. | Circuit-protection devices |
US8994121B2 (en) | 2013-03-22 | 2015-03-31 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US9312015B1 (en) * | 2014-10-25 | 2016-04-12 | Sandisk Technologies Inc. | Methods for reducing body effect and increasing junction breakdown voltage |
US10043905B2 (en) * | 2015-09-11 | 2018-08-07 | Toshiba Memory Corporation | Semiconductor device |
US10163893B1 (en) | 2017-08-28 | 2018-12-25 | Micron Technologies, Inc. | Apparatus containing circuit-protection devices |
US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
US10431577B2 (en) | 2017-12-29 | 2019-10-01 | Micron Technology, Inc. | Methods of forming circuit-protection devices |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245212A (en) * | 1989-12-26 | 1993-09-14 | Texas Instruments Incorporated | Self-aligned field-plate isolation between active elements |
JPH0492449A (ja) | 1990-08-07 | 1992-03-25 | Seiko Epson Corp | 半導体装置 |
JPH04199658A (ja) | 1990-11-29 | 1992-07-20 | Toshiba Corp | 半導体装置およびその製造方法 |
US6657229B1 (en) * | 1996-05-28 | 2003-12-02 | United Microelectronics Corporation | Semiconductor device having multiple transistors sharing a common gate |
JP3665426B2 (ja) * | 1996-07-17 | 2005-06-29 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH113934A (ja) | 1997-06-11 | 1999-01-06 | Toshiba Corp | 半導体集積回路 |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
JP4278202B2 (ja) * | 1998-03-27 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体装置の設計方法、半導体装置及び記録媒体 |
JP4322414B2 (ja) * | 2000-09-19 | 2009-09-02 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
US6649481B2 (en) * | 2001-03-30 | 2003-11-18 | Silicon-Based Technology Corp. | Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits |
US6710990B2 (en) * | 2002-01-22 | 2004-03-23 | Lsi Logic Corporation | Low voltage breakdown element for ESD trigger device |
US6894930B2 (en) * | 2002-06-19 | 2005-05-17 | Sandisk Corporation | Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND |
JP2004071903A (ja) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006059978A (ja) * | 2004-08-19 | 2006-03-02 | Toshiba Corp | 半導体装置 |
JP5057850B2 (ja) * | 2007-06-04 | 2012-10-24 | 東芝メモリシステムズ株式会社 | 半導体装置 |
JP2012199439A (ja) | 2011-03-22 | 2012-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-08-19 JP JP2004239593A patent/JP2006059978A/ja active Pending
- 2004-10-19 US US10/967,128 patent/US7119413B2/en active Active
-
2006
- 2006-08-28 US US11/510,584 patent/US7939908B2/en active Active
-
2011
- 2011-04-14 US US13/086,478 patent/US8482095B2/en active Active
-
2013
- 2013-06-03 US US13/908,435 patent/US8698274B2/en active Active
-
2014
- 2014-01-08 US US14/150,366 patent/US9590052B2/en active Active
-
2016
- 2016-11-18 US US15/355,873 patent/US10170489B2/en active Active
-
2018
- 2018-11-30 US US16/206,204 patent/US11133323B2/en active Active
-
2021
- 2021-08-30 US US17/460,454 patent/US20210391344A1/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016820A (ja) * | 2006-06-30 | 2008-01-24 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体構造 |
KR100888425B1 (ko) | 2006-06-30 | 2009-03-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고전압 mos장치에서 누설을 예방하는 차폐구조물 |
US7830715B2 (en) | 2007-06-04 | 2010-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8013381B2 (en) | 2008-01-31 | 2011-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2009253144A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Corp | 半導体装置およびその製造方法 |
US8390076B2 (en) | 2008-04-09 | 2013-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2011192841A (ja) * | 2010-03-15 | 2011-09-29 | Toshiba Corp | 半導体装置 |
US8399953B2 (en) | 2010-03-15 | 2013-03-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US8369144B2 (en) | 2011-03-22 | 2013-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US10170489B2 (en) | 2019-01-01 |
US7119413B2 (en) | 2006-10-10 |
US20190103412A1 (en) | 2019-04-04 |
US20110193152A1 (en) | 2011-08-11 |
US9590052B2 (en) | 2017-03-07 |
US20060038232A1 (en) | 2006-02-23 |
US20210391344A1 (en) | 2021-12-16 |
US20140117458A1 (en) | 2014-05-01 |
US7939908B2 (en) | 2011-05-10 |
US20070013024A1 (en) | 2007-01-18 |
US8698274B2 (en) | 2014-04-15 |
US20170069643A1 (en) | 2017-03-09 |
US8482095B2 (en) | 2013-07-09 |
US20130264627A1 (en) | 2013-10-10 |
US11133323B2 (en) | 2021-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11133323B2 (en) | High-voltage transistor having shielding gate | |
KR100676349B1 (ko) | 부유 게이트와 제어 게이트를 포함하는 적층 게이트를 갖는반도체 기억 장치 및 그 제조 방법 | |
JP2006073939A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
JP2005116970A (ja) | 不揮発性半導体記憶装置 | |
KR20070101395A (ko) | 반도체 집적 회로 장치 및 제조 방법 | |
US8013381B2 (en) | Semiconductor device | |
JP2007234878A (ja) | 半導体装置 | |
JP2001102553A (ja) | 半導体装置、その駆動方法および製造方法 | |
KR101049360B1 (ko) | 불휘발성 반도체 기억 장치 | |
US7830715B2 (en) | Semiconductor device | |
US20130062682A1 (en) | Semiconductor memory and manufacturing method thereof | |
JP2004265508A (ja) | 不揮発性半導体記憶装置 | |
US20070267750A1 (en) | Semiconductor device including interconnect layer made of copper | |
JP2008140939A (ja) | 半導体装置およびその製造方法 | |
JPH11145312A (ja) | 不揮発性半導体記憶装置 | |
KR100650837B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조방법 | |
CN110610735A (zh) | 非易失性存储器装置 | |
JP5502314B2 (ja) | Eeprom | |
JP2005260253A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2007123917A (ja) | 半導体集積回路装置の製造方法 | |
JP2021034584A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20080000271A (ko) | 반도체 소자의 고전압 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |