JP4233381B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4233381B2 JP4233381B2 JP2003143761A JP2003143761A JP4233381B2 JP 4233381 B2 JP4233381 B2 JP 4233381B2 JP 2003143761 A JP2003143761 A JP 2003143761A JP 2003143761 A JP2003143761 A JP 2003143761A JP 4233381 B2 JP4233381 B2 JP 4233381B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- region
- contact portion
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 6
- 230000015654 memory Effects 0.000 description 19
- 239000007789 gas Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来技術に基づくフラッシュメモリのＮＯＲ型アレイ構成は、基板表面において直線状の分離絶縁膜と直線状の活性領域とが交互に平行に並ぶように配列されて第１の方向に延びている。このような基板の上側に、第１の方向と垂直に交差する第２の方向に線状に延びるように直線状のゲート電極が配置されている。ゲート電極は平行に複数本が配置されている。上から見たときにゲート電極同士の間隙から線状に平行に複数本露出する基板表面の領域は、１本ずつ交互にソース領域とドレイン領域となっている。ゲート電極よりも上方のいずれかの層においては、３種類のメタル配線が別個に配置されており、この３種類のメタル配線は、ゲート電極、ソース領域およびドレイン領域のそれぞれに電気的に接続されている。この対応するメタル配線からソース領域やドレイン領域への接続技術としては、コンタクトエッチング技術が一般に知られている。
【０００３】
しかし、半導体素子の小型化が進められる趨勢の中では、ＮＯＲ型アレイ構成の各部の平面的に見た領域も小さくすることが求められる。そこで、ソース領域の幅を小さくした場合でも製作容易にする技術として、ＳＡＳ（セルフアラインソース）技術が知られている。ＳＡＳ技術については、たとえば特開２００２−２６１５６号公報（特許文献１）などに開示されている。
【０００４】
ＳＡＳ技術においては、ゲート電極を作成した後に、ドレイン領域をそれぞれ覆いかつソース領域はそれぞれ露出するようにレジスト膜を形成し、このレジストとゲート電極とをマスクとして、分離絶縁膜のうちソース領域内に存在する部分をエッチング除去する。さらに各ソース領域にイオン注入を行ない、各ソース領域の基板表面近傍に拡散層を形成する。ソース領域内の分離絶縁膜は既に除去されているので、この拡散層は、ソース領域の長手方向に沿ってつながった形となる。このようにソース領域の基板表面近傍に形成した拡散層は、複数の平行な活性領域間を電気的に接続するソース配線の役割を果たす。ＳＡＳ技術によって得られるこのような構造は「ＳＡＳ構造」と呼ばれている。
【０００５】
ＳＡＳ構造では、ソース配線を十分に低抵抗とするには、ソース領域へのイオン注入を高濃度で行なわなければならない。一方、素子の微細化によって、ゲート電極幅は小さくなる傾向にある。ゲート電極幅が小さくなってきたときに、従来のように高濃度の拡散層を用いたＳＡＳ構造では、ゲート電極の下側でのパンチスルー現象を十分に抑えることができなくなるという問題があった。
【０００６】
【特許文献１】
特開２００２−２６１５６号公報（図６０−図６５）
【０００７】
【発明が解決しようとする課題】
層間絶縁膜とゲート電極を保護する絶縁膜とで材質を異なるものとし、コンタクトエッチング時の選択比の違いを利用して、コンタクトエッチングの進行を、ゲート電極を保護する絶縁膜で止めるというセルフアラインコンタクト（ＳＡＣ）技術が一般に知られている。
【０００８】
ＳＡＳ構造で問題になっていたパンチスルー現象を回避するために、ソース領域の幅が狭いにもかかわらずＳＡＣ技術を採用して、ソース領域につながる円形のコンタクトホールを開けるべくエッチングを行なった場合、当初はゲート電極の上面および側面をＳｉＮなどからなるストッパ絶縁膜およびサイドウォール絶縁膜で覆っていたにもかかわらず、エッチングの進行につれてゲート電極が直接コンタクトホール内に露出してしまう場合がある。そのままコンタクトホールに導電体を充填してコンタクト部を形成した場合、ゲート電極とコンタクト部との間でショートしてしまう。すなわち、ゲートとソースとの間でショートが発生してしまう。
【０００９】
そこで、本発明では、ＳＡＣ技術を行なう場合のゲート電極とコンタクト部との間でのショートを防止でき、なおかつ、ＳＡＳ技術において問題となっていたパンチスルー現象も抑制できる構造の半導体装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置は、表面にソース領域およびドレイン領域を有する半導体基板と、上記半導体基板の上側に上記ソース領域と上記ドレイン領域とを隔てる直線部分を含むように形成されたゲート電極と、上記半導体基板の上側に上記直線部分の長手方向への延長上の位置において形成されたダミー電極と、上記ゲート電極および上記ダミー電極の上側に各々重なるように形成されたストッパ絶縁膜と、上記ゲート電極、上記ダミー電極および上記ストッパ絶縁膜の側壁を覆うサイドウォール絶縁膜と、上記ストッパ絶縁膜および上記サイドウォール絶縁膜を覆い隠すように上記半導体基板の上側を覆う層間絶縁膜と、上記層間絶縁膜の内部で上下方向に延び、下端が上記ソース領域および上記ドレイン領域のうち一方に電気的に接続された導電体部材であって、上から見たときに上記ゲート電極の上記直線部分に平行に延びる直線状コンタクト部とを備える。ただし、上から見たときの上記直線状コンタクト部の外形のうち長辺は、上記サイドウォール絶縁膜を越えて上記ゲート電極および上記ダミー電極の上側の領域にそれぞれ入り込んだ位置にある。上から見たときに上記直線状コンタクト部の内部に現れる上記ゲート電極と上記ダミー電極との間の間隙は、上記半導体基板を露出させない程度に上記サイドウォール絶縁膜によって埋められている。
【００１１】
【発明の実施の形態】
本発明者らは、ＳＡＣ技術を行なった場合のゲート電極とコンタクト部との間でのショートがどのような原理で起こるのかについて検討を重ねた。その結果、このショートは、図１に示すように、上から見たときに、コンタクトホール１０の外形線とストッパ絶縁膜５の輪郭線とが交差する位置（以下、「輪郭交差点」という。）６で起こりやすいことを突き止めた。図１では、ソース領域４に接続する目的でコンタクトホール１０を設ける様子を平面図で示している。図１におけるＩＩ−ＩＩ線に関する矢視断面図を図２に示す。図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図を図３に示す。半導体基板１の上側にゲート絶縁膜を介して形成されたゲート電極２は、その上面を、ゲート電極２と同じ幅で形成されたストッパ絶縁膜５で覆われている。ゲート電極２およびストッパ絶縁膜５の側面は、サイドウォール絶縁膜３によって覆われている。
【００１２】
ところで、ＳＡＣ技術では、一般に３つのガスの混合ガスを用いて異方性エッチングを行なう。この３つのガスは、いわゆる「デポガス」、いわゆる「抜け性用ガス」およびいわゆる「希釈系ガス」である。デポガスは、Ｃ（カーボン）が多重に結合しているものであり、たとえばＣ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6などが挙げられる。デポガスは、エッチングによってできる穴の内面に反応生成物の膜、いわゆる「デポ膜」を形成する役割を果たす。デポ膜はエッチングによる除去作用から被処理物を保護する役割を果たす。抜け性用ガスは、デポガスの効果を抑制し、エッチングを進めていくためのガスであり、たとえばＯ2やＣＯなどの酸素系ガスが主に用いられる。希釈系ガスは、デポガスおよび抜け性用ガスを希釈するためのガスである。
【００１３】
異方性エッチングの最中は、エッチングが進むにつれて穴の側面には順次デポ膜が形成されて側方への除去作用の進行が抑制され、穴の下面においてはデポ膜形成よりも除去作用が勝ることによって下方への除去が進行する。この状態を維持することによって下方への選択性をもったエッチングが実現されている。
【００１４】
上述のショートが輪郭交差点６で起こりやすいのは、異方性エッチングの最中に、輪郭交差点６は穴の底の隅に該当するため、幾何学的な制約によりデポガスが十分に行き渡らず、デポ膜７が十分に形成されないことに起因していると考えられる。ＩＩ−ＩＩ断面の位置においては、図２に示すようにトランジスタ構造の肩部においてもデポ膜７が十分厚く形成されるため、ショートは起こらないが、輪郭交差点６を通るＩＩＩ−ＩＩＩ断面の位置においては、図３に示すように、デポ膜７が十分に形成されないことにより、ＳｉＮなどのサイドウォール絶縁膜３がエッチング除去されてしまう。こうしてサイドウォール絶縁膜３の除去が異常に進行することによって、図４に示すように内部に隠されていたゲート電極２が露出してしまい、ショートが起こると考えられる。
【００１５】
このような知見を基に、発明者らは、改良を重ね、本発明をなすに至った。以下に、本発明の実施の形態について説明する。
【００１６】
（実施の形態１）
（構成）
図５〜図７を参照して、本発明に基づく実施の形態１における半導体装置について説明する。本実施の形態では、比較的単純なトランジスタ構造に本発明を適用した例を示す。本実施の形態における半導体装置の平面図を図５に示す。図５におけるＶＩ−ＶＩ線に関する矢視断面図を図６に示す。図５におけるＶＩＩ−ＶＩＩ線に関する矢視断面図を図７に示す。ただし、図６、図７は、図５に厳密に対応する矢視断面図ではなく、後述するように、説明の便宜上、図５に比べていくつかの構成要素を図示省略したり追加したりしている。
【００１７】
この半導体装置においては、半導体基板１の表面を部分的に覆うように分離絶縁膜９が形成されることによって、上から見たときに、全体は活性領域１４と分離絶縁膜９の領域とに分かれている。活性領域１４は、図５における図中上下方向に帯状に延びている。半導体基板１の上側に少なくとも２本のゲート電極２が線状に形成されている。２本のゲート電極２は、それぞれ直線部分を含み、この直線部分によって活性領域１４の長手方向に対して垂直方向に横切るように延びている。活性領域１４はゲート電極２の直線部分によって区切られることによって一方の側がソース領域、他方の側がドレイン領域となっている。したがって、図５に示した例においては、活性領域１４のうち、２本のゲート電極２に挟まれた部分がソース領域となり、それ以外の部分がドレイン領域となっている。
【００１８】
図６、図７に示すように、ゲート電極２の上側にはストッパ絶縁膜５が形成されている。ストッパ絶縁膜５はゲート電極２と同じ大きさでゲート電極２の上側を覆っている。ゲート電極２およびストッパ絶縁膜５の側面は、サイドウォール絶縁膜３によって覆われている。ただし、図５では、説明の便宜上、ストッパ絶縁膜５を図示省略して、ゲート電極２が上から直接見えるようにして示している。
【００１９】
半導体基板１の上側において、ゲート電極２の直線部分の両端にそれぞれ近接した位置であってゲート電極２の直線部分の延長上となる位置にダミー電極１８が形成されている。ダミー電極１８の上側は、ダミー電極１８と同じ大きさのストッパ絶縁膜２５で覆われている。ダミー電極１８およびストッパ絶縁膜２５の側面も、サイドウォール絶縁膜３によって覆われている。ただし、図５では、説明の便宜上、ストッパ絶縁膜２５を図示省略して、ダミー電極１８が上から直接見えるようにして示している。
【００２０】
図６、図７に示すように、全体の上側は直線状コンタクト部１１を除いて層間絶縁膜２０が覆っている。ただし、図５では、説明の便宜上、層間絶縁膜２０は図示省略している。図６、図７では、直線状コンタクト部１１の導電体を充填するための凹部である直線状コンタクトホール１１ｕが、導電体を充填する前の状態で示されている。
【００２１】
図５に示すように、２本のゲート電極２に挟まれ、ゲート電極２の直線部分と平行に延びるように、直線状コンタクト部１１が形成されている。直線状コンタクト部１１は、ゲート電極２の両端近傍の合計２対のダミー電極１８によっても挟まれるように延び、ダミー電極１８がある位置よりも遠くまで延びて終わっている。直線状コンタクト部１１は導電体で形成されており、半導体基板１の表面に平行な方向に長く延びているだけでなく、半導体基板１の表面に垂直な方向にも延びている。すなわち、直線状コンタクト部１１は、層間絶縁膜２０を上下方向（図５における紙面奥手前方向。図６、図７における図中上下方向。）に貫通するように延びている。直線状コンタクト部１１の下端は、ゲート電極２同士の間にある活性領域１４に対して接続されている。すなわち、ソース領域およびドレイン領域のうち一方に対して接続されている。また、上から見たとき、すなわち、図５に示すように平面図で考えたとき、直線状コンタクト部１１の長辺は、サイドウォール絶縁膜３を越えてゲート電極２およびダミー電極１８の上側の領域にそれぞれ入り込んだ位置にある。
【００２２】
図５、図７に示すようにゲート電極２とダミー電極１８とは十分に近接しているので、ゲート電極２とダミー電極１８との間の間隙Ｇにおいては、サイドウォール絶縁膜３がつながって形成されることとなる。特に、間隙Ｇが直線状コンタクト部１１の内部に現れる部分では、半導体基板１を露出させない程度にサイドウォール絶縁膜３によって埋められている。
【００２３】
このような構成の半導体装置を製造するには、従来の公知技術による製造方法において、ゲート電極２やゲート電極２上のストッパ絶縁膜５を形成するエッチングにおいて、従来のエッチングパターンに、ダミー電極１８やダミー電極１８上のストッパ絶縁膜２５に対応するパターンを追加して行なえばよい。
【００２４】
（作用・効果）
本実施の形態における半導体装置は、上述の構成を備えているので、直線状コンタクトホール１１ｕを形成するためのエッチングにおいてサイドウォール絶縁膜３が除去されやすい箇所は、図５に示すようにダミー電極１８と直線状コンタクトホール１１ｕの外形線とが交差する輪郭交差点１６になる。したがって、本来機能すべきゲート電極２においてサイドウォール絶縁膜３が不所望に除去されてしまってショートが生じるという問題を解消できる。一方、ダミー電極１８においては仮にサイドウォール絶縁膜３が除去されてしまってダミー電極１８と直線状コンタクト部１１との間でショートが生じても、ダミー電極１８は半導体装置の機能に無関係であるので、問題とならない。
【００２５】
この半導体装置では、ゲート電極２同士の間にある活性領域１４、すなわちソース領域およびドレイン領域のうち一方に対して、直線状コンタクト部１１によって電気的接続を行なっているので、該当する活性領域１４との接触面積を大きく確保することができ、コンタクト抵抗を低減することができる。また、このように側方に長く延在する直線状コンタクト部１１を採用していることにより、この直線状コンタクト部１１に上側から配線を接続する位置を選ぶ自由度が高まる。したがって、より上層におけるメタル配線の配置の自由度が高まる。
【００２６】
（実施の形態２）
（構成）
図８を参照して、本発明に基づく実施の形態２における半導体装置について説明する。本実施の形態では、フラッシュメモリのアレイ構成に本発明を適用した例を示す。
【００２７】
この半導体装置においては、図８に示すように半導体基板の表面が、上から見たときに活性領域１４と分離絶縁膜９の領域とに分かれている点は実施の形態１と同様である。本実施の形態では、図８における図中上下方向に延びるように活性領域１４が複数本平行に形成されている。活性領域１４同士の間は分離絶縁膜９によって隔てられている。複数本のゲート電極１０２は、それぞれ直線部分を含み、この直線部分によって活性領域１４の長手方向に対して垂直方向に横切るように延びている。活性領域１４はゲート電極１０２の直線部分によって区切られることによって一方の側がソース領域４、他方の側がドレイン領域１５となっている。ゲート電極１０２の上側にはストッパ絶縁膜５が形成されている。このストッパ絶縁膜５はゲート電極１０２と同じ大きさでゲート電極１０２の上側を覆っている。ゲート電極１０２およびストッパ絶縁膜５の側面は、サイドウォール絶縁膜３によって覆われている。ただし、図８では、ゲート電極１０２と直線状コンタクト部１１１との位置関係を主に示すため、ストッパ絶縁膜５およびサイドウォール絶縁膜を図示省略している。ゲート電極１０２の直線部分の一方の端には広くなった部分１０２ａがある。さらにその外側に並ぶようにダミー電極１１８が配置されている。ゲート電極１０２の端の広くなった部分１０２ａとダミー電極１１８とは十分に近接している。ゲート電極１０２とダミー電極１１８との並びに沿って、さらにダミー電極１１８よりも遠くまで延びるように、直線状コンタクト部１１１が配置されている。直線状コンタクト部１１１の長辺は、サイドウォール絶縁膜を越えてゲート電極１０２およびダミー電極１１８の上側の領域にそれぞれ入り込んだ位置にある。
【００２８】
ゲート電極１０２の端の広くなった部分１０２ａにはそれぞれゲートコンタクト１９が設けられている。ゲートコンタクト１９とは、上方（図８においては紙面手前側）に張り巡らされたゲート用の配線との間で電気的接続を行なう部分である。ドレイン領域１５には、ドレインコンタクト１７が設けられている。ドレインコンタクト１７は、やはり上方においてゲート配線とは別個に張り巡らされたドレイン用の配線との間で電気的接続を行なう部分である。図８においては、ドレインコンタクト１７およびゲートコンタクト１９は、いずれも円の中にＸを書いた記号で示されている。一方、中央の２本のゲート電極１０２の間のソース領域４に対する電気的接続は、直線状コンタクト部１１１によって行なわれている。
【００２９】
ソース領域４もドレイン領域１５も、図８における左右方向に一直線上に同種類のものが分離絶縁膜９を介して複数個離散的に並ぶ。この並ぶ１列の集合を離散的領域群とする。
【００３０】
上の説明では、ソース領域４の１列の離散的領域群だけに注目してこれに一体的に接続する直線状コンタクト部１１１について説明しているが、実際には、ソース領域４の離散的領域群が複数列あってもよい。現実的なアレイ構成としては、多数のゲート電極１０２が平行に配置され、これらによって挟まれる間隙の領域として、ソース領域４の離散的領域群とドレイン領域１５の離散的領域群とが図８における上下方向に交互に並んで配置されることとなる。その場合、各ソース領域４の離散的領域群ごとに、直線状コンタクト部１１１が設けられる。
【００３１】
離散的領域群のうち、ソースかドレインかのいずれか選択された方（本実施の形態では、ソース領域）の種類の離散的領域群を「特定種類領域群」とすると、複数本並ぶ特定種類領域群に対して、複数本の直線状コンタクト部１１１が、各々被覆するように延びる。
【００３２】
（製造方法）
図９、図１０を参照して、本発明に基づく実施の形態２における半導体装置の製造方法について説明する。基本的に従来の半導体装置の製造方法と同様であるが、ここでは、フラッシュメモリ構造の例を示す。図９に示すように、ゲート電極１０２は、コントロールゲート電極２１とフローティングゲート電極２２とを含む。コントロールゲート電極２１とフローティングゲート電極２２との間にはＯＮＯ膜２３が介在している。複数本線状に延びるフラッシュメモリ構造によって、半導体基板１の表面は区切られ、露出する活性領域は交互にソース領域４とドレイン領域１５となっている。その場合、全面を覆うように層間絶縁膜２０を形成した後に、ソース領域４に対応するようにそれぞれ細長い領域についてエッチングを行ない、サイドウォール絶縁膜３上でエッチングを一旦止める。こうすることで、図９に示すように直線状コンタクトホール１１１ｕがそれぞれ形成される。この直線状コンタクトホール１１１ｕの内部にタングステンやポリシリコンといった導電体を充填し、直線状コンタクト部１１１を形成する。さらに、図１０に示すように、これらの上側全面を覆う層間絶縁膜２４を形成する。層間絶縁膜２４を上下に貫通するようにエッチングを行ない、その凹部の内部に導電体を充填することによって、図１０に示すようにドレインコンタクト１７を形成する。このドレインコンタクト１７の上端に電気的に接続されるように、ドレイン配線２７を形成する。ドレイン配線２７が形成される位置は、層間絶縁膜２４の上側であるので、ソース領域４につながる直線状コンタクト部１１１とドレイン配線２７やドレインコンタクト１７との間は互いに電気的に隔離された状態で配線を行なうことができる。
【００３３】
なお、ドレイン配線２７は、通常「ビット線」と呼ばれている配線である。一般に、メモリセルトランジスタとしてＮ型ＭＯＳトランジスタを用いる場合、ビット線はメモリセルトランジスタのドレイン側に接続され、ソース線はメモリセルトランジスタのソース側に接続される。「ソース側」、「ドレイン側」の定義については、次のように説明することができる。メモリセルトランジスタがＮ型ＭＯＳトランジスタである場合において、読み出し動作時にメモリセルトランジスタに向かって電流が流れ込む側が、ドレイン側であって、メモリセルトランジスタから電流が流れていく側がソース側である。
【００３４】
（作用・効果）
本実施の形態における半導体装置（図８参照）では、上述の構成を備えているので、直線状コンタクトホール１１１ｕを形成するためのエッチングにおいてサイドウォール絶縁膜３が除去されやすい箇所は、図８に示すようにダミー電極１１８と直線状コンタクトホール１１１ｕの外形線とが交差する輪郭交差点１１６になる。したがって、本来機能すべきゲート電極１０２においてサイドウォール絶縁膜３が不所望に除去されてしまってショートが生じるという問題を解消できる。一方、ダミー電極１１８においては仮にサイドウォール絶縁膜３が除去されてしまってダミー電極１１８と直線状コンタクト部１１１との間でショートが生じても、ダミー電極１１８は半導体装置の機能に無関係であるので、問題とならない。
【００３５】
図１０に示した構造の例では、ドレイン配線２７を第１の配線として、ゲート電極１０２の直線部分と平行に配置したが、この場合、ソース配線（図示せず）は、ドレイン配線２７より上方において、ドレイン配線２７と垂直な方向、すなわちゲート電極１０２の直線部分と垂直な方向に第２の配線として配置することが考えられる。しかし、本実施の形態によれば、ソース領域に接続される直線状コンタクト部１１１は長く延在しているので配線を取り出す位置の選択の自由度が高いので、図１０に示した以外の配線の仕方も考えられる。たとえば、ソース配線を第１の配線としてゲート電極１０２の直線部分と平行な方向に配置し、ドレイン配線を第２の配線としてゲート電極１０２の直線部分と垂直な方向に配置することとしてもよい。
【００３６】
同一のコントロールゲート電極を共有するような互いに隣接するメモリセルの各々のソース領域が分離絶縁膜を介して離散的に配置されている場合でも、たとえばこれらのソース領域を同一の配線に対して接続するタイプのフラッシュメモリ、すなわちたとえば、ＮＯＲ型、ＤＩＮＯＲ型、ＡＮＤ型などのフラッシュメモリにおいては、直線状コンタクト部を採用することができ、ゲート電極とコンタクト部との間のショートを抑制することができる。
【００３７】
（直線状コンタクト部の寸法）
直線状コンタクト部を配置する際に必要となる寸法について説明する。フラッシュメモリのメモリセルが１個の場合の直線状コンタクト部１１の配置例を図１１に示す。設計寸法の基準サイズとなるフューチャーサイズＦをもとに、メモリセルが１個配列された場合の直線状コンタクト部の寸法の最小値を求めてみた。なお、「フューチャーサイズ」とは、実現できる最小スペース、最小ライン幅であって、通常、トランジスタのゲート長（ゲート電極の幅）やゲート電極同士の間隔に対応する基本的な長さとして用いられる。
【００３８】
図１１に示すように、主な部分の長さはＦとなる。ゲート電極２と分離絶縁膜９との重なり部分の長さａは、写真製版の重ね合わせずれや仕上がり寸法の変動を考慮すると、０．５Ｆ程度とすべきである。直線状コンタクト部１１とダミー電極１８との直線状コンタクト部１１長手方向（Ｙ方向）に沿った重なり部分の長さｂも同様に０．５Ｆ程度とすべきである。ゲート電極２とダミー電極１８との間の間隙の大きさもＦとなっているが、このＦの間隙はサイドウォール絶縁膜３が両側から形成されることによって埋められる。すなわち、サイドウォール絶縁膜３が占める幅は片側当たりＦ／２以上であることが必要となる。
【００３９】
以上の各部の寸法を合わせてみると、直線状コンタクト部１１の長辺方向（Ｙ方向）の長さは少なくとも５Ｆ必要ということになる。デザインルールが０．１８μｍルールである場合、直線状コンタクト部の長辺方向の長さは０．９０μｍ以上必要ということになる。
【００４０】
また、上記例ではメモリセルが１個の場合について説明したが、メモリセル１個が占めるＹ方向の長さは２Ｆであるので、Ｙ方向に沿ってＮ個のメモリセルを配列した場合、直線状コンタクト部１１の長辺方向（Ｙ方向）の必要長さは３Ｆ＋Ｎ×２Ｆとなる。
【００４１】
一方、直線状コンタクト部１１の短辺方向（Ｘ方向）の長さはＦ＋α＋βとなる。αは、ゲート電極２と直線状コンタクト部１１とのＸ方向に関する重なり部分の大きさによって決まる値である。βは、ゲート電極２同士に挟まれた活性領域１４においてサイドウォール絶縁膜３を形成した後の状態でも埋まることなく露出させておく必要のある活性領域１４の幅である。
【００４２】
図５、図８に示した例では、直線状コンタクト部１１，１１１の端がダミー電極１８，１１８を通り越して突き出た位置まで延びているが、本発明の適用形態はこのように突き出ているものに限られない。図１１に示した例のように、直線状コンタクト部の一端または両端がダミー電極の途中で終わっているような構造であってもよい。たとえば、ダミー電極の先に何か他の構成要素が配置されていて、この構成要素との干渉を避けるために直線状コンタクト部をダミー電極の先まで突き出させることができないような場合には、直線状コンタクト部の端がダミー電極の途中にくるようにすることが考えられる。
【００４３】
本発明によれば、ＳＡＳ技術を適用した場合と異なり、ソース／ドレイン領域に特に高濃度の不純物注入を行なう必要はないので、ＳＡＳ技術において問題となっていたパンチスルー現象の問題は抑制することができる。
【００４４】
なお、パンチスルー現象が問題にならない場合には、ＳＡＳ技術を適用してさらに本発明を適用してもよい。
【００４５】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【００４６】
【発明の効果】
本発明によれば、ゲート電極の端に近接して並ぶようにダミー電極を備えているので、直線状コンタクトホールを形成するためのエッチングにおいてサイドウォール絶縁膜が除去されやすい箇所は、ダミー電極と直線状コンタクトホールの外形線とが交差する点になる。したがって、ゲート電極においてサイドウォール絶縁膜が不所望に除去されてしまってショートが生じるという問題を解消することができる。
【図面の簡単な説明】
【図１】 本発明にとって参考となる、コンタクトホールを形成する工程の説明図である。
【図２】 図１におけるＩＩ−ＩＩ線に関する矢視断面図である。
【図３】 図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図である。
【図４】 図３に示した状態からさらにエッチングが進んだ例を示す断面図である。
【図５】 本発明に基づく実施の形態１における半導体装置の各構成要素の位置関係を模式的に示す平面図である。
【図６】 図５におけるＶＩ−ＶＩ線に関する矢視断面図である。
【図７】 図５におけるＶＩＩ−ＶＩＩ線に関する矢視断面図である。
【図８】 本発明に基づく実施の形態２における半導体装置の各構成要素の位置関係を模式的に示す平面図である。
【図９】 本発明に基づく実施の形態２における半導体装置の一部分の製造途中の状態を示す斜視図である。
【図１０】 本発明に基づく実施の形態２における半導体装置の一部分を示す斜視図である。
【図１１】 本発明に基づく半導体装置の直線状コンタクト部の配置例を模式的に示す平面図である。
【符号の説明】
１ 半導体基板、２，１０２ ゲート電極、３ サイドウォール絶縁膜、４ ソース領域、５，２５ ストッパ絶縁膜、６，１６，１１６ 輪郭交差点、７ デポ膜、９ 分離絶縁膜、１０ コンタクトホール、１１，１１１ 直線状コンタクト部、１１ｕ，１１１ｕ 直線状コンタクトホール、１４ 活性領域、１５ドレイン領域、１７ ドレインコンタクト、１８，１１８ ダミー電極、１９ゲートコンタクト、２０，２４ 層間絶縁膜、２１ コントロールゲート電極、２２ フローティングゲート電極、２３ ＯＮＯ膜、２７ ドレイン配線、１０２ａ 広くなった部分。
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来技術に基づくフラッシュメモリのＮＯＲ型アレイ構成は、基板表面において直線状の分離絶縁膜と直線状の活性領域とが交互に平行に並ぶように配列されて第１の方向に延びている。このような基板の上側に、第１の方向と垂直に交差する第２の方向に線状に延びるように直線状のゲート電極が配置されている。ゲート電極は平行に複数本が配置されている。上から見たときにゲート電極同士の間隙から線状に平行に複数本露出する基板表面の領域は、１本ずつ交互にソース領域とドレイン領域となっている。ゲート電極よりも上方のいずれかの層においては、３種類のメタル配線が別個に配置されており、この３種類のメタル配線は、ゲート電極、ソース領域およびドレイン領域のそれぞれに電気的に接続されている。この対応するメタル配線からソース領域やドレイン領域への接続技術としては、コンタクトエッチング技術が一般に知られている。
【０００３】
しかし、半導体素子の小型化が進められる趨勢の中では、ＮＯＲ型アレイ構成の各部の平面的に見た領域も小さくすることが求められる。そこで、ソース領域の幅を小さくした場合でも製作容易にする技術として、ＳＡＳ（セルフアラインソース）技術が知られている。ＳＡＳ技術については、たとえば特開２００２−２６１５６号公報（特許文献１）などに開示されている。
【０００４】
ＳＡＳ技術においては、ゲート電極を作成した後に、ドレイン領域をそれぞれ覆いかつソース領域はそれぞれ露出するようにレジスト膜を形成し、このレジストとゲート電極とをマスクとして、分離絶縁膜のうちソース領域内に存在する部分をエッチング除去する。さらに各ソース領域にイオン注入を行ない、各ソース領域の基板表面近傍に拡散層を形成する。ソース領域内の分離絶縁膜は既に除去されているので、この拡散層は、ソース領域の長手方向に沿ってつながった形となる。このようにソース領域の基板表面近傍に形成した拡散層は、複数の平行な活性領域間を電気的に接続するソース配線の役割を果たす。ＳＡＳ技術によって得られるこのような構造は「ＳＡＳ構造」と呼ばれている。
【０００５】
ＳＡＳ構造では、ソース配線を十分に低抵抗とするには、ソース領域へのイオン注入を高濃度で行なわなければならない。一方、素子の微細化によって、ゲート電極幅は小さくなる傾向にある。ゲート電極幅が小さくなってきたときに、従来のように高濃度の拡散層を用いたＳＡＳ構造では、ゲート電極の下側でのパンチスルー現象を十分に抑えることができなくなるという問題があった。
【０００６】
【特許文献１】
特開２００２−２６１５６号公報（図６０−図６５）
【０００７】
【発明が解決しようとする課題】
層間絶縁膜とゲート電極を保護する絶縁膜とで材質を異なるものとし、コンタクトエッチング時の選択比の違いを利用して、コンタクトエッチングの進行を、ゲート電極を保護する絶縁膜で止めるというセルフアラインコンタクト（ＳＡＣ）技術が一般に知られている。
【０００８】
ＳＡＳ構造で問題になっていたパンチスルー現象を回避するために、ソース領域の幅が狭いにもかかわらずＳＡＣ技術を採用して、ソース領域につながる円形のコンタクトホールを開けるべくエッチングを行なった場合、当初はゲート電極の上面および側面をＳｉＮなどからなるストッパ絶縁膜およびサイドウォール絶縁膜で覆っていたにもかかわらず、エッチングの進行につれてゲート電極が直接コンタクトホール内に露出してしまう場合がある。そのままコンタクトホールに導電体を充填してコンタクト部を形成した場合、ゲート電極とコンタクト部との間でショートしてしまう。すなわち、ゲートとソースとの間でショートが発生してしまう。
【０００９】
そこで、本発明では、ＳＡＣ技術を行なう場合のゲート電極とコンタクト部との間でのショートを防止でき、なおかつ、ＳＡＳ技術において問題となっていたパンチスルー現象も抑制できる構造の半導体装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置は、表面にソース領域およびドレイン領域を有する半導体基板と、上記半導体基板の上側に上記ソース領域と上記ドレイン領域とを隔てる直線部分を含むように形成されたゲート電極と、上記半導体基板の上側に上記直線部分の長手方向への延長上の位置において形成されたダミー電極と、上記ゲート電極および上記ダミー電極の上側に各々重なるように形成されたストッパ絶縁膜と、上記ゲート電極、上記ダミー電極および上記ストッパ絶縁膜の側壁を覆うサイドウォール絶縁膜と、上記ストッパ絶縁膜および上記サイドウォール絶縁膜を覆い隠すように上記半導体基板の上側を覆う層間絶縁膜と、上記層間絶縁膜の内部で上下方向に延び、下端が上記ソース領域および上記ドレイン領域のうち一方に電気的に接続された導電体部材であって、上から見たときに上記ゲート電極の上記直線部分に平行に延びる直線状コンタクト部とを備える。ただし、上から見たときの上記直線状コンタクト部の外形のうち長辺は、上記サイドウォール絶縁膜を越えて上記ゲート電極および上記ダミー電極の上側の領域にそれぞれ入り込んだ位置にある。上から見たときに上記直線状コンタクト部の内部に現れる上記ゲート電極と上記ダミー電極との間の間隙は、上記半導体基板を露出させない程度に上記サイドウォール絶縁膜によって埋められている。
【００１１】
【発明の実施の形態】
本発明者らは、ＳＡＣ技術を行なった場合のゲート電極とコンタクト部との間でのショートがどのような原理で起こるのかについて検討を重ねた。その結果、このショートは、図１に示すように、上から見たときに、コンタクトホール１０の外形線とストッパ絶縁膜５の輪郭線とが交差する位置（以下、「輪郭交差点」という。）６で起こりやすいことを突き止めた。図１では、ソース領域４に接続する目的でコンタクトホール１０を設ける様子を平面図で示している。図１におけるＩＩ−ＩＩ線に関する矢視断面図を図２に示す。図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図を図３に示す。半導体基板１の上側にゲート絶縁膜を介して形成されたゲート電極２は、その上面を、ゲート電極２と同じ幅で形成されたストッパ絶縁膜５で覆われている。ゲート電極２およびストッパ絶縁膜５の側面は、サイドウォール絶縁膜３によって覆われている。
【００１２】
ところで、ＳＡＣ技術では、一般に３つのガスの混合ガスを用いて異方性エッチングを行なう。この３つのガスは、いわゆる「デポガス」、いわゆる「抜け性用ガス」およびいわゆる「希釈系ガス」である。デポガスは、Ｃ（カーボン）が多重に結合しているものであり、たとえばＣ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6などが挙げられる。デポガスは、エッチングによってできる穴の内面に反応生成物の膜、いわゆる「デポ膜」を形成する役割を果たす。デポ膜はエッチングによる除去作用から被処理物を保護する役割を果たす。抜け性用ガスは、デポガスの効果を抑制し、エッチングを進めていくためのガスであり、たとえばＯ2やＣＯなどの酸素系ガスが主に用いられる。希釈系ガスは、デポガスおよび抜け性用ガスを希釈するためのガスである。
【００１３】
異方性エッチングの最中は、エッチングが進むにつれて穴の側面には順次デポ膜が形成されて側方への除去作用の進行が抑制され、穴の下面においてはデポ膜形成よりも除去作用が勝ることによって下方への除去が進行する。この状態を維持することによって下方への選択性をもったエッチングが実現されている。
【００１４】
上述のショートが輪郭交差点６で起こりやすいのは、異方性エッチングの最中に、輪郭交差点６は穴の底の隅に該当するため、幾何学的な制約によりデポガスが十分に行き渡らず、デポ膜７が十分に形成されないことに起因していると考えられる。ＩＩ−ＩＩ断面の位置においては、図２に示すようにトランジスタ構造の肩部においてもデポ膜７が十分厚く形成されるため、ショートは起こらないが、輪郭交差点６を通るＩＩＩ−ＩＩＩ断面の位置においては、図３に示すように、デポ膜７が十分に形成されないことにより、ＳｉＮなどのサイドウォール絶縁膜３がエッチング除去されてしまう。こうしてサイドウォール絶縁膜３の除去が異常に進行することによって、図４に示すように内部に隠されていたゲート電極２が露出してしまい、ショートが起こると考えられる。
【００１５】
このような知見を基に、発明者らは、改良を重ね、本発明をなすに至った。以下に、本発明の実施の形態について説明する。
【００１６】
（実施の形態１）
（構成）
図５〜図７を参照して、本発明に基づく実施の形態１における半導体装置について説明する。本実施の形態では、比較的単純なトランジスタ構造に本発明を適用した例を示す。本実施の形態における半導体装置の平面図を図５に示す。図５におけるＶＩ−ＶＩ線に関する矢視断面図を図６に示す。図５におけるＶＩＩ−ＶＩＩ線に関する矢視断面図を図７に示す。ただし、図６、図７は、図５に厳密に対応する矢視断面図ではなく、後述するように、説明の便宜上、図５に比べていくつかの構成要素を図示省略したり追加したりしている。
【００１７】
この半導体装置においては、半導体基板１の表面を部分的に覆うように分離絶縁膜９が形成されることによって、上から見たときに、全体は活性領域１４と分離絶縁膜９の領域とに分かれている。活性領域１４は、図５における図中上下方向に帯状に延びている。半導体基板１の上側に少なくとも２本のゲート電極２が線状に形成されている。２本のゲート電極２は、それぞれ直線部分を含み、この直線部分によって活性領域１４の長手方向に対して垂直方向に横切るように延びている。活性領域１４はゲート電極２の直線部分によって区切られることによって一方の側がソース領域、他方の側がドレイン領域となっている。したがって、図５に示した例においては、活性領域１４のうち、２本のゲート電極２に挟まれた部分がソース領域となり、それ以外の部分がドレイン領域となっている。
【００１８】
図６、図７に示すように、ゲート電極２の上側にはストッパ絶縁膜５が形成されている。ストッパ絶縁膜５はゲート電極２と同じ大きさでゲート電極２の上側を覆っている。ゲート電極２およびストッパ絶縁膜５の側面は、サイドウォール絶縁膜３によって覆われている。ただし、図５では、説明の便宜上、ストッパ絶縁膜５を図示省略して、ゲート電極２が上から直接見えるようにして示している。
【００１９】
半導体基板１の上側において、ゲート電極２の直線部分の両端にそれぞれ近接した位置であってゲート電極２の直線部分の延長上となる位置にダミー電極１８が形成されている。ダミー電極１８の上側は、ダミー電極１８と同じ大きさのストッパ絶縁膜２５で覆われている。ダミー電極１８およびストッパ絶縁膜２５の側面も、サイドウォール絶縁膜３によって覆われている。ただし、図５では、説明の便宜上、ストッパ絶縁膜２５を図示省略して、ダミー電極１８が上から直接見えるようにして示している。
【００２０】
図６、図７に示すように、全体の上側は直線状コンタクト部１１を除いて層間絶縁膜２０が覆っている。ただし、図５では、説明の便宜上、層間絶縁膜２０は図示省略している。図６、図７では、直線状コンタクト部１１の導電体を充填するための凹部である直線状コンタクトホール１１ｕが、導電体を充填する前の状態で示されている。
【００２１】
図５に示すように、２本のゲート電極２に挟まれ、ゲート電極２の直線部分と平行に延びるように、直線状コンタクト部１１が形成されている。直線状コンタクト部１１は、ゲート電極２の両端近傍の合計２対のダミー電極１８によっても挟まれるように延び、ダミー電極１８がある位置よりも遠くまで延びて終わっている。直線状コンタクト部１１は導電体で形成されており、半導体基板１の表面に平行な方向に長く延びているだけでなく、半導体基板１の表面に垂直な方向にも延びている。すなわち、直線状コンタクト部１１は、層間絶縁膜２０を上下方向（図５における紙面奥手前方向。図６、図７における図中上下方向。）に貫通するように延びている。直線状コンタクト部１１の下端は、ゲート電極２同士の間にある活性領域１４に対して接続されている。すなわち、ソース領域およびドレイン領域のうち一方に対して接続されている。また、上から見たとき、すなわち、図５に示すように平面図で考えたとき、直線状コンタクト部１１の長辺は、サイドウォール絶縁膜３を越えてゲート電極２およびダミー電極１８の上側の領域にそれぞれ入り込んだ位置にある。
【００２２】
図５、図７に示すようにゲート電極２とダミー電極１８とは十分に近接しているので、ゲート電極２とダミー電極１８との間の間隙Ｇにおいては、サイドウォール絶縁膜３がつながって形成されることとなる。特に、間隙Ｇが直線状コンタクト部１１の内部に現れる部分では、半導体基板１を露出させない程度にサイドウォール絶縁膜３によって埋められている。
【００２３】
このような構成の半導体装置を製造するには、従来の公知技術による製造方法において、ゲート電極２やゲート電極２上のストッパ絶縁膜５を形成するエッチングにおいて、従来のエッチングパターンに、ダミー電極１８やダミー電極１８上のストッパ絶縁膜２５に対応するパターンを追加して行なえばよい。
【００２４】
（作用・効果）
本実施の形態における半導体装置は、上述の構成を備えているので、直線状コンタクトホール１１ｕを形成するためのエッチングにおいてサイドウォール絶縁膜３が除去されやすい箇所は、図５に示すようにダミー電極１８と直線状コンタクトホール１１ｕの外形線とが交差する輪郭交差点１６になる。したがって、本来機能すべきゲート電極２においてサイドウォール絶縁膜３が不所望に除去されてしまってショートが生じるという問題を解消できる。一方、ダミー電極１８においては仮にサイドウォール絶縁膜３が除去されてしまってダミー電極１８と直線状コンタクト部１１との間でショートが生じても、ダミー電極１８は半導体装置の機能に無関係であるので、問題とならない。
【００２５】
この半導体装置では、ゲート電極２同士の間にある活性領域１４、すなわちソース領域およびドレイン領域のうち一方に対して、直線状コンタクト部１１によって電気的接続を行なっているので、該当する活性領域１４との接触面積を大きく確保することができ、コンタクト抵抗を低減することができる。また、このように側方に長く延在する直線状コンタクト部１１を採用していることにより、この直線状コンタクト部１１に上側から配線を接続する位置を選ぶ自由度が高まる。したがって、より上層におけるメタル配線の配置の自由度が高まる。
【００２６】
（実施の形態２）
（構成）
図８を参照して、本発明に基づく実施の形態２における半導体装置について説明する。本実施の形態では、フラッシュメモリのアレイ構成に本発明を適用した例を示す。
【００２７】
この半導体装置においては、図８に示すように半導体基板の表面が、上から見たときに活性領域１４と分離絶縁膜９の領域とに分かれている点は実施の形態１と同様である。本実施の形態では、図８における図中上下方向に延びるように活性領域１４が複数本平行に形成されている。活性領域１４同士の間は分離絶縁膜９によって隔てられている。複数本のゲート電極１０２は、それぞれ直線部分を含み、この直線部分によって活性領域１４の長手方向に対して垂直方向に横切るように延びている。活性領域１４はゲート電極１０２の直線部分によって区切られることによって一方の側がソース領域４、他方の側がドレイン領域１５となっている。ゲート電極１０２の上側にはストッパ絶縁膜５が形成されている。このストッパ絶縁膜５はゲート電極１０２と同じ大きさでゲート電極１０２の上側を覆っている。ゲート電極１０２およびストッパ絶縁膜５の側面は、サイドウォール絶縁膜３によって覆われている。ただし、図８では、ゲート電極１０２と直線状コンタクト部１１１との位置関係を主に示すため、ストッパ絶縁膜５およびサイドウォール絶縁膜を図示省略している。ゲート電極１０２の直線部分の一方の端には広くなった部分１０２ａがある。さらにその外側に並ぶようにダミー電極１１８が配置されている。ゲート電極１０２の端の広くなった部分１０２ａとダミー電極１１８とは十分に近接している。ゲート電極１０２とダミー電極１１８との並びに沿って、さらにダミー電極１１８よりも遠くまで延びるように、直線状コンタクト部１１１が配置されている。直線状コンタクト部１１１の長辺は、サイドウォール絶縁膜を越えてゲート電極１０２およびダミー電極１１８の上側の領域にそれぞれ入り込んだ位置にある。
【００２８】
ゲート電極１０２の端の広くなった部分１０２ａにはそれぞれゲートコンタクト１９が設けられている。ゲートコンタクト１９とは、上方（図８においては紙面手前側）に張り巡らされたゲート用の配線との間で電気的接続を行なう部分である。ドレイン領域１５には、ドレインコンタクト１７が設けられている。ドレインコンタクト１７は、やはり上方においてゲート配線とは別個に張り巡らされたドレイン用の配線との間で電気的接続を行なう部分である。図８においては、ドレインコンタクト１７およびゲートコンタクト１９は、いずれも円の中にＸを書いた記号で示されている。一方、中央の２本のゲート電極１０２の間のソース領域４に対する電気的接続は、直線状コンタクト部１１１によって行なわれている。
【００２９】
ソース領域４もドレイン領域１５も、図８における左右方向に一直線上に同種類のものが分離絶縁膜９を介して複数個離散的に並ぶ。この並ぶ１列の集合を離散的領域群とする。
【００３０】
上の説明では、ソース領域４の１列の離散的領域群だけに注目してこれに一体的に接続する直線状コンタクト部１１１について説明しているが、実際には、ソース領域４の離散的領域群が複数列あってもよい。現実的なアレイ構成としては、多数のゲート電極１０２が平行に配置され、これらによって挟まれる間隙の領域として、ソース領域４の離散的領域群とドレイン領域１５の離散的領域群とが図８における上下方向に交互に並んで配置されることとなる。その場合、各ソース領域４の離散的領域群ごとに、直線状コンタクト部１１１が設けられる。
【００３１】
離散的領域群のうち、ソースかドレインかのいずれか選択された方（本実施の形態では、ソース領域）の種類の離散的領域群を「特定種類領域群」とすると、複数本並ぶ特定種類領域群に対して、複数本の直線状コンタクト部１１１が、各々被覆するように延びる。
【００３２】
（製造方法）
図９、図１０を参照して、本発明に基づく実施の形態２における半導体装置の製造方法について説明する。基本的に従来の半導体装置の製造方法と同様であるが、ここでは、フラッシュメモリ構造の例を示す。図９に示すように、ゲート電極１０２は、コントロールゲート電極２１とフローティングゲート電極２２とを含む。コントロールゲート電極２１とフローティングゲート電極２２との間にはＯＮＯ膜２３が介在している。複数本線状に延びるフラッシュメモリ構造によって、半導体基板１の表面は区切られ、露出する活性領域は交互にソース領域４とドレイン領域１５となっている。その場合、全面を覆うように層間絶縁膜２０を形成した後に、ソース領域４に対応するようにそれぞれ細長い領域についてエッチングを行ない、サイドウォール絶縁膜３上でエッチングを一旦止める。こうすることで、図９に示すように直線状コンタクトホール１１１ｕがそれぞれ形成される。この直線状コンタクトホール１１１ｕの内部にタングステンやポリシリコンといった導電体を充填し、直線状コンタクト部１１１を形成する。さらに、図１０に示すように、これらの上側全面を覆う層間絶縁膜２４を形成する。層間絶縁膜２４を上下に貫通するようにエッチングを行ない、その凹部の内部に導電体を充填することによって、図１０に示すようにドレインコンタクト１７を形成する。このドレインコンタクト１７の上端に電気的に接続されるように、ドレイン配線２７を形成する。ドレイン配線２７が形成される位置は、層間絶縁膜２４の上側であるので、ソース領域４につながる直線状コンタクト部１１１とドレイン配線２７やドレインコンタクト１７との間は互いに電気的に隔離された状態で配線を行なうことができる。
【００３３】
なお、ドレイン配線２７は、通常「ビット線」と呼ばれている配線である。一般に、メモリセルトランジスタとしてＮ型ＭＯＳトランジスタを用いる場合、ビット線はメモリセルトランジスタのドレイン側に接続され、ソース線はメモリセルトランジスタのソース側に接続される。「ソース側」、「ドレイン側」の定義については、次のように説明することができる。メモリセルトランジスタがＮ型ＭＯＳトランジスタである場合において、読み出し動作時にメモリセルトランジスタに向かって電流が流れ込む側が、ドレイン側であって、メモリセルトランジスタから電流が流れていく側がソース側である。
【００３４】
（作用・効果）
本実施の形態における半導体装置（図８参照）では、上述の構成を備えているので、直線状コンタクトホール１１１ｕを形成するためのエッチングにおいてサイドウォール絶縁膜３が除去されやすい箇所は、図８に示すようにダミー電極１１８と直線状コンタクトホール１１１ｕの外形線とが交差する輪郭交差点１１６になる。したがって、本来機能すべきゲート電極１０２においてサイドウォール絶縁膜３が不所望に除去されてしまってショートが生じるという問題を解消できる。一方、ダミー電極１１８においては仮にサイドウォール絶縁膜３が除去されてしまってダミー電極１１８と直線状コンタクト部１１１との間でショートが生じても、ダミー電極１１８は半導体装置の機能に無関係であるので、問題とならない。
【００３５】
図１０に示した構造の例では、ドレイン配線２７を第１の配線として、ゲート電極１０２の直線部分と平行に配置したが、この場合、ソース配線（図示せず）は、ドレイン配線２７より上方において、ドレイン配線２７と垂直な方向、すなわちゲート電極１０２の直線部分と垂直な方向に第２の配線として配置することが考えられる。しかし、本実施の形態によれば、ソース領域に接続される直線状コンタクト部１１１は長く延在しているので配線を取り出す位置の選択の自由度が高いので、図１０に示した以外の配線の仕方も考えられる。たとえば、ソース配線を第１の配線としてゲート電極１０２の直線部分と平行な方向に配置し、ドレイン配線を第２の配線としてゲート電極１０２の直線部分と垂直な方向に配置することとしてもよい。
【００３６】
同一のコントロールゲート電極を共有するような互いに隣接するメモリセルの各々のソース領域が分離絶縁膜を介して離散的に配置されている場合でも、たとえばこれらのソース領域を同一の配線に対して接続するタイプのフラッシュメモリ、すなわちたとえば、ＮＯＲ型、ＤＩＮＯＲ型、ＡＮＤ型などのフラッシュメモリにおいては、直線状コンタクト部を採用することができ、ゲート電極とコンタクト部との間のショートを抑制することができる。
【００３７】
（直線状コンタクト部の寸法）
直線状コンタクト部を配置する際に必要となる寸法について説明する。フラッシュメモリのメモリセルが１個の場合の直線状コンタクト部１１の配置例を図１１に示す。設計寸法の基準サイズとなるフューチャーサイズＦをもとに、メモリセルが１個配列された場合の直線状コンタクト部の寸法の最小値を求めてみた。なお、「フューチャーサイズ」とは、実現できる最小スペース、最小ライン幅であって、通常、トランジスタのゲート長（ゲート電極の幅）やゲート電極同士の間隔に対応する基本的な長さとして用いられる。
【００３８】
図１１に示すように、主な部分の長さはＦとなる。ゲート電極２と分離絶縁膜９との重なり部分の長さａは、写真製版の重ね合わせずれや仕上がり寸法の変動を考慮すると、０．５Ｆ程度とすべきである。直線状コンタクト部１１とダミー電極１８との直線状コンタクト部１１長手方向（Ｙ方向）に沿った重なり部分の長さｂも同様に０．５Ｆ程度とすべきである。ゲート電極２とダミー電極１８との間の間隙の大きさもＦとなっているが、このＦの間隙はサイドウォール絶縁膜３が両側から形成されることによって埋められる。すなわち、サイドウォール絶縁膜３が占める幅は片側当たりＦ／２以上であることが必要となる。
【００３９】
以上の各部の寸法を合わせてみると、直線状コンタクト部１１の長辺方向（Ｙ方向）の長さは少なくとも５Ｆ必要ということになる。デザインルールが０．１８μｍルールである場合、直線状コンタクト部の長辺方向の長さは０．９０μｍ以上必要ということになる。
【００４０】
また、上記例ではメモリセルが１個の場合について説明したが、メモリセル１個が占めるＹ方向の長さは２Ｆであるので、Ｙ方向に沿ってＮ個のメモリセルを配列した場合、直線状コンタクト部１１の長辺方向（Ｙ方向）の必要長さは３Ｆ＋Ｎ×２Ｆとなる。
【００４１】
一方、直線状コンタクト部１１の短辺方向（Ｘ方向）の長さはＦ＋α＋βとなる。αは、ゲート電極２と直線状コンタクト部１１とのＸ方向に関する重なり部分の大きさによって決まる値である。βは、ゲート電極２同士に挟まれた活性領域１４においてサイドウォール絶縁膜３を形成した後の状態でも埋まることなく露出させておく必要のある活性領域１４の幅である。
【００４２】
図５、図８に示した例では、直線状コンタクト部１１，１１１の端がダミー電極１８，１１８を通り越して突き出た位置まで延びているが、本発明の適用形態はこのように突き出ているものに限られない。図１１に示した例のように、直線状コンタクト部の一端または両端がダミー電極の途中で終わっているような構造であってもよい。たとえば、ダミー電極の先に何か他の構成要素が配置されていて、この構成要素との干渉を避けるために直線状コンタクト部をダミー電極の先まで突き出させることができないような場合には、直線状コンタクト部の端がダミー電極の途中にくるようにすることが考えられる。
【００４３】
本発明によれば、ＳＡＳ技術を適用した場合と異なり、ソース／ドレイン領域に特に高濃度の不純物注入を行なう必要はないので、ＳＡＳ技術において問題となっていたパンチスルー現象の問題は抑制することができる。
【００４４】
なお、パンチスルー現象が問題にならない場合には、ＳＡＳ技術を適用してさらに本発明を適用してもよい。
【００４５】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【００４６】
【発明の効果】
本発明によれば、ゲート電極の端に近接して並ぶようにダミー電極を備えているので、直線状コンタクトホールを形成するためのエッチングにおいてサイドウォール絶縁膜が除去されやすい箇所は、ダミー電極と直線状コンタクトホールの外形線とが交差する点になる。したがって、ゲート電極においてサイドウォール絶縁膜が不所望に除去されてしまってショートが生じるという問題を解消することができる。
【図面の簡単な説明】
【図１】 本発明にとって参考となる、コンタクトホールを形成する工程の説明図である。
【図２】 図１におけるＩＩ−ＩＩ線に関する矢視断面図である。
【図３】 図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図である。
【図４】 図３に示した状態からさらにエッチングが進んだ例を示す断面図である。
【図５】 本発明に基づく実施の形態１における半導体装置の各構成要素の位置関係を模式的に示す平面図である。
【図６】 図５におけるＶＩ−ＶＩ線に関する矢視断面図である。
【図７】 図５におけるＶＩＩ−ＶＩＩ線に関する矢視断面図である。
【図８】 本発明に基づく実施の形態２における半導体装置の各構成要素の位置関係を模式的に示す平面図である。
【図９】 本発明に基づく実施の形態２における半導体装置の一部分の製造途中の状態を示す斜視図である。
【図１０】 本発明に基づく実施の形態２における半導体装置の一部分を示す斜視図である。
【図１１】 本発明に基づく半導体装置の直線状コンタクト部の配置例を模式的に示す平面図である。
【符号の説明】
１ 半導体基板、２，１０２ ゲート電極、３ サイドウォール絶縁膜、４ ソース領域、５，２５ ストッパ絶縁膜、６，１６，１１６ 輪郭交差点、７ デポ膜、９ 分離絶縁膜、１０ コンタクトホール、１１，１１１ 直線状コンタクト部、１１ｕ，１１１ｕ 直線状コンタクトホール、１４ 活性領域、１５ドレイン領域、１７ ドレインコンタクト、１８，１１８ ダミー電極、１９ゲートコンタクト、２０，２４ 層間絶縁膜、２１ コントロールゲート電極、２２ フローティングゲート電極、２３ ＯＮＯ膜、２７ ドレイン配線、１０２ａ 広くなった部分。
Claims (10)
- 半導体基板と、
前記半導体基板表面に形成され、第１方向に延在して形成された分離絶縁膜領域と、
前記分離絶縁膜領域によって区画され、前記第１方向に延在して形成された活性領域と、
前記活性領域と交差する第２方向に延びて複数本並行に形成されたゲート電極と、
前記ゲート電極間の前記活性領域上に形成されたソース領域およびドレイン領域と、
前記ゲート電極の前記第２方向延長上の端部に形成されたダミー電極と、
前記ゲート電極に沿った前記第２方向に延びて形成された第１コンタクト部と、
前記ゲート電極および前記ダミー電極の側壁にそれぞれ形成された第１および第２サイドウォール絶縁膜と、
前記ゲート電極および前記ダミー電極のそれぞれの上側に重なるように形成されたストッパ絶縁膜と、
前記ストッパ絶縁膜および前記サイドウォール絶縁膜を覆うように前記半導体基板上方に形成された層間絶縁膜とを備え、
前記第１コンタクト部は前記ダミー電極上まで延在しており、
前記ゲート電極と前記ダミー電極との間の間隙は、前記第１および前記第２サイドウォール絶縁膜により埋め込まれることによってつながっていることを特徴とする半導体装置。 - 前記ソース領域および前記ドレイン領域のうちの一方は、隣接する前記ゲート電極間に挟まれる領域に分離絶縁膜を介して間隔をおいて並ぶように形成されており、前記第１コンタクト部により一体的に被覆されることを特徴とする請求項１記載の半導体装置。
- 前記第１コンタクト部の前記第２方向の辺は、前記第１および前記第２サイドウォール絶縁膜を越えて前記ゲート電極の上側の領域に入り込んだ位置にあることを特徴とする請求項１記載の半導体装置。
- 前記ゲート電極は、フローティングゲート電極と前記フローティングゲート電極上に絶縁膜を介して形成されたコントロールゲート電極を含むことを特徴とする請求項１記載の半導体装置。
- 前記ダミー電極は電気的に前記半導体装置の機能に影響を与えないことを特徴とする請求項１記載の半導体装置。
- 前記層間絶縁膜に形成された第２コンタクト部と、
前記ソース領域および前記ドレイン領域のうちの前記一方に前記第２コンタクト部を介して電気的に接続され、前記層間絶縁膜上方に前記第２方向と並行に延びるように形成された第１配線と、
前記ソース領域および前記ドレイン領域のうちの他方に前記第１コンタクト部を介して電気的に接続され、前記第１配線より上方に前記第１方向に延びるように形成された第２配線と、をさらに備えたことを特徴とする請求項１記載の半導体装置。 - 表面にソース領域およびドレイン領域を有する半導体基板と、
前記半導体基板の上側に前記ソース領域と前記ドレイン領域とを隔てる直線部分を含むように形成されたゲート電極と、
前記半導体基板の上側に前記直線部分の長手方向への延長上の位置において形成されたダミー電極と、
前記ゲート電極および前記ダミー電極の上側に各々重なるように形成されたストッパ絶縁膜と、
前記ゲート電極、前記ダミー電極および前記ストッパ絶縁膜の側壁を覆うサイドウォール絶縁膜と、
前記ストッパ絶縁膜および前記サイドウォール絶縁膜を覆い隠すように前記半導体基板の上側を覆う層間絶縁膜と、
前記層間絶縁膜の内部で上下方向に延び、下端が前記ソース領域および前記ドレイン領域のうち一方に電気的に接続された導電体部材であって、上から見たときに前記ゲート電極の前記直線部分に平行に延びる直線状コンタクト部とを備え、
上から見たときの前記直線状コンタクト部の外形のうち長辺は、前記サイドウォール絶縁膜を越えて前記ゲート電極および前記ダミー電極の上側の領域にそれぞれ入り込んだ位置にあり、
上から見たときに前記直線状コンタクト部の内部に現れる前記ゲート電極と前記ダミー電極との間の間隙は、前記半導体基板を露出させない程度に前記サイドウォール絶縁膜によって埋められている、半導体装置。 - 前記ゲート電極が複数本平行に並んでおり、上から見たときに、前記ソース領域および前記ドレイン領域のうちの一方は、前記ゲート電極のうち互いに隣接する２本に挟まれる領域として一直線上に分離絶縁膜を介して離散的に並ぶように規定される特定種類領域群をなし、前記直線状コンタクト部は、前記特定種類領域群を一体的に被覆するように延びている、請求項７に記載の半導体装置。
- 前記ソース領域および前記ドレイン領域のうちの前記一方は、前記直線状コンタクト部の上方において前記直線部分と平行に延びる第１の配線に対して前記直線状コンタクト部を介して電気的に接続されており、前記ソース領域および前記ドレイン領域のうちの他方は、前記ゲート電極より上側で前記ゲート電極の前記直線部分と垂直な方向に延びる第２の配線に対して電気的に接続されている、請求項８に記載の半導体装置。
- (a)半導体基板表面上に、第１方向に延在するように分離絶縁膜領域を形成する工程と、
(b)前記分離絶縁膜領域により区画された前記第１方向に延在するように活性領域を形成する工程と、
(c)前記活性領域と交差する第２方向に複数本並行に延びるようにゲート電極を形成するとともに、前記ゲート電極端部にダミー電極を形成する工程と、
(d)前記活性領域の露出領域にソースおよびドレイン領域を形成する工程と、
(e)前記ゲート電極およびダミー電極の側壁にそれぞれ第１および第２サイドウォール絶縁膜を形成し、前記ゲート電極とダミー電極の間隙を前記第１および第２サイドウォール絶縁膜により埋め込む工程と、
(f)前記ゲート電極および前記ダミー電極を含む前記半導体基板表面を覆うように層間絶縁膜を形成する工程と、
(g)前記ゲート電極に沿った前記第２方向に延びる領域であって、前記ダミー電極に延びる領域まで前記ゲート電極間をエッチングし、導電膜を埋め込むことにより第１コンタクト部を形成する工程と、
を含み、
前記 (c) 工程は、前記ゲート電極および前記ダミー電極のそれぞれの上側に重なるようにストッパ絶縁膜を形成する工程をさらに含み、
前記 (g) 工程は、前記第１および第２サイドウォール絶縁膜および前記ストッパ絶縁膜上でエッチングを停止する、半導体装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143761A JP4233381B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体装置とその製造方法 |
| US10/716,614 US7154132B2 (en) | 2003-05-21 | 2003-11-20 | Semiconductor device with dummy electrode |
| KR1020030088934A KR100634893B1 (ko) | 2003-05-21 | 2003-12-09 | 반도체장치 및 그 제조방법 |
| TW092136483A TWI232542B (en) | 2003-05-21 | 2003-12-23 | Semiconductor device |
| DE102004002015A DE102004002015A1 (de) | 2003-05-21 | 2004-01-14 | Halbleitervorrichtung mit Scheinelektrode |
| CNB2007101096340A CN100521215C (zh) | 2003-05-21 | 2004-02-26 | 半导体装置及其制造方法 |
| CNB2004100067775A CN1332452C (zh) | 2003-05-21 | 2004-02-26 | 半导体装置 |
| US11/602,293 US7425498B2 (en) | 2003-05-21 | 2006-11-21 | Semiconductor device with dummy electrode |
| US12/194,034 US7813616B2 (en) | 2003-05-21 | 2008-08-19 | Semiconductor device with dummy electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143761A JP4233381B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体装置とその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004349411A JP2004349411A (ja) | 2004-12-09 |
| JP2004349411A5 JP2004349411A5 (ja) | 2006-06-15 |
| JP4233381B2 true JP4233381B2 (ja) | 2009-03-04 |
Family
ID=33447513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143761A Expired - Fee Related JP4233381B2 (ja) | 2003-05-21 | 2003-05-21 | 半導体装置とその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7154132B2 (ja) |
| JP (1) | JP4233381B2 (ja) |
| KR (1) | KR100634893B1 (ja) |
| CN (2) | CN1332452C (ja) |
| DE (1) | DE102004002015A1 (ja) |
| TW (1) | TWI232542B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080053194A1 (en) * | 2003-04-28 | 2008-03-06 | Ahmad Lubna M | Thermoelectric sensor for analytes in a gas and related method |
| JP4233381B2 (ja) * | 2003-05-21 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
| KR100902685B1 (ko) * | 2005-11-02 | 2009-06-15 | 파나소닉 주식회사 | 전자 부품 패키지 |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8541879B2 (en) * | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US7709390B2 (en) * | 2007-05-31 | 2010-05-04 | Micron Technology, Inc. | Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features |
| KR100871547B1 (ko) * | 2007-08-14 | 2008-12-01 | 주식회사 동부하이텍 | 노어 플래시 메모리 소자 및 그 제조 방법 |
| KR101361828B1 (ko) * | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| MY152456A (en) | 2008-07-16 | 2014-09-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| GB2466313A (en) | 2008-12-22 | 2010-06-23 | Cambridge Silicon Radio Ltd | Radio Frequency CMOS Transistor |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| US8455932B2 (en) * | 2011-05-06 | 2013-06-04 | International Business Machines Corporation | Local interconnect structure self-aligned to gate structure |
| JP5606388B2 (ja) | 2011-05-13 | 2014-10-15 | 株式会社東芝 | パターン形成方法 |
| US9269711B2 (en) * | 2013-07-01 | 2016-02-23 | Infineon Technologies Austria Ag | Semiconductor device |
| US9318607B2 (en) * | 2013-07-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR102083774B1 (ko) * | 2013-07-12 | 2020-03-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9761489B2 (en) * | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
| KR102173638B1 (ko) | 2014-10-01 | 2020-11-04 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| CN107993978B (zh) * | 2016-10-24 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3474692B2 (ja) | 1994-12-19 | 2003-12-08 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US5698902A (en) * | 1994-12-19 | 1997-12-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having finely configured gate electrodes |
| JPH0982924A (ja) | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体記憶装置の製造方法 |
| JPH10242420A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH10303297A (ja) | 1997-04-25 | 1998-11-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3641103B2 (ja) | 1997-06-27 | 2005-04-20 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| JPH11177089A (ja) | 1997-12-16 | 1999-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH11251560A (ja) | 1998-02-27 | 1999-09-17 | Rohm Co Ltd | 半導体記憶装置およびその製造方法 |
| JP2000077535A (ja) | 1998-09-02 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2000114481A (ja) | 1998-10-05 | 2000-04-21 | Nec Corp | 半導体記憶装置の製造方法 |
| US6265292B1 (en) | 1999-07-12 | 2001-07-24 | Intel Corporation | Method of fabrication of a novel flash integrated circuit |
| JP4488565B2 (ja) * | 1999-12-03 | 2010-06-23 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| JP2002026156A (ja) | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4614522B2 (ja) * | 2000-10-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US6706594B2 (en) | 2001-07-13 | 2004-03-16 | Micron Technology, Inc. | Optimized flash memory cell |
| JP4971559B2 (ja) | 2001-07-27 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP3597495B2 (ja) * | 2001-08-31 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4233381B2 (ja) * | 2003-05-21 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
-
2003
- 2003-05-21 JP JP2003143761A patent/JP4233381B2/ja not_active Expired - Fee Related
- 2003-11-20 US US10/716,614 patent/US7154132B2/en not_active Expired - Lifetime
- 2003-12-09 KR KR1020030088934A patent/KR100634893B1/ko not_active IP Right Cessation
- 2003-12-23 TW TW092136483A patent/TWI232542B/zh not_active IP Right Cessation
-
2004
- 2004-01-14 DE DE102004002015A patent/DE102004002015A1/de not_active Ceased
- 2004-02-26 CN CNB2004100067775A patent/CN1332452C/zh not_active Expired - Fee Related
- 2004-02-26 CN CNB2007101096340A patent/CN100521215C/zh not_active Expired - Fee Related
-
2006
- 2006-11-21 US US11/602,293 patent/US7425498B2/en not_active Expired - Fee Related
-
2008
- 2008-08-19 US US12/194,034 patent/US7813616B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200426988A (en) | 2004-12-01 |
| JP2004349411A (ja) | 2004-12-09 |
| KR20040100828A (ko) | 2004-12-02 |
| US20040232444A1 (en) | 2004-11-25 |
| CN100521215C (zh) | 2009-07-29 |
| US7425498B2 (en) | 2008-09-16 |
| US20070063291A1 (en) | 2007-03-22 |
| CN101075621A (zh) | 2007-11-21 |
| US7813616B2 (en) | 2010-10-12 |
| KR100634893B1 (ko) | 2006-10-17 |
| US7154132B2 (en) | 2006-12-26 |
| DE102004002015A1 (de) | 2004-12-30 |
| CN1332452C (zh) | 2007-08-15 |
| TWI232542B (en) | 2005-05-11 |
| US20090001447A1 (en) | 2009-01-01 |
| CN1574390A (zh) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4233381B2 (ja) | 半導体装置とその製造方法 | |
| US10600791B2 (en) | Semiconductor memory device | |
| US9236346B2 (en) | 3-D IC device with enhanced contact area | |
| US8193058B2 (en) | Method of manufacturing semiconductor device | |
| CN102737975B (zh) | 与有源区重叠的poly切口的布局 | |
| US7592221B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US20220367507A1 (en) | Semiconductor memory device | |
| JP2004080037A (ja) | Ｅｅｐｒｏｍ及びマスクｒｏｍを具備する半導体装置及びその製造方法 | |
| US20100151641A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006093230A (ja) | 不揮発性半導体記憶装置 | |
| JP2010258224A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5275283B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20200072313A (ko) | 집적회로 소자 | |
| US6787415B1 (en) | Nonvolatile memory with pedestals | |
| US20090283820A1 (en) | Non-volatile semiconductor memory device | |
| JP4564511B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006310390A (ja) | 半導体装置 | |
| JP2008177483A (ja) | 半導体装置およびその製造方法 | |
| JP3950092B2 (ja) | Ｎａｎｄ型不揮発性メモリー装置 | |
| KR101111142B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JP2008205040A (ja) | 半導体記憶装置 | |
| US20130313624A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2006049772A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2008147561A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |