JP3641103B2 - 不揮発性半導体メモリ装置の製造方法 - Google Patents
不揮発性半導体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP3641103B2 JP3641103B2 JP17245097A JP17245097A JP3641103B2 JP 3641103 B2 JP3641103 B2 JP 3641103B2 JP 17245097 A JP17245097 A JP 17245097A JP 17245097 A JP17245097 A JP 17245097A JP 3641103 B2 JP3641103 B2 JP 3641103B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact
- interlayer insulating
- film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000011229 interlayer Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 90
- 230000015654 memory Effects 0.000 description 51
- 238000009792 diffusion process Methods 0.000 description 47
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 21
- 229910052721 tungsten Inorganic materials 0.000 description 21
- 239000010937 tungsten Substances 0.000 description 21
- 238000001020 plasma etching Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 229940057857 capsin Drugs 0.000 description 7
- JBFKSLZFABCEAI-UHFFFAOYSA-N capsin Natural products CC(C)(O)C1CCC(C)(O1)C2CCC3(CO)C2C(O)CC4C5(C)CCC(OC6OC(CO)C(O)C(O)C6O)C(C)(C)C5CCC34C JBFKSLZFABCEAI-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
この発明は、不揮発性半導体メモリ装置の製造方法に関するもので、特に、データの電気的一括消去および書き込みが可能なフラッシュEEPROM(Electrically Erasable Programmable Read-Only Memory)に関するものである。
【0002】
【従来の技術】
近年、半導体メモリの大容量化(高集積化)、高速化の要求は、ますます強くなっている。また、それにともない、素子の微細化が求められている。このような要求は、スタック構造である、2層ゲートを用いるEPROM(Erasable PROM )やEEPROMといった不揮発性半導体メモリについても同様である。
【0003】
半導体メモリの大容量化にはメモリセルの微細化が必須であり、それを実現するための方法の一つとして、従来より、SAC(Self Align Contact)技術によりコンタクト(ホールの径)を微細化する方法が知られている。
【0004】
図29は、上記のSAC技術を用いてコンタクトホールの微細化を図るようにした、従来の不揮発性半導体メモリの製造工程(コンタクトのPEP(Photo Engraving Process ))を示すものである。
【0005】
メモリセルトランジスタ領域においては、たとえば、P型半導体基板301上に素子分離用のフィールド酸化膜(図示していない)を形成した後、さらに、ゲート絶縁膜302を介して、浮遊ゲート電極303、ゲート間絶縁膜としてのONO膜(窒化膜/酸化膜/窒化膜)304、制御ゲート電極305、および、キャップ材となるSiN膜306を順に積層してなる2層ゲートを形成する。
【0006】
次いで、イオン注入を行って、ソース領域となるソース拡散層307aと、ドレイン領域となるドレイン拡散層307bとを形成する。その後、全面にライナー用のSiN膜308を形成する。
【0007】
次いで、全面に層間絶縁膜309を堆積した後、この絶縁膜309の表面を、CMP(Chemical Mechanical Polishing )技術などを用いて平坦化する。この場合、CMPによる研磨量を小さく抑えるなどの理由により、2層ゲートの上面から絶縁膜309をある距離(余裕分d)だけ離して平坦化する。
【0008】
この後、SAC技術を用いてコンタクトのPEPを行う。すなわち、層間絶縁膜309上にレジストパターン310を形成し、そのレジストパターン310にしたがって、層間絶縁膜309を異方性エッチング法(たとえば、RIE(Reactive Ion Etching))により自己整合的にエッチングすることによって、選択的にコンタクトホール311を開孔する。
【0009】
これにより、コンタクトホール311は、2層ゲートの相互の間隔に応じた開孔幅を有して微細に形成されることになる。
【0010】
しかしながら、コンタクトのPEPを行う際に用いられる上記レジストパターン310としては、コンタクトホール311を開孔する位置に開孔部310aがそれぞれ形成された開孔型のパターンが一般に用いられるため、コンタクトホール311の微細化にともなって、PEPのマージンが小さくなる。
【0011】
また、RIEにより除去する層間絶縁膜309の厚さ(h)は、たとえば図30に示すように、2層ゲートの高さ+2層ゲート上の余裕分(d)となるため、余計にアスペクト比(h/a)が大きくなる。
【0012】
このように、従来は、コンタクトの微細化が進むにつれ、SiN膜308に対する選択比を高く保ったまま、コンタクトホール311を十分に開孔するのが困難となり、コンタクトの未開孔やゲート−コンタクト間ショートなどの不良が発生しやすくなるという不具合があった。
【0013】
【発明が解決しようとする課題】
上記したように、従来においては、半導体メモリの大容量化のためにコンタクトを微細化することによりメモリセルを微細化できるものの、微細化が進むにつれて、コンタクトの未開孔やゲート−コンタクト間ショートなどの不良が発生しやすくなるという問題があった。
【0014】
そこで、この発明は、微細化にともなうコンタクトの未開孔やゲート−コンタクト間ショートなどの不良の発生を防止でき、高信頼性を確保することが容易に可能な不揮発性半導体メモリ装置の製造方法を提供することを目的としている。
【0015】
【課題を解決するための手段】
本願発明の一態様によれば、第一導電型を有する半導体基板上に、所定の間隔をもって、少なくとも二つのゲート電極を略平行に形成する第1の工程と、第二導電型の不純物を拡散し、前記ゲート電極の相互間に対応する、前記半導体基板の表面領域に第一の半導体領域を、また、前記ゲート電極を間にして、前記第一の半導体領域とは反対側に位置する、前記半導体基板の表面領域にそれぞれ第二の半導体領域を形成する第2の工程と、全面に第一の絶縁膜を形成する第3の工程と、前記第一の絶縁膜とはエッチング速度が異なる第二の絶縁膜を、さらに堆積させる第4の工程と、前記第一の絶縁膜をストッパに、前記第二の絶縁膜の表面を平坦化する第5の工程と、前記第二の絶縁膜上に所定の形状のレジストパターンを配置して、前記第一,第二の半導体領域上に対応する、前記第二の絶縁膜を選択的に除去する第6の工程と、異方性エッチングにより、前記ゲート電極上の前記第一の絶縁膜を除去するとともに、前記第一,第二の半導体領域上の前記第一の絶縁膜を除去し、前記第一,第二の半導体領域の表面を露出させるとともに、前記ゲート電極の側壁にサイドウォールを形成する第7の工程と、全面に導電性材料を堆積させる第8の工程と、前記導電性材料の表面を実質的に前記ゲート電極の上面の高さで平坦化し、前記第一,第二の半導体領域にそれぞれつながるコンタクト部を形成する第9の工程とからなることを特徴とする不揮発性半導体メモリ装置の製造方法が提供される。
【0019】
この発明によれば、コンタクトホールを開孔する際のPEPのマージンを増大できるとともに、アスペクト比を小さくできるようになる。これにより、第一の絶縁膜に対する第二の絶縁膜の選択比を高く保ったままで、コンタクトホールを十分に開孔することが可能となるものである。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0021】
図1は、この発明の実施の第一の形態にかかる、2層ゲート構造(スタック構造)を有するNOR型フラッシュEEPROMの回路構成を概略的に示すものである。
【0022】
すなわち、このフラッシュEEPROMは、メモリセル群(メモリセルトランジスタ領域)100とその周辺部分200とからなっている。
【0023】
メモリセル群100は、たとえば、列方向および行方向に複数のセルトランジスタ101がマトリックス状に配列されてなる構成とされている。各セルトランジスタ101は、それぞれのN型(第二導電型)ソース拡散層120aが、列方向において共有されるように、コンタクト部121を介して、行方向に沿って配設されたソース線131と接続されている。ソース線131は、たとえば、64個のセルトランジスタ101ごとに接続されて、ソース線131の数の減少化が図られている。
【0024】
また、列方向の複数のセルトランジスタ101は、各制御ゲート電極116が相互に接続されてワード線132となっている。複数のワード線132は、それぞれ、周辺部分200内のロウデコーダ201に接続されている。
【0025】
行方向の複数のセルトランジスタ101は、各N型ドレイン拡散層120bが、それぞれにコンタクト部122を介して、各ビット線133に接続されている。各ビット線133は、周辺部分200内において、周辺トランジスタ202を個々に介して、カラムデコーダ203に接続されている。
【0026】
周辺部分200は、複数のワード線132が接続されるロウデコーダ201、各ビット線133が周辺トランジスタ202を個々に介して接続されるカラムデコーダ203、および、周辺トランジスタ202にセンスアンプ(S/A)204を介して接続された電圧端子Vrefなどにより構成されている。
【0027】
さて、このような構成のNOR型フラッシュEEPROMにおいて、たとえば、データを読み出す際には、制御ゲート電極116の相互を接続してなるワード線132に5Vまたは0Vの電圧を、ソース線131に0Vの電圧を、さらに、ビット線133に周辺トランジスタ202およびセンスアンプ204を介して電圧端子Vrefから1Vの電圧を印加することで行われる。
【0028】
たとえば、データを書き込む際には、ワード線132に10Vまたは0Vの電圧を、ソース線131に0Vの電圧を、さらに、ビット線133に10Vの電圧を印加することで行われる。
【0029】
たとえば、データを消去する際には、ワード線132に−5Vの電圧を、ソース線131に5Vの電圧を印加することで、電気的な一括消去が行われる。
【0030】
図2は、上記したNOR型フラッシュEEPROMにおける、メモリセル群100の構成の要部を概略的に示すものである。ここでは、上述した図1の破線IIaの範囲に対応する部分を示している。また、その正面(断面)が一点鎖線IIbに沿う断面に対応している。
【0031】
すなわち、メモリセル群100においては、たとえば、P型(第一導電型)半導体基板111の主表面部に、その行方向に沿って、それぞれ素子分離用のフィールド酸化膜112が形成されている。
【0032】
また、P型半導体基板111上には、ゲート絶縁膜113をそれぞれ介して、その列方向に沿って、ほぼ等間隔に、浮遊ゲート電極114、ゲート間絶縁膜としてのONO膜(窒化膜/酸化膜/窒化膜)115、ワード線132となる制御ゲート電極116、および、キャップ材となるSiN膜117を順に積層してなる、複数の2層ゲート(ゲート電極)118が平行に形成されている。そして、この2層ゲート118の側面には、それぞれ、サイドウォールとなるライナー用のSiN膜(第一の絶縁膜)119が形成されている。
【0033】
さらに、2層ゲート118の相互間に対応する、上記P型半導体基板111の表面領域にはドレイン領域となるN型ドレイン拡散層(第二導電型の第一の半導体領域)120bが、また、2層ゲート118を間にして、上記ドレイン拡散層120bの反対側に位置する上記P型半導体基板111の表面領域には、それぞれ、ソース領域となるN型ソース拡散層(第二導電型の第二の半導体領域)120aが形成されている。
【0034】
このようにして、ソース拡散層120aおよびドレイン拡散層120bを隣接するセルが互いに共有するようにして、複数のセルトランジスタ101がマトリックス状に配列されてなる構成とされている。
【0035】
複数のセルトランジスタ101のうち、その列方向の各セルトランジスタ101は、それぞれのソース拡散層120aを共有するように、コンタクト部121を介して、行方向に沿って配設されたソース線131と接続されている。
【0036】
なお、上記ソース線131は、たとえばダマシン法によって、層間絶縁膜140に対して、このソース線131と一体的に形成されるソース線コンタクト141を介して、上記コンタクト部121と接続されるようになっている。
【0037】
また、行方向の各セルトランジスタ101は、ドレイン拡散層120bのそれぞれが、コンタクト部122を個々に介して、各ビット線133に接続されている。
【0038】
なお、上記ビット線133は、たとえばダマシン法によって、層間絶縁膜140に対して、このビット線133と一体的に形成されるビット線コンタクト142を介して、上記コンタクト部122と接続されるようになっている。
【0039】
そして、全面がパッシベーション膜(図示していない)により被覆されて、NOR型フラッシュEEPROMのメモリセル群100は構成されている。
【0040】
次に、図3〜図13を参照して、上記した構成のNOR型フラッシュEEPROMにおける、メモリセル群100の製造方法について説明する。
【0041】
まず、P型半導体基板111の主表面部に素子分離用のフィールド酸化膜112を形成する。その後、たとえば図3に示すように、ゲート絶縁膜113を介して、浮遊ゲート電極114、ONO膜115、制御ゲート電極116、キャップ用SiN膜117を有する、セルトランジスタ101の2層ゲート118を形成する。
【0042】
また、N型不純物のイオン注入によって、フィールド酸化膜112の形成位置を除く、P型半導体基板111の表面領域に、それぞれ、セルトランジスタ101のソース拡散層120aおよびドレイン拡散層120bを形成する。そして、全面に絶縁膜を堆積してライナー用SiN膜119を形成した後、さらに、全面に層間絶縁膜(第二の絶縁膜)130を堆積させる。
【0043】
続いて、たとえば図4に示すように、CMPなどの加工技術を用いて層間絶縁膜130の表面を平坦化する。その際、2層ゲート118上のライナー用SiN膜119をストッパとして、層間絶縁膜130の平坦化を行う。
【0044】
続いて、たとえば図5に示すように、PEP技術によって島状のレジストパターン150を形成し、それをマスクに用いて、上記層間絶縁膜130をRIE法により自己整合的にエッチングすることによって、行方向における複数のセルトランジスタ101の各ドレイン拡散層120bのそれぞれに通じるコンタクトホール130bを部分的に開孔する。また、同時に、列方向における複数のセルトランジスタ101の各ソース拡散層120aに共通に通じる、スリット状のコンタクトホール130aを部分的に開孔する。
【0045】
図6は、上記したNOR型フラッシュEEPROM(メモリセル群100)の製造において、コンタクトのPEPを行う際に用いられるレジストパターン150の配置例を示すものである。
【0046】
この場合、たとえば、列方向における複数のセルトランジスタ101の、各ドレイン拡散層120bの相互を絶縁するための、フィールド酸化膜112上の層間絶縁膜130だけを残すように、複数のレジストパターン150を島状に配置する。
【0047】
これにより、行方向における複数のセルトランジスタ101の各ドレイン拡散層120bの上部をそれぞれに開孔するように自己整合的に層間絶縁膜130のエッチングが行われるとともに、列方向における複数のセルトランジスタ101の、各ソース拡散層120aの相互を絶縁するための、フィールド酸化膜112上の層間絶縁膜130を含んで、各ソース拡散層120aの上部を共通に開孔するように自己整合的に層間絶縁膜130のエッチングが行われることになる。
【0048】
このため、単にコンタクト部のみを自己整合的に開孔する場合の、従来の開孔型のパターン(図29参照)に比べ、PEPのマージンを大幅に増大できるようになる。
【0049】
しかも、2層ゲート118上のライナー用SiN膜119をストッパとして、あらかじめ層間絶縁膜130の表面の平坦化を行うようにしているため、除去すべき層間絶縁膜130の厚さをほぼ2層ゲート118の高さとすることができ、その分、アスペクト比を小さくできる。
【0050】
したがって、半導体メモリの大容量化のためにコンタクトを微細化することによってメモリセルを微細化する場合にも、ライナー用SiN膜119に対する層間絶縁膜130の選択比を高く保ったままで、コンタクトホール130a,130bを十分に開孔することが可能となる結果、コンタクトの未開孔やゲート−コンタクト間ショートなどの不良が発生するのを防止でき、高信頼性を容易に確保できるようになるものである。
【0051】
上記のようにして、コンタクトのPEPが終了すると、続いて、たとえば図7に示すように、コンタクトホール130a,130bの開孔に用いた上記レジストパターン150を除去する。
【0052】
続いて、たとえば図8に示すように、コンタクトホール130a,130bの底面および2層ゲート118上にそれぞれ露出するライナー用SiN膜119を、RIE法などの異方性エッチング技術によりエッチングすることによって除去し、各セルトランジスタ101の2層ゲート118の側面にそれぞれライナー用SiN膜119からなるサイドウォールを形成する。
【0053】
これにより、残存する層間絶縁膜130の表面の一部が除去されるとともに、行方向における複数のセルトランジスタ101の各ドレイン拡散層120bのそれぞれに通じるコンタクトホール130bが完全に開孔されると同時に、列方向における複数のセルトランジスタ101の各ソース拡散層120aに共通に通じる、スリット状のコンタクトホール130aが完全に開孔される。
【0054】
続いて、たとえば図9に示すように、全面にタングステン膜(導電性材料)151をCVD法などを用いて堆積させ、コンタクトホール130a,130b内を完全に埋め込む。
【0055】
続いて、たとえば図10に示すように、2層ゲート118の上面のキャップ用SiN膜117をストッパに、上記層間絶縁膜130が露出するまで、上記タングステン膜151をCMPなどの加工技術を用いてエッチングし、その表面を平坦化する。
【0056】
こうして、コンタクトホール130a内にタングステン膜151を埋め込むことで、上記列方向における複数のセルトランジスタ101の各ソース拡散層120aに共通につながるコンタクト部121を形成する。また、同時に、コンタクトホール130b内にタングステン膜151を埋め込むことで、行方向における複数のセルトランジスタ101の各ドレイン拡散層120bにそれぞれつながるコンタクト部122を形成する。
【0057】
続いて、たとえば図11に示すように、全面に層間絶縁膜140を堆積させた後、その上に、上記コンタクト部121に通じるコンタクトホールを形成するための開孔152aと、上記コンタクト部122に通じるコンタクトホールを形成するための開孔152bとが、それぞれ形成されたレジストパターン152をPEP法により形成する。
【0058】
そして、そのレジストパターン152をマスクに用いて、上記層間絶縁膜140をRIE法によりエッチングすることによって、上記ソース線コンタクト141および上記ビット線コンタクト142を形成するための、上記コンタクト部121の一部に通じるコンタクトホール140aと、上記コンタクト部122に通じるコンタクトホール140bとを、それぞれ開孔する。
【0059】
続いて、たとえば図12に示すように、上記レジストパターン152を除去した後、さらに、上記ソース線131および上記ビット線133を形成するためのレジストパターン153を形成する。
【0060】
そして、そのレジストパターン153をマスクに用いて、上記層間絶縁膜140の一部をRIE法によりエッチングすることによって、上記コンタクトホール140aにつながる第1配線層用の溝(図示破線部分)131aと、上記コンタクトホール140bにつながる第1配線層用の溝(図示破線部分)133aとを、それぞれ形成する。
【0061】
続いて、たとえば図13に示すように、上記レジストパターン153を除去した後、全面にタングステン膜154をCVD法などを用いて堆積させ、コンタクトホール140a,140bおよび第1配線層用溝131a,133aの内部を全て埋め込む。
【0062】
そして、上記層間絶縁膜140が露出するまで、CMPなどの加工技術によってタングステン膜154の表面をエッチングして平坦化することで、図2に示した構造のNOR型フラッシュEEPROMのメモリセル群100が形成される。
【0063】
すなわち、上記コンタクトホール140aおよび上記第1配線層用溝131a内にのみタングステン膜154をそれぞれ残存させることにより、ダマシン構造による、上記ソース線131と、このソース線131を上記コンタクト部121と接続するためのソース線コンタクト141とを一体的に形成する。
【0064】
同様に、上記コンタクトホール140bおよび上記第1配線層用溝133a内にのみタングステン膜154をそれぞれ残存させることにより、ダマシン構造による、上記ビット線133と、このビット線133を上記コンタクト部122と接続するためのビット線コンタクト142とを一体的に形成する。
【0065】
この後、パッシベーション工程を経て、上記した構造のメモリセル群100を有するNOR型フラッシュEEPROMは完成される。
【0066】
上記したように、NOR型フラッシュEEPROMのメモリセル群を製造する場合において、コンタクトホールを開孔する際のPEPのマージンを増大できるようになるとともに、アスペクト比を小さくできるようにしている。
【0067】
すなわち、レジストパターンを島状に形成し、行方向における複数のセルトランジスタの、各ドレイン拡散層のそれぞれに通じるコンタクトホール、および、列方向における複数のセルトランジスタの各ソース拡散層にそれぞれ通じる、スリット状のコンタクトホールを開孔するようにしている。これにより、コンタクト部のみを自己整合的に開孔する、従来の開孔型のパターンを用いる場合に比べ、PEPのマージンを大幅に増大できるようになる。
【0068】
しかも、2層ゲート上のライナー用SiN膜をストッパとして平坦化処理を行い、層間絶縁膜の表面を2層ゲートとほぼ同じ高さとした後に、コンタクトのPEPを実施するようにしている。このため、2層ゲート上の余裕分(図30参照)がなくなる分だけ、アスペクト比を小さくできる。
【0069】
したがって、ライナー用SiN膜に対する層間絶縁膜の選択比を高く保ったままで、コンタクトホールを十分に開孔することが可能となる結果、コンタクトの未開孔やゲート−コンタクト間ショートなどの不良が発生するのを確実に防止できるようになるものである。
【0070】
なお、本発明の実施の第一の形態においては、コンタクトのPEPを行う際に島状のレジストパターンを用いるようにした場合について説明したが、これに限らず、たとえばストライプ状のレジストパターンを用いることも可能である。
【0071】
図14〜図22は、この発明の実施の第二の形態にかかる不揮発性半導体メモリとして、コンタクトのPEPを行う際にストライプ状のレジストパターンを用いて、NOR型フラッシュEEPROMのメモリセル群を製造するようにした場合の例を示すものである。
【0072】
まず、たとえば図14に示すように、P型半導体基板111の主表面部に素子分離用のフィールド酸化膜112を形成する。その後、ゲート絶縁膜113を介して、浮遊ゲート電極114、ONO膜115、制御ゲート電極116、キャップ用SiN膜117を有する、セルトランジスタ101の2層ゲート118を形成する。
【0073】
また、N型ソース拡散層120aを形成する側の上記フィールド酸化膜112を選択的に除去し、P型半導体基板111の表面を露出させた後、N型不純物のイオン注入によって、セルトランジスタ101のソース拡散層120aおよびドレイン拡散層120bを形成する。この場合、ソース拡散層120aは、列方向における複数のセルトランジスタ101で互いに共有されるように、一体的に形成される。
【0074】
続いて、たとえば図15に示すように、全面に絶縁膜を堆積してライナー用SiN膜119を形成した後、さらに、全面に層間絶縁膜(第二の絶縁膜)130を堆積させる。そして、CMPなどの加工技術を用いて層間絶縁膜130の表面を平坦化する。その際、2層ゲート118上のライナー用SiN膜119をストッパとして、層間絶縁膜130の平坦化を行う。
【0075】
続いて、たとえば図16に示すように、PEP技術によってストライプ状のレジストパターン160を形成し、それをマスクに用いて、上記層間絶縁膜130をRIE法によりエッチングする。
【0076】
これにより、行方向における複数のセルトランジスタ101の、各ドレイン拡散層120bのそれぞれに通じるコンタクトホール130bが部分的に開孔される。また、同時に、列方向における複数のセルトランジスタ101が互いに共有する、ソース拡散層120aにそれぞれ通じるコンタクトホール130aが部分的に開孔される。
【0077】
コンタクトのPEPが終了すると、続いて、たとえば図17に示すように、コンタクトホール130a,130bの開孔に用いた上記レジストパターン160を除去した後、コンタクトホール130a,130bの底面および2層ゲート118上にそれぞれ露出するライナー用SiN膜119を、RIE法などの異方性エッチング技術によりエッチングすることによって除去し、各セルトランジスタ101の2層ゲート118の側面にそれぞれライナー用SiN膜119からなるサイドウォールを形成する。
【0078】
これにより、残存する層間絶縁膜130の表面の一部が除去されるとともに、行方向における複数のセルトランジスタ101の各ドレイン拡散層120bのそれぞれに通じるコンタクトホール130bが完全に開孔されると同時に、列方向における複数のセルトランジスタ101のソース拡散層120aにそれぞれ通じるコンタクトホール130aが完全に開孔される。
【0079】
また、全面にタングステン膜(導電性材料)151をCVD法などを用いて堆積させ、コンタクトホール130a,130b内を完全に埋め込む。
【0080】
さらに、2層ゲート118の上面のキャップ用SiN膜117をストッパに、上記層間絶縁膜130が露出するまで、上記タングステン膜151をCMPなどの加工技術を用いてエッチングし、その表面を平坦化する。
【0081】
こうして、コンタクトホール130a内にタングステン膜151を埋め込むことで、列方向における複数のセルトランジスタ101のソース拡散層120aにそれぞれつながるコンタクト部121を形成する。また、同時に、コンタクトホール130b内にタングステン膜151を埋め込むことで、行方向における複数のセルトランジスタ101の各ドレイン拡散層120bにそれぞれつながるコンタクト部122を形成する。
【0082】
この場合、たとえば図18に示すように、上記コンタクト部121および上記コンタクト部122は、列方向および行方向の複数のセルトランジスタ101に対して、それぞれマトリックス状に配設される。
【0083】
続いて、たとえば図19に示すように、全面に層間絶縁膜140を堆積させた後、その上に、上記コンタクト部121に通じるコンタクトホールを形成するための開孔152aと、上記コンタクト部122に通じるコンタクトホールを形成するための開孔152bとが、それぞれ形成されたレジストパターン152をPEP法により形成する。
【0084】
そして、そのレジストパターン152をマスクに用いて、上記層間絶縁膜140をRIE法によりエッチングすることによって、上記ソース線コンタクト141および上記ビット線コンタクト142を形成するための、上記コンタクト部121の1つに通じるコンタクトホール140aと、上記コンタクト部122に通じるコンタクトホール140bとを、それぞれ開孔する。
【0085】
続いて、たとえば図20に示すように、上記レジストパターン152を除去した後、さらに、上記ソース線131および上記ビット線133を形成するためのレジストパターン153を形成する。
【0086】
そして、そのレジストパターン153をマスクに用いて、上記層間絶縁膜140の一部をRIE法によりエッチングすることによって、上記コンタクトホール140aにつながる第1配線層用の溝131aと、上記コンタクトホール140bにつながる第1配線層用の溝133aとを、それぞれ形成する。
【0087】
続いて、たとえば図21に示すように、上記レジストパターン153を除去した後、全面にタングステン膜154をCVD法などを用いて堆積させ、コンタクトホール140a,140bおよび第1配線層用溝131a,133aの内部を全て埋め込む。
【0088】
そして、上記層間絶縁膜140が露出するまで、CMPなどの加工技術によってタングステン膜154の表面をエッチングして平坦化することで、たとえば図22に示すように、上記ソース線131と、このソース線131を上記コンタクト部121と接続するためのソース線コンタクト141とをダマシン構造により一体的に形成するとともに、上記ビット線133と、このビット線133を上記コンタクト部122と接続するためのビット線コンタクト142とをダマシン構造により一体的に形成してなる構造の、メモリセル群100´が形成される。
【0089】
この後、パッシベーション工程を経て、上記した構造のメモリセル群100´を有するNOR型フラッシュEEPROMは完成される。
【0090】
この第二の形態にかかるNOR型フラッシュEEPROMの場合も、上記した第一の形態の場合とほぼ同様に、コンタクトのPEPを行う際にストライプ状のレジストパターンを用いることによって、コンタクト部のみを自己整合的に開孔する、従来の開孔型のパターン(図29参照)を用いる場合に比べ、PEPのマージンを大幅に増大できるようになる。
【0091】
また、同様に、アスペクト比も小さくできるため、ライナー用SiN膜119に対する層間絶縁膜130の選択比を高く保ったままで、コンタクトホール130a,130bを十分に開孔することが可能となり、コンタクトの未開孔やゲート−コンタクト間ショートなどの不良が発生するのを防止でき、高信頼性を容易に確保できるようになる。
【0092】
また、上述した第一,第二の形態においては、いずれも、NOR型フラッシュEEPROMに適用した場合を例に説明したが、たとえば、NAND型フラッシュEEPROMにも同様に適用できる。
【0093】
図23〜図28は、この発明の実施の第三の形態にかかる不揮発性半導体メモリとして、コンタクトのPEPを行う際にストライプ状のレジストパターンを用いて、NAND型フラッシュEEPROMのメモリセル群を製造するようにした場合の例を示すものである。
【0094】
まず、たとえば図23に示すように、P型半導体基板111の主表面部に素子分離用のフィールド酸化膜112を形成する。その後、ゲート絶縁膜113をそれぞれ介して、ゲート電極116´、キャップ用SiN膜117を有する、セレクト用トランジスタ102のセレクトゲート(端部のゲート電極)102a、および、浮遊ゲート電極114、ONO膜115、制御ゲート電極116、キャップ用SiN膜117を有する、セルトランジスタ101の2層ゲート118を形成する。
【0095】
また、N型不純物のイオン注入によって、上記フィールド酸化膜112の形成領域を除く、上記P型半導体基板111の表面領域に、それぞれ、ソース領域およびドレイン領域となる拡散層120を形成する。
【0096】
次いで、全面に絶縁膜を堆積してライナー用SiN膜119を形成した後、さらに、全面に層間絶縁膜(第二の絶縁膜)130を堆積させる。そして、CMPなどの加工技術を用いて層間絶縁膜130の表面を平坦化する。その際、2層ゲート118上のライナー用SiN膜119をストッパとして、層間絶縁膜130の平坦化を行う。
【0097】
続いて、たとえば図24に示すように、PEP技術によってストライプ状のレジストパターン160を形成し、それをマスクに用いて、上記層間絶縁膜130をRIE法によりエッチングする。
【0098】
これにより、行方向における複数のセルトランジスタ101およびセレクト用トランジスタ102の、各拡散層120のそれぞれに通じるコンタクトホール130´が部分的に開孔される。
【0099】
コンタクトのPEPが終了すると、続いて、たとえば図25に示すように、コンタクトホール130´の開孔に用いた上記レジストパターン160を除去した後、コンタクトホール130´の底面および各ゲート102a,118上にそれぞれ露出するライナー用SiN膜119を、RIE法などの異方性エッチング技術によりエッチングすることによって除去し、各ゲート102a,118の側面にそれぞれライナー用SiN膜119からなるサイドウォールを形成する。
【0100】
これにより、残存する層間絶縁膜130の表面の一部が除去されるとともに、各拡散層120のそれぞれに通じるコンタクトホール130´が完全に開孔される。
【0101】
また、全面にタングステン膜(導電性材料)をCVD法などを用いて堆積させた後、2層ゲート118の上面のキャップ用SiN膜117をストッパに、上記層間絶縁膜130が露出するまで、上記タングステン膜をCMPなどの加工技術を用いてエッチングし、その表面を平坦化する。
【0102】
こうして、コンタクトホール130´内にタングステン膜を埋め込むことで、上記各セルトランジスタ101の拡散層120にそれぞれつながるコンタクト部123と、上記セレクト用トランジスタ102の一端側の拡散層120にそれぞれつながるコンタクト部123´とを形成する。
【0103】
この場合、上記各コンタクト部123,123´は、列方向および行方向の複数のトランジスタ101,102に対して、それぞれマトリックス状に配設される。
【0104】
続いて、たとえば図26に示すように、全面に層間絶縁膜140を堆積させた後、その上に、上記コンタクト部123´に通じるコンタクトホールを形成するための、開孔152´が形成されたレジストパターン152をPEP法により形成する。
【0105】
そして、そのレジストパターン152をマスクに用いて、上記層間絶縁膜140をRIE法によりエッチングすることによって、ビット線コンタクト142を形成するための、上記コンタクト部123´に通じるコンタクトホール140´を開孔する。
【0106】
続いて、たとえば図27に示すように、上記レジストパターン152を除去した後、さらに、ビット線133を形成するためのレジストパターン153を形成する。
【0107】
そして、そのレジストパターン153をマスクに用いて、上記層間絶縁膜140の一部をRIE法によりエッチングすることによって、上記コンタクトホール140´につながる第1配線層用の溝(図示破線部分)133´を形成する。
【0108】
さらに、上記レジストパターン153を除去した後、全面にタングステン膜をCVD法などを用いて堆積させ、コンタクトホール140´および第1配線層用溝133´の内部を全て埋め込む。
【0109】
そして、上記層間絶縁膜140が露出するまで、CMPなどの加工技術によってタングステン膜の表面をエッチングして平坦化することで、たとえば図28に示すように、上記ビット線133と、このビット線133を上記コンタクト部123´と接続するためのビット線コンタクト142とをダマシン構造により一体的に形成してなる構造の、メモリセル群100''が形成される。
【0110】
この後、パッシベーション工程を経て、上記した構造のメモリセル群100''を有するNAND型フラッシュEEPROMは完成される。
【0111】
この第三の形態にかかるNAND型フラッシュEEPROMの場合も、上記した第二の形態の場合とほぼ同様に、コンタクトのPEPを行う際にストライプ状のレジストパターンを用いることによって、コンタクト部のみを自己整合的に開孔する、従来の開孔型のパターン(図29参照)を用いる場合に比べ、PEPのマージンを大幅に増大できるようになる。
【0112】
また、同様に、アスペクト比も小さくできるため、ライナー用SiN膜119に対する層間絶縁膜130の選択比を高く保ったままで、コンタクトホール130´を十分に開孔することが可能となり、コンタクトの未開孔やゲート−コンタクト間ショートなどの不良が発生するのを防止でき、高信頼性を容易に確保できるようになる。
【0113】
さらに、上述した第一,第二,第三の形態においては、いずれも、P型半導体基板を用いて構成するようにした場合について説明したが、たとえばN型半導体基板を用いて構成することも可能であり、その場合には、N型半導体基板の表面領域にP型不純物からなる拡散層を形成するようにすれば良い。
【0114】
その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【0115】
【発明の効果】
以上、詳述したようにこの発明によれば、微細化にともなうコンタクトの未開孔やゲート−コンタクト間ショートなどの不良の発生を防止でき、高信頼性を確保することが容易に可能な不揮発性半導体メモリ装置の製造方法を提供できる。
【図面の簡単な説明】
【図1】この発明の実施の第一の形態にかかる、NOR型フラッシュEEPROMを概略的に示す回路構成図。
【図2】同じく、NOR型フラッシュEEPROMにおけるメモリセル群の構成の要部を概略的に示す斜視図。
【図3】同じく、NOR型フラッシュEEPROMにおけるメモリセル群の製造方法を説明するために示す要部の断面図。
【図4】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図5】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図6】同じく、メモリセル群の製造にかかる、レジストパターンの一例を示す要部の構成図。
【図7】同じく、メモリセル群の製造方法を説明するために示す要部の構成図。
【図8】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図9】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図10】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図11】同じく、メモリセル群の製造方法を説明するために示す要部の構成図。
【図12】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図13】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図14】この発明の実施の第二の形態にかかる、NOR型フラッシュEEPROMにおけるメモリセル群の製造方法を説明するために示す要部の斜視図。
【図15】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図16】同じく、メモリセル群の製造方法を説明するために示す要部の構成図。
【図17】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図18】同じく、メモリセル群の製造方法を説明するために示す要部の構成図。
【図19】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図20】同じく、メモリセル群の製造方法を説明するために示す要部の構成図。
【図21】同じく、メモリセル群の製造方法を説明するために示す要部の断面図。
【図22】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図23】この発明の実施の第三の形態にかかる、NAND型フラッシュEEPROMにおけるメモリセル群の製造方法を説明するために示す要部の斜視図。
【図24】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図25】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図26】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図27】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図28】同じく、メモリセル群の製造方法を説明するために示す要部の斜視図。
【図29】従来技術とその問題点を説明するために、不揮発性半導体メモリの製造工程の要部(コンタクトのPEP)を示す概略図。
【図30】同じく、従来の不揮発性半導体メモリの製造方法を説明するために示す要部の概略断面図。
【符号の説明】
100,100´,100''…メモリセル群
101…セルトランジスタ
102…セレクト用トランジスタ
102a…セレクトゲート
111…P型半導体基板
112…フィールド酸化膜
113…ゲート絶縁膜
114…浮遊ゲート電極
115…ONO膜
116…制御ゲート電極
116´…ゲート電極
117…キャップ用のSiN膜
118…2層ゲート
119…ライナー用のSiN膜
120…拡散層
120a…N型ソース拡散層
120b…N型ドレイン拡散層
121…コンタクト部(ソース拡散層−ソース線コンタクト間)
122…コンタクト部(ドレイン拡散層−ビット線コンタクト間)
123…コンタクト部
123´…コンタクト部(拡散層−ビット線コンタクト間)
130…層間絶縁膜(第二の絶縁膜)
130a,130b,130´…コンタクトホール
131…ソース線
131a…第1配線層用の溝(ソース線用)
132…ワード線
133…ビット線
133a,133´…第1配線層用の溝(ビット線用)
140…層間絶縁膜
140a,140b,140´…コンタクトホール
141…ソース線コンタクト
142…ビット線コンタクト
150…レジストパターン(島状)
151…タングステン膜
152…レジストパターン
152a,152b,152´…開孔
153…レジストパターン
154…タングステン膜
160…レジストパターン(ストライプ状)
200…周辺部分
201…ロウデコーダ
202…周辺トランジスタ
203…カラムデコーダ
204…センスアンプ(S/A)
Vref…電圧端子
Claims (3)
- 第一導電型を有する半導体基板上に、所定の間隔をもって、少なくとも二つのゲート電極を略平行に形成する第1の工程と、
第二導電型の不純物を拡散し、前記ゲート電極の相互間に対応する、前記半導体基板の表面領域に第一の半導体領域を、また、前記ゲート電極を間にして、前記第一の半導体領域とは反対側に位置する、前記半導体基板の表面領域にそれぞれ第二の半導体領域を形成する第2の工程と、
全面に第一の絶縁膜を形成する第3の工程と、
前記第一の絶縁膜とはエッチング速度が異なる第二の絶縁膜を、さらに堆積させる第4の工程と、
前記第一の絶縁膜をストッパに、前記第二の絶縁膜の表面を平坦化する第5の工程と、
前記第二の絶縁膜上に所定の形状のレジストパターンを配置して、前記第一,第二の半導体領域上に対応する、前記第二の絶縁膜を選択的に除去する第6の工程と、
異方性エッチングにより、前記ゲート電極上の前記第一の絶縁膜を除去するとともに、前記第一,第二の半導体領域上の前記第一の絶縁膜を除去し、前記第一,第二の半導体領域の表面を露出させるとともに、前記ゲート電極の側壁にサイドウォールを形成する第7の工程と、
全面に導電性材料を堆積させる第8の工程と、
前記導電性材料の表面を実質的に前記ゲート電極の上面の高さで平坦化し、前記第一,第二の半導体領域にそれぞれつながるコンタクト部を形成する第9の工程と
からなることを特徴とする不揮発性半導体メモリ装置の製造方法。 - 前記レジストパターンの幅は、前記二つのゲート電極の間隔よりも広いことを特徴とする請求項1に記載の不揮発性半導体メモリ装置の製造方法。
- 前記第9の工程後、全面に層間絶縁膜を堆積する第10の工程と、
堆積した前記層間絶縁膜上に、前記コンタクト部に通じるコンタクトホールを形成する第11の工程と、
前記層間絶縁膜の一部をエッチングして、前記コンタクトホールにつながる配線用溝を形成する第12の工程と、
前記配線用溝内に配線用材料を埋め込む第13の工程と
をさらに有することを特徴とする請求項1に記載の不揮発性半導体メモリ装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17245097A JP3641103B2 (ja) | 1997-06-27 | 1997-06-27 | 不揮発性半導体メモリ装置の製造方法 |
US09/104,622 US6080624A (en) | 1997-06-27 | 1998-06-25 | Nonvolatile semiconductor memory and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17245097A JP3641103B2 (ja) | 1997-06-27 | 1997-06-27 | 不揮発性半導体メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117156A JPH1117156A (ja) | 1999-01-22 |
JP3641103B2 true JP3641103B2 (ja) | 2005-04-20 |
Family
ID=15942219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17245097A Expired - Fee Related JP3641103B2 (ja) | 1997-06-27 | 1997-06-27 | 不揮発性半導体メモリ装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6080624A (ja) |
JP (1) | JP3641103B2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8350309B2 (en) | 1998-03-30 | 2013-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US6353242B1 (en) * | 1998-03-30 | 2002-03-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
EP1032029A1 (en) * | 1999-02-26 | 2000-08-30 | STMicroelectronics S.r.l. | Process for manufacturing semiconductor integrated electronic memory devices having a virtual ground cells matrix |
US6713346B2 (en) * | 1999-03-01 | 2004-03-30 | Micron Technology, Inc. | Methods of forming a line of flash memory cells |
KR100323140B1 (ko) * | 2000-01-17 | 2002-02-06 | 윤종용 | 낸드형 플래쉬 메모리소자 및 그 제조방법 |
US6936885B2 (en) * | 2000-01-17 | 2005-08-30 | Samsung Electronics Co., Ltd. | NAND-type flash memory devices and methods of fabricating the same |
US6261905B1 (en) * | 2000-04-28 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | Flash memory structure with stacking gate formed using damascene-like structure |
DE10038877A1 (de) | 2000-08-09 | 2002-02-28 | Infineon Technologies Ag | Speicherzelle und Herstellungsverfahren |
KR100425457B1 (ko) * | 2001-08-13 | 2004-03-30 | 삼성전자주식회사 | 자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법 |
US6624022B1 (en) | 2000-08-29 | 2003-09-23 | Micron Technology, Inc. | Method of forming FLASH memory |
JP4602584B2 (ja) * | 2001-03-28 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
JP4439142B2 (ja) | 2001-06-26 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリの製造方法 |
KR20030002737A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
US6790721B2 (en) * | 2001-07-13 | 2004-09-14 | Micron Technology, Inc. | Metal local interconnect self-aligned source flash cell |
US6706594B2 (en) * | 2001-07-13 | 2004-03-16 | Micron Technology, Inc. | Optimized flash memory cell |
US6784061B1 (en) * | 2002-06-25 | 2004-08-31 | Advanced Micro Devices, Inc. | Process to improve the Vss line formation for high density flash memory and related structure associated therewith |
JP4233381B2 (ja) | 2003-05-21 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
KR100568425B1 (ko) * | 2003-06-30 | 2006-04-05 | 주식회사 하이닉스반도체 | 플래시 소자의 비트라인 형성 방법 |
WO2005024957A1 (ja) * | 2003-08-29 | 2005-03-17 | Fujitsu Limited | 半導体装置とその製造方法 |
JP4377751B2 (ja) * | 2004-06-10 | 2009-12-02 | シャープ株式会社 | クロスポイント構造の半導体記憶装置及びその製造方法 |
JP4619190B2 (ja) | 2005-04-28 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | プログラム可能な不揮発性メモリ |
JP2007005699A (ja) * | 2005-06-27 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
KR100739963B1 (ko) * | 2005-11-23 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
MX2008011024A (es) | 2006-03-06 | 2008-09-08 | Ricoh Kk | Toner, recipiente con el toner, revelador, aparato de formacion de imagen y cartucho de procedimiento y metodo de formacion de imagen. |
US8097504B2 (en) * | 2007-06-26 | 2012-01-17 | Sandisk Technologies Inc. | Method for forming dual bit line metal layers for non-volatile memory |
US8368137B2 (en) * | 2007-06-26 | 2013-02-05 | Sandisk Technologies Inc. | Dual bit line metal layers for non-volatile memory |
US7910976B2 (en) * | 2007-06-28 | 2011-03-22 | Richard Fastow | High density NOR flash array architecture |
JP2009135223A (ja) * | 2007-11-29 | 2009-06-18 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
KR101458959B1 (ko) * | 2008-06-24 | 2014-11-10 | 삼성전자주식회사 | 셰어드 비트라인 구조를 갖는 반도체 장치 및 그 제조방법 |
JP5175889B2 (ja) * | 2010-03-26 | 2013-04-03 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
US8754483B2 (en) * | 2011-06-27 | 2014-06-17 | International Business Machines Corporation | Low-profile local interconnect and method of making the same |
TWI651812B (zh) * | 2015-05-27 | 2019-02-21 | 聯華電子股份有限公司 | 半導體裝置與其形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577162A (en) * | 1980-06-17 | 1982-01-14 | Toshiba Corp | Nonvolatile semiconductor memory and manufacture therefor |
KR890004962B1 (ko) * | 1985-02-08 | 1989-12-02 | 가부시끼가이샤 도오시바 | 반도체장치 및 그 제조방법 |
US5227319A (en) * | 1985-02-08 | 1993-07-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
US4818714A (en) * | 1987-12-02 | 1989-04-04 | Advanced Micro Devices, Inc. | Method of making a high performance MOS device having LDD regions with graded junctions |
JPH0783066B2 (ja) * | 1989-08-11 | 1995-09-06 | 株式会社東芝 | 半導体装置の製造方法 |
US5270240A (en) * | 1991-07-10 | 1993-12-14 | Micron Semiconductor, Inc. | Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines |
-
1997
- 1997-06-27 JP JP17245097A patent/JP3641103B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-25 US US09/104,622 patent/US6080624A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1117156A (ja) | 1999-01-22 |
US6080624A (en) | 2000-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3641103B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
JP4439142B2 (ja) | 不揮発性半導体メモリの製造方法 | |
US6222225B1 (en) | Semiconductor device and manufacturing method thereof | |
US5946558A (en) | Method of making ROM components | |
KR100303956B1 (ko) | 불휘발성반도체기억장치및그제조방법 | |
US6380032B1 (en) | Flash memory device and method of making same | |
KR100393865B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP2002064157A (ja) | 半導体メモリ集積回路及びその製造方法 | |
KR20030095290A (ko) | 소스선을 갖는 반도체 장치 및 그 제조 방법 | |
JP2006295185A (ja) | メモリアレイに適した接触機構およびその製造方法 | |
KR20020022628A (ko) | 제어 게이트 스페이서들을 가진 플로팅 게이트 메모리셀들의 반도체 메모리 어레이를 형성하는 자기 정렬 방법,및 이 방법에 의해 제조된 메모리 어레이 | |
JPH11163304A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4773073B2 (ja) | 半導体装置の製造方法 | |
US7928494B2 (en) | Semiconductor device | |
US7986001B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US5953611A (en) | Method of fabricating nonvolatile semiconductor memory devices with select gates | |
JP5275283B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US6410390B1 (en) | Nonvolatile memory device and method for fabricating the same | |
US7847337B2 (en) | Integral circuit including non-volatile memory cell | |
US9349463B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3684048B2 (ja) | 半導体装置及びその製造方法 | |
JP2606132B2 (ja) | 埋込み配線を有する半導体装置とその製造方法 | |
JP3417859B2 (ja) | 半導体装置及びその製造方法 | |
US8723242B2 (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
JPH09252058A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |