JP3597495B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3597495B2 JP3597495B2 JP2001263736A JP2001263736A JP3597495B2 JP 3597495 B2 JP3597495 B2 JP 3597495B2 JP 2001263736 A JP2001263736 A JP 2001263736A JP 2001263736 A JP2001263736 A JP 2001263736A JP 3597495 B2 JP3597495 B2 JP 3597495B2
- Authority
- JP
- Japan
- Prior art keywords
- element formation
- formation region
- integrated circuit
- circuit device
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 230000015572 biosynthetic process Effects 0.000 claims description 212
- 230000015654 memory Effects 0.000 claims description 193
- 239000000758 substrate Substances 0.000 claims description 84
- 230000002093 peripheral effect Effects 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 229910052814 silicon oxide Inorganic materials 0.000 description 42
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- 230000007547 defect Effects 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 238000000034 method Methods 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101150026868 CHS1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法に関し、特に、細長い素子形成領域が並行に形成された半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置は、絶縁膜で区画された素子形成領域（アクティブ）の主表面に形成された素子や配線からなる。この素子形成領域は、例えば、素子分離領域により他の素子形成領域と分離され、この素子分離領域は、例えば、素子分離絶縁膜で形成される。素子分離絶縁膜は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて形成される。このＳＴＩとは、半導体基板に形成した溝の上部に酸化シリコン膜などの絶縁膜を堆積し、溝外部の酸化シリコン膜を化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等により除去することにより溝の内部に酸化シリコン膜を埋め込み、これを素子間の分離に用いるというものである。
【０００３】
例えば、電気的書き込みおよび消去が可能な不揮発性メモリ（ＥＥＰＲＯＭ：Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、一定の間隔（ピッチ）で並行に配置された、細長い素子形成領域上に形成される。
【０００４】
このような素子形成領域は、メモリセルの微細化および高集積化に伴い、その幅がより小さくなり、また、狭ピッチで配置される傾向にある。
【０００５】
なお、メモリセルの微細化に対応するため、いわゆるＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術を用いてドレインコンタクトを形成したＮＯＲ型のフラッシュメモリについては、例えば、ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ），１９９８，ｐｐ９７９−９８２，“Ａ Ｎｏｖｅｌ ４．６Ｆ２ＮＯＲ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ Ｗｉｔｈ Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｓｏｕｒｃｅ（ＬＤＳ） Ｊｕｎｃｔｉｏｎ Ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｆｌａｓｈ Ｍｅｍｏｒｉｅｓ”に、記載されている。
【０００６】
【発明が解決しようとする課題】
本発明者らは、半導体記憶装置、特に、前述のような不揮発性メモリについて検討した結果、下記の公知でない課題を見いだした。
【０００７】
即ち、素子の微細化が進むにつれ、メモリセルの不良が増加する。この原因について検討した結果、素子形成領域の端部に生じる結晶欠陥が原因ではないかと考えている。
【０００８】
即ち、半導体集積回路装置内のメモリセル形成領域の外周部には、メモリセルを駆動するために必要な論理回路等（以下、周辺回路という）が形成される周辺回路形成領域が存在する。従って、メモリセルが形成される細長い素子形成領域が、狭いピッチで配置されたその周辺には、周辺回路が形成される他の素子形成領域が配置され、これらの素子形成領域間は、幅の広い絶縁膜で分離される。
【０００９】
従って、後述する実施の形態で詳細に説明するように、メモリセルが形成される細長い素子形成領域の端部に、応力が集中し結晶欠陥が生じやすい。
【００１０】
このような欠陥が生じると、メモリセルのドレイン領域と半導体基板との間や、ソース領域とドレイン領域との間の、リーク電流が増加してしまう。さらに、このリーク電流が、センスアンプの動作電流以上になった場合には、不良となってしまう。
【００１１】
また、前述したように、細長い素子形成領域上には、複数のメモリセルが形成されているため、一つのメモリセル内に欠陥が生じたとしても、かかるメモリセルと同一のデータ線に接続されているメモリセルが、すべて不良となってしまう。
【００１２】
本発明の目的は、素子形成領域内の半導体基板の欠陥を低減させることにある。
【００１３】
また、本発明の他の目的は、素子形成領域内の半導体基板の欠陥を低減させることによりリーク電流の低減を図ることにある。
【００１４】
また、本発明の他の目的は、リーク電流の低減を図ることにより、製品の歩留まり向上や信頼性の向上を図ることにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
（１）本発明の半導体集積回路装置は、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、第１の方向と垂直な第２の方向に２以上配置された素子形成領域の端部を、メモリセルを囲むように形成された導電性膜の下まで伸長したものである。
【００１８】
（２）本発明の半導体集積回路装置は、絶縁膜によって区画され、第１方向に延在する素子形成部を、第１の方向と垂直な第２の方向に２以上配置し、この素子形成部の端部を第２方向に延在する接続部で接続したものである。
【００１９】
（３）本発明の半導体集積回路装置は、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域の第２方向の幅を、他の素子形成領域の幅より広くするものである。
【００２０】
（４）本発明の半導体集積回路装置は、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域上にはメモリセルとして機能するメモリセルを形成しないものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
図１に本実施の形態の半導体集積回路装置の要部平面図を示す。図１の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域ＭＣＦＲには、ＮＯＲ型の不揮発性メモリセルがアレイ状ＭＣＡＲに配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。図２は、図１のＡ−Ａ断面の概略図であり、図３は、図１のＢ−Ｂ断面の概略図である。
【００２３】
図１に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成領域（アクティブ）Ａｃが、Ｙ方向に一定の間隔毎に配置されている。この素子形成領域Ａｃは、例えば、酸化シリコン膜６等よりなる絶縁膜６で区画（規定）されている。即ち、素子形成領域Ａｃ間は、素子分離絶縁膜である絶縁膜６で分離されている。この絶縁膜６は、図２および図３に示すように、例えば、半導体基板中の溝の内部に埋め込まれたＳＴＩ構造で形成されている。また、素子形成領域Ａｃは、ｐ型ウエル８が半導体基板１表面に露出した領域である。
【００２４】
この素子形成領域ＡｃのＹ方向の幅Ｗは、例えば、約０．３μｍであり、素子形成領域Ａｃ間の間隔ＳＷは、例えば、約０．４μｍである。また、素子形成領域Ａｃの長さ（Ｘ方向の幅）は、Ｘ方向に形成される例えば、１２８ビットのメモリセルＭＣに対応し、約８０μｍである。即ち、素子形成領域Ａｃには、Ｘ方向に複数のメモリセルＭＣが形成されている。
【００２５】
この素子形成領域Ａｃの上部には、Ｙ方向に延在する制御電極（第２電極）ＣＧが、一定の間隔毎に配置されている。この制御電極ＣＧのＸ方向の幅Ｌは、例えば、約０．３μｍであり、制御電極ＣＧ間の間隔ＬＳは、例えば、約０．３５μｍである。また、この制御電極ＣＧは、Ｙ方向に配置されるメモリセルＭＣの制御電極ＣＧと一体に形成されるとともに、Ｙ方向に延在するワード線ＷＬとなる。
【００２６】
この制御電極ＣＧと素子形成領域Ａｃとの間には、図２および図３に示すように、例えば、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜が順次積層された積層膜（以下、ＯＮＯ膜という）２１等よりなる絶縁膜、浮遊電極（第１電極）ＦＧおよび熱酸化膜等よりなるゲート絶縁膜９が形成されている。この浮遊電極ＦＧは、メモリセル毎に独立して形成されている（図３参照）。
【００２７】
この制御電極ＣＧの両端の素子形成領域Ａｃ中には、ｎ＋型半導体領域１７（ソース、ドレイン領域）が形成されており、ドレイン領域１７上には、プラグ（ドレインコンタクト）ＤＣ（Ｐ１）が、ソース領域１７上には、プラグ（ソースコンタクト）ＳＣ（Ｐ１）が形成されている。このプラグＤＣ（Ｐ１）は、メモリセル毎に独立して形成されているが、プラグＳＣ（Ｐ１）は、同一のワード線ＷＬに接続されるメモリセルＭＣのソース領域１７の各々に電気的に接続されるとともに、Ｙ方向に延在するソース線ＳＬを構成する。即ち、プラグ（ソースコンタクト）ＳＣ（Ｐ１）は、Ｙ方向に延在する配線であり、ソース線ＳＬを構成する。後述するように、プラグＤＣ（Ｐ１）とプラグＳＣ（Ｐ１）とは、同じ製造工程で形成される。
【００２８】
また、ドレイン領域１７上は、プラグＤＣ（Ｐ１）およびプラグＤＣ（Ｐ２）による２層構造となっており、このプラグＤＣ（Ｐ２）上には、副ビット線ＳＢＬが形成されている。この副ビット線ＳＢＬは、Ｘ方向に延在している。
【００２９】
また、プラグＳＣ（Ｐ１）は、図１に示すように、このプラグＳＣ（Ｐ２）を介して共通のソース線ＣＳＬに接続されている。この共通ソース線ＣＳＬもＸ方向に延在しており、副ビット線ＳＢＬと同層の配線層で形成される。後述するように、プラグＤＣ（Ｐ２）とプラグＳＣ（Ｐ２）とは、同じ製造工程で形成される。
【００３０】
このように、メモリセルＭＣは、主に、ソース、ドレイン領域である一対のｎ＋型半導体領域１７と、それらの間に形成されたチャネル形成領域（ｐ型ウエル）８（Ａｃ）と、チャネル形成領域上に形成されたゲート絶縁膜９と、ゲート絶縁膜９上に形成された浮遊電極（フローティングゲート）ＦＧと、浮遊電極ＦＧ上に形成された絶縁膜２１と、絶縁膜２１上に形成された制御電極（コントロールゲート）ＣＧとで構成される。Ｙ方向に隣接するメモリセルＭＣのソース、ドレイン領域１７間は、絶縁膜６により分離され、Ｙ方向に配置されるメモリセルＭＣの制御電極ＣＧは、ワード線ＷＬと一体に形成される。Ｙ方向に配置されるメモリセルＭＣのドレイン領域１７は、プラグＤＣ（Ｐ１）、ＤＣ（Ｐ２）を介して、それぞれ異なる副ビット線ＳＢＬに電気的に接続され、Ｙ方向に配置されるメモリセルＭＣのソース領域１７のそれぞれは、ソース線ＳＬにより電気的に接続される。また、Ｘ方向に隣接するメモリセルＭＣのドレイン領域は共通に構成され、副ビット線ＳＢＬに電気的に接続される。Ｘ方向に隣接するメモリセルＭＣのソース領域１７は共通に構成されソース線ＳＬに電気的に接続される。
【００３１】
ここで、メモリセルの書き込み、読み出しおよび消去動作について説明する。
【００３２】
まず、書き込み動作について説明する。メモリセルにデータを書き込むには、メモリセルの制御電極ＣＧ（ワード線ＷＬ）に例えば９Ｖの電圧を印加し、メモリセルのドレイン領域（副ビット線ＳＢＬ）に例えば４Ｖの電圧を印加し、素子形成領域Ａｃ（ｐ型ウエル８）に例えば３Ｖの電圧を印加し、メモリセルのソース領域（ソース線ＳＬ）を例えば０Ｖ（接地電位）に維持する。その結果、メモリセルのチャネル領域（ソース、ドレイン領域間）にホットエレクトロンが発生し、これが浮遊電極ＦＧに注入される。
【００３３】
次に、読み出し動作について説明する。メモリセルのデータを読み出すには、メモリセルの制御電極ＣＧ（ワード線ＷＬ）に例えば２．７Ｖの電圧を印加し、メモリセルのドレイン領域（副ビット線ＳＢＬ）に例えば０．８Ｖの電圧を印加し、素子形成領域Ａｃ（ｐ型ウエル８）およびメモリセルのソース領域（ソース線ＳＬ）を例えば０Ｖに維持する。この際メモリセルのソース、ドレイン領域間に電流が流れるか否かで、メモリセルのデータ（“１”もしくは“０”）を読み出す。電流が流れる場合は、メモリセルの浮遊電極ＦＧには電子が注入されておらず（閾値電圧以下であり）、例えば、“０”のデータが記憶されていたことがわかる。また、電流が流れない場合は、メモリセルの浮遊電極ＦＧには電子が注入されており（閾値電圧以上であり）、例えば、“１”のデータが記憶されていたことがわかる。
【００３４】
次いで、消去動作について説明する。メモリセルに書き込まれたデータを消去するには、メモリセルの制御電極ＣＧ（ワード線ＷＬ）に例えば１０．５Ｖの電圧を印加し、素子形成領域Ａｃ（ｐ型ウエル８）およびメモリセルのドレイン領域（副ビット線ＳＢＬ）に例えば１０．５Ｖの電圧を印加し、メモリセルのソース領域（ソース線ＳＬ）をフローティング状態（開放状態、ｏｐｅｎ状態）に維持する。その結果、ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル現象により、制御電極ＣＧからメモリセルのチャネル領域（ソース、ドレイン領域間）に、電子の放出が行われる。
【００３５】
また、メモリセルアレイの外周部には、制御電極ＣＧと同じ層で形成されたダミー導電性膜ＤＳＧが形成されている。このダミー導電性膜ＤＳＧは、メモリセル形成時に生じる異物の影響を低減し、また、メモリセル形成領域と周辺回路形成領域との段差を少なくする等のために形成される。
【００３６】
このダミー導電性膜ＤＳＧも素子形成領域（ｐ型ウエル８）上に形成され、これと素子形成領域Ａｃとの間にも、例えば、ＯＮＯ膜２１等よりなる絶縁膜、浮遊電極（第１電極）ＦＧおよび熱酸化膜等よりなるゲート絶縁膜９が形成されている（図２および図３参照）。
【００３７】
一方、周辺回路形成領域にも、周辺回路用の素子形成領域ＬＡｃが形成され、この素子形成領域ＬＡｃ上には、選択用ＭＩＳＦＥＴ Ｓのゲート電極Ｇを構成する導電性膜が形成されている。図２に示すように、このゲート電極Ｇは、制御電極ＣＧと同じ層で形成され、その下には、ゲート絶縁膜９ｂが形成されている。このゲート電極Ｇの両端の素子形成領域ＬＡｃ中には、ｎ＋型半導体領域２７（ソース、ドレイン領域）が形成されている。
【００３８】
ここで、図１に示すように、メモリセル形成領域の素子形成領域Ａｃは、最端のメモリセルのドレイン領域端部からＸ方向に長さＤだけ延びている。この長さＤのうち、距離ｄ１は、素子形成領域Ａｃを形成する最に用いられるマスクのずれ等を考慮した距離であり、距離ｄ２は、結晶欠陥が生じる領域を考慮した距離である。本実施の形態においては、ｄ１は、約０．２μｍであり、ｄ２は、約０．３μｍである。このｄ２の大きさは、前述したルールでメモリセル形成した場合に素子形成領域Ａｃに生じた結晶欠陥の長さが０．３μｍ程度であったことから、設定した。
【００３９】
このように、本実施の形態においては、素子形成領域Ａｃの端部を伸長したので、素子形成領域Ａｃに生じる結晶欠陥の影響を回避することができる。その結果、リーク電流の発生を低減でき、メモリセルの不良の発生率を低減することができる。
【００４０】
即ち、図４に示すように、素子形成領域Ａｃ間には、絶縁膜６が存在し、素子形成領域Ａｃには、その外周部の絶縁膜６による応力（ｓｔｒｅｓｓ）が加わる。特に、メモリセル形成領域の外周部には、周辺回路との分離を図る等のために、広範囲に渡って絶縁膜６が形成されているため、素子形成領域Ａｃの端部には、応力が集中する。このように大きな応力が加わると、素子形成領域Ａｃを構成する結晶中に転位等の欠陥（Ｄｅ１、Ｄｅ２）が生じる。この欠陥を介してリーク電流が発生し、前述したように、このリーク電流が、センスアンプの動作電流以上になった場合には、不良となってしまう。
【００４１】
しかしながら、本実施の形態においては、素子形成領域Ａｃの端部を伸長したので、図５に示すように、実質的なメモリセルが形成される領域（メモリセルアレイＭＣＡＲ）までは、欠陥Ｄｅ１が延びず、メモリセルのリーク電流を低減することができる。
【００４２】
なお、素子形成領域Ａｃの伸長部分上には、ダミー導電性膜ＤＳＧが形成され、さらに、その下部には、ＯＮＯ膜２１等よりなる絶縁膜、浮遊電極（第１電極）ＦＧおよび熱酸化膜等よりなるゲート絶縁膜９が形成されている。従って、その構成は、疑似メモリセル構造となっている（但し、ソース領域は存在しない）が、かかるダミー導電性膜ＤＳＧには、電位が印加されることなく、フローティング状態となっているため、チャネルが形成されず、リーク電流は発生しない。
【００４３】
また、本実施の形態においては、ダミー導電性膜ＤＳＧの下を利用し、素子形成領域Ａｃを伸長したので、メモリセル形成領域を大きくすることなく、欠陥対策を行うことができる。
【００４４】
次に、本実施の形態の半導体集積回路装置の製造方法の一例について説明する。図６〜図１２は、本実施の半導体集積回路装置の製造方法を示す基板の要部断面図であり、図６〜図８は、図１のＣ−Ｃ断面部と対応し、図９〜図１２は、図１のＤ−Ｄ断面部と対応する。
【００４５】
まず、図６に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンからなる半導体基板１を例えば、熱酸化することにより半導体基板１の表面に、パッド酸化膜（図示せず）を形成する。次いで、パッド酸化膜上に、例えば、窒化シリコン膜（図示せず）のような絶縁膜を堆積し、図示しないフォトレジスト膜（以下、単に「レジスト膜」という）をマスクに、素子分離領域上の窒化シリコン膜を除去する。
【００４６】
次いで、レジスト膜を除去し、窒化シリコン膜をマスクとして、半導体基板１をエッチングすることにより深さ２５０ｎｍ程度の素子分離溝４を形成する。
【００４７】
その後、半導体基板１を約１１５０℃でドライ酸化することによって、溝の内壁に、例えば、膜厚３０ｎｍ程度の酸化シリコン膜５のような熱酸化膜を形成する。この酸化シリコン膜５は、溝の内壁に生じたドライエッチングのダメージを回復すると共に、次の工程で溝の内部に埋め込まれる酸化シリコン膜６と半導体基板１との界面に生じるストレスを緩和するために形成する。
【００４８】
次に、素子分離溝４の内部を含む半導体基板１上にＣＶＤ法で、例えば、膜厚６００ｎｍ程度の酸化シリコン膜６よりなる絶縁膜を堆積し、次いで、１１５０℃で６０分の熱処理（アニール）を施し、酸化シリコン膜６の緻密化を図る。次いで、ＣＭＰ法で溝の上部の酸化シリコン膜６を研磨し、その表面を平坦化した後、窒化シリコン膜を除去する。なお、この際、窒化シリコン膜の膜厚分だけ酸化シリコン膜６の表面が半導体基板１の表面から突出しているが、以降の半導体基板１の洗浄工程や、表面酸化および酸化膜除去工程により酸化シリコン膜６の表面は、徐々に後退する。
【００４９】
以上の工程により、素子分離溝４内に、酸化シリコン膜６が埋め込まれた素子分離が形成される。
【００５０】
次に、図７に示すように、半導体基板１の表面をウェット洗浄した後、半導体基板１を例えば、熱酸化することにより半導体基板１の表面に、スルー酸化膜（図示せず）のような絶縁膜を形成する。次いで、半導体基板１にｐ型不純物（例えば、ホウ素）をイオン打ち込みした後、熱処理を施し、前記不純物を拡散させることによって、メモリセル形成領域にｐ型ウエル８を形成する。このｐ型ウエル８が、半導体基板１の表面に露出した領域が、素子形成領域Ａｃとなる。ここで、周辺回路形成領域においても、素子形成領域ＬＡｃを同様に形成する。
【００５１】
次に、熱酸化によりｐ型ウエル８の表面に、例えば、膜厚８ｎｍ程度の熱酸化膜を形成した後（プレ酸化）、この熱酸化膜を除去し、半導体基板１（ｐ型ウエル８）の表面を清浄化する。次いで、熱処理を施し、例えば、膜厚１０．５ｎｍ程度の熱酸化膜を形成する。この熱酸化膜は、不揮発性メモリセルのゲート絶縁膜９を構成する。
【００５２】
次に、ゲート絶縁膜９の上部に、例えば、膜厚１００ｎｍ程度のリンをドープした多結晶シリコン膜１０のような導電性膜をＣＶＤ法で堆積する。次に、レジスト膜（図示せず）をマスクにして多結晶シリコン膜１０をドライエッチングすることにより、メモリセル形成領域に、Ｘ方向に長手方向が延在するストライプ状のパターンＦＧ’（１０）を形成する。
【００５３】
次いで、図８に示すように、半導体基板１上に、パターンＦＧ’（１０）と、後述する制御電極ＣＧとを分離するため、例えば、ＯＮＯ膜２１のような絶縁膜を形成する。このＯＮＯ膜２１は、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜の積層膜であり、例えば、ＣＶＤ法により膜厚５ｎｍ程度の酸化シリコン膜、膜厚７ｎｍ程度の窒化シリコン膜および膜厚４ｎｍ程度の酸化シリコン膜を順次堆積することにより形成する。なお、最上層の酸化シリコン膜上に、さらに、１０ｎｍ程度の窒化シリコン膜を堆積してもよい。
【００５４】
ここで、周辺回路形成領域においては、周辺回路形成領域上のＯＮＯ膜２１、多結晶シリコン膜１０およびゲート絶縁膜９を除去する。次いで、周辺回路形成領域の半導体基板１の表面をウェット洗浄した後、周辺回路形成領域のｐ型ウエル８の表面に、例えば、熱酸化により膜厚８ｎｍ程度のゲート絶縁膜９ｂを形成する。このゲート絶縁膜９ｂは、周辺回路形成領域に形成される選択用ＭＩＳＦＥＴ Ｓのゲート絶縁膜９ｂとなる（図２参照）。
【００５５】
次いで、半導体基板１上に、導電性膜として、例えば、リンが４．７５×１０２０／ｃｍ３程度ドープされた多結晶シリコン膜２２をＣＶＤ法により２００ｎｍ程度で堆積することで形成する。続いて、その上部に例えば、３００ｎｍ程度の窒化シリコン膜２４のような絶縁膜をＣＶＤ法で堆積する。この多結晶シリコン膜２２は、周辺回路形成領域に形成される選択用ＭＩＳＦＥＴ Ｓのゲート電極Ｇとなり、また、メモリセル形成領域に形成される不揮発性メモリセルの制御電極ＣＧとなる。
【００５６】
次に、図９に示すように、メモリセル形成領域のレジスト膜（図示せず）をマスクにして窒化シリコン膜２４、多結晶シリコン膜２２、ＯＮＯ膜２１およびパターンＦＧ’（多結晶シリコン膜１０）をドライエッチングする。
【００５７】
このドライエッチングにより、多結晶シリコン２２からなる制御電極ＣＧ（２２）および多結晶シリコン膜１０からなる浮遊電極ＦＧ（１０）が形成される。浮遊電極ＦＧ（１０）は、Ｘ方向に配置されるメモリセル毎に分割され、制御電極ＣＧは、Ｙ方向に延在するように形成され、ワード線ＷＬを構成する。なお、制御電極ＣＧは、多結晶シリコン膜２２に限らず、高融点金属、シリサイド膜の単層膜または、積層膜、あるいは多結晶シリコン膜と高融点金属膜またはシリサイド膜との積層膜で構成してもよい。図９は、図８のＥ−Ｅ断面に対応し、また、図１のＤ−Ｄ断面と対応する。
【００５８】
ここで、周辺回路形成領域においては、レジスト膜（図示せず）をマスクにして窒化シリコン膜２４および多結晶シリコン膜２２をドライエッチングすることにより、選択用ＭＩＳＦＥＴ Ｓ用のゲート電極Ｇを形成する（図２参照）。
【００５９】
次に、メモリセル形成領域のｐ型ウエル８にｎ型不純物（例えば、ヒ素）をイオン打ち込みした後、熱処理を施し、前記不純物を拡散させることによって、ｎ＋型半導体領域１７（ソース、ドレイン領域）を形成する。また、この際、ｐ型不純物（例えば、ホウ素）を斜めイオン打ち込みすることによりゲート絶縁膜９の下にチャネルインプラ領域（図示せず）を形成してもよい。
【００６０】
ここで、周辺回路形成領域においては、ｐ型ウエル８にｎ型不純物（例えば、ヒ素）をイオン打ち込みした後、熱処理を施し前記不純物を拡散させることによって、ゲート電極Ｇの両側に、ｎ−型半導体領域（図示せず）を形成する。
【００６１】
次いで、例えば、８５０℃の熱処理（ライト酸化）を施すことにより多結晶シリコン膜１０および２２の側壁にライト酸化膜（熱酸化膜）２６を形成する。このライト酸化膜２６は、シリコン基板の表面にその膜厚が１０ｎｍ程度の酸化シリコン膜が形成される条件と同様の条件で形成される。また、この膜は、前述の浮遊電極ＦＧ（多結晶シリコン膜１０）や制御電極（多結晶シリコン膜２２）のエッチングの際に、ゲート絶縁膜９の端部に生じたダメージを回復するために形成する。
【００６２】
次いで、半導体基板１上に、例えば、ＣＶＤ法で窒化シリコン膜２８のような絶縁膜を堆積する。
【００６３】
ここで、周辺回路形成領域においては、窒化シリコン膜２８を異方的にエッチングすることによって、周辺回路形成領域のゲート電極Ｇの側壁にサイドウォールスペーサ（図示せず）を形成する。次に、周辺回路形成領域のｐ型ウエル８にｎ型不純物（リンＰまたはヒ素Ａｓ）をイオン打ち込みした後、９５０℃で１０秒の熱処理を施し、前記不純物を拡散させることによって、選択用ＭＩＳＦＥＴＳ用のｎ＋型半導体領域２７（ソース、ドレイン領域）を形成する。
【００６４】
以上の工程により、メモリセル形成領域に、制御電極ＣＧ（多結晶シリコン膜２２）、ＯＮＯ膜２１、浮遊電極ＦＧ（多結晶シリコン膜１０）およびゲート絶縁膜９を有するＮＯＲ型不揮発性メモリセルが形成され、周辺回路形成領域に選択用ＭＩＳＦＥＴ Ｓが形成される。
【００６５】
次いで、図１０に示すように、窒化シリコン膜２８の上部に、例えば、ＣＶＤ法で２００ｎｍ程度の酸化シリコン膜３０のような絶縁膜を形成した後、酸化シリコン膜３０に図１に示すプラグＤＣ（Ｐ１）およびプラグＳＣ（Ｐ１）のパターンを形成するため、レジスト膜（図示せず）をマスクにしたドライエッチングで酸化シリコン膜３０をドライエッチングし、続いて窒化シリコン膜２８をドライエッチングすることによって、ｎ＋型半導体領域１７（ソース、ドレイン領域）上部にコンタクトホールＣ１および配線溝ＨＭ１を形成する。即ち、ドレイン領域（１７）上には、コンタクトホールＣ１を形成し、ソース領域上（１７）には、配線溝ＨＭ１を形成する。
【００６６】
上記酸化シリコン膜３０のエッチングは、窒化シリコンに対する酸化シリコンのエッチングレートが大きくなるような条件で行い、窒化シリコン膜２８が完全に除去されないようにする。
【００６７】
また、窒化シリコン膜２８のエッチングは、シリコンや酸化シリコンに対する窒化シリコンのエッチングレートが大きくなるような条件で行い、基板１や酸化シリコン膜が深く削れないようにする。さらに、このエッチングは、窒化シリコン膜２８が異方的にエッチングされるような条件で行い、制御電極ＣＧや浮遊電極ＦＧの側壁に窒化シリコン膜２８を残すようにする。これにより、フォトリソグラフィの解像限界で決まる最小寸法よりも微細な径を有するコンタクトホールＣ１や微細な幅の配線溝ＨＭ１が制御電極ＣＧや浮遊電極ＦＧに対して自己整合（セルフアライン）で形成される。
【００６８】
次に、コンタクトホールＣ１および配線溝ＨＭ１の内部を通じて、ｎ型不純物（例えば、ヒ素）をイオン打ち込みした後、熱処理を施し、前記不純物を拡散させることによって、ｎ＋型半導体領域１９を形成する。このｎ＋型半導体領域１９は、このコンタクトホールＣ１内に形成されるプラグとの接触抵抗を低減するために形成される。
【００６９】
次いで、図１１に示すように、コンタクトホールＣ１および配線溝ＨＭ１の内部を含む酸化シリコン膜３０の上部に、例えば、薄い窒化シリコン膜３２のような絶縁膜を形成する。次いで、エッチバックすることによって酸化シリコン膜３０上およびコンタクトホールＣ１および配線溝ＨＭ１底部の窒化シリコン膜３２を除去する。この窒化シリコン膜３２は、後述する半導体基板１の洗浄の際、制御電極ＣＧの上部の酸化シリコン膜３０がエッチングされ、プラグ等の間がショートするのを防ぐために形成される。
【００７０】
次いで、半導体基板１を例えばフッ酸系の洗浄液を用いて洗浄した後、コンタクトホールＣ１および配線溝ＨＭ１内を含む酸化シリコン膜３０上に、導電性膜を堆積する。例えば、１０ｎｍ程度のＴｉ（チタン）および８０ｎｍ程度のＴｉＮ（窒化チタン）を順次スパッタ法により堆積（図示せず）し、さらに、３５０ｎｍ程度のＷ（タングステン）膜をＣＶＤ法により堆積する。
【００７１】
次いで、コンタクトホールＣ１および配線溝ＨＭ１外部のＷ膜、ＴｉＮ膜およびＴｉ膜からなる導電性膜をＣＭＰ法により除去することにより、プラグＰ１を形成する。即ち、ドレイン領域（１７）上のコンタクトホールＣ１内に、プラグＤＣ（Ｐ１）を形成し、ソース領域（１７）上の配線溝ＨＭ１内にプラグＳＣ（Ｐ１）を形成する。なお、前述したように、このプラグＳＣ（Ｐ１）は、Ｙ方向に延在する配線であり、ソース線ＳＬを構成する。
【００７２】
次いで、プラグＰ１上を含む酸化シリコン膜３０上に、例えば、ＣＶＤ法により３００ｎｍ程度の酸化シリコン膜３５のような絶縁膜を堆積する。
【００７３】
次いで、プラグＰ１上の酸化シリコン膜３５を除去することによりコンタクトホールＣ２を形成する。なお、図１２中には、ドレイン領域上のプラグＤＣ（Ｐ１）上のコンタクトホールＣ２のみが表れており、ソース領域上のプラグＳＣ（Ｐ１）上のコンタクトホールＣ２は、図１２とは異なる断面に表れる。
【００７４】
次いで、コンタクトホールＣ２内を含む酸化シリコン膜３５上に、導電性膜を堆積する。例えば、１００ｎｍ程度のＷ膜（図示せず）をスパッタ法により堆積し、さらに、２５０ｎｍ程度のＷ膜４０をＣＶＤ法により堆積する。
【００７５】
次いで、Ｗ膜４０等からなる導電性膜を図示しないレジスト膜をマスクにドライエッチングすることによって第１層配線Ｍ１および第１層配線Ｍ１とプラグＰ１との接続部（プラグＰ２）とを形成する。即ち、プラグＤＣ（Ｐ２）およびプラグＳＣ（Ｐ２）を形成する。図中の第１層配線Ｍ１は、図１における副ビット線ＳＢＬとなり、図１２に示す断面には表れないプラグＳＣ（Ｐ２）上の第１層配線Ｍ１は、共通ソース線ＣＳＬとなる。
【００７６】
この後、第１層配線Ｍ１上を含む酸化シリコン膜３５上に、例えば、ＣＶＤ法により酸化シリコン膜のような絶縁膜を堆積し、さらに、その上に、Ｗ膜等からなる導電性膜を堆積することによって、第２層配線が形成されるが、これらの図示については、省略する。
【００７７】
以上、詳細に説明した半導体集積回路装置の製造方法においては、例えば、１）酸化シリコン膜６の緻密化のための熱処理、２）スルー酸化膜の形成の際の熱処理、３）半導体基板１（ｐ型ウエル８）の表面の清浄化のための酸化（プレ酸化）、４）ゲート絶縁膜９の形成の際の熱処理、および５）ライト酸化膜２６の形成の際の熱処理等、種々の熱処理工程を有する。
【００７８】
このような熱処理工程において、半導体基板に形成した溝の内部に埋め込まれた酸化シリコン膜６、特に、溝の内壁に生じたドライエッチングのダメージを回復するために形成される薄い熱酸化膜（酸化シリコン膜５）の酸化が進行し、素子形成領域に加わる応力が大きくなる。
【００７９】
また、ｎ＋型半導体領域１７（ソース、ドレイン領域）やｎ＋型半導体領域１９を形成する際のイオン打ち込みによっても、素子形成領域に応力が加わる。
【００８０】
さらに、窒化シリコン膜は、膜応力の大きい膜であるため、例えば、コンタクトホールＣ１や配線溝ＨＭ１を自己整合的に形成するために用いられる窒化シリコン膜２８の堆積時にも、素子形成領域に応力が加わる。
【００８１】
しかしながら、本実施の形態によれば、前述した通り、素子形成領域Ａｃの端部を伸長したので、前記応力が加わっても、メモリセルが形成される領域までは、欠陥が延びず、メモリセルのリーク電流を低減する等の効果を得ることができる。
【００８２】
（実施の形態２）
図１３に本実施の形態の半導体集積回路装置の要部平面図を示す。図１３の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域には、ＮＯＲ型の不揮発性メモリセルがアレイ状に配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。本実施の形態の半導体集積回路装置は、図１と対比して明らかなように、素子形成部Ａｃ１の端部が接続部Ａｃ２で接続されている以外は、その構成が実施の形態１と同様であるため、詳細な説明は省略し、特徴的な部分のみ説明する。
【００８３】
即ち、図１３に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成部Ａｃ１が、Ｙ方向に一定の間隔毎に配置されており、この素子形成部Ａｃ１の端部は、Ｙ方向に延在する接続部Ａｃ２によって接続されている。
【００８４】
このように、本実施の形態においては、素子形成部Ａｃ１の端部を、接続部Ａｃ２によって接続したので、図１４に示すように、応力の加わる方向を変化させることができる。従って、実施の形態１の効果に加え、さらに、応力が素子形成部Ａｃ１に集中することを緩和することができる。その結果、実質的なメモリセルが形成される領域（メモリセルアレイＭＣＦＲ）までは、欠陥Ｄｅ１が延びず、メモリセルのリーク電流を低減することができる。
【００８５】
なお、図１３においては、素子形成部Ａｃ１のすべてを接続部Ａｃ２で接続したが、図１５に示すように、いくつかの素子形成部Ａｃ１毎に（図１５の場合は、２つの素子形成部Ａｃ１毎に）、接続部Ａｃ２を設けてもよい。
【００８６】
（実施の形態３）
図１６に本実施の形態の半導体集積回路装置の要部平面図を示す。図１６の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域には、ＮＯＲ型の不揮発性メモリセルがアレイ状に配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。本実施の形態の半導体集積回路装置は、図１と対比して明らかなように、メモリセル形成領域に、配置された複数の素子形成領域Ａｃ、ＡｃＷのうち、最外の素子形成領域ＡｃＷの幅が、他の素子形成領域Ａｃの幅より広くなっている以外は、その構成が実施の形態１と同様であるため、詳細な説明は省略し、特徴的な部分のみ説明する。
【００８７】
即ち、図１６に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成領域Ａｃ、ＡｃＷが、Ｙ方向に一定の間隔毎に配置されており、この素子形成領域Ａｃ、ＡｃＷのうち、Ｙ方向について最端に位置する素子形成領域ＡｃＷのＹ方向の幅が、他の素子形成領域Ａｃのそれより広くなっている。
【００８８】
このように、本実施の形態においては、最外の素子形成領域ＡｃＷの幅を他の素子形成領域Ａｃより広く形成したので、図１７に示すように、応力の影響を緩和することができ、最外の素子形成領域ＡｃＷの欠陥（Ｄｅ２）の発生率を低減することができる。その結果、メモリセルのリーク電流を低減することができる。
【００８９】
また、実施の形態１で説明したように、素子形成領域Ａｃ、ＡｃＷの端部を伸長すれば、メモリセルが形成される領域まで欠陥（Ｄｅ１）が延びることを防止することができ、実施の形態１で説明した効果を得ることができる。
【００９０】
（実施の形態４）
図１８に本実施の形態の半導体集積回路装置の要部平面図を示す。図１８の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域には、ＮＯＲ型の不揮発性メモリセルがアレイ状に配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。図１９は、図１８のＡ−Ａ断面の概略図であり、図２０は、図１８のＢ−Ｂ断面の概略図である。
【００９１】
本実施の形態の半導体集積回路装置は、図１３と対比して明らかなように、メモリセル形成領域に、配置された複数の素子形成部Ａｃ１の最外に、素子形成領域ＤＡｃを設けたこと以外は、その構成が実施の形態２と同様であるため、詳細な説明は省略し、特徴的な部分のみ説明する。
【００９２】
即ち、図１８に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成部Ａｃ１が、Ｙ方向に一定の間隔毎に配置されており、この素子形成部Ａｃのうち最外に位置する素子形成部Ａｃ１のさらに外側に素子形成領域ＤＡｃが配置されている。
【００９３】
この素子形成領域ＤＡｃ上には、メモリセルとして機能するメモリセルが形成されていない。即ち、素子形成領域ＤＡｃ上には、Ｙ方向に制御電極ＣＧが延在しているが、この制御電極ＣＧの両端には、プラグＤＣやプラグＳＣが形成されていない。
【００９４】
また、制御電極ＣＧのＹ方向の端部には、この制御電極ＣＧの引き出し部（制御電極ＣＧとさらに上層の配線との接続部）ＣＡが交互に形成されている。図１８においてかかる領域（ＣＡ）が形成されていない制御電極ＣＧについては、図１８には現れていない他の端部に前記引き出し部を有する。
【００９５】
このように、本実施の形態においては、複数の素子形成部Ａｃ１の最外に素子形成領域ＤＡｃを設けたので、この領域に応力を集中させることができ、モリセルが形成される領域、つまり、図２１に示す素子形成部Ａｃ１に、欠陥（Ｄｅ２）が延びず、メモリセルのリーク電流を低減することができる。
【００９６】
また、引き出し部ＣＡの下を利用し、素子形成領域ＤＡｃを形成したので、メモリセル形成領域を大きくすることなく、欠陥対策を行うことができる。
【００９７】
また、実施の形態２で説明したように、これらの素子形成部（Ａｃ１、ＤＡｃ）の端部を、接続部Ａｃ２によって接続すれば、実施の形態２で説明した効果（欠陥Ｄｅ１の影響の低減）を得ることができる。
【００９８】
図２２に、本実施の形態の半導体集積回路装置に対応する回路図を示す。図示するように、メモリセルＭＣがアレイ状に配置されている。但し、ＤＡｃ（素子形成領域）上のメモリセルは、メモリセルとしての動作を行わない。また、ＤＳＧ（ダミー導電性膜）上には、実施の形態１で説明した疑似メモリセルが形成される。なお、ＭＢＬは、主ビット線を表す。また、Ｓは、前述した選択用ＭＩＳＦＥＴを表す。また、これらのメモリセルは、あるブロック（Ｂｌｏｃｋ）を一つの単位としており、例えば、このブロック毎に、データを一括消去することができる。１つのウエル（ＷＥＬＬ）を１ブロックとすることができる。なお、実施の形態１〜３で説明した半導体集積回路装置に対応する回路図は、図２２のＤＡｃ（素子形成領域）上のメモリセルがないことを除き、同様である。
【００９９】
以上、実施の形態１〜４を具体的に説明したが、本発明はかかる実施の形態に限定されるものではなく、例えば、実施の形態３の素子形成領域ＡｃやＡｃＷの端部を実施の形態２のように、接続部Ａｃ２によって接続してもよい。また、実施の形態４の素子形成領域Ａｃ１、ＤＡｃの端部を、接続部Ａｃ２によって接続せず、実施の形態１のように、これらの素子形成領域の端部を伸長するだけでもよい。このように、これらの実施の形態中で説明した構成を適宜組み合わせてもよい。
【０１００】
（実施の形態５）
実施の形態１〜４で説明した半導体集積回路装置は、以下に説明するコンピュータシステムに利用することができる。
【０１０１】
図２３は、実施の形態１〜４で説明した半導体集積回路装置（不揮発性メモリ）が取り込まれたコンピュータシステムを示し、このシステムはシステムバスＳＢを介して相互に接続されたホストＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２３１と、入出力装置２３２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２３３、メモリカード２３４とから構成されている。
【０１０２】
メモリカード２３４は例えばハードデイスク記憶装置の置換用途として数十ギガバイトの大容量記憶の不揮発性メモリ（ＥＥＰＲＯＭチップ１〜チップ４）を含み、実施の形態１〜４で説明した不揮発性メモリの利点、例えば、装置内の欠陥の低減、リーク電流の低減、もしくは装置の歩留まり向上や信頼性の向上といった利点を享受するので、最終製品である記憶装置としても十分な産業的利点を有するものである。
【０１０３】
尚、本発明は厚さの比較的薄いメモリカード２３４に限定されるものでは無く、厚さが比較的厚い場合であっても、ホストバスシステムとのインターフェイスとホストシステムのコマンドを解析して不揮発性メモリを制御することが可能なインテリジェントなコントローラとを含むどのような不揮発性記憶装置にも適用可能なことは言うまでもない。
【０１０４】
長期間に記憶されるデータはこの不揮発性の記憶装置に記憶される一方、ホストＣＰＵ２３１によって処理されて頻繁に変更されるデータは揮発性メモリのＲＡＭ２３３に格納される。
【０１０５】
カード２３４はシステムバスＳＢと接続されるシステムバスインターフェイスＳＢＩを持ち、例えばＡＴＡシステムバスなどの標準バスインターフェイスを可能とする。システムバスインターフェイスＳＢＩに接続されたコントローラＣＲは、システムバスＳＢに接続されたホストＣＰＵ２３１や入出力装置２３２のホストシステムからのコマンドとデータとを受け付ける。
【０１０６】
コマンドがリード命令の場合は、コントローラＣＲは実施の形態１〜４で説明した不揮発性メモリを有する複数のチップ１〜４（ＣＨ１〜４）の必要なひとつまたは複数をアクセスして読み出しデータをホストシステムへ転送する。
【０１０７】
コマンドがライト命令の場合は、コントローラＣＲは複数のチップ１〜４（ＣＨ１〜４）の必要なひとつまたは複数をアクセスしてホストシステムからの書き込みデータをその内部に格納する。この格納動作は、不揮発性メモリの必要なブロックやセクターやメモリセルへのプログラム動作とベリファイ動作とを含んでいる。
【０１０８】
コマンドが消去命令の場合は、コントローラは複数のチップ１〜４（ＣＨ１〜４）の必要なひとつまたは複数をアクセスして、その内部に記憶されるデータを消去する。この消去動作は、不揮発性メモリの必要なブロック、セクターまたはメモリセルへの消去動作とベリファイ動作とを含んでいる。
【０１０９】
本発明の実施例による不揮発性メモリは、１つのメモリセルにデジタルデータの１ビットを記憶させるためメモリセルに２値の閾値電圧を持たせる技術ばかりでなく、１つのメモリセルにデジタルデータの多ビットを記憶させるためメモリセルに４値あるいはそれ以上の多値の閾値電圧を持たせる技術にも適用可能であることは言うまでもない。
【０１１０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１１】
特に、本実施の形態においては、ＮＯＲ型の不揮発性メモリを例に説明したが、ＡＮＤ型、ＮＡＮＤ型等の不揮発性メモリを始め、細長い素子形成領域を有する半導体集積回路装置に広く適用可能である。
【０１１２】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０１１３】
メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、前記第１の方向と垂直な第２の方向に２以上配置された素子形成領域の端部を、メモリセルを囲むように形成された導電性膜の下まで伸長したので、この伸長した領域に応力を集中させることができ、モリセルが形成される領域まで欠陥が延びず、メモリセルのリーク電流を低減することができる。
【０１１４】
また、絶縁膜によって区画され、第１方向に延在する素子形成部を、第１の方向と垂直な第２の方向に２以上配置し、この素子形成部の端部を第２方向に延在する接続部で接続したので、応力の加わる方向を変化させることができ、メモリセルのリーク電流を低減することができる。
【０１１５】
また、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、前記第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域の前記第２方向の幅を、他の素子形成領域の幅より広くしたので、応力の影響を緩和することができ、メモリセルのリーク電流を低減することができる。
【０１１６】
また、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、前記第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域上にはメモリセルとして機能するメモリセルを形成していないので、この最外の素子形成領域に応力を集中させることができ、メモリセルのリーク電流を低減することができる。
【０１１７】
その結果、製品の歩留まり向上や信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装置を示す基板の要部平面図である。
【図２】本発明の実施の形態１である半導体集積回路装置を示す基板の要部断面図である。
【図３】本発明の実施の形態１である半導体集積回路装置を示す基板の要部断面図である。
【図４】本発明の実施の形態１の効果を説明するための半導体集積回路装置を示す基板の要部平面図である。
【図５】本発明の実施の形態１である半導体集積回路装置を示す基板の要部平面図である。
【図６】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図７】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図８】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図９】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１０】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１１】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１２】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１３】本発明の実施の形態２である半導体集積回路装置を示す基板の要部平面図である。
【図１４】本発明の実施の形態２である半導体集積回路装置を示す基板の要部平面図である。
【図１５】本発明の実施の形態２である半導体集積回路装置を示す基板の要部平面図である。
【図１６】本発明の実施の形態３である半導体集積回路装置を示す基板の要部平面図である。
【図１７】本発明の実施の形態３である半導体集積回路装置を示す基板の要部平面図である。
【図１８】本発明の実施の形態４である半導体集積回路装置を示す基板の要部平面図である。
【図１９】本発明の実施の形態４である半導体集積回路装置を示す基板の要部断面図である。
【図２０】本発明の実施の形態４である半導体集積回路装置を示す基板の要部断面図である。
【図２１】本発明の実施の形態４である半導体集積回路装置を示す基板の要部平面図である。
【図２２】本発明の実施の形態４である半導体集積回路装置に対応する回路図である。
【図２３】本発明の半導体集積回路装置を用いたコンピュータシステムを示す図である。
【符号の説明】
１ 半導体基板
４ 素子分離溝
５ 酸化シリコン膜（熱酸化膜）
６ 酸化シリコン膜（絶縁膜）
８ ｐ型ウエル
９ ゲート絶縁膜
９ｂ ゲート絶縁膜
１０ 多結晶シリコン膜
１７ ｎ＋型半導体領域
１９ ｎ＋型半導体領域
２１ ＯＮＯ膜（絶縁膜）
２２ 多結晶シリコン膜
２４ 窒化シリコン膜
２６ ライト酸化膜
２７ ｎ＋型半導体領域
２８ 窒化シリコン膜
３０ 酸化シリコン膜
３２ 窒化シリコン膜
３５ 酸化シリコン膜
４０ Ｗ膜
Ａｃ 素子形成領域
Ａｃ１ 素子形成部
Ａｃ２ 接続部
ＡｃＷ 素子形成領域
ＤＡｃ 素子形成領域
ＬＡｃ 素子形成領域
Ｃ１ コンタクトホール
Ｃ２ コンタクトホール
ＣＡ 引き出し部
ＳＣ プラグ
ＤＣ プラグ
Ｐ１ プラグ
Ｐ２ プラグ
ＣＧ 制御電極
ＦＧ 浮遊電極
ＦＧ’ パターン
Ｇ ゲート電極
ＤＳＧ ダミー導電性膜
Ｄｅ１、Ｄｅ２ 欠陥
ＭＢＩ 主ビット線
ＳＢＬ 副ビット線
ＳＬ ソース線
ＷＬ ワード線
Ｍ１ 第１層配線
Ｄ、ｄ１、ｄ２ 距離
ＭＣ メモリセル
Ｓ 選択用ＭＩＳＦＥＴ
２３２ 入出力装置
２３３ ＲＡＭ
２３４ メモリカード
ＳＢ システムバス
ＳＢＩ システムバスインターフェイス
ＣＲ コントローラ
ＣＨ１〜ＣＨ４ チップ
メモリセル形成領域 ＭＣＦＲ
周辺回路形成領域 ＰＣＦＲ
メモリセルアレイ ＭＣＡＲ
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法に関し、特に、細長い素子形成領域が並行に形成された半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置は、絶縁膜で区画された素子形成領域（アクティブ）の主表面に形成された素子や配線からなる。この素子形成領域は、例えば、素子分離領域により他の素子形成領域と分離され、この素子分離領域は、例えば、素子分離絶縁膜で形成される。素子分離絶縁膜は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて形成される。このＳＴＩとは、半導体基板に形成した溝の上部に酸化シリコン膜などの絶縁膜を堆積し、溝外部の酸化シリコン膜を化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等により除去することにより溝の内部に酸化シリコン膜を埋め込み、これを素子間の分離に用いるというものである。
【０００３】
例えば、電気的書き込みおよび消去が可能な不揮発性メモリ（ＥＥＰＲＯＭ：Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、一定の間隔（ピッチ）で並行に配置された、細長い素子形成領域上に形成される。
【０００４】
このような素子形成領域は、メモリセルの微細化および高集積化に伴い、その幅がより小さくなり、また、狭ピッチで配置される傾向にある。
【０００５】
なお、メモリセルの微細化に対応するため、いわゆるＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術を用いてドレインコンタクトを形成したＮＯＲ型のフラッシュメモリについては、例えば、ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ），１９９８，ｐｐ９７９−９８２，“Ａ Ｎｏｖｅｌ ４．６Ｆ２ＮＯＲ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ Ｗｉｔｈ Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｓｏｕｒｃｅ（ＬＤＳ） Ｊｕｎｃｔｉｏｎ Ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｆｌａｓｈ Ｍｅｍｏｒｉｅｓ”に、記載されている。
【０００６】
【発明が解決しようとする課題】
本発明者らは、半導体記憶装置、特に、前述のような不揮発性メモリについて検討した結果、下記の公知でない課題を見いだした。
【０００７】
即ち、素子の微細化が進むにつれ、メモリセルの不良が増加する。この原因について検討した結果、素子形成領域の端部に生じる結晶欠陥が原因ではないかと考えている。
【０００８】
即ち、半導体集積回路装置内のメモリセル形成領域の外周部には、メモリセルを駆動するために必要な論理回路等（以下、周辺回路という）が形成される周辺回路形成領域が存在する。従って、メモリセルが形成される細長い素子形成領域が、狭いピッチで配置されたその周辺には、周辺回路が形成される他の素子形成領域が配置され、これらの素子形成領域間は、幅の広い絶縁膜で分離される。
【０００９】
従って、後述する実施の形態で詳細に説明するように、メモリセルが形成される細長い素子形成領域の端部に、応力が集中し結晶欠陥が生じやすい。
【００１０】
このような欠陥が生じると、メモリセルのドレイン領域と半導体基板との間や、ソース領域とドレイン領域との間の、リーク電流が増加してしまう。さらに、このリーク電流が、センスアンプの動作電流以上になった場合には、不良となってしまう。
【００１１】
また、前述したように、細長い素子形成領域上には、複数のメモリセルが形成されているため、一つのメモリセル内に欠陥が生じたとしても、かかるメモリセルと同一のデータ線に接続されているメモリセルが、すべて不良となってしまう。
【００１２】
本発明の目的は、素子形成領域内の半導体基板の欠陥を低減させることにある。
【００１３】
また、本発明の他の目的は、素子形成領域内の半導体基板の欠陥を低減させることによりリーク電流の低減を図ることにある。
【００１４】
また、本発明の他の目的は、リーク電流の低減を図ることにより、製品の歩留まり向上や信頼性の向上を図ることにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
（１）本発明の半導体集積回路装置は、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、第１の方向と垂直な第２の方向に２以上配置された素子形成領域の端部を、メモリセルを囲むように形成された導電性膜の下まで伸長したものである。
【００１８】
（２）本発明の半導体集積回路装置は、絶縁膜によって区画され、第１方向に延在する素子形成部を、第１の方向と垂直な第２の方向に２以上配置し、この素子形成部の端部を第２方向に延在する接続部で接続したものである。
【００１９】
（３）本発明の半導体集積回路装置は、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域の第２方向の幅を、他の素子形成領域の幅より広くするものである。
【００２０】
（４）本発明の半導体集積回路装置は、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域上にはメモリセルとして機能するメモリセルを形成しないものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
図１に本実施の形態の半導体集積回路装置の要部平面図を示す。図１の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域ＭＣＦＲには、ＮＯＲ型の不揮発性メモリセルがアレイ状ＭＣＡＲに配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。図２は、図１のＡ−Ａ断面の概略図であり、図３は、図１のＢ−Ｂ断面の概略図である。
【００２３】
図１に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成領域（アクティブ）Ａｃが、Ｙ方向に一定の間隔毎に配置されている。この素子形成領域Ａｃは、例えば、酸化シリコン膜６等よりなる絶縁膜６で区画（規定）されている。即ち、素子形成領域Ａｃ間は、素子分離絶縁膜である絶縁膜６で分離されている。この絶縁膜６は、図２および図３に示すように、例えば、半導体基板中の溝の内部に埋め込まれたＳＴＩ構造で形成されている。また、素子形成領域Ａｃは、ｐ型ウエル８が半導体基板１表面に露出した領域である。
【００２４】
この素子形成領域ＡｃのＹ方向の幅Ｗは、例えば、約０．３μｍであり、素子形成領域Ａｃ間の間隔ＳＷは、例えば、約０．４μｍである。また、素子形成領域Ａｃの長さ（Ｘ方向の幅）は、Ｘ方向に形成される例えば、１２８ビットのメモリセルＭＣに対応し、約８０μｍである。即ち、素子形成領域Ａｃには、Ｘ方向に複数のメモリセルＭＣが形成されている。
【００２５】
この素子形成領域Ａｃの上部には、Ｙ方向に延在する制御電極（第２電極）ＣＧが、一定の間隔毎に配置されている。この制御電極ＣＧのＸ方向の幅Ｌは、例えば、約０．３μｍであり、制御電極ＣＧ間の間隔ＬＳは、例えば、約０．３５μｍである。また、この制御電極ＣＧは、Ｙ方向に配置されるメモリセルＭＣの制御電極ＣＧと一体に形成されるとともに、Ｙ方向に延在するワード線ＷＬとなる。
【００２６】
この制御電極ＣＧと素子形成領域Ａｃとの間には、図２および図３に示すように、例えば、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜が順次積層された積層膜（以下、ＯＮＯ膜という）２１等よりなる絶縁膜、浮遊電極（第１電極）ＦＧおよび熱酸化膜等よりなるゲート絶縁膜９が形成されている。この浮遊電極ＦＧは、メモリセル毎に独立して形成されている（図３参照）。
【００２７】
この制御電極ＣＧの両端の素子形成領域Ａｃ中には、ｎ＋型半導体領域１７（ソース、ドレイン領域）が形成されており、ドレイン領域１７上には、プラグ（ドレインコンタクト）ＤＣ（Ｐ１）が、ソース領域１７上には、プラグ（ソースコンタクト）ＳＣ（Ｐ１）が形成されている。このプラグＤＣ（Ｐ１）は、メモリセル毎に独立して形成されているが、プラグＳＣ（Ｐ１）は、同一のワード線ＷＬに接続されるメモリセルＭＣのソース領域１７の各々に電気的に接続されるとともに、Ｙ方向に延在するソース線ＳＬを構成する。即ち、プラグ（ソースコンタクト）ＳＣ（Ｐ１）は、Ｙ方向に延在する配線であり、ソース線ＳＬを構成する。後述するように、プラグＤＣ（Ｐ１）とプラグＳＣ（Ｐ１）とは、同じ製造工程で形成される。
【００２８】
また、ドレイン領域１７上は、プラグＤＣ（Ｐ１）およびプラグＤＣ（Ｐ２）による２層構造となっており、このプラグＤＣ（Ｐ２）上には、副ビット線ＳＢＬが形成されている。この副ビット線ＳＢＬは、Ｘ方向に延在している。
【００２９】
また、プラグＳＣ（Ｐ１）は、図１に示すように、このプラグＳＣ（Ｐ２）を介して共通のソース線ＣＳＬに接続されている。この共通ソース線ＣＳＬもＸ方向に延在しており、副ビット線ＳＢＬと同層の配線層で形成される。後述するように、プラグＤＣ（Ｐ２）とプラグＳＣ（Ｐ２）とは、同じ製造工程で形成される。
【００３０】
このように、メモリセルＭＣは、主に、ソース、ドレイン領域である一対のｎ＋型半導体領域１７と、それらの間に形成されたチャネル形成領域（ｐ型ウエル）８（Ａｃ）と、チャネル形成領域上に形成されたゲート絶縁膜９と、ゲート絶縁膜９上に形成された浮遊電極（フローティングゲート）ＦＧと、浮遊電極ＦＧ上に形成された絶縁膜２１と、絶縁膜２１上に形成された制御電極（コントロールゲート）ＣＧとで構成される。Ｙ方向に隣接するメモリセルＭＣのソース、ドレイン領域１７間は、絶縁膜６により分離され、Ｙ方向に配置されるメモリセルＭＣの制御電極ＣＧは、ワード線ＷＬと一体に形成される。Ｙ方向に配置されるメモリセルＭＣのドレイン領域１７は、プラグＤＣ（Ｐ１）、ＤＣ（Ｐ２）を介して、それぞれ異なる副ビット線ＳＢＬに電気的に接続され、Ｙ方向に配置されるメモリセルＭＣのソース領域１７のそれぞれは、ソース線ＳＬにより電気的に接続される。また、Ｘ方向に隣接するメモリセルＭＣのドレイン領域は共通に構成され、副ビット線ＳＢＬに電気的に接続される。Ｘ方向に隣接するメモリセルＭＣのソース領域１７は共通に構成されソース線ＳＬに電気的に接続される。
【００３１】
ここで、メモリセルの書き込み、読み出しおよび消去動作について説明する。
【００３２】
まず、書き込み動作について説明する。メモリセルにデータを書き込むには、メモリセルの制御電極ＣＧ（ワード線ＷＬ）に例えば９Ｖの電圧を印加し、メモリセルのドレイン領域（副ビット線ＳＢＬ）に例えば４Ｖの電圧を印加し、素子形成領域Ａｃ（ｐ型ウエル８）に例えば３Ｖの電圧を印加し、メモリセルのソース領域（ソース線ＳＬ）を例えば０Ｖ（接地電位）に維持する。その結果、メモリセルのチャネル領域（ソース、ドレイン領域間）にホットエレクトロンが発生し、これが浮遊電極ＦＧに注入される。
【００３３】
次に、読み出し動作について説明する。メモリセルのデータを読み出すには、メモリセルの制御電極ＣＧ（ワード線ＷＬ）に例えば２．７Ｖの電圧を印加し、メモリセルのドレイン領域（副ビット線ＳＢＬ）に例えば０．８Ｖの電圧を印加し、素子形成領域Ａｃ（ｐ型ウエル８）およびメモリセルのソース領域（ソース線ＳＬ）を例えば０Ｖに維持する。この際メモリセルのソース、ドレイン領域間に電流が流れるか否かで、メモリセルのデータ（“１”もしくは“０”）を読み出す。電流が流れる場合は、メモリセルの浮遊電極ＦＧには電子が注入されておらず（閾値電圧以下であり）、例えば、“０”のデータが記憶されていたことがわかる。また、電流が流れない場合は、メモリセルの浮遊電極ＦＧには電子が注入されており（閾値電圧以上であり）、例えば、“１”のデータが記憶されていたことがわかる。
【００３４】
次いで、消去動作について説明する。メモリセルに書き込まれたデータを消去するには、メモリセルの制御電極ＣＧ（ワード線ＷＬ）に例えば１０．５Ｖの電圧を印加し、素子形成領域Ａｃ（ｐ型ウエル８）およびメモリセルのドレイン領域（副ビット線ＳＢＬ）に例えば１０．５Ｖの電圧を印加し、メモリセルのソース領域（ソース線ＳＬ）をフローティング状態（開放状態、ｏｐｅｎ状態）に維持する。その結果、ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル現象により、制御電極ＣＧからメモリセルのチャネル領域（ソース、ドレイン領域間）に、電子の放出が行われる。
【００３５】
また、メモリセルアレイの外周部には、制御電極ＣＧと同じ層で形成されたダミー導電性膜ＤＳＧが形成されている。このダミー導電性膜ＤＳＧは、メモリセル形成時に生じる異物の影響を低減し、また、メモリセル形成領域と周辺回路形成領域との段差を少なくする等のために形成される。
【００３６】
このダミー導電性膜ＤＳＧも素子形成領域（ｐ型ウエル８）上に形成され、これと素子形成領域Ａｃとの間にも、例えば、ＯＮＯ膜２１等よりなる絶縁膜、浮遊電極（第１電極）ＦＧおよび熱酸化膜等よりなるゲート絶縁膜９が形成されている（図２および図３参照）。
【００３７】
一方、周辺回路形成領域にも、周辺回路用の素子形成領域ＬＡｃが形成され、この素子形成領域ＬＡｃ上には、選択用ＭＩＳＦＥＴ Ｓのゲート電極Ｇを構成する導電性膜が形成されている。図２に示すように、このゲート電極Ｇは、制御電極ＣＧと同じ層で形成され、その下には、ゲート絶縁膜９ｂが形成されている。このゲート電極Ｇの両端の素子形成領域ＬＡｃ中には、ｎ＋型半導体領域２７（ソース、ドレイン領域）が形成されている。
【００３８】
ここで、図１に示すように、メモリセル形成領域の素子形成領域Ａｃは、最端のメモリセルのドレイン領域端部からＸ方向に長さＤだけ延びている。この長さＤのうち、距離ｄ１は、素子形成領域Ａｃを形成する最に用いられるマスクのずれ等を考慮した距離であり、距離ｄ２は、結晶欠陥が生じる領域を考慮した距離である。本実施の形態においては、ｄ１は、約０．２μｍであり、ｄ２は、約０．３μｍである。このｄ２の大きさは、前述したルールでメモリセル形成した場合に素子形成領域Ａｃに生じた結晶欠陥の長さが０．３μｍ程度であったことから、設定した。
【００３９】
このように、本実施の形態においては、素子形成領域Ａｃの端部を伸長したので、素子形成領域Ａｃに生じる結晶欠陥の影響を回避することができる。その結果、リーク電流の発生を低減でき、メモリセルの不良の発生率を低減することができる。
【００４０】
即ち、図４に示すように、素子形成領域Ａｃ間には、絶縁膜６が存在し、素子形成領域Ａｃには、その外周部の絶縁膜６による応力（ｓｔｒｅｓｓ）が加わる。特に、メモリセル形成領域の外周部には、周辺回路との分離を図る等のために、広範囲に渡って絶縁膜６が形成されているため、素子形成領域Ａｃの端部には、応力が集中する。このように大きな応力が加わると、素子形成領域Ａｃを構成する結晶中に転位等の欠陥（Ｄｅ１、Ｄｅ２）が生じる。この欠陥を介してリーク電流が発生し、前述したように、このリーク電流が、センスアンプの動作電流以上になった場合には、不良となってしまう。
【００４１】
しかしながら、本実施の形態においては、素子形成領域Ａｃの端部を伸長したので、図５に示すように、実質的なメモリセルが形成される領域（メモリセルアレイＭＣＡＲ）までは、欠陥Ｄｅ１が延びず、メモリセルのリーク電流を低減することができる。
【００４２】
なお、素子形成領域Ａｃの伸長部分上には、ダミー導電性膜ＤＳＧが形成され、さらに、その下部には、ＯＮＯ膜２１等よりなる絶縁膜、浮遊電極（第１電極）ＦＧおよび熱酸化膜等よりなるゲート絶縁膜９が形成されている。従って、その構成は、疑似メモリセル構造となっている（但し、ソース領域は存在しない）が、かかるダミー導電性膜ＤＳＧには、電位が印加されることなく、フローティング状態となっているため、チャネルが形成されず、リーク電流は発生しない。
【００４３】
また、本実施の形態においては、ダミー導電性膜ＤＳＧの下を利用し、素子形成領域Ａｃを伸長したので、メモリセル形成領域を大きくすることなく、欠陥対策を行うことができる。
【００４４】
次に、本実施の形態の半導体集積回路装置の製造方法の一例について説明する。図６〜図１２は、本実施の半導体集積回路装置の製造方法を示す基板の要部断面図であり、図６〜図８は、図１のＣ−Ｃ断面部と対応し、図９〜図１２は、図１のＤ−Ｄ断面部と対応する。
【００４５】
まず、図６に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンからなる半導体基板１を例えば、熱酸化することにより半導体基板１の表面に、パッド酸化膜（図示せず）を形成する。次いで、パッド酸化膜上に、例えば、窒化シリコン膜（図示せず）のような絶縁膜を堆積し、図示しないフォトレジスト膜（以下、単に「レジスト膜」という）をマスクに、素子分離領域上の窒化シリコン膜を除去する。
【００４６】
次いで、レジスト膜を除去し、窒化シリコン膜をマスクとして、半導体基板１をエッチングすることにより深さ２５０ｎｍ程度の素子分離溝４を形成する。
【００４７】
その後、半導体基板１を約１１５０℃でドライ酸化することによって、溝の内壁に、例えば、膜厚３０ｎｍ程度の酸化シリコン膜５のような熱酸化膜を形成する。この酸化シリコン膜５は、溝の内壁に生じたドライエッチングのダメージを回復すると共に、次の工程で溝の内部に埋め込まれる酸化シリコン膜６と半導体基板１との界面に生じるストレスを緩和するために形成する。
【００４８】
次に、素子分離溝４の内部を含む半導体基板１上にＣＶＤ法で、例えば、膜厚６００ｎｍ程度の酸化シリコン膜６よりなる絶縁膜を堆積し、次いで、１１５０℃で６０分の熱処理（アニール）を施し、酸化シリコン膜６の緻密化を図る。次いで、ＣＭＰ法で溝の上部の酸化シリコン膜６を研磨し、その表面を平坦化した後、窒化シリコン膜を除去する。なお、この際、窒化シリコン膜の膜厚分だけ酸化シリコン膜６の表面が半導体基板１の表面から突出しているが、以降の半導体基板１の洗浄工程や、表面酸化および酸化膜除去工程により酸化シリコン膜６の表面は、徐々に後退する。
【００４９】
以上の工程により、素子分離溝４内に、酸化シリコン膜６が埋め込まれた素子分離が形成される。
【００５０】
次に、図７に示すように、半導体基板１の表面をウェット洗浄した後、半導体基板１を例えば、熱酸化することにより半導体基板１の表面に、スルー酸化膜（図示せず）のような絶縁膜を形成する。次いで、半導体基板１にｐ型不純物（例えば、ホウ素）をイオン打ち込みした後、熱処理を施し、前記不純物を拡散させることによって、メモリセル形成領域にｐ型ウエル８を形成する。このｐ型ウエル８が、半導体基板１の表面に露出した領域が、素子形成領域Ａｃとなる。ここで、周辺回路形成領域においても、素子形成領域ＬＡｃを同様に形成する。
【００５１】
次に、熱酸化によりｐ型ウエル８の表面に、例えば、膜厚８ｎｍ程度の熱酸化膜を形成した後（プレ酸化）、この熱酸化膜を除去し、半導体基板１（ｐ型ウエル８）の表面を清浄化する。次いで、熱処理を施し、例えば、膜厚１０．５ｎｍ程度の熱酸化膜を形成する。この熱酸化膜は、不揮発性メモリセルのゲート絶縁膜９を構成する。
【００５２】
次に、ゲート絶縁膜９の上部に、例えば、膜厚１００ｎｍ程度のリンをドープした多結晶シリコン膜１０のような導電性膜をＣＶＤ法で堆積する。次に、レジスト膜（図示せず）をマスクにして多結晶シリコン膜１０をドライエッチングすることにより、メモリセル形成領域に、Ｘ方向に長手方向が延在するストライプ状のパターンＦＧ’（１０）を形成する。
【００５３】
次いで、図８に示すように、半導体基板１上に、パターンＦＧ’（１０）と、後述する制御電極ＣＧとを分離するため、例えば、ＯＮＯ膜２１のような絶縁膜を形成する。このＯＮＯ膜２１は、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜の積層膜であり、例えば、ＣＶＤ法により膜厚５ｎｍ程度の酸化シリコン膜、膜厚７ｎｍ程度の窒化シリコン膜および膜厚４ｎｍ程度の酸化シリコン膜を順次堆積することにより形成する。なお、最上層の酸化シリコン膜上に、さらに、１０ｎｍ程度の窒化シリコン膜を堆積してもよい。
【００５４】
ここで、周辺回路形成領域においては、周辺回路形成領域上のＯＮＯ膜２１、多結晶シリコン膜１０およびゲート絶縁膜９を除去する。次いで、周辺回路形成領域の半導体基板１の表面をウェット洗浄した後、周辺回路形成領域のｐ型ウエル８の表面に、例えば、熱酸化により膜厚８ｎｍ程度のゲート絶縁膜９ｂを形成する。このゲート絶縁膜９ｂは、周辺回路形成領域に形成される選択用ＭＩＳＦＥＴ Ｓのゲート絶縁膜９ｂとなる（図２参照）。
【００５５】
次いで、半導体基板１上に、導電性膜として、例えば、リンが４．７５×１０２０／ｃｍ３程度ドープされた多結晶シリコン膜２２をＣＶＤ法により２００ｎｍ程度で堆積することで形成する。続いて、その上部に例えば、３００ｎｍ程度の窒化シリコン膜２４のような絶縁膜をＣＶＤ法で堆積する。この多結晶シリコン膜２２は、周辺回路形成領域に形成される選択用ＭＩＳＦＥＴ Ｓのゲート電極Ｇとなり、また、メモリセル形成領域に形成される不揮発性メモリセルの制御電極ＣＧとなる。
【００５６】
次に、図９に示すように、メモリセル形成領域のレジスト膜（図示せず）をマスクにして窒化シリコン膜２４、多結晶シリコン膜２２、ＯＮＯ膜２１およびパターンＦＧ’（多結晶シリコン膜１０）をドライエッチングする。
【００５７】
このドライエッチングにより、多結晶シリコン２２からなる制御電極ＣＧ（２２）および多結晶シリコン膜１０からなる浮遊電極ＦＧ（１０）が形成される。浮遊電極ＦＧ（１０）は、Ｘ方向に配置されるメモリセル毎に分割され、制御電極ＣＧは、Ｙ方向に延在するように形成され、ワード線ＷＬを構成する。なお、制御電極ＣＧは、多結晶シリコン膜２２に限らず、高融点金属、シリサイド膜の単層膜または、積層膜、あるいは多結晶シリコン膜と高融点金属膜またはシリサイド膜との積層膜で構成してもよい。図９は、図８のＥ−Ｅ断面に対応し、また、図１のＤ−Ｄ断面と対応する。
【００５８】
ここで、周辺回路形成領域においては、レジスト膜（図示せず）をマスクにして窒化シリコン膜２４および多結晶シリコン膜２２をドライエッチングすることにより、選択用ＭＩＳＦＥＴ Ｓ用のゲート電極Ｇを形成する（図２参照）。
【００５９】
次に、メモリセル形成領域のｐ型ウエル８にｎ型不純物（例えば、ヒ素）をイオン打ち込みした後、熱処理を施し、前記不純物を拡散させることによって、ｎ＋型半導体領域１７（ソース、ドレイン領域）を形成する。また、この際、ｐ型不純物（例えば、ホウ素）を斜めイオン打ち込みすることによりゲート絶縁膜９の下にチャネルインプラ領域（図示せず）を形成してもよい。
【００６０】
ここで、周辺回路形成領域においては、ｐ型ウエル８にｎ型不純物（例えば、ヒ素）をイオン打ち込みした後、熱処理を施し前記不純物を拡散させることによって、ゲート電極Ｇの両側に、ｎ−型半導体領域（図示せず）を形成する。
【００６１】
次いで、例えば、８５０℃の熱処理（ライト酸化）を施すことにより多結晶シリコン膜１０および２２の側壁にライト酸化膜（熱酸化膜）２６を形成する。このライト酸化膜２６は、シリコン基板の表面にその膜厚が１０ｎｍ程度の酸化シリコン膜が形成される条件と同様の条件で形成される。また、この膜は、前述の浮遊電極ＦＧ（多結晶シリコン膜１０）や制御電極（多結晶シリコン膜２２）のエッチングの際に、ゲート絶縁膜９の端部に生じたダメージを回復するために形成する。
【００６２】
次いで、半導体基板１上に、例えば、ＣＶＤ法で窒化シリコン膜２８のような絶縁膜を堆積する。
【００６３】
ここで、周辺回路形成領域においては、窒化シリコン膜２８を異方的にエッチングすることによって、周辺回路形成領域のゲート電極Ｇの側壁にサイドウォールスペーサ（図示せず）を形成する。次に、周辺回路形成領域のｐ型ウエル８にｎ型不純物（リンＰまたはヒ素Ａｓ）をイオン打ち込みした後、９５０℃で１０秒の熱処理を施し、前記不純物を拡散させることによって、選択用ＭＩＳＦＥＴＳ用のｎ＋型半導体領域２７（ソース、ドレイン領域）を形成する。
【００６４】
以上の工程により、メモリセル形成領域に、制御電極ＣＧ（多結晶シリコン膜２２）、ＯＮＯ膜２１、浮遊電極ＦＧ（多結晶シリコン膜１０）およびゲート絶縁膜９を有するＮＯＲ型不揮発性メモリセルが形成され、周辺回路形成領域に選択用ＭＩＳＦＥＴ Ｓが形成される。
【００６５】
次いで、図１０に示すように、窒化シリコン膜２８の上部に、例えば、ＣＶＤ法で２００ｎｍ程度の酸化シリコン膜３０のような絶縁膜を形成した後、酸化シリコン膜３０に図１に示すプラグＤＣ（Ｐ１）およびプラグＳＣ（Ｐ１）のパターンを形成するため、レジスト膜（図示せず）をマスクにしたドライエッチングで酸化シリコン膜３０をドライエッチングし、続いて窒化シリコン膜２８をドライエッチングすることによって、ｎ＋型半導体領域１７（ソース、ドレイン領域）上部にコンタクトホールＣ１および配線溝ＨＭ１を形成する。即ち、ドレイン領域（１７）上には、コンタクトホールＣ１を形成し、ソース領域上（１７）には、配線溝ＨＭ１を形成する。
【００６６】
上記酸化シリコン膜３０のエッチングは、窒化シリコンに対する酸化シリコンのエッチングレートが大きくなるような条件で行い、窒化シリコン膜２８が完全に除去されないようにする。
【００６７】
また、窒化シリコン膜２８のエッチングは、シリコンや酸化シリコンに対する窒化シリコンのエッチングレートが大きくなるような条件で行い、基板１や酸化シリコン膜が深く削れないようにする。さらに、このエッチングは、窒化シリコン膜２８が異方的にエッチングされるような条件で行い、制御電極ＣＧや浮遊電極ＦＧの側壁に窒化シリコン膜２８を残すようにする。これにより、フォトリソグラフィの解像限界で決まる最小寸法よりも微細な径を有するコンタクトホールＣ１や微細な幅の配線溝ＨＭ１が制御電極ＣＧや浮遊電極ＦＧに対して自己整合（セルフアライン）で形成される。
【００６８】
次に、コンタクトホールＣ１および配線溝ＨＭ１の内部を通じて、ｎ型不純物（例えば、ヒ素）をイオン打ち込みした後、熱処理を施し、前記不純物を拡散させることによって、ｎ＋型半導体領域１９を形成する。このｎ＋型半導体領域１９は、このコンタクトホールＣ１内に形成されるプラグとの接触抵抗を低減するために形成される。
【００６９】
次いで、図１１に示すように、コンタクトホールＣ１および配線溝ＨＭ１の内部を含む酸化シリコン膜３０の上部に、例えば、薄い窒化シリコン膜３２のような絶縁膜を形成する。次いで、エッチバックすることによって酸化シリコン膜３０上およびコンタクトホールＣ１および配線溝ＨＭ１底部の窒化シリコン膜３２を除去する。この窒化シリコン膜３２は、後述する半導体基板１の洗浄の際、制御電極ＣＧの上部の酸化シリコン膜３０がエッチングされ、プラグ等の間がショートするのを防ぐために形成される。
【００７０】
次いで、半導体基板１を例えばフッ酸系の洗浄液を用いて洗浄した後、コンタクトホールＣ１および配線溝ＨＭ１内を含む酸化シリコン膜３０上に、導電性膜を堆積する。例えば、１０ｎｍ程度のＴｉ（チタン）および８０ｎｍ程度のＴｉＮ（窒化チタン）を順次スパッタ法により堆積（図示せず）し、さらに、３５０ｎｍ程度のＷ（タングステン）膜をＣＶＤ法により堆積する。
【００７１】
次いで、コンタクトホールＣ１および配線溝ＨＭ１外部のＷ膜、ＴｉＮ膜およびＴｉ膜からなる導電性膜をＣＭＰ法により除去することにより、プラグＰ１を形成する。即ち、ドレイン領域（１７）上のコンタクトホールＣ１内に、プラグＤＣ（Ｐ１）を形成し、ソース領域（１７）上の配線溝ＨＭ１内にプラグＳＣ（Ｐ１）を形成する。なお、前述したように、このプラグＳＣ（Ｐ１）は、Ｙ方向に延在する配線であり、ソース線ＳＬを構成する。
【００７２】
次いで、プラグＰ１上を含む酸化シリコン膜３０上に、例えば、ＣＶＤ法により３００ｎｍ程度の酸化シリコン膜３５のような絶縁膜を堆積する。
【００７３】
次いで、プラグＰ１上の酸化シリコン膜３５を除去することによりコンタクトホールＣ２を形成する。なお、図１２中には、ドレイン領域上のプラグＤＣ（Ｐ１）上のコンタクトホールＣ２のみが表れており、ソース領域上のプラグＳＣ（Ｐ１）上のコンタクトホールＣ２は、図１２とは異なる断面に表れる。
【００７４】
次いで、コンタクトホールＣ２内を含む酸化シリコン膜３５上に、導電性膜を堆積する。例えば、１００ｎｍ程度のＷ膜（図示せず）をスパッタ法により堆積し、さらに、２５０ｎｍ程度のＷ膜４０をＣＶＤ法により堆積する。
【００７５】
次いで、Ｗ膜４０等からなる導電性膜を図示しないレジスト膜をマスクにドライエッチングすることによって第１層配線Ｍ１および第１層配線Ｍ１とプラグＰ１との接続部（プラグＰ２）とを形成する。即ち、プラグＤＣ（Ｐ２）およびプラグＳＣ（Ｐ２）を形成する。図中の第１層配線Ｍ１は、図１における副ビット線ＳＢＬとなり、図１２に示す断面には表れないプラグＳＣ（Ｐ２）上の第１層配線Ｍ１は、共通ソース線ＣＳＬとなる。
【００７６】
この後、第１層配線Ｍ１上を含む酸化シリコン膜３５上に、例えば、ＣＶＤ法により酸化シリコン膜のような絶縁膜を堆積し、さらに、その上に、Ｗ膜等からなる導電性膜を堆積することによって、第２層配線が形成されるが、これらの図示については、省略する。
【００７７】
以上、詳細に説明した半導体集積回路装置の製造方法においては、例えば、１）酸化シリコン膜６の緻密化のための熱処理、２）スルー酸化膜の形成の際の熱処理、３）半導体基板１（ｐ型ウエル８）の表面の清浄化のための酸化（プレ酸化）、４）ゲート絶縁膜９の形成の際の熱処理、および５）ライト酸化膜２６の形成の際の熱処理等、種々の熱処理工程を有する。
【００７８】
このような熱処理工程において、半導体基板に形成した溝の内部に埋め込まれた酸化シリコン膜６、特に、溝の内壁に生じたドライエッチングのダメージを回復するために形成される薄い熱酸化膜（酸化シリコン膜５）の酸化が進行し、素子形成領域に加わる応力が大きくなる。
【００７９】
また、ｎ＋型半導体領域１７（ソース、ドレイン領域）やｎ＋型半導体領域１９を形成する際のイオン打ち込みによっても、素子形成領域に応力が加わる。
【００８０】
さらに、窒化シリコン膜は、膜応力の大きい膜であるため、例えば、コンタクトホールＣ１や配線溝ＨＭ１を自己整合的に形成するために用いられる窒化シリコン膜２８の堆積時にも、素子形成領域に応力が加わる。
【００８１】
しかしながら、本実施の形態によれば、前述した通り、素子形成領域Ａｃの端部を伸長したので、前記応力が加わっても、メモリセルが形成される領域までは、欠陥が延びず、メモリセルのリーク電流を低減する等の効果を得ることができる。
【００８２】
（実施の形態２）
図１３に本実施の形態の半導体集積回路装置の要部平面図を示す。図１３の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域には、ＮＯＲ型の不揮発性メモリセルがアレイ状に配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。本実施の形態の半導体集積回路装置は、図１と対比して明らかなように、素子形成部Ａｃ１の端部が接続部Ａｃ２で接続されている以外は、その構成が実施の形態１と同様であるため、詳細な説明は省略し、特徴的な部分のみ説明する。
【００８３】
即ち、図１３に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成部Ａｃ１が、Ｙ方向に一定の間隔毎に配置されており、この素子形成部Ａｃ１の端部は、Ｙ方向に延在する接続部Ａｃ２によって接続されている。
【００８４】
このように、本実施の形態においては、素子形成部Ａｃ１の端部を、接続部Ａｃ２によって接続したので、図１４に示すように、応力の加わる方向を変化させることができる。従って、実施の形態１の効果に加え、さらに、応力が素子形成部Ａｃ１に集中することを緩和することができる。その結果、実質的なメモリセルが形成される領域（メモリセルアレイＭＣＦＲ）までは、欠陥Ｄｅ１が延びず、メモリセルのリーク電流を低減することができる。
【００８５】
なお、図１３においては、素子形成部Ａｃ１のすべてを接続部Ａｃ２で接続したが、図１５に示すように、いくつかの素子形成部Ａｃ１毎に（図１５の場合は、２つの素子形成部Ａｃ１毎に）、接続部Ａｃ２を設けてもよい。
【００８６】
（実施の形態３）
図１６に本実施の形態の半導体集積回路装置の要部平面図を示す。図１６の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域には、ＮＯＲ型の不揮発性メモリセルがアレイ状に配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。本実施の形態の半導体集積回路装置は、図１と対比して明らかなように、メモリセル形成領域に、配置された複数の素子形成領域Ａｃ、ＡｃＷのうち、最外の素子形成領域ＡｃＷの幅が、他の素子形成領域Ａｃの幅より広くなっている以外は、その構成が実施の形態１と同様であるため、詳細な説明は省略し、特徴的な部分のみ説明する。
【００８７】
即ち、図１６に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成領域Ａｃ、ＡｃＷが、Ｙ方向に一定の間隔毎に配置されており、この素子形成領域Ａｃ、ＡｃＷのうち、Ｙ方向について最端に位置する素子形成領域ＡｃＷのＹ方向の幅が、他の素子形成領域Ａｃのそれより広くなっている。
【００８８】
このように、本実施の形態においては、最外の素子形成領域ＡｃＷの幅を他の素子形成領域Ａｃより広く形成したので、図１７に示すように、応力の影響を緩和することができ、最外の素子形成領域ＡｃＷの欠陥（Ｄｅ２）の発生率を低減することができる。その結果、メモリセルのリーク電流を低減することができる。
【００８９】
また、実施の形態１で説明したように、素子形成領域Ａｃ、ＡｃＷの端部を伸長すれば、メモリセルが形成される領域まで欠陥（Ｄｅ１）が延びることを防止することができ、実施の形態１で説明した効果を得ることができる。
【００９０】
（実施の形態４）
図１８に本実施の形態の半導体集積回路装置の要部平面図を示す。図１８の右部は、メモリセル形成領域ＭＣＦＲを示し、左部は、周辺回路形成領域ＰＣＦＲを示す。メモリセル形成領域には、ＮＯＲ型の不揮発性メモリセルがアレイ状に配置され、周辺回路形成領域には、周辺回路の一例として選択用ＭＩＳＦＥＴ Ｓが形成されている。図１９は、図１８のＡ−Ａ断面の概略図であり、図２０は、図１８のＢ−Ｂ断面の概略図である。
【００９１】
本実施の形態の半導体集積回路装置は、図１３と対比して明らかなように、メモリセル形成領域に、配置された複数の素子形成部Ａｃ１の最外に、素子形成領域ＤＡｃを設けたこと以外は、その構成が実施の形態２と同様であるため、詳細な説明は省略し、特徴的な部分のみ説明する。
【００９２】
即ち、図１８に示すように、メモリセル形成領域には、Ｘ方向に延在した素子形成部Ａｃ１が、Ｙ方向に一定の間隔毎に配置されており、この素子形成部Ａｃのうち最外に位置する素子形成部Ａｃ１のさらに外側に素子形成領域ＤＡｃが配置されている。
【００９３】
この素子形成領域ＤＡｃ上には、メモリセルとして機能するメモリセルが形成されていない。即ち、素子形成領域ＤＡｃ上には、Ｙ方向に制御電極ＣＧが延在しているが、この制御電極ＣＧの両端には、プラグＤＣやプラグＳＣが形成されていない。
【００９４】
また、制御電極ＣＧのＹ方向の端部には、この制御電極ＣＧの引き出し部（制御電極ＣＧとさらに上層の配線との接続部）ＣＡが交互に形成されている。図１８においてかかる領域（ＣＡ）が形成されていない制御電極ＣＧについては、図１８には現れていない他の端部に前記引き出し部を有する。
【００９５】
このように、本実施の形態においては、複数の素子形成部Ａｃ１の最外に素子形成領域ＤＡｃを設けたので、この領域に応力を集中させることができ、モリセルが形成される領域、つまり、図２１に示す素子形成部Ａｃ１に、欠陥（Ｄｅ２）が延びず、メモリセルのリーク電流を低減することができる。
【００９６】
また、引き出し部ＣＡの下を利用し、素子形成領域ＤＡｃを形成したので、メモリセル形成領域を大きくすることなく、欠陥対策を行うことができる。
【００９７】
また、実施の形態２で説明したように、これらの素子形成部（Ａｃ１、ＤＡｃ）の端部を、接続部Ａｃ２によって接続すれば、実施の形態２で説明した効果（欠陥Ｄｅ１の影響の低減）を得ることができる。
【００９８】
図２２に、本実施の形態の半導体集積回路装置に対応する回路図を示す。図示するように、メモリセルＭＣがアレイ状に配置されている。但し、ＤＡｃ（素子形成領域）上のメモリセルは、メモリセルとしての動作を行わない。また、ＤＳＧ（ダミー導電性膜）上には、実施の形態１で説明した疑似メモリセルが形成される。なお、ＭＢＬは、主ビット線を表す。また、Ｓは、前述した選択用ＭＩＳＦＥＴを表す。また、これらのメモリセルは、あるブロック（Ｂｌｏｃｋ）を一つの単位としており、例えば、このブロック毎に、データを一括消去することができる。１つのウエル（ＷＥＬＬ）を１ブロックとすることができる。なお、実施の形態１〜３で説明した半導体集積回路装置に対応する回路図は、図２２のＤＡｃ（素子形成領域）上のメモリセルがないことを除き、同様である。
【００９９】
以上、実施の形態１〜４を具体的に説明したが、本発明はかかる実施の形態に限定されるものではなく、例えば、実施の形態３の素子形成領域ＡｃやＡｃＷの端部を実施の形態２のように、接続部Ａｃ２によって接続してもよい。また、実施の形態４の素子形成領域Ａｃ１、ＤＡｃの端部を、接続部Ａｃ２によって接続せず、実施の形態１のように、これらの素子形成領域の端部を伸長するだけでもよい。このように、これらの実施の形態中で説明した構成を適宜組み合わせてもよい。
【０１００】
（実施の形態５）
実施の形態１〜４で説明した半導体集積回路装置は、以下に説明するコンピュータシステムに利用することができる。
【０１０１】
図２３は、実施の形態１〜４で説明した半導体集積回路装置（不揮発性メモリ）が取り込まれたコンピュータシステムを示し、このシステムはシステムバスＳＢを介して相互に接続されたホストＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２３１と、入出力装置２３２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２３３、メモリカード２３４とから構成されている。
【０１０２】
メモリカード２３４は例えばハードデイスク記憶装置の置換用途として数十ギガバイトの大容量記憶の不揮発性メモリ（ＥＥＰＲＯＭチップ１〜チップ４）を含み、実施の形態１〜４で説明した不揮発性メモリの利点、例えば、装置内の欠陥の低減、リーク電流の低減、もしくは装置の歩留まり向上や信頼性の向上といった利点を享受するので、最終製品である記憶装置としても十分な産業的利点を有するものである。
【０１０３】
尚、本発明は厚さの比較的薄いメモリカード２３４に限定されるものでは無く、厚さが比較的厚い場合であっても、ホストバスシステムとのインターフェイスとホストシステムのコマンドを解析して不揮発性メモリを制御することが可能なインテリジェントなコントローラとを含むどのような不揮発性記憶装置にも適用可能なことは言うまでもない。
【０１０４】
長期間に記憶されるデータはこの不揮発性の記憶装置に記憶される一方、ホストＣＰＵ２３１によって処理されて頻繁に変更されるデータは揮発性メモリのＲＡＭ２３３に格納される。
【０１０５】
カード２３４はシステムバスＳＢと接続されるシステムバスインターフェイスＳＢＩを持ち、例えばＡＴＡシステムバスなどの標準バスインターフェイスを可能とする。システムバスインターフェイスＳＢＩに接続されたコントローラＣＲは、システムバスＳＢに接続されたホストＣＰＵ２３１や入出力装置２３２のホストシステムからのコマンドとデータとを受け付ける。
【０１０６】
コマンドがリード命令の場合は、コントローラＣＲは実施の形態１〜４で説明した不揮発性メモリを有する複数のチップ１〜４（ＣＨ１〜４）の必要なひとつまたは複数をアクセスして読み出しデータをホストシステムへ転送する。
【０１０７】
コマンドがライト命令の場合は、コントローラＣＲは複数のチップ１〜４（ＣＨ１〜４）の必要なひとつまたは複数をアクセスしてホストシステムからの書き込みデータをその内部に格納する。この格納動作は、不揮発性メモリの必要なブロックやセクターやメモリセルへのプログラム動作とベリファイ動作とを含んでいる。
【０１０８】
コマンドが消去命令の場合は、コントローラは複数のチップ１〜４（ＣＨ１〜４）の必要なひとつまたは複数をアクセスして、その内部に記憶されるデータを消去する。この消去動作は、不揮発性メモリの必要なブロック、セクターまたはメモリセルへの消去動作とベリファイ動作とを含んでいる。
【０１０９】
本発明の実施例による不揮発性メモリは、１つのメモリセルにデジタルデータの１ビットを記憶させるためメモリセルに２値の閾値電圧を持たせる技術ばかりでなく、１つのメモリセルにデジタルデータの多ビットを記憶させるためメモリセルに４値あるいはそれ以上の多値の閾値電圧を持たせる技術にも適用可能であることは言うまでもない。
【０１１０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１１】
特に、本実施の形態においては、ＮＯＲ型の不揮発性メモリを例に説明したが、ＡＮＤ型、ＮＡＮＤ型等の不揮発性メモリを始め、細長い素子形成領域を有する半導体集積回路装置に広く適用可能である。
【０１１２】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０１１３】
メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、前記第１の方向と垂直な第２の方向に２以上配置された素子形成領域の端部を、メモリセルを囲むように形成された導電性膜の下まで伸長したので、この伸長した領域に応力を集中させることができ、モリセルが形成される領域まで欠陥が延びず、メモリセルのリーク電流を低減することができる。
【０１１４】
また、絶縁膜によって区画され、第１方向に延在する素子形成部を、第１の方向と垂直な第２の方向に２以上配置し、この素子形成部の端部を第２方向に延在する接続部で接続したので、応力の加わる方向を変化させることができ、メモリセルのリーク電流を低減することができる。
【０１１５】
また、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、前記第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域の前記第２方向の幅を、他の素子形成領域の幅より広くしたので、応力の影響を緩和することができ、メモリセルのリーク電流を低減することができる。
【０１１６】
また、メモリセルが形成される素子形成領域であって、絶縁膜によって区画され、第１方向に延在する素子形成領域が、前記第１の方向と垂直な第２の方向に複数配置された素子形成領域のうち、最外の素子形成領域上にはメモリセルとして機能するメモリセルを形成していないので、この最外の素子形成領域に応力を集中させることができ、メモリセルのリーク電流を低減することができる。
【０１１７】
その結果、製品の歩留まり向上や信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装置を示す基板の要部平面図である。
【図２】本発明の実施の形態１である半導体集積回路装置を示す基板の要部断面図である。
【図３】本発明の実施の形態１である半導体集積回路装置を示す基板の要部断面図である。
【図４】本発明の実施の形態１の効果を説明するための半導体集積回路装置を示す基板の要部平面図である。
【図５】本発明の実施の形態１である半導体集積回路装置を示す基板の要部平面図である。
【図６】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図７】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図８】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図９】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１０】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１１】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１２】本発明の実施の形態１である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図１３】本発明の実施の形態２である半導体集積回路装置を示す基板の要部平面図である。
【図１４】本発明の実施の形態２である半導体集積回路装置を示す基板の要部平面図である。
【図１５】本発明の実施の形態２である半導体集積回路装置を示す基板の要部平面図である。
【図１６】本発明の実施の形態３である半導体集積回路装置を示す基板の要部平面図である。
【図１７】本発明の実施の形態３である半導体集積回路装置を示す基板の要部平面図である。
【図１８】本発明の実施の形態４である半導体集積回路装置を示す基板の要部平面図である。
【図１９】本発明の実施の形態４である半導体集積回路装置を示す基板の要部断面図である。
【図２０】本発明の実施の形態４である半導体集積回路装置を示す基板の要部断面図である。
【図２１】本発明の実施の形態４である半導体集積回路装置を示す基板の要部平面図である。
【図２２】本発明の実施の形態４である半導体集積回路装置に対応する回路図である。
【図２３】本発明の半導体集積回路装置を用いたコンピュータシステムを示す図である。
【符号の説明】
１ 半導体基板
４ 素子分離溝
５ 酸化シリコン膜（熱酸化膜）
６ 酸化シリコン膜（絶縁膜）
８ ｐ型ウエル
９ ゲート絶縁膜
９ｂ ゲート絶縁膜
１０ 多結晶シリコン膜
１７ ｎ＋型半導体領域
１９ ｎ＋型半導体領域
２１ ＯＮＯ膜（絶縁膜）
２２ 多結晶シリコン膜
２４ 窒化シリコン膜
２６ ライト酸化膜
２７ ｎ＋型半導体領域
２８ 窒化シリコン膜
３０ 酸化シリコン膜
３２ 窒化シリコン膜
３５ 酸化シリコン膜
４０ Ｗ膜
Ａｃ 素子形成領域
Ａｃ１ 素子形成部
Ａｃ２ 接続部
ＡｃＷ 素子形成領域
ＤＡｃ 素子形成領域
ＬＡｃ 素子形成領域
Ｃ１ コンタクトホール
Ｃ２ コンタクトホール
ＣＡ 引き出し部
ＳＣ プラグ
ＤＣ プラグ
Ｐ１ プラグ
Ｐ２ プラグ
ＣＧ 制御電極
ＦＧ 浮遊電極
ＦＧ’ パターン
Ｇ ゲート電極
ＤＳＧ ダミー導電性膜
Ｄｅ１、Ｄｅ２ 欠陥
ＭＢＩ 主ビット線
ＳＢＬ 副ビット線
ＳＬ ソース線
ＷＬ ワード線
Ｍ１ 第１層配線
Ｄ、ｄ１、ｄ２ 距離
ＭＣ メモリセル
Ｓ 選択用ＭＩＳＦＥＴ
２３２ 入出力装置
２３３ ＲＡＭ
２３４ メモリカード
ＳＢ システムバス
ＳＢＩ システムバスインターフェイス
ＣＲ コントローラ
ＣＨ１〜ＣＨ４ チップ
メモリセル形成領域 ＭＣＦＲ
周辺回路形成領域 ＰＣＦＲ
メモリセルアレイ ＭＣＡＲ
Claims (21)
- （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数のメモリセルと、
（ｃ）前記複数のメモリセルからなるメモリセルアレイと、
（ｄ）前記メモリセルアレイの外周部に少なくとも前記第１および第２方向に延在するように形成された導電性膜と、
を有する半導体集積回路装置であって、
前記素子形成領域は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数のメモリセルと、
（ｃ）前記複数のメモリセルからなるメモリセルアレイと、
（ｄ）前記半導体基板上に形成され、前記メモリセルアレイの外周部に少なくとも前記第１および第２方向に延在するように形成された導電性膜と、
を有する半導体集積回路装置であって、
前記複数のメモリセルはそれぞれ、
（ｂ１）前記素子形成領域上に第１絶縁膜を介して形成された第１導電性膜と、
（ｂ２）前記第１導電性膜上に第２絶縁膜を介して形成され、前記第２方向に延在する第２導電性膜と、
を有し、
前記導電性膜は、前記第２導電性膜と同層の層を含んで形成されており、
前記素子形成領域は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数の不揮発性メモリセルと、
（ｃ）前記複数の不揮発性メモリセルからなるメモリセルアレイと、
（ｄ）前記半導体基板上に形成され、前記メモリセルアレイの外周部に少なくとも前記第１および第２方向に延在するように形成された導電性膜と、
を有する半導体集積回路装置であって、
前記複数の不揮発性メモリセルはそれぞれ、
（ｂ１）前記素子形成領域上に第１絶縁膜を介して形成されたフローティングゲートと、
（ｂ２）前記フローティングゲート上に第２絶縁膜を介して形成され、前記第２方向に延在するコントロールゲートと、
（ｂ３）前記フローティングゲートの両側の前記素子形成領域に形成された半導体領域と、を有し、
前記素子形成領域は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - 請求項１〜３のいずれか１項に記載の半導体集積回路装置において、
前記素子形成領域の端部は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数のメモリセルと、
（ｃ）前記半導体基板上に形成された導電性膜であって、前記第２方向に延在している前記導電性膜と、
を有する半導体集積回路装置であって、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成されており、
前記素子形成領域の端部は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数のメモリセルと、
（ｃ）前記半導体基板上に形成され、前記第２方向に延在している導電性膜と、
を有する半導体集積回路装置であって、
前記複数のメモリセルはそれぞれ、
（ｂ１）前記素子形成領域上に第１絶縁膜を介して形成された第１導電性膜と、
（ｂ２）前記第１導電性膜上に第２絶縁膜を介して形成され、前記第２方向に延在する第２導電性膜と、
を有し、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成されており、
前記導電性膜は、前記第２導電性膜と同層の層を含んで形成されており、
前記素子形成領域の端部は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数の不揮発性メモリセルと、
（ｃ）前記半導体基板上に形成された導電性膜であって、前記第２方向に延在している前記導電性膜と、
を有する半導体集積回路装置であって、
前記複数の不揮発性メモリセルはそれぞれ、
（ｂ１）前記素子形成領域上に第１絶縁膜を介して形成されたフローティングゲートと、
（ｂ２）前記フローティングゲート上に第２絶縁膜を介して形成され、前記第２方向に延在するコントロールゲートと、
（ｂ３）前記フローティングゲートの両側の前記素子形成領域に形成された半導体領域と、を有し、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成されており、
前記素子形成領域の端部は、前記第２方向に延在する前記導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - 請求項１〜７のいずれか１項に記載の半導体集積回路装置において、
前記導電性膜は、フローティング状態であることを特徴とする半導体集積回路装置。 - 請求項１〜４のいずれか１項に記載の半導体集積回路装置において、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成されていることを特徴とする半導体集積回路装置。 - （ａ）半導体基板に形成された溝内に埋め込まれた絶縁膜と、
（ｂ）前記半導体基板に前記絶縁膜によって区画され、第１方向に延在する素子形成領域と、
（ｃ）前記素子形成領域の主表面に形成された複数の不揮発性メモリセルと、
（ｄ）前記半導体基板上に形成され、前記第１方向と垂直な第２方向に延在しているダミー導電性膜と、
を有する半導体集積回路装置であって、
前記複数の不揮発性メモリセルはそれぞれ、
（ｃ１）前記素子形成領域上に第１絶縁膜を介して形成されたフローティングゲートと、
（ｃ２）前記フローティングゲート上に第２絶縁膜を介して形成され、前記第２方向に延在するコントロールゲートと、
を有し、
前記素子形成領域は、前記第２方向に２以上形成されており、
前記フローティングゲートおよび前記コントロールゲートはそれぞれ第１および第２導電性膜で形成され、
前記ダミー導電性膜は、前記第１および前記第２導電性膜を含んで形成され、
前記ダミー導電性膜の前記第１および前記第２導電性膜はフローティング状態であり、
前記素子形成領域の端部は、前記第２方向に延在する前記ダミー導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - 請求項１０に記載の半導体集積回路装置において、
前記ダミー導電性膜の前記第２導電性膜は、前記複数の不揮発性メモリセルからなるメモリセルアレイの外周部に形成され、且つ、前記第１および第２方向に延在するように形成されていることを特徴とする半導体集積回路装置。 - 請求項１〜１１のいずれか１項に記載の半導体集積回路装置において、
前記２以上の素子形成領域のうち最外の素子形成領域に形成されたメモリセルは、メモリセルとしての動作を行わないことを特徴とする半導体集積回路装置。 - 請求項１〜１２のいずれか１項に記載の半導体集積回路装置において、
前記半導体集積回路装置は、
前記メモリセルが形成される前記素子形成領域の周囲に、周辺回路が形成される他の素子形成領域を有し、
前記素子形成領域と前記他の素子形成領域との間には、前記絶縁膜が存在することを特徴とする半導体集積回路装置。 - 請求項１〜１３のいずれか１項に記載の半導体集積回路装置において、
前記メモリセルは、フラッシュメモリセルであることを特徴とする半導体集積回路装置。 - （ａ）半導体基板に形成された溝内に埋め込まれた絶縁膜と、
（ｂ）前記半導体基板に前記絶縁膜によって区画され、第１方向に延在する素子形成領域と、
（ｃ）前記素子形成領域の主表面に形成された複数の不揮発性メモリセルと、
（ｄ）前記半導体基板上に形成され、前記第１方向と垂直な第２方向に延在しているダミー導電性膜と、
を有する半導体集積回路装置であって、
前記複数の不揮発性メモリセルはそれぞれ、
（ｃ１）前記素子形成領域上に第１絶縁膜を介して形成されたフローティングゲートと、
（ｃ２）前記フローティングゲート上に第２絶縁膜を介して形成され、前記第２方向に延在するコントロールゲートと、
を有し、
前記素子形成領域は、前記第２方向に２以上形成されており、
前記フローティングゲートおよび前記コントロールゲートはそれぞれ第１および第２導電性膜で形成され、
前記ダミー導電性膜は、前記第１および前記第２導電性膜を含んで形成され、
前記素子形成領域の端部は、前記第２方向に延在する前記ダミー導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板に形成された溝内に埋め込まれた絶縁膜と、
（ｂ）前記半導体基板に前記絶縁膜によって区画され、第１方向に延在する素子形成領域と、
（ｃ）前記素子形成領域の主表面に形成された複数の不揮発性メモリセルと、
（ｄ）前記複数の不揮発性メモリセルからなるメモリセルアレイと、
（ｅ）前記半導体基板上に形成され、前記メモリセルアレイの外周部に前記第１および第２方向に延在するように形成されたダミー導電性膜であって、第１および第２導電性膜を含んで形成された前記ダミー導電性膜と、
を有する半導体集積回路装置であって、
前記複数の不揮発性メモリセルはそれぞれ、
（ｃ１）前記素子形成領域上に第１絶縁膜を介して形成されたフローティングゲートと、
（ｃ２）前記フローティングゲート上に第２絶縁膜を介して形成され、前記第２方向に延在するコントロールゲートと、
を有し、
前記素子形成領域は、前記第２方向に２以上形成されており、
前記フローティングゲートおよび前記コントロールゲートは、前記第１および第２導電性膜とそれぞれ同層で形成され、
前記素子形成領域の端部は、前記第２方向に延在する前記ダミー導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数のメモリセルと、
（ｃ）前記複数のメモリセルからなるメモリセルアレイと、
（ｄ）前記メモリセルアレイの外周部に少なくとも前記第２方向に延在するように形成されたダミー導電性膜と、
を有する半導体集積回路装置であって、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成され、
前記素子形成領域は、前記第２方向に延在する前記ダミー導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数のメモリセルと、
（ｃ）前記複数のメモリセルからなるメモリセルアレイと、
（ｄ）前記半導体基板上に形成され、前記メモリセルアレイの外周部に少なくとも前記第２方向に延在するように形成されたダミー導電性膜と、
を有する半導体集積回路装置であって、
前記複数のメモリセルはそれぞれ、
（ｂ１）前記素子形成領域上に第１絶縁膜を介して形成された第１導電性膜と、
（ｂ２）前記第１導電性膜上に第２絶縁膜を介して形成され、前記第２方向に延在する第２導電性膜と、
を有し、
前記ダミー導電性膜は、前記第２導電性膜と同層の層を含んで形成されており、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成され、
前記素子形成領域は、前記第２方向に延在する前記ダミー導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - （ａ）半導体基板表面に形成された素子形成領域であって、絶縁膜によって区画され、第１方向に延在する前記素子形成領域を、前記第１方向と垂直な第２方向に２以上有し、
（ｂ）前記２以上の素子形成領域の主表面に形成された複数の不揮発性メモリセルと、
（ｃ）前記複数の不揮発性メモリセルからなるメモリセルアレイと、
（ｄ）前記半導体基板上に形成され、前記メモリセルアレイの外周部に少なくとも前記第２方向に延在するように形成されたダミー導電性膜と、
を有する半導体集積回路装置であって、
前記複数の不揮発性メモリセルはそれぞれ、
（ｂ１）前記素子形成領域上に第１絶縁膜を介して形成されたフローティングゲートと、
（ｂ２）前記フローティングゲート上に第２絶縁膜を介して形成され、前記第２方向に延在するコントロールゲートと、
（ｂ３）前記フローティングゲートの両側の前記素子形成領域に形成された半導体領域と、を有し、
前記絶縁膜は、前記半導体基板に形成された溝内に埋め込まれて形成され、
前記素子形成領域は、前記第２方向に延在する前記ダミー導電性膜の下まで延在していることを特徴とする半導体集積回路装置。 - 請求項１５〜１９のいずれか１項に記載の半導体集積回路装置において、
前記２以上の素子形成領域のうち最外の素子形成領域に形成されたメモリセルは、メモリセルとしての動作を行わないことを特徴とする半導体集積回路装置。 - 請求項１５〜２０のいずれか１項に記載の半導体集積回路装置において、
前記ダミー導電性膜は前記第１方向にも延在するように形成されていることを特徴とする半導体集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001263736A JP3597495B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体集積回路装置 |
| US10/196,166 US7095074B2 (en) | 2001-08-31 | 2002-07-17 | Semiconductor device with reduced memory leakage current |
| TW91117011A TW573363B (en) | 2001-08-31 | 2002-07-30 | Semiconductor integrated circuit device and manufacturing method of the same |
| KR1020020048872A KR100630407B1 (ko) | 2001-08-31 | 2002-08-19 | 반도체 집적 회로 장치 |
| US10/786,334 US7001808B2 (en) | 2001-08-31 | 2004-02-26 | Semiconductor integrated circuit device having a dummy conductive film and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001263736A JP3597495B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004179692A Division JP4939735B2 (ja) | 2004-06-17 | 2004-06-17 | 半導体集積回路装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003078040A JP2003078040A (ja) | 2003-03-14 |
| JP3597495B2 true JP3597495B2 (ja) | 2004-12-08 |
| JP2003078040A5 JP2003078040A5 (ja) | 2005-04-28 |
Family
ID=19090446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001263736A Expired - Lifetime JP3597495B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7095074B2 (ja) |
| JP (1) | JP3597495B2 (ja) |
| KR (1) | KR100630407B1 (ja) |
| TW (1) | TW573363B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649472B1 (en) * | 2002-08-02 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing a flash memory cell with high programming efficiency by coupling from floating gate to sidewall |
| JP4233381B2 (ja) * | 2003-05-21 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
| JP2005038884A (ja) * | 2003-07-15 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4171695B2 (ja) | 2003-11-06 | 2008-10-22 | 株式会社東芝 | 半導体装置 |
| JP4577680B2 (ja) * | 2004-04-13 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4947931B2 (ja) * | 2004-08-12 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100650369B1 (ko) * | 2004-10-01 | 2006-11-27 | 주식회사 하이닉스반도체 | 폴리실리콘부유측벽을 갖는 비휘발성메모리장치 및 그제조 방법 |
| CN101479843B (zh) | 2006-06-30 | 2011-03-30 | 富士通半导体股份有限公司 | 半导体装置和半导体装置的制造方法 |
| KR100827666B1 (ko) * | 2007-05-08 | 2008-05-07 | 삼성전자주식회사 | 반도체 장치들 및 그의 형성방법들 |
| KR101353346B1 (ko) * | 2008-01-21 | 2014-02-17 | 삼성전자주식회사 | 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법 |
| US8264891B2 (en) * | 2008-08-06 | 2012-09-11 | Samsung Electronics Co., Ltd. | Erase method and non-volatile semiconductor memory |
| KR20100071211A (ko) * | 2008-12-19 | 2010-06-29 | 삼성전자주식회사 | 셀 어레이로 인가되는 리키지 커런트를 막는 더미 셀 비트 라인 구조를 갖는 반도체 소자 및 그 형성 방법 |
| KR102530757B1 (ko) | 2016-01-18 | 2023-05-11 | 삼성전자주식회사 | 메모리 장치 |
| US10796969B2 (en) * | 2018-09-07 | 2020-10-06 | Kla-Tencor Corporation | System and method for fabricating semiconductor wafer features having controlled dimensions |
| US11385187B1 (en) | 2020-03-19 | 2022-07-12 | Kla Corporation | Method of fabricating particle size standards on substrates |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111075A (ja) | 1988-10-20 | 1990-04-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5251168A (en) | 1991-07-31 | 1993-10-05 | Texas Instruments Incorporated | Boundary cells for improving retention time in memory devices |
| EP0528564A2 (en) | 1991-08-20 | 1993-02-24 | National Semiconductor Corporation | Self-aligned stacked gate EPROM cell using tantalum oxide control gate dielectric |
| DE69527633T2 (de) | 1995-10-23 | 2003-04-03 | Nokia Corp | Verfahren zur Paketdatenübertragung mit hybridem FEC/ARQ-Type-II-Verfahren |
| JPH1154730A (ja) | 1997-07-29 | 1999-02-26 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP3519583B2 (ja) * | 1997-09-19 | 2004-04-19 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JPH11284134A (ja) | 1998-03-27 | 1999-10-15 | Sony Corp | 半導体記憶装置およびその製造方法 |
| JPH11265891A (ja) | 1999-01-28 | 1999-09-28 | Toshiba Corp | 半導体装置 |
| JP2001332708A (ja) | 2000-05-19 | 2001-11-30 | Nec Corp | 不揮発性半導体記憶装置及びその製造方法 |
-
2001
- 2001-08-31 JP JP2001263736A patent/JP3597495B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-17 US US10/196,166 patent/US7095074B2/en not_active Expired - Lifetime
- 2002-07-30 TW TW91117011A patent/TW573363B/zh not_active IP Right Cessation
- 2002-08-19 KR KR1020020048872A patent/KR100630407B1/ko not_active IP Right Cessation
-
2004
- 2004-02-26 US US10/786,334 patent/US7001808B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100630407B1 (ko) | 2006-10-02 |
| JP2003078040A (ja) | 2003-03-14 |
| US20040164375A1 (en) | 2004-08-26 |
| KR20030019880A (ko) | 2003-03-07 |
| US7001808B2 (en) | 2006-02-21 |
| TW573363B (en) | 2004-01-21 |
| US7095074B2 (en) | 2006-08-22 |
| US20030042520A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4065572B2 (ja) | 半導体装置 | |
| US7115930B2 (en) | Semiconductor memory device including multi-layer gate structure | |
| JP3597495B2 (ja) | 半導体集積回路装置 | |
| US20070034929A1 (en) | Flash memory device and method of manufacturing the same | |
| JP2009054707A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4053232B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2006222203A (ja) | 半導体装置およびその製造方法 | |
| TW201701487A (zh) | 半導體裝置及其製造方法 | |
| KR20060048210A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP2006019570A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2003133444A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2005209931A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2007049000A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003282745A (ja) | 半導体記憶装置 | |
| US11205655B2 (en) | Method for manufacturing semiconductor device including fin-structured transistor | |
| JP4939735B2 (ja) | 半導体集積回路装置 | |
| JP2006157010A (ja) | 非揮発性メモリ素子及びその製造方法 | |
| JP2006114925A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007134534A (ja) | 半導体装置の製造方法 | |
| JP3955610B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JP2010171105A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2007067223A (ja) | 半導体装置およびその製造方法 | |
| JP4651461B2 (ja) | 半導体装置およびその製造方法 | |
| KR20060007176A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| JP2006173452A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040617 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3597495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |