KR20110108542A - 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기 - Google Patents

일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기 Download PDF

Info

Publication number
KR20110108542A
KR20110108542A KR1020100027790A KR20100027790A KR20110108542A KR 20110108542 A KR20110108542 A KR 20110108542A KR 1020100027790 A KR1020100027790 A KR 1020100027790A KR 20100027790 A KR20100027790 A KR 20100027790A KR 20110108542 A KR20110108542 A KR 20110108542A
Authority
KR
South Korea
Prior art keywords
transistor
power supply
voltage
nmos transistor
voltage generator
Prior art date
Application number
KR1020100027790A
Other languages
English (en)
Other versions
KR101131553B1 (ko
Inventor
신윤재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100027790A priority Critical patent/KR101131553B1/ko
Publication of KR20110108542A publication Critical patent/KR20110108542A/ko
Application granted granted Critical
Publication of KR101131553B1 publication Critical patent/KR101131553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

회로 면적의 증대 없이 낮은 기준 전류를 확보할 수 있는 기준 전압 발생기에 대해 개시한다. 개시된 본 발명의 기준 전압 발생기는, 접지 전원단과 각각 연결되는 제 1 및 제 2 트랜지스터 및 상기 제 2 트랜지스터와 상기 접지 전원단 사이에 연결되는 저항을 포함하는 제 1 커런트 미러부, 및 상기 제 1 커런트 미러부와 전기적으로 연결되며, 전원 전압단과 연결되는 제 2 커런트 미러부를 포함하며, 상기 제 1 및 제 2 트랜지스터의 바디 전압이 서로 상이하다.

Description

일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기{Reference Voltage Generator Capable of Reducing Area on Constant Reference Current}
본 발명은 기준 전압 발생기에 관한 것으로, 보다 구체적으로는 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기에 관한 것이다.
일반적으로 높은 레벨의 전압을 조절하거나, 내부 전원을 발생시키기 위해서, 반도체 장치는 안정적으로 기준 전압을 발생시키는 기준 전압 발생기가 필요하다. 기준 전압 발생기는 외부 전원의 변화, 온도의 변화 및 공정상의 변화에 무관하게 일정 크기의 기준 전압을 안정적으로 출력할 수 있어야 한다.
현재 기준 전압 발생기로서 베타 멀티플라이어(β-multiplier) 방식이 이용되고 있으며, 베타 멀티플라이어 방식의 기준 전압 발생기는 도 1과 같다.
도 1을 참조하면, 베타 멀티플라이어 방식의 기준 전압 발생기(10)는 커런트 미러(Current mirror) 타입으로 연결된 두 쌍의 트랜지스터(M1,M2,M3,M4)를 포함한다.
제 1 및 제 2 트랜지스터(M1,M2)는 제 1 바이어스(Vbiasn)를 각각 게이트 입력으로 받고 있다. 제 1 트랜지스터(M1)는 그것의 드레인이 게이트와 연결되어 제 2 트랜지스터(M2)와 커런트 미러 형태를 취한다. 제 1 트랜지스터(M1)의 소오스는 접지 전압단(VSS)과 연결되고, 제 2 트랜지스터(M2)의 소오스는 접지 전압단(VSS)에 연결된 저항(R)에 접속된다.
제 3 및 제 4 트랜지스터(M3,M4)는 제 2 바이어스(Vbiasp)를 각각 게이트 입력으로 받고 있다. 제 4 트랜지스터(M3)는 그것의 소스와 게이트가 공통 접속되어 제 3 트랜지스터(M3)와 커런트 미러 형태를 취한다.
제 3 트랜지스터(M3)의 소스는 상기 제 1 트랜지스터(M1)의 드레인에 접속되고, 제 4 트랜지스터(M4)의 소스는 상기 제 2 트랜지스터(M2)의 드레인에 접속된다.
이와 같은 베타 멀티플라이어 방식의 기준 전압 발생기는 낮은 전력 소모(10)를 위해 낮은 기준 전류(Iref)를 확보하는 것이 관건이다.
여기서, 기준 전류(Iref)는 제 1 및 제 2 트랜지스터(M1,M2)의 소스 전류로서, 하기의 수학식 1에 의거하여, 상기 저항(R)의 크기를 증대시키면 낮은 기준 전류(Iref)를 확보할 수 있다.
Figure pat00001
그런데, 낮은 기준 전류(Iref)를 확보하기 위해, 저항(R)의 크기를 증대시키게 되면, 기준 전압 발생기의 회로 면적이 증대되는 문제점이 있다.
본 발명은 회로 면적의 증대 없이 낮은 기준 전류를 확보할 수 있는 기준 전압 발생기를 제공하는 것이다.
본 발명의 일 실시예에 따른 기준 전압 발생기는, 접지 전원단과 각각 연결되는 제 1 및 제 2 트랜지스터 및 상기 제 2 트랜지스터와 상기 접지 전원단 사이에 연결되는 저항을 포함하는 제 1 커런트 미러부, 및 상기 제 1 커런트 미러부와 전기적으로 연결되며, 전원 전압단과 연결되는 제 2 커런트 미러부를 포함하며, 상기 제 1 및 제 2 트랜지스터의 바디 전압이 서로 상이하다.
본 발명의 다른 실시예에 따른 기준 전압 발생기는 접지 전원단에 접속되는 제 1 NMOS 트랜지스터, 상기 제 1 NMOS 트랜지스터와 커런트 미러를 이루도록 연결된 제 2 NMOS 트랜지스터, 상기 제 2 NMOS 트랜지스터와 상기 접지 전원 사이에 연결되는 저항, 상기 제 1 NMOS 트랜지스터 및 전원 전압단 사이에 연결되는 제 1 PMOS 트랜지스터, 및 상기 제 1 PMOS 트랜지스터와 커런트 미러를 이루도록 연결되며, 상기 제 2 NMOS 트랜지스터 및 상기 전원 전압단 사이에 연결되는 제 2 PMOS 트랜지스터로 구성되며, 상기 제 1 NMOS 트랜지스터 및 상기 제 2 NMOS 트랜지스터는 분리된 서로 다른 웰에 각각 형성된다.
본 발명에 의하면, 베타 멀티플라이어 기준 전압 발생기의 낮은 기준 전류를 확보하기 위하여, 저항과 마주하는 측의 NMOS 트랜지스터의 바디 전압을 선택적으로 높이므로써, 저항의 크기를 증대시키지 않고, 상대적으로 낮은 기준 전류를 확보할 수 있다.
나아가, 본 발명의 회로 구조에 따르면, 일정 기준 전류를 확보하고자 할때, 상대적으로 작은 값의 저항을 설계하면 되므로, 기준 전압 발생기의 면적을 줄일 수 있다.
도 1은 일반적인 베타 멀티플라이어 방식의 기준 전압 발생기를 보여주는 회로도,
도 2는 본 발명의 일 실시예에 따른 멀티플라이어 방식의 기준 전압 발생기를 보여주는 회로도, 및
도 3은 도 2의 제 1 및 제 2 트랜지스터의 단면도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 2를 참조하면, 본 실시예에 따른 베타 멀티플라이어 타입의 기준 전압 발생기(100)는 제 1 내지 제 4 트랜지스터(M1-M4) 및 저항(R)을 포함할 수 있다.
제 1 및 제 2 트랜지스터(M1,M2)는 NMOS 트랜지스터로서, 제 1 바이어스(Vbiasn)를 게이트 전압으로 입력받는다. 제 1 트랜지스터(M1)는 게이트와 드레인이 공통 접속되어, 제 2 트랜지스터(M2)와 커런트 미러 형태를 취하고 있다. 제 1 트랜지스터(M1)의 소스는 접지 전압단(Vss)과 직접 접속되고, 제 2 트랜지스터(M2)의 소스는 저항(R)의 매개하에 접지 전압단(Vss)에 접속된다.
한편, 제 3 및 제 4 트랜지스터(M3,M4)는 PMOS 트랜지스터로서, 제 2 바이어스(Vbiasp)를 게이트 전압으로 입력받는다. 제 3 트랜지스터(M3)는 그것의 드레인에 전원 전압(VDD)이 입력되고, 그것의 소스에 제 1 트랜지스터(M1)의 드레인이 연결된다. 제 4 트랜지스터(M4)는 그것의 드레인에 전원 전압(VDD)이 입력되고, 소스는 게이트와 공통 연결되면서 제 2 트랜지스터(M2)의 드레인에 접속된다.
이와 같은 본 실시예의 베타 멀티플라이어 타입의 기준 전압 발생기는 면적의 증대 없이 낮은 기준 전류(Iref)를 확보하기 위해서, 제 1 트랜지스터(M1)의 바디와 제 2 트랜지스터(M2)의 소스를 전기적으로 연결한다.
다시 말해, 도 3에 도시된 바와 같이, 제 1 트랜지스터(M1)의 바디에 해당하는 웰(W1)과 제 2 트랜지스터(M2)의 바디에 해당하는 웰(W2)을 소자 분리막(110)에 의해 분리하고, 제 1 트랜지스터(M1)의 바디 콘택(105)과 제 2 트랜지스터(M2)의 소스(S2)간을 전기적으로 연결한다. 도 2의 미설명 부호 G1은 제 1 트랜지스터(M1)의 게이트, G2는 제 2 트랜지스터(M2)의 게이트, S1은 제 1 트랜지스터(M1)의 소스, D1은 제 1 트랜지스터(M1)의 드레인, D2는 제 2 트랜지스터(M2)의 드레인을 나타낸다.
여기서, 제 1 및 제 2 트랜지스터(M1,M2)의 웰(W1,W2)의 분리에 의해 낮은 기준 전류(Iref)가 확보되는 원리에 대해 설명하면 다음과 같다.
우선, 제 1 트랜지스터(M1)의 게이트-소스 전압(VGS1) 즉, 문턱 전압(Vthn)은 다음의 식 2로 표현된다.
Figure pat00002
여기서, Vthno는 진성 반도체의 문턱 전압, γ는 몸체효과(body effect) 상수를 나타내고, φf는 일함수를 나타내고, VSB는 제 1 트랜지스터(M1)의 소스-바디 전압으로, 소스 전압(Vs)과 바디 전압(Vb)의 차로 표시될 수 있다. 한편, 몸체효과 상수(γ) 및 일함수(φf)는 하기의 식 3 및 4로 표현된다.
Figure pat00003
(εs: 실리콘 유전율, q : 전자의 전하량, 및 Cox : 게이트 캐패시턴스)
Figure pat00004
(k: 볼쯔만 상수, T:온도, Na : 기판의 불순물 농도, 및 ni : 실리콘의 진성 캐리어 농도)
즉, 상기 수학식 3 및 4에 따르면, 몸체효과 상수(γ) 및 일함수(φf)는 모스 트랜지스터의 형성 조건에 의해 일정 값이 정해진다. 이에 따라, 제 1 트랜지스터(M1)의 문턱 전압(Vthn)은 소스-바디 전압(VSB)의 함수로 나타낼 수 있다.
한편, 기준전압 발생기의 기준 전류(Iref)는 상기 수학식 1과 같으며, 기준 전류(Iref)를 낮추려면, 저항(R)을 증대시키거나, 제 1 트랜지스터(M1)의 게이트-소스 전압(VGS1)을 감소시켜야 한다.
이때, 상술한 바와 같이 게이트-소스 전압(VGS1)은 소스-바디 전압(VSB)으로 표현될 수 있으므로, 제 1 트랜지스터(M1)의 바디 전압(VB)을 선택적으로 상승시킨다면, 제 1 트랜지스터(M1)의 소스-바디 전압(VSB)이 감소되어, 저항의 증대 없이 기준 전류(Iref)를 낮출 수 있게 된다.
즉, 본 실시예에서는 제 1 트랜지스터(M1)의 바디 전압(VB)을 제 2 트랜지스터(M2)의 바디 전압보다 선택적으로 높이기 위해, 제 1 트랜지스터(M1)의 바디에 해당하는 웰을 제 2 트랜지스터(M2)로부터 분리시킨 것이다.
이에 따라, 제 1 트랜지스터(M1)의 바디 전압만을 개별적으로 높이므로써, 상대적으로 낮은 제 1 트랜지스터(M1)의 게이트-소스 전압을 확보하여, 낮은 기준 전류(Iref)를 확보할 수 있다.
또한, 이를 다르게 해석하면, 동일 기준 전류(Iref)가 흐른다고 가정할 경우, 저항의 크기를 줄일 수 있어, 더욱 컴팩트된 기준 전압 발생기를 설계할 수 있다.
본 실시예에서는 제 1 트랜지스터(M1)의 바디 전압을 선택적으로 낮추기 위해, 제 1 트랜지스터(M1)의 바디와 저항(R)을 전기적으로 연결시켰지만, 여기에 한정하지 않고, 제 1 트랜지스터(M1)의 바디에 별도의 전원을 연결하여, 제 2 트랜지스터(M2)의 바디 전압보다 높여도 무방하다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 베타 멀티플라이어 기준 전압 발생기의 낮은 기준 전류를 확보하기 위하여, 저항과 마주하는 측의 NMOS 트랜지스터의 바디 전압을 선택적으로 높이므로써, 저항의 크기를 증대시키지 않고, 상대적으로 낮은 기준 전류(Iref)를 확보할 수 있다.
나아가, 상대적으로 낮은 값의 저항만으로도 일정한 기준 전류(Iref)를 확보할 수 있기 때문에, 기준 전압 발생기의 면적을 줄일 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다
100 : 기준 전압 발생기 101: 반도체 기판
105 : 바디 콘택 110 : 소자 분리막

Claims (10)

  1. 접지 전원단과 각각 연결되는 제 1 및 제 2 트랜지스터 및 상기 제 2 트랜지스터와 상기 접지 전원단 사이에 연결되는 저항을 포함하는 제 1 커런트 미러부; 및
    상기 제 1 커런트 미러부와 전기적으로 연결되며, 전원 전압단과 연결되는 제 2 커런트 미러부를 포함하며,
    상기 제 1 및 제 2 트랜지스터의 바디 전압이 서로 상이한 기준 전압 발생기.
  2. 제 1 항에 있어서,
    상기 제 1 트랜지스터의 바디는 상기 저항과 전기적으로 연결되는 기준 전압 발생기.
  3. 제 1 항에 있어서,
    상기 제 1 트랜지스터의 바디 전압은 상기 제 2 트랜지스터의 바디 전압보다 상대적으로 높은 기준 전압 발생기.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 제 1 바이어스를 게이트 전압으로 공통 입력받는 기준 전압 발생기.
  5. 제 4 항에 있어서,
    상기 제 1 트랜지스터의 게이트 및 드레인은 공통 접속되어 있는 기준 전압 발생기.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 동일 타입의 트랜지스터인 기준 전압 발생기.
  7. 제 1 항에 있어서,
    상기 제 2 커런트 미러부는,
    상기 제 1 트랜지스터와 전기적으로 접속되는 제 3 트랜지스터; 및
    상기 제 2 트랜지스터와 전기적으로 접속되는 제 4 트랜지스터를 포함하는 기준 전압 발생기.
  8. 접지 전원단에 접속되는 제 1 NMOS 트랜지스터;
    상기 제 1 NMOS 트랜지스터와 커런트 미러를 이루도록 연결된 제 2 NMOS 트랜지스터;
    상기 제 2 NMOS 트랜지스터와 상기 접지 전원 사이에 연결되는 저항;
    상기 제 1 NMOS 트랜지스터 및 전원 전압단 사이에 연결되는 제 1 PMOS 트랜지스터; 및
    상기 제 1 PMOS 트랜지스터와 커런트 미러를 이루도록 연결되며, 상기 제 2 NMOS 트랜지스터 및 상기 전원 전압단 사이에 연결되는 제 2 PMOS 트랜지스터로 구성되며,
    상기 제 1 NMOS 트랜지스터 및 상기 제 2 NMOS 트랜지스터는 분리된 서로 다른 웰에 각각 형성되는 기준 전압 발생기.
  9. 제 8 항에 있어서,
    상기 제 1 NMOS 트랜지스터가 형성되는 상기 웰의 전압이 상기 제 2 NMOS 트랜지스터가 형성되는 상기 웰 전압보다 상대적으로 높은 기준 전압 발생기.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 NMOS 트랜지스터의 웰은 상기 저항과 전기적으로 연결되는 기준 전압 발생기.
KR1020100027790A 2010-03-29 2010-03-29 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기 KR101131553B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100027790A KR101131553B1 (ko) 2010-03-29 2010-03-29 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027790A KR101131553B1 (ko) 2010-03-29 2010-03-29 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기

Publications (2)

Publication Number Publication Date
KR20110108542A true KR20110108542A (ko) 2011-10-06
KR101131553B1 KR101131553B1 (ko) 2012-04-04

Family

ID=45324322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027790A KR101131553B1 (ko) 2010-03-29 2010-03-29 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기

Country Status (1)

Country Link
KR (1) KR101131553B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850161A (zh) * 2014-02-18 2015-08-19 台湾积体电路制造股份有限公司 组合栅极基准电压源及其使用方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668739B1 (ko) * 2004-04-13 2007-01-26 주식회사 하이닉스반도체 오실레이터 회로
KR100785266B1 (ko) * 2004-10-15 2007-12-12 전자부품연구원 온도 특성을 개선한 기준전압 발생기
JP4772363B2 (ja) * 2005-04-12 2011-09-14 株式会社東芝 不揮発性半導体記憶装置
KR20060127366A (ko) * 2005-06-07 2006-12-12 주식회사 하이닉스반도체 내부전압 구동 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850161A (zh) * 2014-02-18 2015-08-19 台湾积体电路制造股份有限公司 组合栅极基准电压源及其使用方法
CN104850161B (zh) * 2014-02-18 2016-11-09 台湾积体电路制造股份有限公司 组合栅极基准电压源及其使用方法

Also Published As

Publication number Publication date
KR101131553B1 (ko) 2012-04-04

Similar Documents

Publication Publication Date Title
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
TWI493318B (zh) Internal supply voltage generation circuit
US9213415B2 (en) Reference voltage generator
US7817385B2 (en) Semiconductor device including ESD protection field effect transistor with adjustable back gate potential
KR101688661B1 (ko) 기준 전압 회로
TWI590583B (zh) Low-pass filter circuit and voltage regulator
US20110057705A1 (en) Semiconductor apparatus and breakdown voltage control method of the same
US10938382B2 (en) Electronic circuit and electronic device
US9412738B2 (en) Semiconductor device
US8786324B1 (en) Mixed voltage driving circuit
TW201901333A (zh) 基體偏壓產生電路
JP5842720B2 (ja) 出力回路
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
TW201535092A (zh) 基準電壓產生裝置
CN108447861A (zh) 半导体器件
US8416009B2 (en) Solutions for controlling bulk bias voltage in an extremely thin silicon-on-insulator (ETSOI) integrated circuit chip
TWI643055B (zh) 基準電壓電路
KR101131553B1 (ko) 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기
KR20160034175A (ko) 부트스트랩 회로
US11454668B2 (en) Voltage tracking circuit and method of operating the same
US9804628B2 (en) Reference voltage generator
Oza et al. Techniques for sub-threshold leakage reduction in low power cmos circuit designs
JP5919520B2 (ja) 基準電圧源回路
JP2008129717A (ja) 基準電圧回路
US8836382B1 (en) Mixed voltage driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee