CN104850161B - 组合栅极基准电压源及其使用方法 - Google Patents

组合栅极基准电压源及其使用方法 Download PDF

Info

Publication number
CN104850161B
CN104850161B CN201410181644.5A CN201410181644A CN104850161B CN 104850161 B CN104850161 B CN 104850161B CN 201410181644 A CN201410181644 A CN 201410181644A CN 104850161 B CN104850161 B CN 104850161B
Authority
CN
China
Prior art keywords
transistor
current
reference voltage
electric current
mirrored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410181644.5A
Other languages
English (en)
Other versions
CN104850161A (zh
Inventor
穆罕默德·阿尔-夏欧卡
亚历克斯·卡尔尼茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104850161A publication Critical patent/CN104850161A/zh
Application granted granted Critical
Publication of CN104850161B publication Critical patent/CN104850161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了组合栅极基准电压源及其使用方法。基准电压源，该基准电压源包括配置为接收第一电流的组合栅极晶体管。该基准电压源还包括配置为接收第二电流的第一晶体管，该第一晶体管具有第一泄漏电流，其中，该第一晶体管以Vgs差分布置的方式与组合栅极晶体管连接。该基准电压源还包括配置为输出基准电压的输出节点，该输出节点连接至第一晶体管。该基准电压源还包括连接至输出节点的第二晶体管，该第二晶体管具有第二泄漏电流，其中，第一泄漏电流基本上等于第二泄漏电流。

Description

组合栅极基准电压源及其使用方法
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及基准电压源及其使用方法。
背景技术
基准电压源是用于为电路提供基准电压信号的电路。该电路在操作期间以比较方式使用基准电压信号。例如，在电压调节器应用中，将反馈信号与基准电压进行比较，以产生与基准电压源的缩放值相对应的经过调节的输出电压。
在一些方法中，使用双极结型晶体管(BJT)形成基准电压源，从而形成带隙基准源以提供基准电压信号。在PNP BJT中，衬底用作BJT的集电极，致使BJT对衬底中的多数载流子噪音敏感。在NPN BJT中，集电极形成为p型衬底中的n阱，且集电极易于从衬底获取少数载流子噪音。NPNBJT和PNP BJT都不允许与衬底噪音完全隔离。
在一些方法中，互补金属氧化物半导体(CMOS)器件用于形成基准电压源。在一些情况下，以三阱流程制造CMOS器件，使得每个CMOS器件都与主衬底反向结隔离。在一些方法中，CMOS器件包括多晶硅栅极部件，使用与CMOS器件的衬底中的掺杂剂相反的掺杂剂类型来掺杂该多晶硅栅极部件。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种基准电压源，包括：组合栅极晶体管，配置为接收第一电流；第一晶体管，配置为接收第二电流，所述第一晶体管具有第一泄漏电流，其中，所述第一晶体管以Vgs差分布置的方式与所述组合栅极晶体管连接；输出节点，配置为输出基准电压，所述输出节点连接至所述第一晶体管；以及第二晶体管，连接至所述输出节点，所述第二晶体管具有第二泄漏电流，其中，所述第一泄漏电流基本上等于所述第二泄漏电流。
在该基准电压源中，所述组合栅极晶体管的尺寸小于所述第一晶体管的尺寸。
在该基准电压源中，所述第一晶体管的尺寸是晶体管单位尺寸的第一整数倍，且所述组合栅极晶体管的尺寸是所述晶体管单位尺寸的第二整数倍。
在该基准电压源中，所述第一电流大于所述第二电流。
在该基准电压源中，所述组合栅极晶体管是n型金属氧化物半导体(NMOS)晶体管，所述第一晶体管是NMOS晶体管且所述第二晶体管是NMOS晶体管。
该基准电压源还包括：第一电流镜区，配置为接收偏置电流且产生所述第一电流；以及第二电流镜区，配置为接收所述第一电流且产生所述第二电流。
该基准电压源还包括偏置电流发生器，所述偏置电流发生器配置为接收工作电压且产生所述偏置电流。
该基准电压源还包括电压固定区，所述电压固定区配置为保持所述第一泄漏电流基本上等于所述第二泄漏电流。
根据本发明的另一方面，提供了一种基准电压源，包括：第一电流镜区，配置为接收偏置电流且产生第一电流和镜像电流；第二电流镜区，配置为接收所述镜像电流且产生第二电流；组合栅极晶体管，配置为接收所述第一电流；第一晶体管，配置为接收所述第二电流，所述第一晶体管的栅极连接至所述组合栅极晶体管，其中，所述第一晶体管具有第一泄漏电流；输出节点，配置为输出基准电压，所述输出节点连接至所述第一晶体管；以及第二晶体管，连接到所述输出节点，所述第二晶体管具有第二泄漏电流，其中，所述第一泄漏电流基本上等于所述第二泄漏电流。
该基准电压源还包括电压固定区，所述电压固定区配置为接收所述第一电流和所述第二电流，且保持所述第一泄漏电流基本上等于所述第二泄漏电流。
在该基准电压源中，所述电压固定区包括配置为接收所述第一电流的第一源极跟随器以及配置为接收所述第二电流的第二源极跟随器。
在该基准电压源中，所述第一源极跟随器的栅极连接至所述组合栅极晶体管，所述第二源极跟随器的栅极连接至所述第一源极跟随器的源极端，且所述第二源极跟随器的源极端连接至所述第一晶体管。
该基准电压源还包括偏置电流发生器区，所述偏置电流发生器区配置为接收工作电压且产生所述偏置电流。
在该基准电压源中，所述第一电流镜区配置为沿着第一导线接收所述偏置电流，所述第二电流镜配置为沿着与所述第一导线分隔开的第二导线接收镜像电流，且所述组合栅极晶体管配置为沿着与所述第一导线和所述第二导线分隔开的第三导线接收所述第一电流。
在该基准电压源中，所述第一电流镜区包括：第一镜像晶体管，配置为接收所述偏置电流；第一镜像电阻器，串联连接至所述第一镜像晶体管；第二镜像晶体管，配置为镜像所述偏置电流，且产生所述镜像电流；第二镜像电阻器，与所述第二镜像晶体管串联连接；第三镜像晶体管，配置为镜像所述偏置电流，且产生所述第一电流；第三镜像电阻器，与所述第三镜像晶体管串联连接；第四镜像晶体管，配置为镜像所述偏置电流，且保持所述第一泄漏电流基本上等于所述第二泄漏电流；以及第四镜像电阻器，与所述第四镜像晶体管串联连接。
在该基准电压源中，所述第二电流镜区包括：第五镜像晶体管，配置为接收所述镜像电流；第五镜像电阻器，与所述第五镜像晶体管串联连接；第六镜像晶体管，配置为镜像所述镜像电流且产生所述第二电流；以及第六镜像电阻器，与所述第六镜像晶体管串联连接。
在该基准电压源中，所述第五镜像晶体管的尺寸不同于所述第六镜像晶体管的尺寸。
在该基准电压源中，所述第一镜像晶体管的尺寸不同于所述第二镜像晶体管、所述第三镜像晶体管和所述第四镜像晶体管中每一个的尺寸。
根据本发明的又一方面，提供了一种使用基准电压源的方法，所述方法包括：产生偏置电流；镜像所述偏置电流以产生流经组合栅极晶体管的第一电流且产生镜像电流；镜像所述镜像电流以产生流经第一晶体管的第二电流，所述第一晶体管具有第一泄漏电流；使用第二晶体管补偿所述第一泄漏电流，所述第二晶体管具有基本上等于所述第一泄漏电流的第二泄漏电流；以及输出基准电压。
在该方法中，补偿所述第一泄漏电流包括基于所述第一电流和所述第二电流来固定由所述第一晶体管所接收的电压。
附图说明
在附图中通过实例的方式示出了一个或多个实施例，而不限制本发明，其中，贯穿全文，具有相同参考标号的元件代表相同的元件。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出且仅用于说明的目的。事实上，为了清楚的讨论，附图中的各个部件的尺寸可以任意地增大或减小。
图1是根据一个或多个实施例的基准电压源的原理图；
图2是根据一个或多个实施例的组合栅极晶体管(flipped gate transistor)的截面图；
图3是根据一个或多个实施例的基准电压源的原理图；
图4是根据一个或多个实施例的电阻器布置的俯视图；以及
图5是根据一个或多个实施例使用基准电压源的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。这些是实例，而不旨在限制本发明。
图1是根据一个或多个实施例的基准电压源100的原理图。基准电压源100包括位于工作电压VDD和负电源电压VSS之间的组合栅极晶体管M1。第一电流源102配置为提供流经组合栅极晶体管M1的第一电流I1。晶体管M2连接在工作电压VDD和负电源电压VSS之间。晶体管M2以Vgs差分布置(subtractive arrangement)的方式连接至组合栅极晶体管M1。由于晶体管M2和组合栅极晶体管M1的栅极接收相同的电压，并且组合栅极晶体管的源极端连接至负电源电压VSS，从而产生了Vgs差分布置。第二电流源104配置为提供流经晶体管M2的第二电流I2。晶体管M3连接在晶体管M2和负电源电压VSS之间。晶体管M3的栅极、源极端和基体(bulk)中的每一个都连接至负电源电压VSS。用于输出基准电压Vref的输出节点位于晶体管M2和负电源电压VSS之间，且连接至晶体管M3的漏极端。
组合栅极晶体管M1用于帮助产生不依赖于温度的基准电压Vref。组合栅极晶体管M1包括反掺杂的栅电极。反掺杂是用与组合栅极晶体管M1的衬底相同的掺杂剂类型对栅电极进行掺杂的工艺。例如，在传统的n型金属氧化物半导体(NMOS)中，衬底是p型掺杂的而栅电极是n型掺杂的。然而，在组合栅极NMOS中，栅电极的部分是p型掺杂的。
图2是根据一个或多个实施例的组合栅极晶体管200的截面图。组合栅极晶体管200是n型组合栅极晶体管。组合栅极晶体管200包括衬底202。栅极介电层204位于衬底202的沟道区206上方。栅电极210位于栅极介电层204的上方。栅电极210的主体区212掺杂有p型掺杂剂。为了自对准形成n型掺杂源极/漏极(S/D)部件220，栅电极210的边缘214是n型掺杂的。在一些实施例中，隔离区230位于相邻的组合栅极晶体管之间。在一些实施例中，栅电极210包括掺杂的多晶硅、金属栅极或其他合适的栅极材料。在一些实施例中，p型掺杂剂包括硼、二氟化硼或其他合适的p型掺杂剂。在一些实施例中，n型掺杂剂包括砷、磷或其他合适的n型掺杂剂。
再次参照图1，组合栅极晶体管M1的栅极连接至组合栅极晶体管的漏极端。组合栅极晶体管M1的基体连接至组合栅极晶体管的源极端。在一些实施例中，组合栅极晶体管M1是基本p型掺杂的。基本p型掺杂的意思是组合栅极晶体管M1的栅电极(除了栅电极的边缘处之外)是p型掺杂的。组合栅极晶体管M1的栅电极的边缘是n型掺杂的，以便于形成组合栅极晶体管的漏极端和源极端。
第一电流源102配置为向组合栅极晶体管M1提供第一电流。在一些实施例中，第一电流源102包括至少一个电流镜。在一些实施例中，第一电流源102包括启动器件和电流生成器件、或其他合适的电流源。
晶体管M2用于帮助产生不依赖于温度的基准电压Vref。晶体管M2不是组合栅极晶体管。在一些实施例中，晶体管M2是标准NMOS晶体管。晶体管M2的栅极连接至组合栅极晶体管M1的栅极。晶体管M2的漏极端连接至工作电压VDD。晶体管M2的基体连接至晶体管的源极端。
组合栅极晶体管M1具有由组合栅极晶体管的宽度和长度所限定的第一尺寸。晶体管M2具有由该晶体管的宽度和长度所限定的第二尺寸。晶体管M2的尺寸大于组合栅极晶体管M1的尺寸。晶体管M2的尺寸是组合栅极晶体管M1的尺寸的N整数倍。在一些实施例中，N整数倍在约2到约50的范围内。晶体管M2和组合栅极晶体管M1之间的尺寸差异帮助确定基准电压Vref的温度依赖性。适当地确定晶体管M2相对于组合栅极晶体管M1的尺寸产生了不依赖于温度的基准电压Vref。
第一电流源102配置为向组合栅极晶体管M1提供第一电流。第二电流源104配置为向晶体管M2提供第二电流。基于第一电流与第二电流的比率限定了最小公分母电流(ILCD)。例如，第一电流与第二电流的比率为11:2，该比率产生的最小公分母电流为1。第一电流与第二电流的比率为8:4，该比率产生的最小公分母电流为4。第一电流是ILCD的第一整数倍(K1)。第二电流是ILCD的第二整数倍(K2)。第一整数倍K1大于第二整数倍K2。在一些实施例中，第一整数倍K1比第二整数倍K2大大约两倍。在一些实施例中，第一整数倍K1比第二整数倍K2大两倍多。
至少部分地通过第一整数倍K1和第二整数倍K2来确定N整数倍。整数倍N的调节能够调节基准电压Vref的温度依赖性。调节N整数倍，使得组合栅极晶体管M1和晶体管M2的ΔVgs大约等于用于形成基准电压源100的生产工艺中所使用的基于半导体的材料的带隙电压，以产生不依赖于温度的基准电压Vref。
晶体管M3用于去除流过晶体管M2的漏源电流的沟道泄漏分量。晶体管M3的尺寸等于晶体管M2的尺寸。为了基准电压Vref的温度补偿的目的，流经晶体管M2的任何泄漏电流都被引导至晶体管M3以帮助保持第二电流I2。为了基准电压Vref的温度补偿的目的，添加晶体管M3以补偿通过晶体管M2的泄漏有助于使用整个第二电流I2。当M2的漏源电压等于M3的漏源电压时，这种泄漏消除最有效，从而当将工作电压VDD设定为2Vref的值时，会发生这种泄漏消除。在不包括晶体管M3的方法中，在80℃以上的温度下基准电压源的精确度快速下降。
图3是根据一个或多个实施例的基准电压源300的原理图。基准电压源300包括类似于基准电压源100的组合栅极晶体管M1、晶体管M2和晶体管M3。基准电压源300还包括配置为接收输入电压并产生偏置电流的启动和偏置电流发生器区310。第一电流镜区320配置为基于来自启动和偏置电流发生器310的偏置电流产生用于组合栅极晶体管M1的第一电流I1。第二电流镜区330配置为接收第一电流I1的镜像部分且产生用于晶体管M2的第二电流I2。电压固定(boxing)区340配置为将晶体管M2两端的电压降保持为约等于基准电压Vref。
启动和偏置电流发生器区310配置为接收工作电压VDD。启动和偏置电流发生器310连接在工作电压VDD和负电源电压VSS之间。启动和偏置电流发生器区310配置为沿着连接至第一电流镜区320的第一导线产生偏置电流。第一电流镜区320配置为接收工作电压VDD。连接至第一电流镜区320的第二导线串联连接至第二电流镜区330。连接至第一电流镜区320的第三导线串联连接至组合栅极晶体管M1。连接至第一电流镜区320的第四导线串联连接至电压固定区340的第一部分。电压固定区340的第二部分串联连接至晶体管M2和第二电流镜区330。在一些实施例中，工作电压VDD大于两倍的基准电压Vref。在一些实施例中，负电源电压VSS等于0V。在一些实施例中，负电源电压VSS大于或小于0V，使得工作电压VDD总是适用于负电源电压VSS。
启动和偏置电流发生器区310配置为产生由基准电压源300使用的偏置电流。启动和偏置电流发生器区310包括配置为接收工作电压VDD的启动电阻器R1。第一偏置晶体管M21与启动电阻器R1串联连接。偏置电阻器R2串联连接至第二偏置晶体管M22。偏置电阻器R2连接至负电源电压VSS。第一偏置晶体管M21的栅极连接至第二偏置晶体管M22和偏置电阻器R2之间的节点。第二偏置晶体管M22的栅极连接至启动电阻器R1和第一偏置晶体管M21之间的节点。第一偏置晶体管M21的源极端连接至负电源电压VSS。第二偏置晶体管M22的漏极端与第一电流镜区320串联连接。在一些实施例中，第一偏置晶体管M21是NMOS晶体管。在一些实施例中，第二偏置晶体管M22是NMOS晶体管。在一些实施例中，第一偏置晶体管M21和第二偏置晶体管M22处于弱反型状态。弱反型状态意味着晶体管的栅源电压Vgs低于晶体管的阈值电压。
启动电阻器R1用于提供从工作电压VDD到第二偏置晶体管M22的栅极的直接路径以使基准电压源300开始工作。至少部分地基于第一偏置晶体管M21的栅源电压Vgs限定了偏置电阻器R2两端的电压。至少部分地通过用于引导流经启动电阻器R1的启动电流的电压限定了第一偏置晶体管M21的Vgs。通过方程式VDD–V(N13)/r1来提供基准电压源300的启动电流，其中，VDD是工作电压，r1是启动电阻器R1的相应电阻，且V(N13)由第一偏置晶体管M21的栅源电压Vgs和第二偏置晶体管M22的栅源电压Vgs的总和得出。沿着第一导线引导偏置电流通过第二偏置晶体管M22到达电流镜区320，且偏置电流由方程式V(N12)/r2得出，其中，V(N12)是第一偏置晶体管M21的栅源电压Vgs，且r2是偏置电阻器R2的相应电阻。
第一电流镜区320用于向组合栅极晶体管M1提供整数比倍数的偏置电流。第一电流镜区320包括与第一镜像电阻器R6串联连接的第一镜像晶体管M6。第一镜像电阻器R6连接至工作电压VDD。第一镜像晶体管M6是二极管接法的。第一镜像晶体管M6的漏极端沿着第一导线连接至第二偏置晶体管M22。第二镜像晶体管M7与第二镜像电阻器R7串联连接。第二镜像电阻器R7连接至工作电压VDD。第二镜像晶体管M7的栅极连接至第一镜像晶体管M6的栅极。第二镜像晶体管M7的漏极端沿着第二导线连接至第二电流镜区330。第三镜像晶体管M8与第三镜像电阻器R8串联连接。第三镜像电阻器R8连接至工作电压VDD。第三镜像晶体管的栅极连接至第一镜像晶体管M6的栅极。第三镜像晶体管M8的漏极端沿着第三导线连接至组合栅极晶体管M1。第四镜像晶体管M9与第四镜像电阻器R9串联连接。第四镜像电阻器R9连接至工作电压VDD。第四镜像晶体管M9的栅极连接至第一镜像晶体管M6的栅极。第四镜像晶体管M9的漏极端沿着第四导线连接至电压固定区340。在一些实施例中，第一镜像晶体管M6、第二镜像晶体管M7、第三镜像晶体管M8和第四镜像晶体管M9中的每一个都是PMOS晶体管。
第一电流镜区320配置为沿着第一导线接收来自启动和偏置电流发生器区310的偏置电流，以及沿着第二导线、第三导线和第四导线来镜像偏置电流。第一镜像晶体管M6的尺寸限定为用于第一镜像晶体管、第二镜像晶体管M7、第三镜像晶体管M8和第四镜像晶体管M9的第一晶体管单位尺寸的整数倍。第二镜像晶体管M7、第三镜像晶体管M8和第四镜像晶体管M9各自的尺寸均为第一晶体管单位尺寸的整数倍。
基于流经第一镜像晶体管M6的偏置电流限定了第一镜像电阻器R6的电阻，使得通过R6的端子之间的电压降大于150mV。第二镜像电阻器R7、第三镜像电阻器R8和第四镜像电阻器R9各自具有的电阻基于第一晶体管单位尺寸的整数比倍数。通过使用第一晶体管单位尺寸，通过第一电流镜区的每一个镜像晶体管而镜像的电流是晶体管的相对尺寸的整数倍的比率与第一镜像晶体管的电流I6乘积。流经第二镜像晶体管M7的电流I7由(n7/n6)×I6得出，其中，n7是用于第二镜像晶体管M7的第一晶体管单位尺寸的整数倍，n6是用于第一镜像晶体管M6的第一晶体管单位尺寸的整数倍，且I6是流经第一镜像晶体管的电流。流经第三镜像晶体管M8的电流I8由(n8/n6)×I6得出，其中，n8是用于第三镜像晶体管M8的第一晶体管单位尺寸的整数倍。流经第四镜像晶体管M9的电流I9由(n9/n6)×I6得出，其中，n9是用于第四镜像晶体管M9的第一晶体管单位尺寸的整数倍。
通过使用第一晶体管单位尺寸，第一电流镜区的每一个镜像电阻器两端的电阻是晶体管的相对尺寸的整数倍的比率与对应于第一镜像电阻器R6的电阻r6乘积。对应于第二镜像电阻器R7的电阻r7由(n6/n7)×r6得出，其中，n7是用于第二镜像晶体管M7的第一晶体管单位尺寸的整数倍，n6是用于第一镜像晶体管M6的第一晶体管单位尺寸的整数倍，且r6是对应于第一镜像电阻器的电阻。对应于第三镜像电阻器R8的电阻r8由(n6/n8)×r6得出，其中，n8是用于第三镜像晶体管M8的第一晶体管单位尺寸的整数倍。对应于第四镜像电阻器R9的电阻r9由(n6/n9)×r6得出，其中，n9是用于第四镜像晶体管M9的第一晶体管单位尺寸的整数倍。
调整第一电流镜区320的镜像晶体管M6至M9和镜像电阻器R6至R9的尺寸能够调节流经组合栅极晶体管M1的电流(例如，第一电流I1(图1))，以及沿着第一电流镜的其他导线的电流。例如，第三镜像晶体管M8和第三镜像电阻器R8确定了流经组合栅极晶体管M1的电流。在另一实例中，第二镜像晶体管M7和第二镜像电阻器R7确定了提供给第二镜像区330的电流。调节流经组合栅极晶体管M1的电流帮助提高由基准电压源300所输出的基准电压Vref的精确度和温度独立性。第一电流镜区320的镜像晶体管M6至M9能够以纳安电流等级精确地镜像电流。
第二电流镜区330配置为镜像来自第一电流镜区320的电流。第二电流镜区330包括与第五镜像电阻器R5串联连接的第五镜像晶体管M5。第五镜像电阻器R5连接至负电源电压VSS。第五镜像晶体管M5是二极管接法的。第五镜像晶体管M5的漏极端沿着第二导线连接至第二镜像晶体管M7。第二电流镜区330还包括与第六镜像电阻器R4串联连接的第六镜像晶体管M4。第六镜像电阻器R4连接至负电源电压VSS。第六镜像晶体管M4的栅极连接至第五镜像晶体管M5的栅极。第六镜像晶体管M4的漏极端沿着第五导线连接至晶体管M2和晶体管M3。在一些实施例中，第五镜像晶体管M5和第六镜像晶体管M4中的每一个都是NMOS晶体管。
第二电流镜区330配置为沿着第二导线接收来自第一电流镜区320的电流I7，且沿着第五导线镜像电流I7。第五镜像晶体管M5的尺寸限定为第二晶体管单位尺寸的整数倍。第六镜像晶体管M4的尺寸为第二晶体管单位尺寸的整数倍。在一些实施例中，第一晶体管单位尺寸等于第二晶体管单位尺寸。在一些实施例中，第一晶体管单位尺寸不同于第二晶体管单位尺寸。
基于流经第五镜像晶体管M5的电流限定第五镜像电阻器R5的电阻，使得通过R5的端子之间的电压降大于150mV。第六镜像电阻器R4具有的电阻基于第二晶体管单位尺寸的整数倍。
通过使用第二晶体管单位尺寸，通过第二电流镜区330的每一个镜像晶体管而镜像的电流是晶体管的相应尺寸的整数倍的比率与流经第五镜像晶体管M5的电流I5乘积。流经第六镜像晶体管M4的电流I4由(n4/n5)×I5得出，其中，n4是用于第六镜像晶体管M4的第二晶体管单位尺寸的整数倍，n5是用于第五镜像晶体管M5的第二晶体管单位尺寸的整数倍，且I5是流经第五镜像晶体管的电流。
通过使用第二晶体管单位尺寸，第二电流镜区330的每一个镜像电阻器两端之间的电阻是晶体管的相应尺寸的整数倍的比率与对应于第五镜像电阻器R5的电阻r5乘积。对应于第六镜像电阻器R4的电阻r4由(n5/n4)×r5得出，其中，n4是用于第六镜像晶体管M4的第二晶体管单位尺寸的整数倍，n5是用于第五镜像晶体管M5的第二晶体管单位尺寸的整数倍，且r5是对应于第五镜像电阻器的电阻。
调整第二电流镜区330的镜像晶体管M5和M4的尺寸以及镜像电阻器R5和R4的尺寸能够调节流经晶体管M2的电流(例如，第二电流I2(图1))。例如，第六镜像晶体管M4和第六镜像电阻器R4确定流经晶体管M2的电流I2。调节流经晶体管M2的电流帮助提高由基准电压源300所输出的基准电压Vref的精确度和温度独立性。由于使用镜像负反馈电阻器(mirror degeneration resistor)R4和R5，所以第二电流镜区330的镜像晶体管M5和M4能够以纳安电流等级精确地镜像电流。
电压固定区340配置为保持晶体管M2两端的电压降大约等于基准电压Vref。电压固定区340包括第一固定晶体管M11。第一固定晶体管M11的源极端配置为沿着第四导线接收来自第一电流镜区320的电流I9。第一固定晶体管M11的栅极连接至组合栅极晶体管M1，且配置为接收与电流I1相等的电流I8。第一固定晶体管M11的漏极端连接至负电源电压VSS。在一些实施例中，第一固定晶体管M11是PMOS晶体管。电压固定区340还包括第二固定晶体管M12。第二固定晶体管M12的源极端沿着第五导线连接至晶体管M2。第二固定晶体管M12的漏极端连接至工作电压VDD。第二固定晶体管的栅极连接至第一固定晶体管M11的源极端，且配置为接收电流I9。在一些实施例中，第二固定晶体管M12是NMOS晶体管。
第一固定晶体管M11是电平位移源极跟随器(level-shifting sourcefollower)。第一固定晶体管由来自第一电流镜区320的电流I9偏置。第一固定晶体管M11配置为实施工作电压VDD的方向的电平位移。第二固定晶体管M12也是电平位移源极跟随器。第二固定晶体管M12由流经晶体管M2的电流偏置。流经晶体管M2的电流小于来自第一电流镜区320的电流I9。第二固定晶体管M12配置为实施负电源电压VSS的方向的电平位移。
第一固定晶体管M11的尺寸小于第二固定晶体管M12的尺寸。由于第一固定晶体管和第二固定晶体管之间的尺寸差异以及电流I9和流经晶体管M2的电流之间的电流差，所以从第一固定晶体管M11的栅极到第二固定晶体管M12的源极端的电平位移是正值。到第二固定晶体管M12的源极端的电平位移的正值帮助提供第二固定晶体管的源极端处的电压电平以适于使晶体管M2的泄漏电流与晶体管M3的泄漏电流大致匹配。通过使晶体管M2的泄漏电流与晶体管M3的泄漏电流匹配，由基准电压源300所输出的基准电压Vref在所有温度值下都保持恒定电平，即，基准电压Vref不依赖于温度。在一些实施例中，第二固定晶体管M12的源极端处的电压电平大致等于基准电压Vref的两倍(2Vref)。
图4是根据一个或多个实施例的电阻器布置400的俯视图。电阻器布置400具有蛇形结构。电阻器布置400包括多晶硅、薄膜硅铬或其他合适的电阻材料。通过形成工艺的临界尺寸限定了电阻器布置400中的多晶硅的最小宽度。临界尺寸是能够使用形成工艺可靠地形成的最小尺寸。在一些实施例中，使用光刻工艺形成电阻器布置400。与使用较宽的元件或直线布局的其他方法相比，电阻器布置400通过包括蛇形结构和基于临界尺寸的宽度在每单位面积具有更高的电阻。在一些实施例中，电阻器布置400的电阻是1兆欧(MΩ)或更大的的数量级。在一些实施例中，电阻器布置400用作用于基准电压源(例如，基准电压源300(图3))中的电阻器的电阻器单位尺寸。在一些实施例中，例如，如果对应于第一镜像电阻器R6的电阻r6是3MΩ且电阻器布置400的单位电阻器尺寸是1MΩ，在一些实施例中，使用三个串联连接的电阻器布置形成第一镜像电阻器。将电阻器布置400两端的电压降设定为足够高的电平以提供与电流镜匹配的电流，例如，第一电流镜区320或第二电流镜区330(图3)，且使能够形成纳米功率等级的精确的电流镜。在一些实施例中，电阻器布置400两端的电压降等于或大于150毫伏(mV)。在一些实施例中，将镜像电阻器R4至R9中的至少一个电阻器形成为具有电阻器布置400。在一些实施例中，将镜像电阻器R4至R9中的所有电阻器都形成为具有电阻器布置400。在一些实施例中，由于使用纳米功率等级，将基准电压源300中的电阻器的电阻设置为尽可能高。
图5是根据一个或多个实施例的使用基准电压源的方法500的流程图。方法500开始于操作502，其中，产生了偏置电流。在一些实施例中，使用启动和偏置电流发生器(例如，启动和偏置电流发生器区310(图3))产生偏置电流。偏置电流提供了用于缩放整个基准电压源(例如，基准电压源100(图1)或基准电压源300)的其他电流的基准。在一些实施例中，基于基准电压源的工作电压(例如，工作电压VDD)产生启动电流。在一些实施例中，基于偏置晶体管(例如，第一偏置晶体管M21)的栅源电压除以偏置电阻器(例如，偏置电阻器R2)的电阻产生偏置电流。
方法500继续进行到操作504，其中，镜像偏置电流以产生流经组合栅极晶体管的第一电流和镜像电流。基于晶体管单位尺寸(例如，第一晶体管单位尺寸)确定了流经组合栅极晶体管(例如，组合栅极晶体管M1(图1和图2))的第一电流。在一些实施例中，使用第一电流镜(例如，第一电流镜区320(图3))镜像偏置电流。在一些实施例中，通过调整第一电流镜内的镜像晶体管和镜像电阻器的尺寸来选择第一电流和偏置电流之间的比率。沿着与第一电流不同的导线产生镜像电流。在一些实施例中，镜像电流等于第一电流。在一些实施例中，镜像电流不同于第一电流。
在操作506中，镜像该镜像电流以产生流经晶体管的第二电流。流经晶体管(例如，晶体管M2(图1和图3))的第二电流基于晶体管单元尺寸(例如，第二晶体管单元尺寸)的整数倍的比率。在一些实施例中，使用第二电流镜(例如，第二电流镜330(图3))镜像第一电流。在一些实施例中，通过调整第二电流镜内的镜像晶体管和镜像电阻器的尺寸来选择第一电流和第二电流之间的比率。在一些实施例中，第一电流是第二电流的两倍。在一些实施例中，接收第一电流的组合栅极晶体管小于接收第二电流的晶体管。
方法500继续进行到操作508，其中，使用第一电流和第二电流固定由晶体管接收的电压。固定电压以补偿流经晶体管的泄漏电流。在一些实施例中，使用电压固定电路(例如，电压固定区340(图3))固定电压。在一些实施例中，电压固定电路包括双源极跟随器。在一些实施例中，固定电压，使得由组合栅极晶体管所接收的电压小于由接收第二电流的晶体管所接收的电压。
在操作510中，输出基准电压。基准电压(例如，基准电压Vref(图1和图3))不依赖于温度。可以由用于实施比较的外部电路使用基准电压。在一些实施例中，基准电压小于基准电压源的工作电压的一半。
本领域的普通技术人员应该认识到，在不背离本说明书的范围的情况下，方法500能够包括额外的操作，能够省略操作，并且能够重新排列操作的顺序。
本说明书的一方面涉及基准电压源，该基准电压源包括配置为接收第一电流的组合栅极晶体管。该基准电压源还包括配置为接收第二电流的第一晶体管，该第一晶体管具有第一泄漏电流，其中，该第一晶体管以Vgs差分布置的方式与组合栅极晶体管连接。该基准电压源还包括配置为输出基准电压的输出节点，该输出节点连接至第一晶体管。该基准电压源还包括连接至输出节点的第二晶体管，该第二晶体管具有第二泄漏电流，其中，第一泄漏电流基本上等于第二泄漏电流。
本说明书的另一方面涉及基准电压源，该基准电压源包括第一电流镜区，该第一电流镜区配置为接收偏置电流且产生第一电流和镜像电流。该基准电压源还包括第二电流镜区，该第二电流镜区配置为接收镜像电流且产生第二电流。该基准电压源还包括配置为接收第一电流的组合栅极晶体管。该基准电压源还包括配置为接收第二电流的第一晶体管，第一晶体管的栅极连接至组合栅极晶体管，其中，第一晶体管具有第一泄漏电流。该基准电压源还包括配置为输出基准电压的输出节点，该输出节点连接至第一晶体管。该基准电压源还包括连接至输出节点的第二晶体管，该第二晶体管具有第二泄漏电流，其中，第一泄漏电流基本上等于第二泄漏电流。
本说明书还有的又一方面涉及使用基准电压源的方法。该方法包括产生偏置电流，以及镜像该电流以产生流经组合栅极晶体管的第一电流且产生镜像电流。该方法还包括镜像该镜像电流以产生流经第一晶体管的第二电流，该第一晶体管具有第一泄漏电流。该方法还包括使用第二晶体管补偿第一泄漏电流，该第二晶体管具有基本上等于第一泄漏电流的第二泄漏电流，且输出基准电压。
本领域的普通技术人员可以容易地看出，所公开的实施例实现了以上所阐述的一个或多个优点。在阅读上述说明书之后，普通技术人员将能够影响各种改变、等同替换、和如在此广泛公开的各种其他实施例。因此，意图是仅由包含在所附权利要求及其等同物中的定义来限定要求授予的保护范围。

Claims (17)

1.一种基准电压源，包括：
组合栅极晶体管，配置为接收第一电流，且所述组合栅极晶体管包括反掺杂的栅电极；
第一晶体管，配置为接收第二电流，所述第一晶体管具有第一泄漏电流，其中，所述第一晶体管以Vgs差分布置的方式与所述组合栅极晶体管连接；
输出节点，配置为输出基准电压，所述输出节点连接至所述第一晶体管；以及
第二晶体管，连接至所述输出节点，所述第二晶体管具有第二泄漏电流，其中，所述第一泄漏电流等于所述第二泄漏电流；
电压固定区，所述电压固定区配置为接收所述第一电流和所述第二电流，且保持所述第一泄漏电流等于所述第二泄漏电流。
2.根据权利要求1所述的基准电压源，其中，所述组合栅极晶体管的尺寸小于所述第一晶体管的尺寸。
3.根据权利要求1所述的基准电压源，其中，所述第一晶体管的尺寸是晶体管单位尺寸的第一整数倍，且所述组合栅极晶体管的尺寸是所述晶体管单位尺寸的第二整数倍。
4.根据权利要求1所述的基准电压源，其中，所述第一电流大于所述第二电流。
5.根据权利要求1所述的基准电压源，其中，所述组合栅极晶体管是NMOS晶体管，所述第一晶体管是NMOS晶体管且所述第二晶体管是NMOS晶体管。
6.根据权利要求1所述的基准电压源，还包括：
第一电流镜区，配置为接收偏置电流且产生所述第一电流；以及
第二电流镜区，配置为接收所述第一电流的镜像部分且产生所述第二电流。
7.根据权利要求6所述的基准电压源，还包括偏置电流发生器，所述偏置电流发生器配置为接收工作电压且产生所述偏置电流。
8.一种基准电压源，包括：
第一电流镜区，配置为接收偏置电流且产生第一电流和镜像电流；
第二电流镜区，配置为接收所述镜像电流且产生第二电流；
组合栅极晶体管，配置为接收所述第一电流，且所述组合栅极晶体管包括反掺杂的栅电极；
第一晶体管，配置为接收所述第二电流，所述第一晶体管的栅极连接至所述组合栅极晶体管，其中，所述第一晶体管具有第一泄漏电流；
输出节点，配置为输出基准电压，所述输出节点连接至所述第一晶体管；以及
第二晶体管，连接到所述输出节点，所述第二晶体管具有第二泄漏电流，其中，所述第一泄漏电流等于所述第二泄漏电流；
电压固定区，所述电压固定区配置为接收所述第一电流和所述第二电流，且保持所述第一泄漏电流等于所述第二泄漏电流。
9.根据权利要求8所述的基准电压源，其中，所述电压固定区包括配置为接收所述第一电流的第一源极跟随器以及配置为接收所述第二电流的第二源极跟随器。
10.根据权利要求9所述的基准电压源，其中，所述第一源极跟随器的栅极连接至所述组合栅极晶体管，所述第二源极跟随器的栅极连接至所述第一源极跟随器的源极端，且所述第二源极跟随器的源极端连接至所述第一晶体管。
11.根据权利要求8所述的基准电压源，还包括偏置电流发生器区，所述偏置电流发生器区配置为接收工作电压且产生所述偏置电流。
12.根据权利要求8所述的基准电压源，其中，所述第一电流镜区配置为沿着第一导线接收所述偏置电流，所述第二电流镜区配置为沿着与所述第一导线分隔开的第二导线接收镜像电流，且所述组合栅极晶体管配置为沿着与所述第一导线和所述第二导线分隔开的第三导线接收所述第一电流。
13.根据权利要求12所述的基准电压源，其中，所述第一电流镜区包括：
第一镜像晶体管，配置为接收所述偏置电流；
第一镜像电阻器，串联连接至所述第一镜像晶体管；
第二镜像晶体管，配置为镜像所述偏置电流，且产生所述镜像电流；
第二镜像电阻器，与所述第二镜像晶体管串联连接；
第三镜像晶体管，配置为镜像所述偏置电流，且产生所述第一电流；
第三镜像电阻器，与所述第三镜像晶体管串联连接；
第四镜像晶体管，配置为镜像所述偏置电流，且保持所述第一泄漏电流等于所述第二泄漏电流；以及
第四镜像电阻器，与所述第四镜像晶体管串联连接。
14.根据权利要求13所述的基准电压源，其中，所述第二电流镜区包括：
第五镜像晶体管，配置为接收所述镜像电流；
第五镜像电阻器，与所述第五镜像晶体管串联连接；
第六镜像晶体管，配置为镜像所述镜像电流且产生所述第二电流；以及
第六镜像电阻器，与所述第六镜像晶体管串联连接。
15.根据权利要求14所述的基准电压源，其中，所述第五镜像晶体管的尺寸不同于所述第六镜像晶体管的尺寸。
16.根据权利要求13所述的基准电压源，所述第一镜像晶体管的尺寸不同于所述第二镜像晶体管、所述第三镜像晶体管和所述第四镜像晶体管中每一个的尺寸。
17.一种使用基准电压源的方法，所述方法包括：
产生偏置电流；
镜像所述偏置电流以产生流经组合栅极晶体管的第一电流且产生镜像电流，所述组合栅极晶体管包括反掺杂的栅电极；
镜像所述镜像电流以产生流经第一晶体管的第二电流，所述第一晶体管具有第一泄漏电流；
使用第二晶体管补偿所述第一泄漏电流，所述第二晶体管具有等于所述第一泄漏电流的第二泄漏电流；以及
输出基准电压；
其中，补偿所述第一泄漏电流包括基于所述第一电流和所述第二电流来固定由所述第一晶体管所接收的电压。
CN201410181644.5A 2014-02-18 2014-04-30 组合栅极基准电压源及其使用方法 Active CN104850161B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/182,810 US11269368B2 (en) 2014-02-18 2014-02-18 Flipped gate voltage reference and method of using
US14/182,810 2014-02-18

Publications (2)

Publication Number Publication Date
CN104850161A CN104850161A (zh) 2015-08-19
CN104850161B true CN104850161B (zh) 2016-11-09

Family

ID=53758786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410181644.5A Active CN104850161B (zh) 2014-02-18 2014-04-30 组合栅极基准电压源及其使用方法

Country Status (6)

Country Link
US (1) US11269368B2 (zh)
JP (1) JP5911183B2 (zh)
KR (1) KR101653059B1 (zh)
CN (1) CN104850161B (zh)
DE (1) DE102014103597B4 (zh)
TW (1) TWI528130B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
JP6805005B2 (ja) * 2017-01-30 2020-12-23 エイブリック株式会社 リーク電流補償回路及び半導体装置
US10720885B2 (en) 2017-08-04 2020-07-21 Dialog Semiconductor (Uk) Limited Low power oscillator using flipped-gate MOS
US10862469B2 (en) 2017-10-09 2020-12-08 Dialog Semiconductor (Uk) Limited Nano power under-voltage lockout circuits (UVLO) using flipped-gate MOS
US10199081B1 (en) * 2017-12-06 2019-02-05 Micron Technology, Inc. Apparatuses and methods for providing bias signals in a semiconductor device
CN108052154B (zh) * 2018-02-05 2023-08-01 成都信息工程大学 一种无运放高阶低温漂带隙基准电路
US10345846B1 (en) * 2018-02-22 2019-07-09 Apple Inc. Reference voltage circuit with flipped-gate transistor
JP6818710B2 (ja) * 2018-03-19 2021-01-20 株式会社東芝 定電圧回路
US10181854B1 (en) * 2018-06-15 2019-01-15 Dialog Semiconductor (Uk) Limited Low power input buffer using flipped gate MOS
US10585447B1 (en) 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN109947165A (zh) * 2019-01-31 2019-06-28 敦泰电子有限公司 电压基准源电路及低功耗电源系统
US10782723B1 (en) 2019-11-01 2020-09-22 Analog Devices International Unlimited Company Reference generator using fet devices with different gate work functions
US11675383B2 (en) * 2020-02-17 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage reference circuit and method for providing reference voltage
CN113110691B (zh) * 2020-02-17 2023-07-21 台湾积体电路制造股份有限公司 电压参考电路以及提供参考电压的方法
TWI789671B (zh) * 2021-01-04 2023-01-11 紘康科技股份有限公司 具有溫度補償功能之參考電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283258A (ja) * 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
KR20110108542A (ko) * 2010-03-29 2011-10-06 주식회사 하이닉스반도체 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기
JP2012088978A (ja) * 2010-10-20 2012-05-10 Mitsutoshi Sugawara 基準電圧発生回路
CN202421929U (zh) * 2011-09-09 2012-09-05 爱特梅尔公司 泄漏电流补偿电路及收发器
CN103092239A (zh) * 2011-10-31 2013-05-08 精工电子有限公司 恒流电路及基准电压电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034126B2 (ja) 2002-06-07 2008-01-16 Ｎｅｃエレクトロニクス株式会社 リファレンス電圧回路
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
JP4544458B2 (ja) * 2004-11-11 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置
US7342463B2 (en) 2005-11-15 2008-03-11 Analog Devices, Inc. Timer circuits and method
TW200803131A (en) 2006-06-01 2008-01-01 Elan Microelectronics Corp Generation circuit of reference voltage
US8093952B2 (en) * 2006-12-29 2012-01-10 Broadcom Corporation Method and system for precise current matching in deep sub-micron technology
JP2008217203A (ja) 2007-03-01 2008-09-18 Sanyo Electric Co Ltd レギュレータ回路
US20110121888A1 (en) * 2009-11-23 2011-05-26 Dario Giotta Leakage current compensation
JP5244872B2 (ja) 2010-08-30 2013-07-24 シャープ株式会社 画像表示装置
JP5643046B2 (ja) 2010-09-29 2014-12-17 旭化成エレクトロニクス株式会社 容量センサ回路
KR20120051442A (ko) * 2010-11-12 2012-05-22 삼성전기주식회사 선택적 온도 계수를 가지는 전류원 회로
CN103000671B (zh) * 2011-09-16 2015-07-15 中国科学院微电子研究所 Mosfet及其制造方法
TWI459173B (zh) 2012-01-31 2014-11-01 Fsp Technology Inc 參考電壓產生電路及參考電壓產生方法
US10241535B2 (en) * 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283258A (ja) * 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
KR20110108542A (ko) * 2010-03-29 2011-10-06 주식회사 하이닉스반도체 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기
JP2012088978A (ja) * 2010-10-20 2012-05-10 Mitsutoshi Sugawara 基準電圧発生回路
CN202421929U (zh) * 2011-09-09 2012-09-05 爱特梅尔公司 泄漏电流补偿电路及收发器
CN103092239A (zh) * 2011-10-31 2013-05-08 精工电子有限公司 恒流电路及基准电压电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MOS voltage reference based on polysilicon gate work function difference;Oguey H J等;《IEEE Journal of Solid-State Circuits》;19800601;第15卷(第3期);第三部分以及图5-6 *

Also Published As

Publication number Publication date
DE102014103597A1 (de) 2015-08-20
DE102014103597B4 (de) 2022-11-03
US20150234413A1 (en) 2015-08-20
TWI528130B (zh) 2016-04-01
JP2015153418A (ja) 2015-08-24
KR20150097376A (ko) 2015-08-26
TW201533559A (zh) 2015-09-01
JP5911183B2 (ja) 2016-04-27
US11269368B2 (en) 2022-03-08
KR101653059B1 (ko) 2016-08-31
CN104850161A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104850161B (zh) 组合栅极基准电压源及其使用方法
JP4194237B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
US20200272180A1 (en) Flipped gate current reference and method of using
US20240345612A1 (en) Flipped gate voltage reference circuit and method
CN104111688B (zh) 一种具有温度监测功能的BiCMOS无运放带隙电压基准源
JP2010152510A (ja) 基準電圧回路
CN103760946A (zh) 集成电路
US12072726B2 (en) Voltage reference circuit and method for providing reference voltage
CN105955391A (zh) 一种带隙基准电压产生方法及电路
US20190356305A1 (en) Electronic circuit and electronic device
CN104516390B (zh) 参考电压产生电路
JP2009064152A (ja) 基準電圧源回路と温度検出回路
CN105843322A (zh) 电压参考电路及其工作方法
CN113866486A (zh) 一种超低电源电压检测电路
JP4729081B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP4194637B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP6013851B2 (ja) 基準電圧発生装置
JP2007035071A (ja) 低電圧動作の基準電圧源回路
US11675383B2 (en) Voltage reference circuit and method for providing reference voltage
JP2008084342A (ja) 低電圧動作の基準電圧源回路
JP7106931B2 (ja) 定電流回路、半導体装置、電子機器および半導体装置の製造方法
US6392471B1 (en) Voltage generator in a MOS integrated circuit
JP2007242059A (ja) 低電圧動作の基準電圧源回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant