TWI528130B - 電壓參考電路 - Google Patents

電壓參考電路 Download PDF

Info

Publication number
TWI528130B
TWI528130B TW103129145A TW103129145A TWI528130B TW I528130 B TWI528130 B TW I528130B TW 103129145 A TW103129145 A TW 103129145A TW 103129145 A TW103129145 A TW 103129145A TW I528130 B TWI528130 B TW I528130B
Authority
TW
Taiwan
Prior art keywords
transistor
current
voltage
current mirror
mirror
Prior art date
Application number
TW103129145A
Other languages
English (en)
Other versions
TW201533559A (zh
Inventor
須悠克 穆罕默德 艾爾
艾利克斯 卡尼斯基
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201533559A publication Critical patent/TW201533559A/zh
Application granted granted Critical
Publication of TWI528130B publication Critical patent/TWI528130B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

電壓參考電路
本發明係有關於一種電壓參考電路。
電壓參考電路是使用來提供一參考電壓信號給其他電路的一種電路在操作期間使用參考電壓信號來作為比較的工具。舉例來說，在電壓調整應用中，迴授信號與參考電壓信號進行比較，以產生經調整的輸出電壓，其對應電壓參考電路的比例值。
在一些方式中，電壓參考電路係藉由使用雙載子接面電晶體(bipolar junction transistor，BJT)來形成，以構成帶隙參考電路(bandgap reference)來提供參考電壓信號。在PNP BJT中，基底係作為BJT的集極，這使得BJT對於基底上的多數載子雜訊感到敏感。在NPN BJT中，集極是形成在P型基底的N-井區，且容易受到獲得自基底的多數載子雜訊所影響。NPN BJT與PNP BJT都無法與基底雜訊完全的隔離。
在一些方式中，互補式金氧半(complementary metal oxide semiconductor，CMOE)裝置使用來行程電壓參考電路。在一些情況下，CMOS裝置係以三重井(triple well)流程中製造，使得每一CMOS裝置反向接面隔離(reverse-junction-isolated)於主基底。在另一些方式中，CMOS裝置具有多晶矽閘極部分，其係使用與CMOS裝置的基底的摻雜物相 反的摻雜物來進行摻雜。
本發明提供一種電壓參考電路，其包括反型閘極電晶體、第一電晶體、輸出節點、以及第二電晶體。反型閘極電晶體配置來接收第一電流。第一電晶體配置來接收第二電流。第一電晶體具有第一漏電流，且該第一電晶體以閘-源極電壓減法配置來耦接反型閘極電晶體。輸出節點配置來輸出參考電壓。輸出節點耦接第一電晶體。第二電晶體耦接輸出節點。第二電晶體具有第二漏電流。第一漏電流實質上等於第二漏電流。
本發明另提供一種電壓參考電路，其包括第一電流鏡、第二電流鏡、反型閘極電晶體、第一電晶體、輸出節點、以及第二電晶體。第一電流鏡配置來接收偏壓電流且產生第一電流以及鏡反映電流。第二電流鏡配置來接收鏡反映電流且產生第二電流。反型閘極電晶體配置來接收第一電流。第一電晶體配置來接收第二電流。第一電晶體的閘極電極耦接反型閘極電晶體，且第一電晶體具有第一漏電流。輸出節點配置來輸出參考電壓。輸出節點耦接第一電晶體。第二電晶體耦接輸出節點。第二電晶體具有第二漏電流，且第一漏電流實質上等於第一漏電流。
本發明另提供一種使用電壓參考電路的方法，其包括以下步驟：產生偏壓電流；鏡反映偏壓電流，以產生跨越反型閘極電晶體的第一電流且產生鏡反映電流；以及鏡反映上述鏡反映電流，以產生跨越第一電晶體的第二電流。第一電晶 體具有第一漏電流。此方法還包括以下步驟使用第二電晶體來補償第一漏電流；以及輸出參考電壓。第二電晶體具有實質上等於第一漏電流的第二漏電流。
第1圖：
100‧‧‧電壓參考電路
102‧‧‧第一電流源
104‧‧‧第二電流源
I1‧‧‧第一電流
I2‧‧‧第二電流
M1‧‧‧反型閘極電晶體
M2、M3‧‧‧電晶體
VDD‧‧‧操作電壓
Vref‧‧‧參考電壓
VSS‧‧‧負供應電壓
第2圖：
200‧‧‧反型閘極電晶體
202‧‧‧基底
204‧‧‧閘極介電層
206‧‧‧通道區域
210‧‧‧閘極電極
212‧‧‧本體區域
214‧‧‧邊緣
220‧‧‧源極/汲極(S/D)部分
230‧‧‧隔離區域
第3圖：
300‧‧‧電壓參考電路
310‧‧‧啟動與偏壓電流產生器(區域)
320‧‧‧第一電流鏡(區域)
330‧‧‧第二電流鏡(區域)
340‧‧‧電壓分隔電路(區域)
I6、I7、I8、I9‧‧‧電流
M1‧‧‧反型閘極電晶體
M2、M3‧‧‧電晶體
M4‧‧‧第六電流鏡電晶體
M5‧‧‧第五電流鏡電晶體
M6‧‧‧第一電流鏡電晶體
M7‧‧‧第二流鏡電晶體
M8‧‧‧第三電流鏡電晶體
M9‧‧‧第四電流鏡電晶體
M11‧‧‧第一分隔電晶體
M12‧‧‧第二分隔電晶體
M21‧‧‧第一偏壓電晶體
M22‧‧‧第二偏壓電晶體
R1‧‧‧啟動電阻器
R2‧‧‧偏壓電阻器
R4‧‧‧第六電流鏡電阻器
R5‧‧‧第五電流鏡電阻器
R6‧‧‧第一電流鏡電阻器
R7‧‧‧第二電流鏡電阻器
R8‧‧‧第三電流鏡電阻器
R9‧‧‧第四電流鏡電阻器
Vref‧‧‧參考電壓
VSS‧‧‧負供應電壓
第4圖：
400‧‧‧電阻器配置
第5圖：
500‧‧‧使用電壓參考電路的方法
502、504、506、508、510‧‧‧方法的操作步驟
第1圖表示根據本發明一或多個實施例的電壓參考電路的電路示意圖。
第2圖表示根據本發明一或多個實施例的反型閘極電晶體的截面圖。
第3圖表示根據本發明一或多個實施例的電壓參考電路的電路示意圖。
第4圖表示根據本發明一或多個實施例的電阻器配置的上視圖。
第5圖表示根據本發明一或多個實施例的使用電壓參考電路的方法流程圖。
以下將由圖示中舉例的方式來說明一或多個實施例，但並非以其為限制。在全部的圖示中，具有相同參考數字命名的元件表示同的元件。在此需強調，根據業界的標準實務，多個特徵並沒有按比例來繪製，其僅是用於圖解的目的。事實上，為了能清楚的討論，這些特徵的尺寸可隨意地增大或減小。
第1圖係表示根據本發明一或多個實施例的電壓參考電路100的電路示意圖。電壓參考電路100包括反型閘極電 晶體(flipped gate transistor)M1，其介於操作電壓VDD與負供應電壓VSS之間。第一電流源10係配置來提供越過反型閘極電晶體M1的第一電流I1。電晶體M2耦接於操作電壓VDD與負供應電壓VSS之間。電晶體M2以閘源極電壓減法配置(Vgs subtractive arrangement)的方式耦接於反型閘極電晶體M1。。Vgs減法配置導致電晶體M2的閘極電極與反型閘極電晶體M1接收相同的電壓，且反型閘極電晶體M1的源極電極耦接負供應電壓VSS。第二電流源104係配置來提供越過電晶體M2的第二電流I2。電晶體M3耦接於電晶體M2與負供應電壓VSS之間。用來輸出參考電壓Vref的輸出節點位於電晶體M2與負供應電壓VSS之間，且耦接於電晶體M3的汲極電極。
反型閘極電晶體M1係用來幫助產生非溫度相依(temperature independent)參考電壓Vrerf。反型閘極電晶體M1包括反型摻雜(anti-doped)的閘極電極。反型摻雜是以與反型閘極電晶體M1相同的摻雜物來摻雜閘極電極的程序。舉例來說，在一般的N型金氧半(n-type metal oxide semiconductor，NMOS)電晶體中，基底是P型摻雜而閘極電極是N型摻雜，然而，在反型閘極NMOS電晶體中，閘極電極的部分則是P型摻雜。
第2圖係表示根據本發明一或多個實施例的反型閘極電晶體200的截面圖。反型閘極電晶體200是一個N型的反型閘極電晶體。反型閘極電晶體200包括基底202。閘極介電層204覆蓋於基底202的通道區域206。閘極電極210覆蓋於閘極介電層204。閘極電極210的本體區域212係以P型摻雜物進行摻 雜。閘極電極210的邊緣214則是為N型摻雜，以實現N型摻雜源極/汲極(source/drain，S/D)部分220的自我對齊結構。在一些實施例中，隔離區域230係位在相鄰的複數反型閘極電晶體之間。在一些實施例中，閘極電極210包括摻雜多晶矽、金屬閘極、或其他適當的閘極材料。在一些實施例中，P型摻雜包括硼(boron)、二氟化硼(boron di-fluoride)、或其他適合的P型摻雜物。在一些實施例中，N型簪查包括砷(arsenic)、磷(phosphorous)、或其他適合的N型摻雜物。
再次參閱第1圖，反型閘極電晶體M1的閘極電極耦接反型閘極電晶體M1的源極電極。在一些實施例中，反型閘極電晶體M1為實質上P型摻雜。實質上P型摻雜是指，除了反型閘極電晶體M1的閘極電極的邊緣以外，反型閘極電晶體M1的閘極電極為P型摻雜。反型閘極電晶體M1的閘極電極的邊緣為N型摻雜，以幫助反型閘極電晶體的汲極電極以及源極電極的形成。
第一電流源102係用來提供第一電流I1給反型閘極電晶體M1。在一些實施例中，第一電流源102包括至少一電流鏡。在一些實施例中，第一電流源102包括一啟動電路與一電流產生裝置，或找其他適當的電流源。
電晶體M2係用來幫助產生非溫度相依參考電壓Vrerf。電晶體M2並不是反型閘極電晶體，在一些實施例中，電晶體M2為一標準的NMOS電晶體。電晶體M2的閘極電極耦接反型閘極電晶體M1的閘極電極。電晶體M2的汲極電極耦接操作電壓VDD。電晶體M2的本體(bulk)耦接電晶體M2的源 極電極。
反型閘極電晶體M1具有由反型閘極電晶體M1的寬度以及長度所定義出的第一尺寸。電晶體M2具有由電晶體M2的寬度以及長度所定義出的第二尺寸。電晶體M2的尺寸大於反型閘極電晶體M1的尺寸。電晶體M2的尺寸是反型閘極電晶體M1的尺寸的整數倍(N)。在一些實施例中，此整數倍(N)介大約2至大約50之間的範圍中。電晶體M2與反型閘極電晶體M1之間的尺寸差異幫助決定參考電壓Vref的溫度相依性。適當的相應於反型閘極電晶體M1來安排電晶體M2的尺寸，產生了非溫度相依參考電壓Vref。
第一電流源102係配置來提供第一電流I1給反型閘極電晶體M1。第二電流源104則係配置來提供第二電流I2給電晶體M2。最小公倍數電流(least common denominator current)(ILCD)係根據第一電流I1對第二電流I2的比例來定義。舉例來說，第一電流I1對第二電流I2的比例11：2導致1的最小公倍數電流。第一電流I1對第二電流I2的比例8：4導致4的最小公倍數電流。第一電流I1為最小公倍數電流ILCD的第一整數倍(K1)。第二電流I2為最小公倍數電流ILCD的第二整數倍(K2)。第一整數倍K1大於第二整數倍K2。在一些實施例中，第一整數倍K1約是第二整數倍K2的兩倍。在一些實施例中，第一整數倍K1約大於第二整數倍K2的兩倍。
整數倍N某程度上係至少由第一整數倍K以及第二整數倍K2所決定。整數倍N的調整致能了參考電壓Vref的溫度相依性的調節。調整整數倍N以至於反型閘極電晶體M1以及電 晶體M2的△Vgs幾乎等於在製造程序中用來形成電壓參考電路100的半導體材料的帶隙電壓，這導致參考電壓Vref的溫度無關特性。
電晶體M3係用來移除通過電晶體M2的汲-源極電流的通道漏電流成分。電晶體M3的尺寸等於電晶體M2的尺寸。流過電晶體M2的任何漏電流被導向電晶體M3，以幫助維持第二電流I2，來實現參考電壓Vref的溫度補償的目的。加入電晶體M3來補償通過電晶體M2的漏電流促進了使用第二電流I2的全部，來實現參考電壓Vref的溫度補償的目的。當電晶體M2的汲-源極電壓等於電晶體M3的汲-源極電壓時，此漏電流的抵銷最有效，而上述情況會在操作電壓VDD設定為2xVref的預設值時發生。在沒有包括電晶體M3的方式中，參考電壓電路的準確性將在大於80℃的溫度下快速降低。
第3圖係表示根據本發明一或多個實施例的電壓參考電路300。相似於電壓參考電路100，電壓參考電路300包括反型閘極電晶體M1、電晶體M2、以及電晶體M3。電壓參考電路300還包括啟動與偏壓電流產生器(區域)310，配置來接收輸入電壓並產生偏壓電流。第一電流鏡(區域)320配置來根據來自啟動與偏壓電流產生器310的偏壓電流來產生第一電流I1給反型閘極電晶體M1。第二電流鏡(區域)330則配置來接收第一電流I1的鏡反映部分，並產生第二電流I2給電晶體M3。電壓分隔電路(區域)(voltage boxing region)340係配置來將越過電晶體M2的電壓降維持幾乎等於參考電壓Vref。
啟動與偏壓電流產生器(區域)310用來接收操作 電壓VDD。啟動與偏壓電流產生器310耦接於操作電壓VDD與負供應電壓VSS之間。啟動與偏壓電流產生器310在耦接第一電流鏡(區域)320的第一導線上產生偏壓電流。第一電流鏡320接收操作電壓VDD。耦接第一電流鏡320的第二導線串聯耦接於第二電流鏡(區域)330。耦接第一電流鏡320的第三導線串聯耦接於反型閘極電晶體M1。耦接第一電流鏡320的第四導線串聯耦接電壓分隔電路(區域)340的第一部份。電壓分隔電路區域340的第二部份則與電晶體M2以及第二電流鏡330串聯耦接。在一些實施例中，操作電壓VDD大於兩倍的參考電壓Vref。在一些實施例中，負供應電壓VDD等於0V。在一些實施例中，負供應電壓VDD大於或小於0V，如此一來操作電壓VDD總是參考負供應電壓VSS。
啟動與偏壓電流產生器(區域)310用來產生偏壓電流給電壓參考電路300使用。啟動與偏壓電流產生器310包括啟動電阻器R1，其用來接收操作電壓VDD。第一偏壓電晶體M21與啟動電阻器R1串聯耦接。偏壓電阻器R2與第二偏壓電晶體M22串聯耦接。偏壓電阻器R22耦接於負供應電壓VSS。第一偏壓電晶體M21的閘極電極耦接介於第二偏壓電晶體M22與偏壓電阻器R2之間的節點。第二偏壓電晶體M22的閘極電極耦接介於啟動電阻器R1與第一偏壓電晶體M21與之間的節點。第一偏壓電晶體M21的源極電極耦接負供應電壓VSS。第二偏壓電晶體M22的汲極電極與第一電流鏡(區域)320串聯耦接。在一些實施例中，第一偏壓電晶體M21為一NMOS電晶體。在一些實施例中，第二偏壓電晶體M22為一NMOS電晶體。在一些 實施例中，第一偏壓電晶體M21以及第二偏壓電晶體M22處於弱反轉狀態(weak inversion state)。弱反轉狀態是指一電晶體的閘-源極電壓Vgs低於該電晶體的臨界電壓。
啟動電晶體R1係提供來自操作電壓VDD的直接路徑給第二偏壓電晶體M22的閘極電壓，以開始電壓參考電路300的操作。跨越偏壓電阻器R2的電壓是至少部分地根據第一偏壓電晶體M21的閘-源極電壓Vgs來定義。第一偏壓電晶體M21的閘-源極電壓Vgs至少某程度係由用來傳導跨越啟動電晶體R1的啟動電流的電壓所定義。電壓參考電路300的啟動電流係由式子VDD-V(N13)/r1所提供，其中，VDD表示操作電壓，R1為啟動電阻器R1的對應電阻值，而V(N13)則是第一偏壓電晶體M21的閘-源極電壓Vgs與第二偏壓電晶體M22的閘-源極電壓Vgs的總和。偏壓電流跨越第二偏壓電晶體M22且沿著第一導線傳導至第一電流鏡(區域)320，且偏壓電流係由式子V(N12)/r2所定義，其中，V(N12)是第一偏壓電晶體M21的閘-源極電壓Vgs，而r2為偏壓電阻器R2的對應電阻值。
第一電流鏡(區域)320係用來提供偏壓電流的整數倍給反型閘極電晶體M1。第一電流鏡320包括第一電流鏡電晶體M6，其與第一電流鏡電阻器R6串聯耦接。第一電流鏡電阻器R6耦接操作電壓VDD。第一電流鏡電晶體M6處於二極體式的連接狀態。第一電流鏡電晶體M6的汲極電極透過第一導線耦接第二偏壓電晶體M22。第二電流鏡電晶體M7與第二電流鏡電阻器R7串聯耦接。第二電流鏡電阻器R7耦接操作電壓VDD。第二電流鏡電晶體M7的閘極電極耦接第一電流鏡電晶 體M6的閘極電極。第二電流鏡電晶體M7的汲極電極透過第二導線耦接第二電流鏡(區域)330。第三電流鏡電晶體M8與第三電流鏡電阻器R8串聯耦接。第三電流鏡電阻器R8耦接操作電壓VDD。第三電流鏡電晶體M8的閘極電極耦接第一電流鏡電晶體M6的閘極電極。第三電流鏡電晶體M8的汲極電極透過第三導線耦接反型閘極電晶體M1。第四電流鏡電晶體M9與第四電流鏡電阻器R9串聯耦接。第四電流鏡電阻器R9耦接操作電壓VDD。第四電流鏡電晶體M9的閘極電極耦接第一電流鏡電晶體M6的閘極電極。第四電流鏡電晶體M9的汲極電極透過第四導線耦接電壓分隔電路(區域)340。在一些實施例中，第一電流鏡電晶體M6、第二電流鏡電晶體M7、第三電流鏡電晶體M8、以及第四電流鏡電晶體M9的每一者都是PMOS電晶體。
第一電流鏡(區域)320透過第一導線接收來自啟動與偏壓電流產生器(區域)310的偏壓電流，且透過第二導線、第三導線、以及第四導線來鏡反映偏壓電流。第一電流鏡電晶體M6的尺寸係由關於第一電流鏡電晶體M6、第二電流鏡電晶體M7、第三流鏡電晶體M8、第四電流鏡電晶體M9的第一電晶體單位尺寸的一整數倍所定義。第二電流鏡電晶體M7、第三流鏡電晶體M8、第四電流鏡電晶體M9各自具有一尺寸，為第一電晶體單位尺寸的整數倍。
第一電流鏡電阻器R6的電阻值亦根據跨越第一電流鏡電晶體M6而傳導的偏壓電流所定義，使得跨越第一電流鏡電阻器R6兩端的電壓降大於150mV。第二電流鏡電阻器R7、第三電流鏡電阻器R8、以及第四電流鏡電阻器R8各自具有一電 阻值，其係根據第一電晶體單位尺寸的整數比例倍來定義。藉由使用第一電晶體單位尺寸，鏡反映跨越第一電流鏡(區域)320中每一電流鏡電晶體的電流係由，電晶體的相對尺寸的整數倍的比例乘上跨越第一電流鏡電晶體M6的電流I6而獲得。跨越第二電流鏡電晶體M7的電流I7由(n7/n6)X I6所定義，其中，n7為關於第二電流鏡電晶體M7的第一電晶體單位尺寸的整數倍，n6為關於第一電流鏡電晶體M6的第一電晶體單位尺寸的整數倍，且I6為跨越第一電流鏡電晶體M6的電流。跨越第三電流鏡電晶體M8的電流I8由(n8/n6)X I6所定義，其中，n8為關於第三電流鏡電晶體M8的第一電晶體單位尺寸的整數倍。跨越第四電流鏡電晶體M9的電流I9由(n9/n6)X I6所定義，其中，n9為關於第四電流鏡電晶體M9的第一電晶體單位尺寸的整數倍。
藉由使用第一電晶體單位尺寸，跨越第一電流鏡(區域)320中每一電流鏡電阻器的電阻值為電晶體的相對尺寸的整數倍的比例乘上對應第一電流靜電組器R6的電阻值r6。對應第二電流鏡電阻器R7的電阻值r7由(n6/n7)X r6來定義，其中，n7為關於第二電流鏡電晶體M7的第一電晶體單位尺寸的整數倍，n6為關於第一電流鏡電晶體M6的第一電晶體單位尺寸的整數倍，且r6為對應第一電流鏡電阻器R6的電阻值。對應第三電流鏡電阻器R8的電阻值r8由(n6/n8)X r6來定義，其中，n8為關於第三電流鏡電晶體M8的第一電晶體單位尺寸的整數倍。對應第四電流鏡電阻器R9的電阻值r9由(n6/n9)X r6來定義，其中，n8為關於第四電流鏡電晶體M9 的第一電晶體單位尺寸的整數倍。
調整第一電流鏡電路(區域)320中的電流鏡電晶體M6~M9以及電流鏡電阻器R6~R9的尺寸致能了跨越反型閘極電晶體M1的電流的調整，即是第一電流I1(顯示於第1圖)，也致能了第一電流鏡320的其他導線上的電流的調整。舉例來說，第三電流鏡電晶體M8以及第三電流鏡電阻器R8決定了跨越反型閘極電晶體M1的電流。在另一例子中，第二電流鏡電晶體M7以及第二電流鏡電阻器R7決定了提供至第二電流鏡(區域)330的電流。跨越反型閘極電晶體M1的電流調整將幫助增加由電壓參考電路300所輸出的參考電壓Vrefr的準確度以及非溫度相依性。第一電流鏡320的電流鏡電晶體M6~M9能準確地鏡反映在毫微安培(nano-amp)電流程度的電流。
第二電流鏡(區域)330係用癌將來自第一電流鏡320的電流鏡反映。第二電流鏡330包括第五電流鏡電晶體M5，其與第五電流鏡電阻器R5串聯耦接。第五電流鏡電阻器R5耦接負供應電壓VSS。第五電流鏡電晶體M5處於二極體式的連接狀態。第五電流鏡電晶體M5的汲極電極透過第二導線耦接第二電流鏡電晶體M7。第二電流鏡330更包括第六電流鏡電晶體M4，其與第六電流鏡電阻器R4串聯耦接。第六電流鏡電阻器R4耦接負供應電壓VSS。第六電流鏡電晶體M5的閘極電極耦接第五電流鏡電晶體M5的閘極電極。第六電流鏡電晶體M4的汲極電極透過第五導線耦接電晶體M2以及地晶體M3。在一些實施例中，第五電流鏡電晶體M5以及第六電流鏡電晶體M4的每一者為一NMOS電晶體。
第二電流鏡(區域)330係配置來透過第二導線接收來自第一電流鏡(區域)320的電流I7，且透過第五導線來鏡反映電流I7。第五電流鏡電晶體M5的尺寸係由第二電晶體單位尺寸的一整數倍來定義。第六電流鏡電晶體M4的尺寸為第二電晶體單位尺寸的一整數倍。在一些實施例中，第一電晶體單位尺寸等於第二電晶體單位尺寸。在一些實施例中，第一電晶體單位尺寸不同於第二電晶體單位尺寸。
第五電流鏡電阻器R5的電阻值係根據傳導跨越第五電流鏡電晶體M5的電流來定義，使得跨越第五電流鏡電晶體R5兩端的電壓降大於150mV。第六電流鏡電阻器R4具有以第二電晶體單位尺寸的整數倍為基礎的電阻值。
藉由使用第二電晶體單位尺寸，鏡反映跨越第二電流鏡(區域)330中每一電流鏡電晶體的電流為電晶體的相對尺寸的整數倍的比例乘上跨越第五電流鏡電晶體M5的電流I5而獲得。跨越第六電流鏡電晶體M4的電流I4由(n4/n5)X I5所定義，其中，n4為關於第六電流鏡電晶體M4的第二電晶體單位尺寸的整數倍，n5為關於第五電流鏡電晶體M5的第二電晶體單位尺寸的整數倍，且I5為跨越第五電流鏡電晶體M5的電流。
藉由使用第二電晶體單位尺寸，跨越第二電流鏡(區域)330中每一電流鏡電阻器的電阻值為電晶體的相對尺寸的整數倍的比例乘上對應第五電流靜電組器R5的電阻值r5。對應第六電流鏡電阻器R4的電阻值r4由(n5/n4)X r4來定義，其中，n4為關於第六電流鏡電晶體M4的第二電晶體單位 尺寸的整數倍，n5為關於第五電流鏡電晶體M5的第二電晶體單位尺寸的整數倍，且r5為對應第五電流鏡電阻器R5的電阻值。
調整第二電流鏡電路(區域)330中的電流鏡電晶體M5與M4以及電流鏡電阻器R5與R4的尺寸致能了跨越電晶體M2的電流的調整，即是第二電流I1(顯示於第1圖)。舉例來說，第六電流鏡電晶體M4以及第六電流鏡電阻器R4決定了跨越電晶體M2的電流I2。跨越電晶體M2的電流調整將幫助增加由電壓參考電路300所輸出的參考電壓Vrefr的準確度以及非溫度相依性。由於電流鏡反饋電阻氣得使用，第二電流鏡330的電流鏡電晶體M5與M4能準確地鏡反映在毫微安培(nano-amp)電流程度的電流。
電壓分隔電路(區域)340係用來將跨越電晶體M2的電壓維持等於參考電壓Vref。電壓分隔電路340包括第一分隔電晶體M11。第一分隔電晶體M11的源極電極透過第四導線接收來自第一電流鏡(區域)320的電流I9。第一分隔電晶體(first boxing transistor)M11的閘極電極耦接反型閘極電晶體M1，也接收與電流I1相等的電流I8。第一分隔電晶體M11的汲極電極耦接負供應電壓VSS。在一些實施例中，第一分隔電晶體M11為一PMOS電晶體。電壓分隔電路340更包括第二分隔電晶體M12。第二分隔電晶體M12的源極電極透過第五導線耦接電晶體M2。第二分隔電晶體M12的汲極電極耦接操作電壓VDD。第二分隔電晶體M12的閘極電極耦接第一分隔電晶體M11的源極電極且接收電流I9。在一些實施例中，第二分隔電 晶體M12為一NMOS電晶體。
第一分隔電晶體M11為一電壓位準隨耦器。第一分隔電晶體受到來自第一電流鏡(區域)320的電流I9的偏壓。第一分隔電晶體M11以操作電壓VDD的方向來執行位準移位。第二分隔電晶體M12也是為一電壓位準隨耦器。第二分隔電晶體M12受到跨越電晶體M2的電流得偏壓。跨越電晶體M2的電流小於來自第一電流鏡320的電流I9。第二分隔電晶體M12配置來以負供應電壓VSS的方向來進行位準移位。第一分隔電晶體，11的尺寸小於第二分隔電晶體M12的尺寸。由於介於第一分隔電晶體M11與第二分隔電晶體M12之間的尺寸差異以及電流I9ㄝ跨越電晶體M2的電流之間的電流差異，由第一分隔電晶體M11的閘極電極至第二分隔電晶體M12的源極電極的位準移位為一正值。至第二分隔電晶體M12的源極電極的位準移位的正值幫助提供在第二分隔電晶體M12的源極電極上的電壓位準，其幾乎使電晶體M2的漏電流符合電晶體M3的漏電流。藉由使電晶體M2的漏電流符合電晶體M3的漏電流，由電壓參考電路300所輸出的參考電壓Vref對於在所有的溫度值下都處於一固定位準，換言之，參考電壓Vref為非溫度相依。在一些實施例中，在第二分隔電挺M12的源極電極上的電壓位準幾乎等於參考電壓Vref的兩倍(2Vref)。
第4圖係表示根據本發明一或多個實施例的電阻器配置400的上視圖。電阻器配置400具有一彎曲結構。電阻器配置400包括多晶矽、薄膜矽鉻、或其他適當的電阻材質。在電阻器配置400中多晶矽的最小寬度係由構成程序的關鍵尺寸 來定義。此關鍵尺寸是使用構成程序來形成時能可靠的最小尺寸。在一些實施例中，電阻器配置400係使用微影製程(lithography process)來形成的。藉由包括彎曲結構以及基於關鍵尺寸的寬度，與其他使用較寬元件或直線佈局的方式比較起來，電阻器配置400在每一單位面積上具有較高的電阻值。在一些實施例中，電阻器配置400的電阻值大約為百萬歐姆(Mega Ohm，MΩ)或更大。在一些實施例中，電阻器配置400被使用作為在一電壓參考電路(例如第3圖的電壓參考電路300)中電阻器的電阻器單位尺寸。在一些實施例中，舉例來說，假使對應第一電流鏡電阻器R3的電阻值r6為3MΩ且電阻器配置400的電阻器單位尺寸為1MΩ，第一電流靜電組器R6則是藉由使用三個串聯的電阻器配置來形成。跨越電阻器配置400的電壓降設定為足夠高的位準，以提供在電流鏡(例如第3圖中的第一電流鏡(區域)320或第二電流鏡(區域)330)的電流匹配，並致能在毫微功率位準下精準電流鏡的形成。在一些實施例中，跨越電晶體配置400的電壓降等於或大於150毫伏(millivolt，mV)。在一些實施例中，電流鏡電阻器R4~R9中至少一個電阻器以電阻器配置400來形成。在一些實施例中，所有的電流鏡電阻器R4~R9以電阻器配置400來形成。在一些實施例中，由於毫微功率位準的使用，在電壓參考電路300中電阻器的電阻值盡可能的設定較高。
第5圖係表示根據本發明一或多個實施例，使用電壓參考電路的方法500的流程圖。方法500開始於操作502，其中，產生偏壓電流。在一些實施例中，此偏壓電流係藉由使用 啟動與偏壓電流產生器所產生，例如第3圖中的啟動與偏壓電流產生器(區域)310。此偏壓電流提供偏壓以調整遍佈於電壓參考電路中的其他電流，例如第1圖中的電壓參考電路100或第圖中的電壓參考電路300。在一些實施例中，根據電壓參考電路的操作電壓(例如操作電壓VDD)來產生啟動電流。在一些實施例中，偏壓電流係根據一偏壓電晶體(例如第一偏壓電晶體M21)的閘-源極電壓除以跨越一偏壓電阻器(例如偏壓電阻器R2)的電阻值來產生。
方法500繼續進行至操作504，其中，鏡反映偏壓電流以產生跨越反型閘極電晶體的第一電流以及鏡反映電流。跨越反型閘極電晶體(例如第1與2圖中的反型閘極電晶體M1)的第一電流係根據一電晶體單位尺寸(例如第一電晶體單位尺寸)來決定。在一些實施例中，此偏壓電流係使用第一電流鏡(例如第3圖中的第一電流鏡(區域)320)來來鏡反映。在一些實施例中，介於第一電流與偏壓電流之間的比例可藉由調整在第一電流鏡中的電流鏡電晶體與電流鏡電阻器的尺寸來選擇。鏡反映電流係沿著不同於第一電流的導線所產生。在一些實施例中，鏡反映電流等於第一電流。在一些實施例中。鏡反映電流不同於第一電流。
在操作506中，鏡反映電流被鏡反映以產生跨越一電晶體的第二電流。此第二電流係根據跨越該電晶體(例如第1與3圖中的電晶體M2)的一電晶體單位尺寸(例如第二電晶體單位尺寸)來決定。在一些實施例中，第一電流係使用第二電流鏡(例如第圖的第二電流鏡330)來鏡反映。在一些實施 例中，介於第一電流與第二電流之間的比例，係藉由調整在第二電流鏡中電流鏡電晶體以及電流鏡電阻器的尺寸來選擇。在一些實施例中，第一電流為第二電流的兩倍。在一些實施例中，接收第一電流的反型閘極電晶體小於接收第二電流的電晶體。
方法500繼續進行到操作508，其中，被該電晶體所接收的電壓藉由第一電流以及第二電流來分隔。此電壓被分隔來補償跨越此電晶體的漏電流。在一些實施例中，此電壓是藉由使用一電壓分隔電路(例如第3圖中的電壓分隔電路區域340)來分隔。在一些實施例中，此電壓分隔電路包括兩個隨耦器。在一些實施例中，此電壓被分隔，使得由反型閘極電晶體所接收的電壓小於接收第二電流的電晶體所接收的電流。
在操作510中，輸出一參考電壓。此參考電壓(例如第1與3圖的參考電壓Vref)為非溫度相依。此參考電壓可由外部電路系統來使用以執行比較操作。在一些實施例中，此參考電壓小於電壓參考電壓的操作電壓的一半。
此技術領域中具有通常知識者應能理解，有額外的操作能包含於方法500中，而這些操作可被省略，且在不跳脫本發明的範圍下，操作的順序能重新安排。
本發明的一觀點係關於一種電壓參考電路，其包括反型閘極電晶體，其配置來接收第一電流電壓參考電路還包括第一電晶體，其配置來接收第二電流。第一電晶體具有第一漏電流，且第一電晶體以閘-源極電壓減法配置來耦接反型閘極電晶體。電壓參考電路包括輸出節點，其配置來輸出參考電 壓，輸出節點耦接第一電晶體。電壓參考電路又包括第二電晶體，其耦接輸出節點。第二電晶體具有第二漏電流，且第一漏電流實質上等於第二漏電流。
本發明的另一觀點係關於一種電壓參考電路，其包括第一電流鏡，其配置來接收偏壓電流且產生第一電流以及鏡反映電流。電壓參考電路也包括第二電流鏡，其配置來接收鏡反映電流且產生第二電流。電壓參考電路包括反型閘極電晶體，其配置來接收第一電流。電壓參考電路還包括第一電晶體，其配置來接收第二電流。第一電晶體的閘極電極耦接反型閘極電晶體，且第一電晶體具有第一漏電流。電壓參考電路包括輸出節點，其配置來輸出參考電壓。輸出節點耦接第一電晶體。電壓參考電路又包括第二電晶體，其耦接輸出節點。第二電晶體具有第二漏電流，且第一漏電流實質上等於第一漏電流。
本發明的又一觀點係關於一種使用電壓參考電路的方法，其包括產生偏壓電流，且鏡反映偏壓電流以產生跨越反型閘極電晶體的第一電流並產生鏡反映電流。此方法也包括鏡反映上述鏡反映電流，以產生跨越第一電晶體的第二電流。第一電晶體具有第一漏電流。此方法包括使用第二電晶體來補償第一漏電流。第二電晶體具有實質上等於第一漏電流的第二漏電流。此方法又包括輸出參考電壓。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因 此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電壓參考電路
102‧‧‧第一電流源
104‧‧‧第二電流源
I1‧‧‧第一電流
I2‧‧‧第二電流
M1‧‧‧反型閘極電晶體
M2、M3‧‧‧電晶體
VDD‧‧‧操作電壓
Vref‧‧‧參考電壓
VSS‧‧‧負供應電壓

Claims (8)

  1. 一種電壓參考電路，包括：一反型閘極電晶體，配置來接收一第一電流；一第一電晶體，配置來接收一第二電流，其中，該第一電晶體具有一第一漏電流，且該第一電晶體以一閘-源極電壓減法配置來耦接該反型閘極電晶體；一輸出節點，配置來輸出一參考電壓，該輸出節點耦接該第一電晶體；以及一第二電晶體，耦接該輸出節點；其中，該第二電晶體具有一第二漏電流，且該第一漏電流實質上等於該第二漏電流。
  2. 如申請專利範圍第1項所述之電壓參考電路，其中，該反型閘極電晶體的尺寸小於該第一電晶體的尺寸。
  3. 如申請專利範圍第1項所述之電壓參考電路，其中，該第一電晶體的尺寸為一電晶體單位尺寸的一第一整數倍，且該反型閘極電晶體的尺寸為該電晶體單位尺寸的一第二整數倍。
  4. 如申請專利範圍第1項所述之電壓參考電路，其中，該第一電流大於該第二電流。
  5. 如申請專利範圍第1項所述之電壓參考電路，其中，該反型閘及電晶體為一N型金氧半(n-type metal oxide semiconductor，NMOS)電晶體，該第一電晶體為一NMOS電晶體，且該第二電晶體為一NMOS電晶體。
  6. 如申請專利範圍第3項所述之電壓參考電路，更包括： 一第一電流鏡，配置來接收一偏壓電流且產生該第一電流；以及一第二電流鏡，配置來接收該第一電流且產生該第二電流。
  7. 如申請專利範圍第6項所述之電壓參考電路，更包括：一偏壓電流產生器，配置來接收一操作電壓且產生該偏壓電流。
  8. 如申請專利範圍第1項所述之電壓參考電路，更包括：一電壓分隔電路，配置來將該第一漏電流維持實質上等於該第二漏電流。
TW103129145A 2014-02-18 2014-08-25 電壓參考電路 TWI528130B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/182,810 US11269368B2 (en) 2014-02-18 2014-02-18 Flipped gate voltage reference and method of using

Publications (2)

Publication Number Publication Date
TW201533559A TW201533559A (zh) 2015-09-01
TWI528130B true TWI528130B (zh) 2016-04-01

Family

ID=53758786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129145A TWI528130B (zh) 2014-02-18 2014-08-25 電壓參考電路

Country Status (6)

Country Link
US (1) US11269368B2 (zh)
JP (1) JP5911183B2 (zh)
KR (1) KR101653059B1 (zh)
CN (1) CN104850161B (zh)
DE (1) DE102014103597B4 (zh)
TW (1) TWI528130B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759924B (zh) * 2019-11-01 2022-04-01 愛爾蘭商亞德諾半導體國際無限公司 參考訊號產生器以及使用參考訊號產生器而在輸出節點提供電壓參考訊號之方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
JP6805005B2 (ja) * 2017-01-30 2020-12-23 エイブリック株式会社 リーク電流補償回路及び半導体装置
US10720885B2 (en) 2017-08-04 2020-07-21 Dialog Semiconductor (Uk) Limited Low power oscillator using flipped-gate MOS
US10862469B2 (en) 2017-10-09 2020-12-08 Dialog Semiconductor (Uk) Limited Nano power under-voltage lockout circuits (UVLO) using flipped-gate MOS
US10199081B1 (en) * 2017-12-06 2019-02-05 Micron Technology, Inc. Apparatuses and methods for providing bias signals in a semiconductor device
CN108052154B (zh) * 2018-02-05 2023-08-01 成都信息工程大学 一种无运放高阶低温漂带隙基准电路
US10345846B1 (en) * 2018-02-22 2019-07-09 Apple Inc. Reference voltage circuit with flipped-gate transistor
JP6818710B2 (ja) * 2018-03-19 2021-01-20 株式会社東芝 定電圧回路
US10181854B1 (en) * 2018-06-15 2019-01-15 Dialog Semiconductor (Uk) Limited Low power input buffer using flipped gate MOS
US10585447B1 (en) 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN109947165A (zh) * 2019-01-31 2019-06-28 敦泰电子有限公司 电压基准源电路及低功耗电源系统
US11675383B2 (en) * 2020-02-17 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage reference circuit and method for providing reference voltage
CN113110691B (zh) * 2020-02-17 2023-07-21 台湾积体电路制造股份有限公司 电压参考电路以及提供参考电压的方法
TWI789671B (zh) * 2021-01-04 2023-01-11 紘康科技股份有限公司 具有溫度補償功能之參考電路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283258A (ja) 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP4034126B2 (ja) 2002-06-07 2008-01-16 Ｎｅｃエレクトロニクス株式会社 リファレンス電圧回路
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
JP4544458B2 (ja) * 2004-11-11 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置
US7342463B2 (en) 2005-11-15 2008-03-11 Analog Devices, Inc. Timer circuits and method
TW200803131A (en) 2006-06-01 2008-01-01 Elan Microelectronics Corp Generation circuit of reference voltage
US8093952B2 (en) * 2006-12-29 2012-01-10 Broadcom Corporation Method and system for precise current matching in deep sub-micron technology
JP2008217203A (ja) 2007-03-01 2008-09-18 Sanyo Electric Co Ltd レギュレータ回路
US20110121888A1 (en) * 2009-11-23 2011-05-26 Dario Giotta Leakage current compensation
KR101131553B1 (ko) * 2010-03-29 2012-04-04 주식회사 하이닉스반도체 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기
JP5244872B2 (ja) 2010-08-30 2013-07-24 シャープ株式会社 画像表示装置
JP5643046B2 (ja) 2010-09-29 2014-12-17 旭化成エレクトロニクス株式会社 容量センサ回路
JP5640636B2 (ja) 2010-10-20 2014-12-17 光俊 菅原 基準電圧発生回路
KR20120051442A (ko) * 2010-11-12 2012-05-22 삼성전기주식회사 선택적 온도 계수를 가지는 전류원 회로
US8829883B2 (en) * 2011-09-09 2014-09-09 Atmel Corporation Leakage-current compensation for a voltage regulator
CN103000671B (zh) * 2011-09-16 2015-07-15 中国科学院微电子研究所 Mosfet及其制造方法
JP2013097551A (ja) 2011-10-31 2013-05-20 Seiko Instruments Inc 定電流回路及び基準電圧回路
TWI459173B (zh) 2012-01-31 2014-11-01 Fsp Technology Inc 參考電壓產生電路及參考電壓產生方法
US10241535B2 (en) * 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759924B (zh) * 2019-11-01 2022-04-01 愛爾蘭商亞德諾半導體國際無限公司 參考訊號產生器以及使用參考訊號產生器而在輸出節點提供電壓參考訊號之方法
US11687111B2 (en) 2019-11-01 2023-06-27 Analog Devices International Unlimited Company Reference generator using FET devices with different gate work functions

Also Published As

Publication number Publication date
KR101653059B1 (ko) 2016-08-31
CN104850161B (zh) 2016-11-09
JP2015153418A (ja) 2015-08-24
DE102014103597B4 (de) 2022-11-03
TW201533559A (zh) 2015-09-01
US11269368B2 (en) 2022-03-08
DE102014103597A1 (de) 2015-08-20
JP5911183B2 (ja) 2016-04-27
US20150234413A1 (en) 2015-08-20
KR20150097376A (ko) 2015-08-26
CN104850161A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
TWI528130B (zh) 電壓參考電路
US11029714B2 (en) Flipped gate current reference and method of using
US12038773B2 (en) Flipped gate voltage reference and method of using
JP4194237B2 (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
US9891650B2 (en) Current generation circuit, and bandgap reference circuit and semiconductor device including the same
TWI485546B (zh) 基準電壓電路
US20110043185A1 (en) Current reference circuit
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
US20120218026A1 (en) Method of generating multiple current sources from a single reference resistor
CN210270647U (zh) 一种基于温度补偿的基准电流源电路和芯片
US9304528B2 (en) Reference voltage generator with op-amp buffer
US20130088286A1 (en) Method of generating multiple current sources from a single reference resistor
CN113296569B (zh) 带隙基准电路
JP2008251055A (ja) 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置
JP2007035071A (ja) 低電圧動作の基準電圧源回路
US11675383B2 (en) Voltage reference circuit and method for providing reference voltage
US9588538B2 (en) Reference voltage generation circuit
JP2008262603A (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2007272914A (ja) 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2010205179A (ja) 定電流源回路