DE102014103597B4

DE102014103597B4 - Flipped-gate-spannungsreferenz und verfahren zu ihrer nutzung

Info

Publication number: DE102014103597B4
Application number: DE102014103597.6A
Authority: DE
Inventors: Mohammad Al-Shyoukh; Alexander Kalnitsky
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2014-02-18
Filing date: 2014-03-17
Publication date: 2022-11-03
Anticipated expiration: 2034-03-18
Also published as: CN104850161A; US11269368B2; JP2015153418A; DE102014103597A1; TWI528130B; KR101653059B1; US20150234413A1; CN104850161B; JP5911183B2; TW201533559A; KR20150097376A

Abstract

Spannungsreferenz, die Folgendes umfasst:einen Flipped-Gate-Transistor(M1), der so konfiguriert ist, dass er einen ersten Strom (I1) empfängt;einen ersten Transistor (M2), der so konfiguriert ist, dass er einen zweiten Strom (12) empfängt, wobei der erste Transistor (M2) mit dem Flipped-Gate-Transistor (M1) in einer subtraktiven Vgs-Anordnung verbunden ist, und wobei die Größe des ersten Transistors (M2), definiert durch seine Länge und seine Weite, ein ganzzahliges Vielfaches N der Größe des Flipped-Gate-Transistors (M1), definiert durch seine Länge und seine Weite, ist, wobei N größer oder gleich 2 ist, so dass die Gate-Source-Spannung ΔVgs des Flipped-Gate-Transistors (M1) und des ersten Transistors (M2) ungefähr gleich der Bandlückenspannung eines Halbleiter-basierten Materials ist,welches zum Herstellen der Spannungsreferenz verwendet wird;einen Ausgabeknoten, der so konfiguriert ist, dass er eine Referenzspannung ausgibt,wobei der Ausgabeknoten mit dem ersten Transistor (M2) verbunden ist;einen zweiten Transistor (M3), der mit dem Ausgabeknoten verbunden ist, wobei der erste Transistor (M2) und der zweite Transistor (M3) gleich groß sind; undeinen Spannungs-Begrenzungsbereich (340), der so konfiguriert ist, dass er den Leckstrom des ersten Transistors (M2) auf einem Wert hält, der im Wesentlichen gleich dem Leckstrom des zweiten Transistors (M3) ist.

Description

HINTERGRUND
Eine Spannungsreferenz ist eine Schaltung, die verwendet wird, um ein Referenz-Spannungssignal einer Schaltung bereitzustellen. Die Schaltung verwendet das Referenz-Spannungssignal als Vergleichsmittel, während sie betrieben wird. Bei Spannungsregler-Anwendungen wird beispielsweise ein Rückführsignal mit der Referenzspannung verglichen, um eine gesteuerte Ausgabespannung zu erzeugen, die einem skalierten Wert der Spannungsreferenz entspricht.
In manchen Ansätzen wird die Spannungsreferenz mittels Bipolartransistoren („bipolar junction transistors“, BJTs) erzeugt, um Bandabstandsreferenzen zu bilden, um das Referenz-Spannungssignal bereitzustellen. Bei PNP-BJTs wirkt das Substrat als Kollektor für den BJT, was den BJT für Majoritätsträger-Rauschen des Substrats empfindlich macht. Bei NPN-BJTs ist der Kollektor als n-Wanne in einem p-Substrat ausgebildet und kann Minoritätsträger-Rauschen von dem Substrat aufnehmen. Weder NPN-BJTs noch PNP-BJTs erlauben eine vollständige Isolierung von dem Substrat-Rauschen.
Bei manchen Ansätzen werden komplementäre Metalloxid-Halbleiter-(CMOS)-Vorrichtungen verwendet, um die Spannungsreferenz auszubilden. In manchen Fällen werden die CMOS-Vorrichtungen in einem Drei-Wannen-Fluss (engl. „triple well flow“) hergestellt, so dass jede CMOS-Vorrichtung von dem Hauptsubstrat durch eine Sperrschicht isoliert ist. Bei manchen Ansätzen umfasst die CMOS-Vorrichtung ein Polysilizium-Gate-Merkmal, das mit einer Dotierungsmittel-Art dotiert ist, die dem Dotierungsmittel in dem Substrat für die CMOS-Vorrichtung entgegengesetzt ist.
Oguey, H.J.; Gerber, B.: MOS voltage reference based on polysilicon gate work function difference. In: IEEE Journal of Solid-State Circuits, vol. 15, 1980, no. 3, S. 264-269 beschreiben eine Spannungsreferenz mit einem Flipped-Gate-Transistor.
Die US 2005 / 0 218 968 A1 beschreibt eine Spannungsreferenz aus zwei MOS-Transistoren mit unterschiedlicher Verunreinigungs-Konzentrationen und etwas gleicher Größe.
Die JP 2012 - 73 168 A beschreibt einen kapazitiven Sensor mit Kompensation von Leckstrom. Die Leckströme vier gleich großer Transistoren M1 bis M4 werden ausgeglichen durch einen weiteren Transistor M0, der ungefähr die dreifache Größe jedes der Transistoren M1 bis M4 hat. Die JP 2008 - 217 203 A beschreibt einen Regelschaltkreis, der zwei gleich große Transistoren verwendet, um einen Bypass für Leckströme vorzusehen.
Die Veröffentlichungsschriften US 2013 / 0 106 394 A1 und US 2003 / 0 227 322 A1 beschreiben konstante Stromquellenschaltungen für Bandgap-Spannungsreferenzen, in welchen eine Temperaturunabhängigkeit der Schaltung durch geeignete Wahl von Widerständen in der Schaltung erzielt wird.
Hastings, A. (The Art of Analog Layout. Pearson Education Asia, Ltd. and Tsinghua University Press: China. 2004. S: 426-442. - ISBN 7-302-08226-X) beschreibt generelle Strategien zur Gestaltung von analogen Schaltkreisen mit MOSFET Transistoren.
Die Erfindung ist in den Ansprüchen definiert.
Figurenliste
Eine oder mehrere Ausführungsformen sind in den beigefügten Zeichnungen beispielhaft dargestellt und sollen keine Einschränkung darstellen, wobei Elemente, die dieselben Bezugszeichen haben, überall gleichen Elementen entsprechen. Es wird betont, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht im Maßstab gezeichnet sein müssen und nur der Erläuterung dienen. In Wirklichkeit können die Abmessungen der verschiedenen Merkmale in den Zeichnungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.

1 ist ein schematisches Diagramm einer Spannungsreferenz, in Übereinstimmung mit einer oder mehreren Ausführungsformen;
2 ist eine Schnittansicht eines Flipped-Gate-Transistors, in Übereinstimmung mit einer oder mehreren Ausführungsformen;
3 ist ein schematisches Diagramm einer Spannungsreferenz, in Übereinstimmung mit einer oder mehreren Ausführungsformen;
4 ist eine Draufsicht einer Widerstands-Anordnung, in Übereinstimmung mit einer oder mehreren Ausführungsformen;
5 ist ein Flussdiagramm eines Verfahrens zur Verwendung einer Spannungsreferenz, in Übereinstimmung mit einer oder mehreren Ausführungsformen.

DETAILLIERTE BESCHREIBUNG
Die folgende Offenbarung sieht viele unterschiedliche Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind nur Beispiele und sollen nicht einschränkend wirken.
1 ist ein schematisches Diagramm einer Spannungsreferenz 100, in Übereinstimmung mit einer oder mehreren Ausführungsformen. Die Spannungsreferenz 100 umfasst einen Flipped-Gate-Transistor M1 zwischen einer Betriebsspannung VDD und einer negativen Versorgungsspannung VSS. Eine erste Stromquelle 102 ist so konfiguriert, dass sie dem Flipped-Gate-Transistor M1 einen ersten Strom 11 zuführt. Ein Transistor M2 ist zwischen der Betriebsspannung VDD und der Versorgungsspannung VSS angeschlossen. Der Transistor M2 ist mit dem Flipped-Gate-Transistor M1 in einer subtraktiven Vgs-Anordnung verbunden. Die subtraktive Vgs-Anordnung ergibt sich daraus, dass das Gate des Transistors M2 und der Flipped-Gate-Transistor M1 die gleiche Spannung empfangen und der Source-Anschluss des Flipped-Gate-Transistors mit der negativen Versorgungsspannung VSS verbunden ist. Eine zweite Stromquelle 104 ist so konfiguriert, dass sie dem Transistor M2 einen zweiten Strom 12 zuführt. Ein Transistor M3 ist zwischen dem Transistor M2 und der negativen Versorgungsspannung VSS angeschlossen. Sowohl das Gate als auch der Source-Anschluss als auch der Bulk des Transistors M3 sind mit der negativen Versorgungsspannung VSS verbunden. Ein Ausgabeknoten zum Ausgeben einer Referenzspannung Vref liegt zwischen dem Transistor M2 und der negativen Versorgungsspannung VSS und ist mit dem Drain-Anschluss des Transistors M3 verbunden.
Der Flipped-Gate-Transistor M1 trägt dazu bei, eine temperaturunabhängige Referenzspannung Vref zu erzeugen. Der Flipped-Gate-Transistor M1 umfasst eine Gate-Elektrode, die umgekehrt dotiert ist. Umgekehrtes Dotieren ist das Verfahren, bei dem die Gate-Elektrode mit einem Dotierungsmittel dotiert wird, das das gleiche ist, wie das des Substrats des Flipped-Gate-Transistors M1. Bei einem herkömmlichen n-Metalloxid-Halbleiter (NMOS) ist das Substrat beispielsweise p-dotiert und die Gate-Elektrode ist n-dotiert. Bei einem Flipped-Gate-NMOS ist jedoch ein Teil der Gate-Elektrode p-dotiert.
2 ist eine Schnittansicht eines Flipped-Gate-Transistors 200, in Übereinstimmung mit einer oder mehreren Ausführungsformen. Der Flipped-Gate-Transistor 200 ist ein n-Flipped-Gate-Transistor. Der Flipped-Gate-Transistor 200 umfasst ein Substrat 202. Eine dielektrische Gate-Schicht 204 liegt über einem Kanalbereich 206 des Substrats 202. Eine Gate-Elektrode 210 liegt über der dielektrischen Gate-Schicht 204. Ein Body-Bereich 212 der Gate-Elektrode 210 ist mit p-Dotierungsmitteln dotiert. Ränder 214 der Gate-Elektrode 210 sind für eine selbst-justierende Ausbildung von n-dotierten Source/Drain-(S/D)-Merkmalen 220 n-dotiert. Isolierbereiche 230 sind in manchen Ausführungsformen zwischen benachbarten Flipped-Gate-Transistoren angeordnet. In manchen Ausführungsformen umfasst die Gate-Elektrode 210 dotiertes Polysilizium, ein Metall-Gate oder ein anderes geeignetes Gate-Material. In manchen Ausführungsformen umfassen die p-Dotierungsmittel Bor, Bor-Difluorid oder andere geeignete p-Dotierungsmittel. In manchen Ausführungsformen umfassen die n-Dotierungsmittel Arsen, Phosphor oder andere geeignete n-Dotierungsmittel.
Bezieht man sich wieder auf 1, so ist das Gate des Flipped-Gate-Transistors M1 mit dem Drain-Anschluss des Flipped-Gate-Transistors verbunden. Der Bulk des Flipped-Gate-Transistors M1 ist mit dem Source-Anschluss des Flipped-Gate-Transistors verbunden. In manchen Ausführungsformen ist der Flipped-Gate-Transistor M1 im Wesentlichen p-dotiert. Im Wesentlichen p-dotiert bedeutet, dass die Gate-Elektrode des Flipped-Gate-Transistors M1 p-dotiert ist, außer an den Rändern der Gate-Elektrode. Die Ränder der Gate-Elektrode des Flipped-Gate-Transistors M1 sind vom n-Typ, um das Ausbilden der Drain- und Source-Anschlüsse des Flipped-Gate-Transistors zu erleichtern.
Die erste Stromquelle 102 ist so konfiguriert, dass sie dem Flipped-Gate-Transistor M1 den ersten Strom zuführt. In manchen Ausführungsformen umfasst die erste Stromquelle 102 mindestens eine Stromspiegelschaltung. In manchen Ausführungsformen umfasst die erste Stromquelle 102 eine Anlaufvorrichtung und eine Stromerzeugungs-Vorrichtung oder eine andere geeignete Stromquelle.
Der Transistor M2 trägt dazu bei, die temperaturunabhängige Referenzspannung Vref zu erzeugen. Der Transistor M2 ist kein Flipped-Gate-Transistor. In manchen Ausführungsformen ist der Transistor M2 ein herkömmlicher NMOS-Transistor. Das Gate des Transistors M2 ist mit dem Gate des Flipped-Gate-Transistors M1 verbunden. Ein Drain-Anschluss des Transistors M2 ist mit der Betriebsspannung VDD verbunden. Der Bulk des Transistors M2 ist mit dem Source-Anschluss des Transistors verbunden.
Der Flipped-Gate-Transistor M1 hat eine Größe, die durch die Breite und Länge des Flipped-Gate-Transistors definiert ist. Der Transistor M2 hat eine zweite Größe, die durch die Breite und Länge des Transistors definiert ist. Die Größe des Transistors M2 ist größer als die Größe des Flipped-Gate-Transistors M1. Die Größe des Transistors M2 ist ein ganzzahliges Vielfaches N der Größe des Flipped-Gate-Transistors M1. In manchen Ausführungsformen liegt das ganzzahlige Vielfache N im Bereich von etwa 2 bis etwa 50. Der Größenunterschied zwischen dem Transistor M2 und dem Flipped-Gate-Transistor M1 trägt dazu bei, die Temperaturabhängigkeit der Referenzspannung Vref zu bestimmen. Eine geeignete Größenbestimmung des Transistors M2 gegenüber dem Flipped-Gate-Transistor M1 führt zu einer temperaturunabhängigen Referenzspannung Vref.
Die erste Stromquelle 102 ist so konfiguriert, dass sie dem Flipped-Gate-Transistor M1 den ersten Strom zuführt. Die zweite Stromquelle 104 ist so konfiguriert, dass sie dem Transistor M2 den zweiten Strom zuführt. Ein Strom des kleinsten gemeinsamen Nenners (I_LCD) ist so definiert, dass er auf dem Verhältnis des ersten Stroms zu dem zweiten Strom basiert. Das Verhältnis des ersten Stroms zu dem zweiten Strom von 11:2 führt beispielsweise zu einem Strom des kleinsten gemeinsamen Nenners von 1. Ein Verhältnis des ersten Stroms zu dem zweiten Strom von 8:4 führt zu einem Strom des kleinsten gemeinsamen Nenners von 4. Der erste Strom ist ein erstes ganzzahliges Vielfaches (K1) von I_LCD. Der zweite Strom ist ein zweites ganzzahliges Vielfaches (K2) von I_LCD. Das erste ganzzahlige Vielfache K1 ist größer als das zweite ganzzahlige Vielfache K2. In manchen Ausführungsformen ist das erste ganzzahlige Vielfache K1 etwa zweimal so groß wie das zweite ganzzahlige Vielfache K2. In manchen Ausführungsformen ist das erste ganzzahlige Vielfache K1 mehr als zweimal so groß wie das zweite ganzzahlige Vielfache K2.
Das ganzzahlige Vielfache N ist zumindest teilweise durch das erste ganzzahlige Vielfache K1 und das zweite ganzzahlige Vielfache K2 bestimmt. Das Einstellen des ganzzahligen Vielfachen N ermöglicht das Anpassen der Temperaturabhängigkeit der Referenzspannung Vref. Das Einstellen des ganzzahligen Vielfachen N, so dass ΔV_gs des Flipped-Gate-Transistors M1 und des Transistors M2 etwa gleich der Bandabstandsspannung eines halbleiterbasierten Materials ist, das in dem Herstellungsverfahren zum Ausbilden der Spannungsreferenz 100 verwendet wird, führt zu der Temperaturunabhängigkeit der Referenzspannung Vref.
Der Transistor M3 wird verwendet, um eine Kanal-Leckstrom-Komponente des Drain-Source-Stroms zu entfernen, der durch den Transistor M2 geht. Die Größe des Transistors M3 ist gleich der Größe des Transistors M2. Jeder Leckstrom durch den Transistor M2 wird zu dem Transistor M3 geleitet, um dazu beizutragen, den zweiten Strom 12 zum Zweck der Temperaturkompensation der Referenzspannung Vref aufrechtzuerhalten. Das Hinzufügen des Transistors M3, um den Leckstrom durch den Transistor M2 zu kompensieren, trägt dazu bei, die Gesamtheit des zweiten Stroms 12 zum Zweck der Temperaturkompensation für die Referenzspannung Vref zu verwenden. Diese Aufhebung des Leckstroms ist besonders wirksam, wenn die Drain-Source-Spannung von M2 gleich der Drain-Source-Spannung von M3 ist, was der Fall ist, wenn die Betriebsspannung VDD auf einen Wert gesetzt wird, der durch 2Vref gegeben ist. In Lösungen, die den Transistor M3 nicht umfassen, verschlechtert sich bei Temperaturen über 80 °C die Zuverlässigkeit der Spannungsreferenz schnell.
3 ist ein schematisches Diagramm einer Spannungsreferenz 300, in Übereinstimmung mit einer oder mehreren Ausführungsformen. Die Spannungsreferenz 300 umfasst einen Flipped-Gate-Transistor M1, einen Transistor M2 und einen Transistor M3, ähnlich der Spannungsreferenz 100. Die Spannungsreferenz 300 umfasst weiter einen Anlauf- und Vorspannungsstrom-Generatorbereich 310, der so konfiguriert ist, dass er eine Eingangsspannung empfängt und einen Vorspannungsstrom erzeugt. Ein erster Stromspiegel-Bereich 320 ist so konfiguriert, dass er den ersten Strom 11 für den Flipped-Gate-Transistor M1, gestützt auf den Vorspannungsstrom von dem Anlauf- und Vorspannungsstrom-Generator 310 erzeugt. Ein zweiter Stromspiegel-Bereich 330 ist so konfiguriert, dass er einen gespiegelten Anteil des ersten Stroms 11 empfängt und den zweiten Strom 12 für den Transistor M2 erzeugt. Ein Spannungs-Begrenzungsbereich 340 ist so konfiguriert, dass er einen Spannungsabfall an dem Transistor M2 aufrechterhält, der etwa gleich der Referenzspannung Vref ist.
Der Anlauf- und Vorspannungsstrom-Generatorbereich 310 ist so konfiguriert, dass er die Betriebsspannung VDD empfängt. Der Anlauf- und Vorspannungsstrom-Generator 310 ist zwischen der Betriebsspannung VDD und der negativen Versorgungsspannung VSS angeschlossen. Der Anlauf- und Vorspannungsstrom-Generatorbereich 310 ist so konfiguriert, dass er den Vorspannungsstrom auf einer ersten Leitung erzeugt, die mit dem ersten Stromspiegel-Bereich 320 verbunden ist. Der erste Stromspiegel-Bereich 320 ist so konfiguriert, dass er die Betriebsspannung VDD empfängt. Eine zweite Leitung, die mit dem ersten Stromspiegel-Bereich 320 verbunden ist, ist in Serie mit dem zweiten Stromspiegel 330 verbunden. Eine dritte Leitung, die mit dem ersten Stromspiegel 320 verbunden ist, ist in Serie mit dem Flipped-Gate-Transistor M1 verbunden. Eine vierte Leitung, die mit dem ersten Stromspiegel 320 verbunden ist, ist in Serie mit einem ersten Abschnitt des Spannungs-Begrenzungsbereichs 340 verbunden. Ein zweiter Abschnitt des Spannungs-Begrenzungsbereichs 340 ist in Serie mit dem Transistor M2 und dem zweiten Stromspiegel-Bereich 330 verbunden. In manchen Ausführungsformen ist die Betriebsspannung VDD mehr als doppelt so groß wie die Referenzspannung Vref. In manchen Ausführungsformen ist die negative Versorgungsspannung VSS gleich 0 V. In manchen Ausführungsformen ist die negative Versorgungsspannung VSS größer oder kleiner als 0 V, so dass die Betriebsspannung VDD immer auf die negative Versorgungsspannung VSS bezogen ist.
Der Anlauf- und Vorspannungsstrom-Generatorbereich 310 ist so konfiguriert, dass er den Vorspannungsstrom erzeugt, der von der Spannungsreferenz 300 verwendet wird. Der Anlauf- und Vorspannungsstrom-Generatorbereich 310 umfasst einen Anlaufwiderstand R1, der so konfiguriert ist, dass er die Betriebsspannung VDD empfängt. Ein erster Vorspannungstransistor M21 ist in Serie mit dem Anlaufwiderstand R1 verbunden. Ein Vorspannungswiderstand R2 ist in Serie mit einem zweiten Vorspannungstransistor M22 verbunden. Der Vorspannungswiderstand R2 ist mit der negativen Versorgungsspannung VSS verbunden. Das Gate des ersten Vorspannungstransistors M21 ist mit einem Knoten zwischen dem zweiten Vorspannungstransistor M22 und dem Vorspannungswiderstand R2 verbunden. Das Gate des zweiten Vorspannungstransistors M22 ist mit einem Knoten zwischen dem Anlaufwiderstand R1 und dem ersten Vorspannungstransistor M21 verbunden. Der Source-Anschluss des ersten Vorspannungstransistors M21 ist mit der negativen Versorgungsspannung VSS verbunden. Der Drain-Anschluss des zweiten Vorspannungstransistors M22 ist in Serie mit dem ersten Stromspiegel-Bereich 320 verbunden. In manchen Ausführungsformen ist der erste Vorspannungstransistor M21 ein NMOS-Transistor. In manchen Ausführungsformen ist der zweite Vorspannungstransistor M22 ein NMOS-Transistor. In manchen Ausführungsformen sind der erste Vorspannungstransistor M21 und der zweite Vorspannungstransistor M22 in einem schwachen Inversionszustand. Ein schwacher Inversionszustand bedeutet, dass die Gate-Source-Spannung Vgs eines Transistors unter der Schwellenwertspannung des Transistors liegt.
Der Anlaufwiderstand R1 wird verwendet, um einen direkten Weg von der Betriebsspannung VDD zu dem Gate des zweiten Vorspannungstransistors M22 bereitzustellen, um den Betrieb der Spannungsreferenz 300 zu starten. Die Spannung an dem Vorspannungswiderstand R2 ist zumindest teilweise dadurch definiert, dass sie auf der Gate-Source-Spannung Vgs des ersten Vorspannungstransistors M21 basiert. Die Vgs des ersten Vorspannungstransistors M21 ist zumindest teilweise durch eine Spannung definiert, die verwendet wird, um den Anlaufstrom an dem Anlaufwiderstand R1 zu leiten. Der Anlaufstrom der Spannungsreferenz 300 ist durch die Gleichung VDD - V(N13)/r1 gegeben, wobei VDD die Betriebsspannung ist, r1 ein zugehöriger Widerstand des Anlaufwiderstands R1 ist, und V(N13) durch die Summe der Gate-Source-Spannung Vgs des ersten Vorspannungstransistors M21 und der Gate-Source-Spannung Vgs des zweiten Vorspannungstransistors M22 gegeben ist. Der Vorspannungsstrom wird über den zweiten Vorspannungstransistor M22 entlang der ersten Leitung zu dem Stromspiegel-Bereich 320 geleitet und ist durch die Gleichung V(N12)/r2 gegeben, wobei V(N12) die Gate-Source-Spannung Vgs des ersten Vorspannungstransistors M21 und r2 der zugehörige Widerstand des Vorspannungswiderstands R2 ist.
Der erste Stromspiegel-Bereich 320 wird verwendet, um ein rationales Vielfaches des Vorspannungsstroms an den Flipped-Gate-Transistor M1 zu leiten. Der erste Stromspiegel-Bereich 320 umfasst einen ersten Spiegeltransistor M6, der in Serie mit einem ersten Spiegelwiderstand R6 verbunden ist. Der erste Spiegelwiderstand R6 ist mit der Betriebsspannung VDD verbunden. Der erste Spiegeltransistor M6 ist über Dioden verbunden. Der Drain-Anschluss des ersten Spiegeltransistors M6 ist mit dem zweiten Vorspannungstransistor M22 entlang der ersten Leitung verbunden. Ein zweiter Spiegeltransistor M7 ist in Serie mit einem zweiten Spiegelwiderstand R7 verbunden. Der zweite Spiegelwiderstand R7 ist mit der Betriebsspannung VDD verbunden. Das Gate des zweiten Spiegeltransistors M7 ist mit dem Gate des ersten Spiegeltransistors M6 verbunden. Der Drain-Anschluss des zweiten Spiegeltransistors M7 ist mit dem zweiten Stromspiegel-Bereich 330 entlang der zweiten Leitung verbunden. Ein dritter Spiegeltransistor M8 ist in Serie mit einem dritten Spiegelwiderstand R8 verbunden. Der dritte Spiegelwiderstand R8 ist mit der Betriebsspannung VDD verbunden. Das Gate des dritten Spiegeltransistors ist mit dem Gate des ersten Spiegeltransistors M6 verbunden. Der Drain-Anschluss des dritten Spiegeltransistors M8 ist mit dem Flipped-Gate-Transistor M1 entlang der dritten Leitung verbunden. Ein vierter Spiegeltransistor M9 ist in Serie mit einem vierten Spiegelwiderstand R9 verbunden. Der vierte Spiegelwiderstand R9 ist mit der Betriebsspannung VDD verbunden. Das Gate des vierten Spiegeltransistors M9 ist mit dem Gate des ersten Spiegeltransistors M6 verbunden. Der Drain-Anschluss des vierten Spiegeltransistors M9 ist mit dem Spannungs-Begrenzungsbereich 340 entlang der vierten Leitung verbunden. In manchen Ausführungsformen sind sowohl der Spiegeltransistor M6 als auch der zweite Spiegeltransistor M7 als auch der dritte Spiegeltransistor M8 als auch der vierte Spiegeltransistor M9 PMOS-Transistoren.
Der erste Stromspiegel-Bereich 320 ist so konfiguriert, dass er den Vorspannungsstrom von dem Anlauf- und Vorspannungsstrom-Generatorbereich 310 entlang der ersten Leitung empfängt und den Vorspannungsstrom entlang der zweiten Leitung, der dritten Leitung und der vierten Leitung spiegelt. Die Größe des ersten Spiegeltransistors M6 ist als ein ganzzahliges Vielfaches einer ersten Transistor-Einheitsgröße für den ersten Spiegeltransistor, den zweiten Spiegeltransistor M7, den dritten Spiegeltransistor M8 und den vierten Spiegeltransistor M9 definiert. Der zweite Spiegeltransistor M7, der dritte Spiegeltransistor M8 und der vierte Spiegeltransistor M9 haben unabhängig von einander eine Größe, die ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße ist.
Der Widerstand des ersten Spiegelwiderstands R6 ist so definiert, dass er auf dem Vorspannungsstrom basiert, der über den ersten Spiegeltransistor M6 geleitet wird, so dass der Spannungsabfall an den Anschlüssen von R6 größer als 150 mV ist. Der zweite Spiegelwiderstand R7, der dritte Spiegelwiderstand R8 und der vierte Spiegelwiderstand R9 haben unabhängig von einander einen Widerstand, der auf rationalen Vielfachen der ersten Transistor-Einheitsgröße basiert. Indem die erste Transistor-Einheitsgröße verwendet wird, ist der Strom, der an jedem der Spiegeltransistoren des ersten Stromspiegel-Bereichs gespiegelt wird, ein Verhältnis der ganzzahligen Vielfachen der relativen Größen der Transistoren, multipliziert mit einem Strom 16 an dem ersten Spiegeltransistor. Der Strom 17 an dem zweiten Spiegeltransistor M7 ist durch (n7/n6) x 16 gegeben, wobei n7 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den zweiten Spiegeltransistor M7 ist, n6 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den ersten Spiegeltransistor M6 ist, und 16 der Strom an dem ersten Spiegeltransistor ist. Der Strom 18 an dem dritten Spiegeltransistor M8 ist durch (n8/n6) x 16 gegeben, wobei n8 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den dritten Spiegeltransistor M8 ist. Der Strom 19 an dem vierten Spiegeltransistor M9 ist durch (n9/n6) x 16 gegeben, wobei n9 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den vierten Spiegeltransistor M9 ist.
Indem die erste Transistor-Einheitsgröße verwendet wird, ist der Widerstand an jedem der Spiegelwiderstände des ersten Stromspiegel-Bereichs ein Verhältnis der ganzzahligen Vielfachen der relativen Größen der Transistoren, multipliziert mit dem Widerstand r6, der zu dem ersten Spiegelwiderstand R6 gehört. Der Widerstand r7, der zu dem zweiten Spiegelwiderstand R7 gehört, ist durch (n6/n7) x r6 gegeben, wobei n7 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den zweiten Spiegeltransistor M7 ist, n6 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den ersten Spiegeltransistor M6 ist, und r6 der Widerstand ist, der zu dem ersten Spiegelwiderstand gehört. Der Widerstand r8, der zu dem dritten Spiegelwiderstand R8 gehört, ist durch (n6/n8) x r6 gegeben, wobei n8 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den dritten Spiegeltransistor M8 ist. Der Widerstand r9, der zu dem vierten Spiegelwiderstand R9 gehört, ist durch (n6/n9) x r6 gegeben, wobei n9 ein ganzzahliges Vielfaches der ersten Transistor-Einheitsgröße für den vierten Spiegeltransistor M9 ist.
Das Anpassen der Größen der Spiegeltransistoren M6-M9 und der Spiegelwiderstände R6-R9 des ersten Stromspiegel-Bereichs 320 erlaubt es, den Strom an dem Flipped-Gate-Transistor M1, z.B. den ersten Strom 11 (1), sowie entlang der anderen Leitungen des ersten Stromspiegels einzustellen. Der dritte Spiegeltransistor M8 und der dritte Spiegelwiderstand R8 bestimmen beispielsweise den Strom an dem Flipped-Gate-Transistor M1. In einem anderen Beispiel bestimmen der zweite Spiegeltransistor M7 und der zweite Spiegelwiderstand R7 den Strom, der dem zweiten Spiegelbereich 330 zugeführt wird. Das Anpassen des Stroms an dem Flipped-Gate-Transistor M1 trägt dazu bei, die Zuverlässigkeit und Temperaturunabhängigkeit der Referenzspannung Vref zu erhöhen, die durch die Spannungsreferenz 300 ausgegeben wird. Die Spiegeltransistoren M6-M9 des ersten Stromspiegel-Bereichs 320 sind dazu fähig, Ströme im Nano-Ampere-Bereich zuverlässig zu spiegeln.
Der zweite Stromspiegel-Bereich 330 ist so konfiguriert, dass er den Strom von dem ersten Stromspiegel-Bereich 320 spiegelt. Der zweite Stromspiegel-Bereich 330 umfasst einen fünften Spiegeltransistor M5, der in Serie mit einem fünften Spiegelwiderstand R5 verbunden ist. Der fünfte Spiegelwiderstand R5 ist mit der negativen Versorgungsspannung VSS verbunden. Der fünfte Spiegeltransistor M5 ist über Dioden verbunden. Der Drain-Anschluss des fünften Spiegeltransistors M5 ist mit dem zweiten Spiegeltransistor M7 entlang der zweiten Leitung verbunden. Der zweite Stromspiegel-Bereich 330 umfasst weiter einen sechsten Spiegeltransistor M4, der in Serie mit einem sechsten Spiegelwiderstand R4 verbunden ist. Der sechste Spiegelwiderstand R4 ist mit der negativen Versorgungsspannung VSS verbunden. Das Gate des sechsten Spiegeltransistors M4 ist mit dem Gate des fünften Spiegeltransistors M5 verbunden. Der Drain-Anschluss des sechsten Spiegeltransistors M4 ist mit dem Transistor M2 und dem Transistor M3 entlang einer fünften Leitung verbunden. In manchen Ausführungsformen sind sowohl der fünfte Spiegeltransistor M5 als auch der sechste Spiegeltransistor M4 NMOS-Transistoren.
Der zweite Stromspiegel-Bereich 330 ist so konfiguriert, dass er den Strom 17 von dem ersten Stromspiegel-Bereich 320 entlang der zweiten Leitung empfängt und den Strom 17 entlang der fünften Leitung spiegelt. Die Größe des fünften Spiegeltransistors M5 ist als ein ganzzahliges Vielfaches einer zweiten Transistor-Einheitsgröße definiert. Der sechste Spiegeltransistor M4 hat eine Größe, die ein ganzzahliges Vielfaches der zweiten Transistor-Einheitsgröße ist. In manchen Ausführungsformen ist die erste Transistor-Einheitsgröße gleich der zweiten Transistor-Einheitsgröße. In manchen Ausführungsformen unterscheidet sich die erste Transistor-Einheitsgröße von der zweiten Transistor-Einheitsgröße.
Der Widerstand des fünften Spiegelwiderstands R5 ist so definiert, dass er auf dem Strom basiert, der durch den fünften Spiegeltransistors M5 geleitet wird, so dass der Spannungsabfall an den Anschlüssen von R5 größer als 150 mV ist. Der sechste Spiegelwiderstand R4 hat einen Widerstand, der auf ganzzahligen Vielfachen der zweiten Transistor-Einheitsgröße basiert.
Indem die zweite Transistor-Einheitsgröße verwendet wird, ist der Strom, der über jeden der Spiegeltransistoren des zweiten Stromspiegel-Bereichs 330 gespiegelt wird, ein Verhältnis der ganzzahligen Vielfachen der relativen Größen der Transistoren, multipliziert mit einem Strom 15 an dem fünften Spiegeltransistor M5. Der Strom 14 an dem sechsten Spiegeltransistor M4 ist durch (n4/n5) x 15 gegeben, wobei n4 ein ganzzahliges Vielfaches der zweiten Transistor-Einheitsgröße für den sechsten Spiegeltransistor M4 ist, n5 ein ganzzahliges Vielfaches der zweiten Transistor-Einheitsgröße für den fünften Spiegeltransistor M5 ist, und 15 der Strom an dem fünften Spiegeltransistor ist.
Indem die zweite Transistor-Einheitsgröße verwendet wird, ist der Widerstand an jedem der Spiegelwiderstände des zweiten Stromspiegel-Bereichs 330 ein Verhältnis der ganzzahligen Vielfachen der relativen Größen der Transistoren, multipliziert mit einem Widerstand r5, der zu dem fünften Spiegelwiderstand R5 gehört. Der Widerstand r4, der zu dem sechsten Spiegelwiderstand R4 gehört, ist durch (n5/n4) x r5 gegeben, wobei n4 ein ganzzahliges Vielfaches der zweiten Transistor-Einheitsgröße für den sechsten Spiegeltransistor M4 ist, n5 ein ganzzahliges Vielfaches der zweiten Transistor-Einheitsgröße für den fünften Spiegeltransistor M5 ist, und r5 der Widerstand ist, der zu dem fünften Spiegelwiderstand gehört.
Das Anpassen der Größen der Spiegeltransistoren M5 und M4 sowie der Spiegelwiderstände R5 und R4 des zweiten Stromspiegel-Bereichs 330 ermöglicht das Einstellen des Stroms an dem Transistor M2, z.B. des zweiten Stroms 12 (1). Der sechste Spiegeltransistor M4 und der sechste Spiegelwiderstand R4 bestimmen beispielsweise den Strom 12 an dem Transistor M2. Das Einstellen des Stroms an dem Transistor M2 trägt dazu bei, die Zuverlässigkeit und Temperaturabhängigkeit der Referenzspannung Vref zu erhöhen, die von der Spannungsreferenz 300 ausgegeben wird. Die Spiegeltransistoren M5 und M4 des zweiten Stromspiegel-Bereichs 330 sind dazu fähig, Ströme im Nano-Ampere-Bereich aufgrund der Verwendung der Spiegel-Rückführungswiderstände R4 und R5 zuverlässig zu spiegeln.
Der Spannungs-Begrenzungsbereich 340 ist so konfiguriert, dass er einen Spannungsabfall an dem Transistor M2 aufrechterhält, der ungefähr gleich der Referenzspannung Vref ist. Der Spannungs-Begrenzungsbereich 340 umfasst einen ersten Begrenzungstransistor M11. Der Source-Anschluss des ersten Begrenzungstransistors M11 ist so konfiguriert, dass er einen Strom 19 von dem ersten Stromspiegel-Bereich 320 entlang der vierten Leitung empfängt. Das Gate des ersten Begrenzungstransistors M11 ist mit dem Flipped-Gate-Transistor M1 verbunden und ist so konfiguriert, dass es den Strom 18 empfängt, der gleich groß wie der Strom 11 ist. Der Drain-Anschluss des ersten Begrenzungstransistors M11 ist mit der negativen Versorgungsspannung VSS verbunden. In manchen Ausführungsformen ist der erste Begrenzungstransistor M11 ein PMOS-Transistor. Der Spannungs-Begrenzungsbereich 340 umfasst weiter einen zweiten Begrenzungstransistor M12. Der Source-Anschluss des zweiten Begrenzungstransistors M12 ist mit dem Transistor M2 entlang der fünften Leitung verbunden. Der Drain-Anschluss des zweiten Begrenzungstransistors M12 ist mit der Betriebsspannung VDD verbunden. Das Gate des zweiten Begrenzungstransistors ist mit dem Source-Anschluss des ersten Begrenzungstransistors M11 verbunden und ist so konfiguriert, dass er den Strom 19 empfängt. In manchen Ausführungsformen ist der zweite Begrenzungstransistor M12 ein NMOS-Transistor.
Der erste Begrenzungstransistor M11 ist ein pegelverschiebender Source-Folger. Der erste Begrenzungstransistor wird durch den Strom 19 von dem ersten Stromspiegel-Bereich 320 vorgespannt. Der erste Begrenzungstransistor M11 ist so konfiguriert, dass er Pegelverschiebung in der Richtung der Betriebsspannung VDD ausführt. Der zweite Begrenzungstransistor M12 ist auch ein pegelverschiebender Source-Folger. Der zweite Begrenzungstransistor M12 ist durch den Strom an dem Transistor M2 vorgespannt. Der Strom an dem Transistor M2 ist kleiner als der Strom 19 von dem ersten Stromspiegel-Bereich 320. Der zweite Begrenzungstransistor M12 ist so konfiguriert, dass er Pegelverschiebung in Richtung der negativen Versorgungsspannung VSS ausführt.
Der erste Begrenzungstransistor M11 hat eine Größe, die kleiner als die Größe des zweiten Begrenzungstransistors M12 ist. Die Pegelverschiebung von dem Gate des ersten Begrenzungstransistors M11 zu dem Source-Anschluss des zweiten Begrenzungstransistors M12 hat aufgrund des Größenunterschieds zwischen dem ersten Begrenzungstransistor und dem zweiten Begrenzungstransistor sowie der Stromdifferenz zwischen dem Strom 19 und dem Strom an dem Transistor M2 einen positiven Wert. Der positive Wert der Pegelverschiebung hin zu dem Source-Anschluss des zweiten Begrenzungstransistors M12 trägt dazu bei, einen Spannungspegel an den Source-Anschluss des zweiten Begrenzungstransistors anzulegen, der geeignet ist, den Leckstrom des Transistors M2 ungefähr auf den Leckstrom des Transistors M3 zu bringen. Indem der Leckstrom des Transistors M2 auf den Leckstrom von M3 gebracht wird, wird die Referenzspannung Vref, die von der Spannungsreferenz 300 ausgegeben wird, für alle Temperaturwerte auf einem konstanten Pegel gehalten, d.h. die Referenzspannung Vref ist temperaturunabhängig. In manchen Ausführungsformen ist der Spannungspegel an dem Source-Anschluss des zweiten Begrenzungstransistors M12 etwa gleich zweimal der Referenzspannung Vref (2 Vref).
4 ist eine Draufsicht einer Widerstands-Anordnung 400, in Übereinstimmung mit einer oder mehreren Ausführungsformen. Die Widerstands-Anordnung 400 hat eine Schlangenform-Struktur. Die Widerstands-Anordnung 400 umfasst Polysilizium, Dünnfilm-Silizium-Chrom oder ein anderes geeignetes Widerstandsmaterial. Die minimale Breite des Polysiliziums in der Widerstands-Anordnung 400 ist durch die Strukturbreite (engl. „crititcal dimension“) des Ausbildungsverfahrens definiert. Die Strukturbreite ist die kleinste Abmessung, die zuverlässig durch das Ausbildungsverfahrens ausgebildet werden kann. In manchen Ausführungsformen wird die Widerstands-Anordnung 440 durch ein Lithographieverfahren ausgebildet. Indem die Schlangenform-Struktur und die Breite, gestützt auf die Strukturbreite, vorgesehen sind, hat die Widerstands-Anordnung 400 einen höheren Widerstand je Einheitsfläche, verglichen mit anderen Ansätzen, die breitere Elemente oder geradlinige Layouts verwenden. In manchen Ausführungsformen liegt der Widerstand der Widerstands-Anordnung 400 im Bereich von 1 Megaohm (MΩ) oder mehr. In manchen Ausführungsformen wird die Widerstands-Anordnung 400 als Widerstands-Einheitsgröße für Widerstände in einer Spannungsreferenz verwendet, z.B. der Spannungsreferenz 300 (3). Wenn der Widerstand r6, der zu dem ersten Spiegelwiderstand R6 gehört, gleich 3 MΩ ist und die Widerstands-Einheitsgröße der Widerstands-Anordnung 400 1 MΩ ist, wird der erste Spiegelwiderstand in manchen Ausführungsformen mittels dreier in Serie geschalteter Widerstands-Anordnungen ausgebildet. Der Spannungsabfall an der Widerstands-Anordnung 400 wird auf einen ausreichend hohen Pegel gesetzt, um Angleichen des Stroms in einem Stromspiegel bereitzustellen, z.B. dem ersten Stromspiegel-Bereich 320 oder dem zweiten Stromspiegel-Bereich 330 (3), und um das Ausbilden eines zuverlässigen Stromspiegels bei Nano-Ampere-Pegeln zu ermöglichen. In manchen Ausführungsformen ist der Spannungsabfall an der Widerstands-Anordnung 400 gleich 150 Millivolt (mV) oder mehr. In manchen Ausführungsformen ist mindestens ein Widerstand der Spiegelwiderstände R4-R9 so ausgebildet, das er eine Widerstands-Anordnung 400 aufweist. In manchen Ausführungsformen sind alle Spiegelwiderstände R4-R9 so ausgebildet, dass sie Widerstands-Anordnungen 400 aufweisen. Aufgrund der Verwendung von Nano-Ampere-Pegeln sind die Widerstände der Widerstände in der Spannungsreferenz 300 in manchen Ausführungsformen so hoch wie möglich festgesetzt.
5 ist ein Flussdiagramm eines Verfahrens 500 zur Verwendung einer Spannungsreferenz, in Übereinstimmung mit einer oder mehreren Ausführungsformen. Das Verfahren 500 beginnt bei Vorgang 502, in dem ein Vorspannungsstrom erzeugt wird. In manchen Ausführungsformen wird der Vorspannungsstrom mittels eines Anlauf- und Vorspannungsstrom-Generators erzeugt, z.B. des Anlauf- und Vorspannungsstrom-Generatorbereichs 310 (3). Der Vorspannungsstrom liefert eine Basis zum Skalieren von anderen Strömen in der Spannungsreferenz, z.B. der Spannungsreferenz 100 (1) oder der Spannungsreferenz 300. In manchen Ausführungsformen wird der Anlaufstrom erzeugt, gestützt auf eine Betriebsspannung der Spannungsreferenz, z.B. die Betriebsspannung VDD. In manchen Ausführungsformen wird der Vorspannungsstrom erzeugt, gestützt auf die Gate-Source-Spannung eines Vorspannungstransistors, z.B. des ersten Vorspannungstransistors M21, geteilt durch den Widerstand an einem Vorspannungswiderstand, z.B. dem Vorspannungswiderstand R2.
Das Verfahren 500 fährt mit Vorgang 504 fort, in dem der Vorspannungsstrom gespiegelt wird, um einen ersten Strom an einem Flipped-Gate-Transistor und einen Spiegel-Strom zu erzeugen. Der erste Strom an dem Flipped-Gate-Transistor, z.B. dem Flipped-Gate-Transistor M1 (1 und 2), wird so bestimmt, dass er auf einer Transistor-Einheitsgröße basiert, z.B. der ersten Transistor-Einheitsgröße. In manchen Ausführungsformen wird der Vorspannungsstrom mittels eines ersten Stromspiegels gespiegelt, z.B. des ersten Stromspiegel-Bereichs 320 (3). In manchen Ausführungsformen wird das Verhältnis zwischen dem ersten Strom und dem Vorspannungsstrom bestimmt, indem die Größen der Spiegeltransistoren und der Spiegelwiderstände in dem ersten Stromspiegel angepasst werden. Der Spiegel-Strom wird entlang einer anderen Leitung erzeugt als der erste Strom. In manchen Ausführungsformen ist der Spiegel-Strom gleich dem ersten Strom. In manchen Ausführungsformen unterscheidet sich der Spiegel-Strom von dem ersten Strom.
In Vorgang 506 wird der Spiegel-Strom gespiegelt, um einen zweiten Strom an einem Transistor zu erzeugen. Der erste Strom basiert auf einem Verhältnis von ganzzahligen Vielfachen einer Transistor-Einheitsgröße, z.B. der zweiten Transistor-Einheitsgröße, an dem Transistor, z.B. dem Transistor M2 (1 und 3). In manchen Ausführungsformen wird der erste Strom mittels eines zweiten Stromspiegels gespiegelt, z.B. des zweiten Stromspiegels 330 (3). In manchen Ausführungsformen wird das Verhältnis zwischen dem ersten Strom und dem zweiten Strom bestimmt, indem die Größen der Spiegeltransistoren und Spiegelwiderstände in dem zweiten Stromspiegel angepasst werden. In manchen Ausführungsformen ist der erste Strom doppelt so groß wie der zweite Strom. In manchen Ausführungsformen ist der Flipped-Gate-Transistor, der den ersten Strom empfängt, kleiner als der Transistor, der den zweiten Strom empfängt.
Das Verfahren 500 fährt mit Vorgang 508 fort, in dem die Spannung, die von dem Transistor empfangen wird, mittels des ersten Stroms und des zweiten Stroms begrenzt wird. Die Spannung wird begrenzt, um den Leckstrom an dem Transistor zu kompensieren. In manchen Ausführungsformen wird die Spannung mittels einer Spannungs-Begrenzungsschaltung begrenzt, z.B. des Spannungs-Begrenzungsbereichs 340 (3). In manchen Ausführungsformen umfasst die Spannungs-Begrenzungsschaltung duale Source-Folger. In manchen Ausführungsformen wird die Spannung so begrenzt, dass die Spannung, die von dem Flipped-Gate-Transistor empfangen wird, kleiner als die Spannung ist, die von dem Transistor empfangen wird, der den zweiten Strom empfängt.
In Vorgang 510 wird eine Referenzspannung ausgegeben. Die Referenzspannung, z.B. die Referenzspannung Vref (1 und 3), ist temperaturunabhängig. Die Referenzspannung kann von externen Schaltungen verwendet werden, um Vergleiche auszuführen. In manchen Ausführungsformen ist die Referenzspannung weniger als halb so groß wie die Betriebsspannung der Spannungsreferenz.
Ein Fachmann wird erkennen, dass zusätzliche Vorgänge in dem Verfahren 500 vorgesehen sein können, dass Vorgänge fehlen können, und dass die Reihenfolge der Vorgänge neu angeordnet werden kann, ohne von dem Schutzumfang dieser Beschreibung abzuweichen.
Ein Aspekt dieser Beschreibung betrifft eine Spannungsreferenz, die einen Flipped-Gate-Transistor umfasst, der so konfiguriert ist, dass er einen ersten Strom empfängt. Die Spannungsreferenz umfasst weiter einen ersten Transistor, der so konfiguriert ist, dass er einen zweiten Strom empfängt, wobei der erste Transistor einen ersten Leckstrom aufweist und wobei der erste Transistor mit dem Flipped-Gate-Transistor in einer Subtraktiven Vgs-Anordnung verbunden ist. Die Spannungsreferenz umfasst weiter einen Ausgabeknoten, der so konfiguriert ist, dass er eine Referenzspannung ausgibt, wobei der Ausgabeknoten mit dem ersten Transistor verbunden ist. Die Spannungsreferenz umfasst weiter einen zweiten Transistor, der mit dem Ausgabeknoten verbunden ist, wobei der zweite Transistor einen zweiten Leckstrom aufweist, wobei der erste Leckstrom im Wesentlichen gleich groß wie der zweite Leckstrom ist.
Ein anderer Aspekt dieser Beschreibung betrifft eine Spannungsreferenz, die einen ersten Stromspiegel-Bereich umfasst, der so konfiguriert ist, dass er einen Vorspannungsstrom empfängt und einen ersten Strom und einen Spiegel-Strom erzeugt. Die Spannungsreferenz umfasst weiter einen zweiten Stromspiegel-Bereich, der so konfiguriert ist, dass er den Spiegel-Strom empfängt und einen zweiten Strom erzeugt. Die Spannungsreferenz umfasst weiter einen Flipped-Gate-Transistor, der so konfiguriert ist, dass er den ersten Strom empfängt. Die Spannungsreferenz umfasst weiter einen ersten Transistor, der so konfiguriert ist, dass er den zweiten Strom empfängt, wobei ein Gate des ersten Transistors mit dem Flipped-Gate-Transistor verbunden ist, wobei der erste Transistor einen ersten Leckstrom aufweist. Die Spannungsreferenz umfasst weiter einen Ausgabeknoten, der so konfiguriert ist, dass er eine Referenzspannung ausgibt, wobei der Ausgabeknoten mit dem ersten Transistor verbunden ist. Die Spannungsreferenz umfasst weiter einen zweiten Transistor, der mit dem Ausgabeknoten verbunden ist, wobei der zweite Transistor einen zweiten Leckstrom aufweist, wobei der erste Leckstrom im Wesentlichen gleich groß wie der zweite Leckstrom ist.
Noch ein anderer Aspekt dieser Beschreibung betrifft ein Verfahren zur Verwendung einer Spannungsreferenz. Das Verfahren umfasst das Erzeugen eines Vorspannungsstroms und das Spiegeln dieses Stroms, um einen ersten Strom an einem Flipped-Gate-Transistor zu erzeugen und einen Spiegel-Strom zu erzeugen. Das Verfahren umfasst weiter das Spiegeln des Spiegel-Stroms, um einen zweiten Strom an einem ersten Transistor zu erzeugen, wobei der erste Transistor einen ersten Leckstrom aufweist. Das Verfahren umfasst weiter das Kompensieren des ersten Leckstroms mittels eines zweiten Transistors, wobei der zweite Transistor einen zweiten Leckstrom aufweist, der im Wesentlichen gleich groß wie der erste Leckstrom ist, und das Ausgeben einer Referenzspannung.
Es wird einem Fachmann klar sein, dass die offenbarten Ausführungsformen eine oder mehrere der oben beschriebenen Vorteile erfüllen. Nach dem Lesen der vorangegangenen Beschreibung kann ein Fachmann verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedene andere Ausführungsformen, wie sie hier offenbart sind, erstellen. Daher soll der Schutzumfang, der hier vergeben wird, nur durch die Definitionen beschränkt sein, die in den beigefügten Ansprüchen und ihren Äquivalenten enthalten sind.

Claims

Spannungsreferenz, die Folgendes umfasst: einen Flipped-Gate-Transistor(M1), der so konfiguriert ist, dass er einen ersten Strom (I1) empfängt; einen ersten Transistor (M2), der so konfiguriert ist, dass er einen zweiten Strom (12) empfängt, wobei der erste Transistor (M2) mit dem Flipped-Gate-Transistor (M1) in einer subtraktiven Vgs-Anordnung verbunden ist, und wobei die Größe des ersten Transistors (M2), definiert durch seine Länge und seine Weite, ein ganzzahliges Vielfaches N der Größe des Flipped-Gate-Transistors (M1), definiert durch seine Länge und seine Weite, ist, wobei N größer oder gleich 2 ist, so dass die Gate-Source-Spannung ΔVgs des Flipped-Gate-Transistors (M1) und des ersten Transistors (M2) ungefähr gleich der Bandlückenspannung eines Halbleiter-basierten Materials ist, welches zum Herstellen der Spannungsreferenz verwendet wird; einen Ausgabeknoten, der so konfiguriert ist, dass er eine Referenzspannung ausgibt, wobei der Ausgabeknoten mit dem ersten Transistor (M2) verbunden ist; einen zweiten Transistor (M3), der mit dem Ausgabeknoten verbunden ist, wobei der erste Transistor (M2) und der zweite Transistor (M3) gleich groß sind; und einen Spannungs-Begrenzungsbereich (340), der so konfiguriert ist, dass er den Leckstrom des ersten Transistors (M2) auf einem Wert hält, der im Wesentlichen gleich dem Leckstrom des zweiten Transistors (M3) ist.
Spannungsreferenz nach Anspruch 1, wobei die Größe des Flipped-Gate-Transistors (M1) kleiner als die Größe des ersten Transistors (M2) ist.
Spannungsreferenz nach Anspruch 1 oder Anspruch 2, wobei die Größe des ersten Transistors (M2) ein erstes ganzzahliges Vielfaches einer Transistor-Einheitsgröße ist und die Größe des Flipped-Gate-Transistors (M1) ein zweites ganzzahliges Vielfaches der Transistor-Einheitsgröße ist.
Spannungsreferenz nach einem der vorangehenden Ansprüche, wobei der erste Strom (I1) größer als der zweite Strom (12) ist.
Spannungsreferenz nach einem der vorangehenden Ansprüche, wobei der Flipped-Gate-Transistor (M1) ein n-Metalloxid-Halbleiter-(NMOS)-Transistor ist, der erste Transistor (M2) ein NMOS-Transistor ist, und der zweite Transistor (M3) ein NMOS-Transistor ist.
Spannungsreferenz nach einem der vorangehenden Ansprüche, die weiter Folgendes umfasst: einen ersten Stromspiegel-Bereich (320), der so konfiguriert ist, dass er einen Vorspannungsstrom empfängt und den ersten Strom (I1) erzeugt; und einen zweiten Stromspiegel-Bereich (330), der so konfiguriert ist, dass er den ersten Strom (I1) empfängt und den zweiten Strom (12) erzeugt.
Spannungsreferenz nach Anspruch 6, die weiter einen Vorspannungsstrom-Generator (310) umfasst, der so konfiguriert ist, dass er eine Betriebsspannung empfängt und den Vorspannungsstrom erzeugt.
Spannungsreferenz nach einem der vorangehenden Ansprüche, die Folgendes umfasst: einen ersten Stromspiegel-Bereich (320), der so konfiguriert ist, dass er einen Vorspannungsstrom empfängt und den ersten Strom (I1) und einen Spiegel-Strom erzeugt; einen zweiten Stromspiegel-Bereich (330), der so konfiguriert ist, dass er den Spiegel-Strom empfängt und den zweiten Strom (I2) erzeugt.
Spannungsreferenz nach Anspruch 8, die weiter einen Spannungs-Begrenzungsbereich (340) umfasst, der so konfiguriert ist, dass er den ersten Strom (I1) und den zweiten Strom (I2) empfängt.
Spannungsreferenz nach Anspruch 9, wobei der Spannungs-Begrenzungsbereich einen ersten Source-Folger (M11) umfasst, der so konfiguriert ist, dass er den ersten Strom (I1) empfängt, und einen zweiten Source-Folger (M12), der so konfiguriert ist, dass er den zweiten Strom (I2) empfängt.
Spannungsreferenz nach Anspruch 10, wobei das Gate des ersten Source-Folgers (M11) mit dem Flipped-Gate-Transistor (M1) verbunden ist, das Gate des zweiten Source-Folgers (M12) mit dem Source-Anschluss des ersten Source-Folgers (M11) verbunden ist, und der Source-Anschluss des zweiten Source-Folgers (M12) mit dem ersten Transistor (M2) verbunden ist.
Spannungsreferenz nach einem der Ansprüche 8 bis 11, die weiter einen Vorspannungsstrom-Generatorbereich (310) umfasst, der so konfiguriert ist, dass er die Betriebsspannung empfängt und den Vorspannungsstrom erzeugt.
Spannungsreferenz nach einem der Ansprüche 8 bis 12, wobei der erste Stromspiegel-Bereich (320) so konfiguriert ist, dass er den ersten Vorspannungsstrom entlang einer ersten Leitung empfängt, der zweite Stromspiegel (330) so konfiguriert ist, dass er den Spiegel-Strom entlang einer zweiten Leitung empfängt, die von der ersten Leitung getrennt ist, und der Flipped-Gate-Transistor (M1) so konfiguriert ist, dass er den ersten Strom (I1) entlang einer dritten Leitung empfängt, die von der ersten Leitung und der zweiten Leitung getrennt ist.
Spannungsreferenz nach Anspruch 13, wobei der erste Stromspiegel-Bereich (320) Folgendes umfasst: einen ersten Spiegeltransistor (M6), der so konfiguriert ist, dass er den Vorspannungsstrom empfängt; einen ersten Spiegelwiderstand (R6), der in Serie mit dem ersten Spiegeltransistor (M6) verbunden ist; einen zweiten Spiegeltransistor (M7), der so konfiguriert ist, dass er den ersten Vorspannungsstrom spiegelt und den Spiegel-Strom erzeugt; einen zweiten Spiegelwiderstand (R7), der in Serie mit dem zweiten Spiegeltransistor (M7) verbunden ist; einen dritten Spiegeltransistor (M8), der so konfiguriert ist, dass er den Vorspannungsstrom spiegelt und den ersten Strom erzeugt; einen dritten Spiegelwiderstand (R8), der in Serie mit dem dritten Spiegeltransistor (M8) verbunden ist; einen vierten Spiegeltransistor (M9), der so konfiguriert ist, dass er den Vorspannungsstrom spiegelt und den ersten Leckstrom aufrechterhält, so dass er im Wesentlichen gleich dem zweiten Leckstrom ist; und einen vierten Spiegelwiderstand (R9), der in Serie mit dem vierten Spiegeltransistor (M9) verbunden ist.
Spannungsreferenz nach Anspruch 14, wobei der zweite Stromspiegel-Bereich (330) Folgendes umfasst: einen fünften Spiegeltransistor (M5), der so konfiguriert ist, dass er den Spiegel-Strom empfängt; einen fünften Spiegelwiderstand (R5), der in Serie mit dem fünften Spiegeltransistor (M5) verbunden ist; einen sechsten Spiegeltransistor (M4), der so konfiguriert ist, dass er den Spiegel-Strom spiegelt und den zweiten Strom erzeugt; und einen sechsten Spiegelwiderstand (R4), der in Serie mit dem sechsten Spiegeltransistor (M4) verbunden ist.
Spannungsreferenz nach Anspruch 15, wobei die Größe des fünften Spiegeltransistors (M5) sich von der Größe des sechsten Spiegeltransistors (M4) unterscheidet.
Spannungsreferenz nach Anspruch 14, 15 oder 16, wobei die Größe des ersten Spiegeltransistors (M6) sich von der Größe sowohl des zweiten Spiegeltransistors (M7), des dritten Spiegeltransistors (M8) als auch des vierten Spiegeltransistors (M9) unterscheidet.
Verfahren zur Verwendung einer Spannungsreferenz, das Folgendes umfasst: Erzeugen eines Vorspannungsstroms; Spiegeln des Vorspannungsstroms, um einen ersten Strom an einem Flipped-Gate-Transistor zu erzeugen und einen Spiegel-Strom zu erzeugen; Spiegeln des Spiegel-Stroms, um einen zweiten Strom an einem ersten Transistor zu erzeugen, wobei die Größe des ersten Transistors (M2), definiert durch seine Länge und seine Weite, ein ganzzahliges Vielfaches N der Größe des Flipped-Gate-Transistors (M1), definiert durch seine Länge und seine Weite, ist, wobei N größer oder gleich 2 ist, so dass die Gate-Source-Spannung ΔVgs des Flipped-Gate-Transistors (M1) und des ersten Transistors (M2) ungefähr gleich der Bandlückenspannung eines Halbleiter-basierten Materials ist, welches zum Herstellen der Spannungsreferenz verwendet wird; Kompensieren eines Stroms des ersten Transistors mittels eines zweiten Transistors, wobei der erste Transistor und der zweite Transistor gleich groß sind; Halten des Leckstroms des ersten Transistors (M2) auf einem Wert, der im Wesentlichen gleich dem Leckstrom des zweiten Transistors (M3) ist, mit einem Spannungs-Begrenzungsbereich (340); und Ausgeben einer Referenzspannung.
Verfahren nach Anspruch 18, wobei das Kompensieren des ersten Leckstroms das Begrenzen einer Spannung umfasst, die von dem ersten Transistor empfangen wird, gestützt auf den ersten Strom und den zweiten Strom.