CN113296569B - 带隙基准电路 - Google Patents
带隙基准电路 Download PDFInfo
- Publication number
- CN113296569B CN113296569B CN202110180378.4A CN202110180378A CN113296569B CN 113296569 B CN113296569 B CN 113296569B CN 202110180378 A CN202110180378 A CN 202110180378A CN 113296569 B CN113296569 B CN 113296569B
- Authority
- CN
- China
- Prior art keywords
- current
- ctat
- ptat
- current mirror
- source degeneration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明题为“带隙基准电路”。所公开的带隙电路被配置为提供也可调节的温度稳定基准电流和/或电压。可通过由源极退化拓扑结构提供的电流镜的改善匹配来促进该稳定性。源极退化可减少随机失配而不需要增加电流镜的尺寸或复杂性,并且可有利于电流镜在弱反转条件下的操作,在该弱反转条件下,随机失配可能是最严重的。此外,可调节源极退化以调节所生成的基准电流和/或电压的水平和/或温度系数。
Description
相关申请的交叉引用
本申请要求于2020年9月17日提交的美国专利申请号16/948,415的优先权,该申请要求于2020年2月21日提交的美国临时专利申请号62/979,468的权益。
技术领域
本公开涉及微电子电路,并且更具体地,涉及一种用于生成与温度无关的电压或电流的带隙基准电路。
背景技术
带隙基准电路是集成电路/系统中的可生成不随温度显著变化的电压和/或电流的功能块。换句话讲,带隙基准可具有在一定温度范围(例如,0℃至60℃)内相对平坦的温度系数(TC)。可通过将与绝对温度成比例的电流源和与绝对温度互补的电流源求和来生成相对平坦的温度系数。换句话讲,比例电流源和互补电流源的温度依赖性可抵消以产生对温度相对不敏感的基准电流。与绝对温度成比例的电流源和与绝对温度互补的电流源也可用来生成对温度相对不敏感的基准电压。
发明内容
在至少一个方面,本公开总体描述了用于生成基准电流的方法。该方法包括生成与绝对温度成比例(即,PTAT)电流以及生成与绝对温度互补(即,CTAT)电流。该方法还包括使用具有源极退化的PTAT电流镜来生成PTAT电流的第一副本,以及使用具有源极退化的CTAT电流镜来生成CTAT电流的第一副本。该方法还包括将PTAT电流的第一副本与CTAT电流的第一副本求和,以获得具有第一温度系数的第一基准电流。
在可能的实施方式中,该方法还包括调节PTAT电流镜和/或CTAT电流镜的源极生成,以获得具有第二温度系数的第二基准电流。PTAT电流镜和CTAT电流镜可处于共源共栅配置。
在另一个可能的实施方式中,该方法还包括使用第一基准电流来生成第一基准电压。例如,该方法可包括将第一基准电流输入到第一输出电阻器以获得第一基准电压。
在另一个方面,本公开总体描述了一种带隙基准电路。带隙基准电路包括电流发生器,该电流发生器被配置为生成PTAT电流和CTAT电流。带隙基准电路还包括具有源极退化的PTAT电流镜。具有源极退化的PTAT电流镜耦接到电流发生器,并且被配置为生成PTAT电流的至少一个副本。具有源极退化的CTAT电流镜耦接到电流发生器,并且被配置为生成CTAT电流的至少一个副本。带隙基准电路还包括至少一个输出端。该至少一个输出端中的每个输出端被配置为将PTAT电流的至少一个副本中的一个副本与CTAT电流的至少一个副本中的一个副本组合以生成基准电流。
在可能的实施方式中,具有源极退化的PTAT电流镜包括PTAT电流镜输入晶体管和至少一个PTAT电流镜输出晶体管,该PTAT电流镜输出晶体管为P型金属氧化物半导体(PMOS)晶体管。此外,具有源极退化的CTAT电流镜包括CTAT电流镜输入晶体管和至少一个CTAT电流镜输出晶体管,该CTAT电流镜输出晶体管为PMOS晶体管。至少一个PTAT电流镜输出晶体管和至少一个CTAT电流镜输出晶体管可各自耦接到可调节的对应源极退化电阻器。对源极退化电阻器的调节可控制基准电流的水平或可控制基准电流的温度系数。基准电流可耦接到输出电阻器以生成基准电压,并且可调节输出电阻器以改变该基准电压的水平。
在另一个方面,本公开总体描述了一种带隙基准电路。带隙基准电路包括电流发生器,该电流发生器被配置为生成PTAT电流和CTAT电流。带隙基准电路还包括具有源极退化的PTAT电流镜。具有源极退化的PTAT电流镜耦接到电流发生器,并且被配置为生成PTAT电流的至少一个副本。具有源极退化的CTAT电流镜耦接到电流发生器,并且被配置为生成CTAT电流的至少一个副本。PTAT电流镜和CTAT电流镜各自处于共源共栅配置。带隙基准电路还包括至少一个输出端。该至少一个输出端中的每个输出端被配置为将PTAT电流的至少一个副本中的一个副本与CTAT电流的至少一个副本中的一个副本组合以生成基准电流。
在以下具体实施方式及其附图内进一步解释了前述说明性发明内容,以及本公开的其他示例性目标和/或优点、以及实现方式。
附图说明
图1是示出根据本公开的可能的实施方式的带隙基准电路的PTAT电流和CTAT电流相对于温度的曲线图。
图2是根据本公开的可能的实施方式的带隙基准电路的PTAT和CTAT电流发生器部分的示意性框图。
图3是根据本公开的实施方式的带隙基准电路的具有源极退化部分的电流镜的示意图。
图4是根据本公开的第一可能的实施方式的带隙基准电路的示意图。
图5是根据本公开的第二可能的实施方式的带隙基准电路的示意图。
图6是用于生成基准电流和/或基准电压的方法的流程图。
附图中的部件未必相对于彼此按比例绘制。相似附图标记在若干附图中表示相应的零件。
具体实施方式
在带隙基准电路中,PTAT电流源和CTAT电流源可能需要一个或多个电流镜来进行操作。每个电流镜可包括被理想地匹配的一对晶体管。电流镜中的该对晶体管之间的失配可能在特定温度下在PTAT电流和/或CTAT电流产生误差。电流镜中的该对晶体管之间的失配也可能改变PTAT电流和/或CTAT电流对温度中的改变作出响应的方式(即,PTAT/CTAT温度系数)。
失配可为由晶体管的制造工艺的变化而引起的随机失配。这些变化可能导致晶体管的特性(例如,沟道尺寸、掺杂等)随机变化。通过对大晶体管的区域的变化或(修整之后)一起充当较大晶体管的多个小晶体管的变化求平均,可减小该随机变化(即,可改善匹配)。在任一种情况下,该方法可能需要增加用于带隙基准的管芯区域,这可能在一些应用(例如,移动应用)中是不期望的。另外,一些应用(例如,低功率应用)可能在弱反转(即,亚阈值)条件下操作晶体管,并且迄今所描述的随机失配的影响在弱反转条件下可能变得更为明显。
本公开描述了带隙基准电路以及用于生成基准电流/电压的方法。使用源极退化拓扑结构向带隙基准电路提供了诸多优点。例如,源极退化避免了对使用大尺寸晶体管或多个晶体管的组合来补偿随机失配的需要,从而减小了带隙基准电路的管芯区域(即,尺寸)。源极退化有利于PTAT电流和/或CTAT电流的便利调谐,这可用于降低基准电流/电压的温度系数。此外,源极退化与低功率操作兼容。
所公开的电路和方法可被实现为减小由带隙基准电路生成的基准电压/电流的温度变化。该温度变化可能是由于可变制造工艺参数导致的随机失配所引起的。在一些实施方式(例如,共源共栅实施方式)中,所公开的电路和方法还可减小由与电路设计和/或布局的各方面(例如,输出阻抗)相关的系统性失配引起的温度变化。在任一种情况下,所公开的电路和方法可减小所生成的基准电流或基准电压在一定温度范围内的温度变化,并且可提供便利的装置来调节特定电流或电流随温度的变化(即,温度系数)。换句话讲,所公开的电路和方法可被配置为提供带隙基准电路的、在一定温度范围(例如,0℃至100℃)内平坦的温度系数(即,温度依赖性)。所公开的电路和方法的温度依赖性可为非常平坦的,如在每摄氏度百万分率(PPM/℃)中测量的。例如,对于一个温度范围(例如,0℃至100℃),基准电压的温度依赖性可小于50PPM/℃,并且基准电流的温度依赖性可小于750PPM/℃。
带隙基准电路被配置为生成理想地随温度稳定的电压/电流。为了实现该温度稳定性,带隙电路被配置为基于PTAT电流和CTAT电流来生成基准电压/电流(即,基准电压和/或基准电流)。
图1示出了随温度变化的PTAT电流和CTAT电流。如图所示,PTAT电流(IPTAT)与温度升高成比例地增加(即,具有正温度系数),而CTAT电流(ICTAT)与温度升高成比例地减小(即,具有负温度系数)。当PTAT电流和CTAT电流被组合(即,相加)时,所得的基准电流(IREF)具有带有正温度系数的PTAT部分和带有负温度系数的CTAT部分。当正部分和负部分平衡时,组合电流(IREF)随温度稳定(即,不改变)。虽然未在图1中示出,但PTAT电流和CTAT电流可用于生成(例如,使用电阻器生成)随温度稳定的基准电压(VREF)。
图2是被配置为生成PTAT电流(IPTAT)和CTAT电流(ICTAT)的带隙基准电路的一部分的示意性框图。换句话讲,图2示出PTAT和CTAT电流发生器。电路200包括第一二极管连接晶体管(Q1)和第二二极管连接晶体管(Q2)。晶体管可为P型晶体管(例如,双极性结型晶体管,BJT),每个P型晶体管在晶体管的发射极与晶体管的(接地耦合的)基极之间具有p-n结。PTAT电流(IPTAT)可由p-n结之间的电压差(即,基极-发射极电压之间的电压差,ΔVBE)生成。例如,如图2所示,PTAT电流流过第一电阻器(R1)并且由以下公式给出。
IPTAT=(VBE1-VBE2)/R1=ΔVBE/R1 (1)
电路200包括反馈放大器(A1),该反馈放大器耦接到晶体管201以感应通过第二电阻器(R2)的电流,该电流与第一晶体管(Q1)的基极-发射极电压相关。因为二极管连接晶体管的p-n结表现出负温度系数,因此CTAT电流由以下公式给出。
ICTAT=VBE1/R2 (2)
带隙基准电流(IREF)可被创建为PTAT电流分量(IPTAT)和CTAT电流分量(ICTAT)的总和,如以下公式所示。
IREF=IPTAT+ICTAT (3)
类似地,带隙基准电压(VREF)可被创建为PTAT电压分量(VPTAT)和CTAT电压分量(VCTAT)的总和(例如,VREF=VPTAT+VCTAT)。
在实施过程中,可将PTAT电流分量和CTAT电流分量调节至所期望的基准电流水平和/或基准电流的所期望的温度系数(TC)。
PTAT电流分量(IPTAT)或CTAT电流分量(ICTAT)中的误差可能导致基准电流(IREF)在特定温度下具有不期望的水平或者随温度变化(例如,变化的超过预期)。如图1所示,误差可为特定温度下的电流值的偏差(ΔI),或者可为电流随温度变化的比率的偏差(ΔTC)。当电流镜中的一对晶体管未精确匹配时,可能生成这些误差。因此,温度系数的变化可由带隙基准电路中PTAT电流和CTAT电流的不完全镜像引起。
电流镜依赖于一对匹配的晶体管,用于从电流镜的第一晶体管到电流镜的第二晶体管的电流的准确镜像(即,复制)。因此,可能所期望的是减少失配以提高电流镜的性能。此外,该对晶体管的电流的匹配性能取决于该对晶体管的操作区域(即,模式)。当该对晶体管在亚阈值(即,弱反转)区域中操作时,该对晶体管的匹配可能比在强反转中操作时更差。换句话讲,在弱反转区域中,匹配性能可能最差。因此,还可能期望减轻由于弱反转操作所导致的匹配性能的降低。
图3是可能的带隙基准电路的电流镜部分的示意图。电流镜300包括输入电阻器(Ri)和输出电阻器(Ro),该输入电阻器耦接到第一(p型)金属氧化物半导体(即,MOS)晶体管(MP1)的源极端子,该输出电阻器耦接到第二(p型)MOS晶体管(MP2)的源极端子。当输入电阻器(Ri)和输出电阻器(Ro)非零时,电流镜被称为具有源极退化(即,被源极退化)。换句话讲,源极退化拓扑结构中的电流镜包括该电流镜的晶体管的源极端子上的电阻器(Ri、Ro)。
如前所述,电流镜的匹配性能可高度依赖于该电流镜的操作区域。对于没有源极退化的电流镜(即,对于输入电阻器(Ri)和输出电阻器(Ro)为零的电流镜),电流镜中MOS晶体管的相对源极-漏极电流误差由以下公式给出。
跨导电流比(gm/I)是公式(4)中依赖于偏压的唯一参数,而σ(ΔVTH)和取决于技术和晶体管区域(例如,WL)。跨导电流比与晶体管操作密切相关。跨导电流比在MOS晶体管处于弱反转区域中时为高(例如,最大)值,在MOS晶体管在适度反转区域中操作时为较低,并且在MOS晶体管在强反转区域中操作时仍较低。
对于在弱反转区域中操作的没有源极退化(即,Ro=Ri=0)的电流镜,晶体管的跨导电流比可由以下公式表示。
VT=kBT/q (8)
在以上公式中,kB为玻尔兹曼常数,T为绝对温度,q为元电荷,并且η为亚阈值斜率因子。因此,对于没有源极退化的电流镜(即,Ro=Ri=0),相对源极-漏极电流误差可能较高。例如,在室温(T=300开尔文(K),VT≈26毫伏(mV),并且亚阈值斜率因子为约1.5(即,η≈1.5),跨导电流比为约25.6每伏(V-1),这可能引起显著的相对源极-漏极电流误差。
为了减小源极-漏极电流误差,可增加晶体管的区域(例如,WL)并且可减小跨导电流比。可通过减小晶体管的W/L比率来减小跨导电流比,以将操作点从弱反转移动到强反转,同时保持较大的晶体管区域。然而,简单地增加晶体管的尺寸可能需要更大的物理(管芯)区域。代替这些方法,所公开的电流镜被配置为使用源极退化(即,Ro>0、Ri>0)来减小跨导电流比(并因此减小相对源极-漏极电流误差)。
当输入电阻器和输出电阻器非零时,有效跨导GM可由以下公式表示。
如果Ro>>1/gm,则Gm为约1/Ro。使用该近似,跨导电流比可由以下公式给出。
因此,对于具有源极退化(即,Ro>0、Ri>0)的电流镜,相对源极-漏极电流误差(与没有源极退化的电流镜相比)可更低。例如,如果RoIo为约150mV,则跨导电流比为约6.6V-1,这显著低于上文针对弱反转中的简单电流镜所推导的值(即,gm/I≈25.6V-1)。
所公开的带隙基准电路使用源极退化电流镜拓扑结构来显著提高匹配性能,从而降低镜像PTAT和CTAT电流的温度系数的变化。
除了匹配性能之外,源极退化还提供了调谐镜像PTAT或CTAT电流的温度系数的可能性。例如,在图3的电流镜中,输入部分中的电压等于输出部分中的电压,因此使用电路分析,输出电流和输入电流之间的关系可由以下公式表示。
在弱反转中操作的MOS晶体管的漏极电流可由以下公式表示。
公式(11)和(12)可组合而产生以下公式。
假设晶体管完全匹配(即,ΔVSB=0,MP1=MP2)意味着VTH1=VTH2。因此,公式(13)可被修改为以下公式。
通过将公式(14)与温度进行微分运算并假设输入电流(Ii)不随温度变化,得到以下公式。
在该公式中,电阻器Ro可由以下公式表示。
在上述公式中,α是电阻相对温度系数,单位为每度百分比(%/C)。使用公式(13)、公式(15)和公式(16),可示出在这些假设下的输出电流具有由以下公式给出的温度系数。
从公式(14)和公式(17)可看出,温度系数Io与比率Ii/Io相关,比率Ii/Io继而与比率Ri/Ro相关。因此,可通过调节Ri/Ro的比率来调节Io的温度系数(即,TC)。温度系数的调节可与比率Ri/Ro的调节是基本上线性的(例如,线性),前提条件是对比率Ri/Ro的调节较小(例如,约±20%)。基于比率Ri/Ro,温度系数Io可为正或负。换句话讲,对源极退化电阻器的调节可控制基准电流的水平或温度系数。
图4是根据本公开的第一可能的实施方式的带隙基准电路的示意图。带隙基准电路400包括源极退化拓扑结构(即,配置)的第一电流镜(即,PTAT电流镜410),该第一电流镜包括PTAT电流镜输入晶体管MP1和(第一)PTAT电流镜输出晶体管MP2。另外,第一电流镜包括源极退化电阻器RSD1和RSD2。第一源极退化电阻器(RSD1)可耦接在PTAT电流镜410的上轨电压与第一(即,输入)p型MOS晶体管(MP1)的源极端子之间。第二源极退化电阻器(RSD2)可耦接在PTAT电流镜410的上轨电压与第二(即,第一输出)p型MOS晶体管(MP2)的源极端子之间。PTAT电流镜410被配置为生成到偏置晶体管MN1和MN2的匹配电流。因此,MN1的栅极-源极电压(VGS)可与MN2的栅极-源极电压基本匹配(例如,相等)。
带隙基准电路400电路还包括第一二极管连接晶体管(Q1)和第二二极管连接晶体管(Q2),Q1和Q2各自具有耦接在一起的基极端子和集电极端子(例如,形成电路的接地)。来自MN1的电流可生成Q1两端的第一基极-发射极电压VBE1,并且来自MN2的(匹配)电流可生成Q2两端的第二基极-发射极电压VBE2。可将Q1和Q2的尺寸设计的不同。例如,Q2可为Q1尺寸的8倍。在这种情况下,每个晶体管两端的基极-发射极电压可不同,并且PTAT电流(IPTAT)可被给定为基极-发射极电压(ΔVBE)除以第一电阻器(R1)的差值(例如,参见公式(1))。
第一基极-发射极电压(VBE1)可使用放大器(例如,跨导放大器)耦接到第二电阻器(R2),该放大器包括驱动输出晶体管430的放大器A1。第二电阻器(R2)两端的第一基极-发射极电压可生成CTAT电流(ICTAT)。在所示的实施方式中,输出晶体管430是p型晶体管。对于该实施方式,放大器(A1)的反相输入端耦接到Q1。本公开不限于该配置。如将示出的,输出晶体管可为n型晶体管,并且在该实施方式中,放大器的非反相输入端耦接到晶体管Q1。
第二电阻器(R2)耦接到第二电流镜(即,CTAT电流镜420)。CTAT电流镜420处于源极退化配置并且包括CTAT电流镜输入晶体管(MP3)和第一CTAT电流镜输出晶体管(MP4),MP3和MP4各自耦接到对应源极退化电阻器(RSD3、RSD4)。CTAT电流镜420被配置为在第一侧(即,输入侧)接收CTAT电流(ICTAT),并且在CTAT电流镜420的第一输出侧处生成CTAT电流的第一副本(ICTAT_M1)。基于图4,CTAT电流可由以下公式表示。
CTAT电流镜和PTAT电流镜可包括多个输出端以分别生成CTAT电流和PTAT电流的多个副本。CTAT电流镜420的第一输出侧(即,第一CTAT输出端)包括晶体管MP4,该晶体管处于具有源极退化电阻器RSD4的源极退化配置中,该源极退化电阻器被配置为生成CTAT电流的第一副本(即,ICTAT_M1)。PTAT电流镜410还可包括第二输出侧(即,PTAT第二输出端412),该第二输出侧包括晶体管MP5,该晶体管处于具有源极退化电阻器RSD5(例如,RSD5=RSD1)的源极退化配置中。PTAT第二输出端412被配置为生成PTAT电流的第一副本(即,IPTAT_M1)。
CTAT电流的第一副本(ICTAT_M1)和PTAT电流的第一副本(IPTAT_M1)可耦接到第一输出电路(即,第一输出端440),在该第一输出电路中,它们进行组合(即,求和)。第一输出端440可包括第三电阻器(R3)以将所组合的CTAT和PTAT电流分量转换成基准电压VREF。基准电压(VREF)可为随温度基本稳定的电压(例如,1.2伏(V))。基于图4,该基准电压可由以下公式表示。
CTAT电流镜420还可包括第二输出侧(即,CTAT第二输出端422),该第二输出侧包括晶体管MP6,该晶体管处于具有源极退化电阻器RSD6的源极退化配置中。CTAT第二输出端422被配置为生成CTAT电流的第二副本(即,ICTAT_M2)。
PTAT电流镜410还可包括第三输出侧(即,PTAT第三输出端413),该第三输出侧包括晶体管MP7,该晶体管处于具有源极退化电阻器RSD7的源极退化配置中。PTAT第三输出端413被配置为生成PTAT电流的第二副本(即,IPTAT_M2)。
CTAT电流的第二副本(ICTAT_M2)和PTAT电流的第二副本(IPTAT_M2)可耦接到第二输出电路(即,第二输出端450),在该第二输出电路中,将它们进行组合(即,求和)以生成基准电流IREF。基准电流(IREF)可为随温度基本稳定的电流。
带隙基准电路400的基准电压(VREF)的值可通过调节电路400中的电阻来进行调节。例如,第三电阻器(R3)的电阻可为可调节的,并且通过调节第三电阻器(R3)的电阻,可调节基准电压(VREF)的值(例如,调节的更高或更低)。例如,可通过调节第三电阻器R3来增加或减小特定温度(例如,25℃)下的基准电压(VREF)的值。电路中的第三电阻器(R3)提供了用于在不影响基准电压的温度系数的情况下调节基准电压(VREF)的值(即,水平)的装置。电路400提供了调节基准电压的温度系数的其他装置。
可使用带隙基准电路400中的一个或多个可变电阻器来调节该电路的基准电压(VREF)的温度系数(TC)。例如,可通过调节电阻器R1和/或R2来增大或减小基准电压(VREF)在一定温度范围内表现出的改变量。
可使用带隙基准电路400中的一个或多个可变电阻器来调节该电路的基准电流(IREF)的温度系数(TC)。例如,可调节第六源极退化电阻器(RSD6)的电阻以调节用于生成基准电流(IREF)的CTAT电流分量(ICTAT_M2)。同样,可调节第七源极退化电阻器(RSD7)的电阻以调节用于生成基准电流(IREF)的PTAT电流分量(IPTAT_M2)。通过调节RSD6和RSD7中的任一者(或两者),可调节基准电流的温度系数(TC)。例如,基准电流(IREF)在一定温度范围内表现出的改变量可通过调节源极退化电阻器RSD6和RSD7来增加或减少。
已针对图4的带隙基准电路实施方式描述了对电阻的一些示例性调节。基于这些示例,本领域的技术人员可推断,可使用其他可能的调节或可能的调节组合来调节(i)特定温度下的基准电压或基准电流的值和/或(ii)基准电压或基准电流在一定温度范围内的改变的比率。因此,本公开不限于所描述的示例性调节。另外,带隙基准电路可包括比该实施方式中所示更多或更少的输出端。PTAT电流镜可包括多个PTAT电流镜输出晶体管,每个PTAT电流镜输出晶体管具有耦接到对应源极退化电阻器的源极。同样,CTAT电流镜可包括多个CTAT电流镜输出晶体管,每个CTAT电流镜输出晶体管具有耦接到对应源极退化电阻器的源极。
图4的带隙基准电路实施方式被配置为通过使用源极退化来减少PTAT电流镜410和/或CTAT电流镜420中的随机失配。随机失配可包括由于光刻和/或用于制造器件的其他工艺的随机变化而引起的器件参数(例如,器件长度、沟道掺杂、氧化物厚度等)的变化。然而,仍然可能存在系统性失配。系统性失配可包括由于电路的设计(例如,拓扑结构)和/或布局而导致的电路操作的变化。
图5是根据本公开的第二可能的实施方式的带隙基准电路的示意图。第二可能的实施方式使用第一可能的实施方式的类似拓扑结构来减少(例如,消除)随机失配;然而,与第一可能的实施方式不同,该第二可能的实施方式利用共源共栅配置中的电流镜来减少(例如,消除)系统性失配。另外,第二可能的实施方式利用n型的输出晶体管MNG。因此,放大器A1具有耦接到Q1的非反相输入端。
带隙基准电路500包括PTAT电流镜,该电流镜使用源极退化电阻器RSD1和RSD2以通过减少随机失配来提高PTAT电流的镜像(即,使之更准确)。PTAT电流镜处于共源共栅配置(即,共源共栅PTAT电流镜510),以通过减少系统性失配来提高PTAT电流的镜像。另外,共源共栅配置可提升PTAT电流镜的输出阻抗。
带隙基准电路500包括CTAT电流镜,该CTAT电流镜使用源极退化电阻器RSD3和RSD4以通过减少随机失配来提高CTAT电流的镜像(即,使之更准确)。CTAT电流镜处于共源共栅配置(即,共源共栅CTAT电流镜520),以通过减少系统性失配来提高CTAT电流的镜像。另外,共源共栅配置可提升CTAT电流镜的输出阻抗。
另外,带隙基准电路500包括PTAT第二输出端512、CTAT第二输出端522和PTAT第三输出端513,它们被配置为如针对图4的实施方式所述的那样起作用,但处于共源共栅配置中。
在共源共栅配置中,带隙基准电路500的电流镜中的每个晶体管包括对应的共源共栅晶体管。例如,共源共栅PTAT电流镜510包括输入晶体管MP1和对应的共源共栅晶体管MP1C。共源共栅PTAT电流镜510还包括输出晶体管MP2和对应的共源共栅晶体管MP2C。另外,共源共栅PTAT电流镜510包括偏置电阻器。电阻器可实现为在三极管区域中操作以便节省管芯区域的晶体管。例如,共源共栅PTAT电流镜510可包括由固定低电压(tied-lowvoltage)(VTL)驱动以偏置NMOS级联电流镜(NM1、MN1C、MN2和MN2C)的第一(p型)晶体管MPR1,以及由固定高电压(tied-high voltage)(VTH)驱动以偏置PMOS级联电流镜(MP1、MP1C、MP2和MP2C)的第二(n型)晶体管MNR1。
根据图5所示的第二可能的实施方式的带隙基准电路还包括第一输出电路(即,第一输出端540)和第二输出电路(即,第二输出端550)。第二输出端550包括输出电流镜。该输出电流镜被配置为生成多个基准电流(Iref)副本。每个基准电流副本为零至绝对温度(ZTAT)电流(即,IZTAT1、IZTAT2、……IZTATn)。基准电流副本可各自由电阻器(RV1、RV2、……RVn)单独修整,以调节每个副本的温度系数。
带隙基准电路500包括多个可变电阻器(例如,R2、R3、RSD4、RSD5、RSD6和RSD7),这些可变电阻器可被调节(即,修整)以改变(i)特定温度下的基准电压或基准电流的值和/或(ii)基准电压或基准电流在一定温度范围内的改变的比率,如前所述。
图6是用于生成基准信号(例如,基准电流、基准电压)的方法的流程图。方法600包括生成610PTAT电流以及生成620 CTAT电流。如所提及的,PTAT电流可基于具有不同尺寸比的两个二极管连接的双极性结型晶体管(BJT)的基极-发射极电压(ΔVBE)之间的差值而生成,而CTAT电流可基于二极管连接BJT(VBE)的基极-发射极电压中的一者而生成。该方法还包括使用具有源极退化的PTAT电流镜生成630PTAT电流的第一副本(Iptat_m1)。PTAT电流镜可包括输入晶体管以及一个或多个输出晶体管。每个晶体管通过使其源极端子耦接到源极退化电阻器而被源极退化。源极退化可提高晶体管的匹配性以提供电流的更好的(例如,更准确的)副本。该方法还包括使用具有源极退化的CTAT电流镜来生成640 CTAT电流的第一副本(Ictat_m1)。CTAT电流镜可包括输入晶体管以及一个或多个输出晶体管。每个晶体管通过使其源极端子耦接到源极退化电阻器而被源极退化。该方法还包括对PTAT电流的第一副本(Iptat_m1)与CTAT电流的第一副本(Ictat_m1)求和650以生成温度稳定的基准电流(IREF)。由于PTAT电流的第一副本(Iptat_m1)以及CTAT电流的第一副本(Ictat_m1)的相应贡献,基准电流可具有在一定温度范围内变化很小的(即,可为基本上平坦的)第一IREF温度系数。该方法还可包括使用655PTAT电流的第一副本以及CTAT电流的第一副本来生成基准电压(VREF),该基准电压具有第一VREF温度系数。换句话讲,该方法可生成基准电流、基准电压或基准电流和基准电压两者。另外,该方法可包括生成多个基准电流和/或基准电压,每个基准电流和/或基准电压具有独特的水平和/或温度系数。
在该方法的可能的实施方式中,可通过调节PTAT电流的第一副本(Iptat_m1)以及CTAT电流的第一副本(Ictat_m1)对基准电流的相对贡献来调节660基准电流的温度系数。可通过调节PTAT电流镜和/或CTAT电流镜的源极生成来调节PTAT电流的第一副本(Iptat_m1)以及CTAT电流的第一副本(Ictat_m1)的相对贡献。调节PTAT电流镜中的源极生成可包括调节PTAT电流镜中的一个或多个源极退化电阻器。同样,调节CTAT电流镜中的源极生成可包括调节CTAT电流镜中的一个或多个源极退化电阻器。
在该方法的另一个可能的实施方式中,基准电流被转换为基准电压。例如,基准电压可由接收基准电流的电阻器生成。在另一个可能的实施方式中,可通过调节电阻器的电阻来调节特定温度下的基准电压的值。
如所提及的,一对晶体管之间的随机失配的影响可取决于该对晶体管的操作区域。例如,在低功率应用中,该对晶体管可能在亚阈值区域中操作,在该亚阈值区域中随机失配的影响明显,从而导致该对晶体管的匹配性能不佳。所公开的具有源极退化的带隙基准电路可提高在亚阈值区域中操作的各对晶体管的匹配性能。因此,所公开的带隙基准电路可用于低功率应用,包括但不限于物联网、自功率能量获取系统和可穿戴医疗装置。
所公开的使用源极退化的带隙基准电路可提供优于用于减少带隙基准电路中随机失配的影响(例如,使用具有较大复合度的晶体管进行)的其他技术的若干优点。例如,所公开的方法可提供即使带隙基准电路中的晶体管以弱反转操作(即,甚至以低功率操作)时也基本独立于温度的基准信号。另外,所公开的方法可有利于PTAT电流和/或CTAT电流的精细调节以产生温度稳定的输出电流。另外,所公开的方法可有利于所有镜像(即,副本)电流的单独修整以及电压/电流温度系数的单独修整。另外,因为不需要大型晶体管来进行匹配,所以所公开的方法可提供减小的尺寸。
在说明书和/或附图中,已经公开了典型的实施方案。本公开不限于此类示例性实施方案。术语“和/或”的使用包括一个或多个相关联列出条目的任意组合和所有组合。附图是示意性表示并且因此未必按比例绘制。除非另有说明,否则特定术语已用于通用和描述性意义,而非用于限制的目的。
除非另外定义,否则本文所用的所有技术和科学术语具有与本领域的普通技术人员通常理解的含义相同的含义。可以在本公开的实践或测试中使用与本文所述的那些类似或等同的方法和材料。如本说明书中以及所附权利要求书中所用,单数形式“一个”、“一种”、“该”包括多个指代物,除非上下文另有明确规定。如本文所用的术语“包含”及其变型形式与术语“包括”及其变型形式同义地使用,并且是开放式的非限制性术语。本文所用术语“任选的”或“任选地”是指随后描述的特征、事件或情况可能发生或可能不发生,并且该描述包括所述特征、事件或情况发生的实例和不发生的实例。范围在本文中可以表达为从“约”一个特定值,和/或到“约”另一个特定值。当表达这样的范围时,一个方面包括从一个特定值和/或到另一个特定值。类似地,当值通过使用先行词“约”表达为近似值时,应当理解,该特定值形成另一个方面。还应当理解,每个范围的端点相对于另一个端点是重要的,并且独立于另一个端点。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现,该半导体衬底包含但不限于,例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明,但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此,应当理解,所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解,这些修改形式和变化形式仅仅以举例而非限制的方式呈现,并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外,本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。
Claims (11)
1.一种用于生成基准电流的方法,所述方法包括:
生成与绝对温度成比例PTAT电流;
生成与绝对温度互补CTAT电流;
使用具有可通过可调节电阻来调节的可调节源极退化的PTAT电流镜来生成所述PTAT电流的第一副本;
使用具有可通过可调节电阻来调节的可调节源极退化的CTAT电流镜来生成所述CTAT电流的第一副本;以及
将所述PTAT电流的所述第一副本与所述CTAT电流的所述第一副本组合以生成具有第一温度系数的第一基准电流。
2.根据权利要求1所述的用于生成基准电流的方法,其中:
所述PTAT电流镜包括第一输入晶体管和第一输出晶体管,所述第一输入晶体管在源极端子处耦接到第一源极退化电阻器,所述第一输出晶体管在源极端子处耦接到第二源极退化电阻器;
所述CTAT电流镜包括第二输入晶体管和第二输出晶体管,所述第二输入晶体管在源极端子处耦接到第三源极退化电阻器,所述第二输出晶体管在源极端子处耦接到第四源极退化电阻器;并且
调节所述CTAT电流镜和所述PTAT电流镜中的一者或两者的所述源极退化包括调节所述第一源极退化电阻器、所述第二源极退化电阻器、所述第三源极退化电阻器或所述第四源极退化电阻器中的任一者的电阻。
3.根据权利要求1所述的用于生成基准电流的方法,所述方法还包括:
将所述第一基准电流输入到第一输出电阻器以获得第一基准电压;以及
调节所述第一输出电阻器的电阻以改变所述第一基准电压。
4.根据权利要求1所述的用于生成基准电流的方法,所述方法还包括:
将所述基准电流耦接到具有源极退化的输出电流镜,所述具有源极退化的输出电流镜包括多个输出晶体管,每个输出晶体管在源极端子处耦接到源极退化电阻器;以及
调节特定源极退化电阻器以调节由耦接到所述特定源极退化电阻器的特定输出晶体管传导的电流的温度系数。
5.一种带隙基准电路,所述带隙基准电路包括:
电流发生器,所述电流发生器被配置为生成与绝对温度成比例PTAT电流和与绝对温度互补CTAT电流;
具有可通过可调节电阻来调节的可调节源极退化的PTAT电流镜,所述具有可调节源极退化的PTAT电流镜耦接到所述电流发生器,并且被配置为生成所述PTAT电流的至少一个副本;
具有可通过可调节电阻来调节的可调节源极退化的CTAT电流镜,所述具有可调节源极退化的CTAT电流镜耦接到所述电流发生器,并且被配置为生成所述CTAT电流的至少一个副本;和
至少一个输出端,所述至少一个输出端被配置为将所述PTAT电流的所述至少一个副本中的一个副本与所述CTAT电流的所述至少一个副本中的一个副本组合以生成具有温度系数的基准电流。
6.根据权利要求5所述的带隙基准电路,其中:
所述PTAT电流镜的所述可调节源极退化是能够调节的,以调节所述PTAT电流的所述至少一个副本中的每个副本的水平;并且
所述CTAT电流镜的所述可调节源极退化是能够调节的,以调节所述CTAT电流的所述至少一个副本中的每个副本的水平。
7.根据权利要求5所述的带隙基准电路,其中所述电流发生器包括:
第一二极管连接晶体管和第二二极管连接晶体管,所述第一二极管连接晶体管和所述第二二极管连接晶体管被偏置以在第一电阻器两端产生与绝对温度成比例的电压差,所述第一电阻器两端的所述电压差生成所述PTAT电流;和
放大器,所述放大器被配置为将所述第一二极管连接晶体管的与绝对温度互补的电压耦接到第二电阻器以生成所述CTAT电流。
8.根据权利要求5所述的带隙基准电路,其中:
所述具有可调节源极退化的PTAT电流镜包括:
PTAT电流镜输入晶体管,所述PTAT电流镜输入晶体管具有耦接到能够调节的对应源极退化电阻器的源极端子,和
至少一个PTAT电流镜输出晶体管,所述至少一个PTAT电流镜输出晶体管中的每个PTAT电流镜输出晶体管具有耦接到能够调节的对应源极退化电阻器的源极端子;并且
所述具有可调节源极退化的CTAT电流镜包括:
CTAT电流镜输入晶体管,所述CTAT电流镜输入晶体管具有耦接到能够调节的对应源极退化电阻器的源极端子,和
至少一个CTAT电流镜输出晶体管,所述至少一个CTAT电流镜输出晶体管中的每个CTAT电流镜输出晶体管具有耦接到能够调节的对应源极退化电阻器的源极端子。
9.根据权利要求8所述的带隙基准电路,其中所述PTAT电流镜输入晶体管、所述至少一个PTAT电流镜输出晶体管、所述CTAT电流镜输入晶体管和所述至少一个CTAT电流镜输出晶体管在弱反转条件下操作。
10.一种带隙基准电路,所述带隙基准电路包括:
电流发生器,所述电流发生器被配置为生成与绝对温度成比例PTAT电流和与绝对温度互补CTAT电流;
具有可通过可调节电阻来调节的源极退化的PTAT电流镜,所述具有源极退化的PTAT电流镜耦接到所述电流发生器,并且被配置为生成所述PTAT电流的至少一个副本,所述PTAT电流镜处于共源共栅配置;
具有可通过可调节电阻来调节的源极退化的CTAT电流镜,所述具有源极退化的CTAT电流镜耦接到所述电流发生器,并且被配置为生成所述CTAT电流的至少一个副本,所述CTAT电流镜处于所述共源共栅配置;和
至少一个输出端,所述至少一个输出端被配置为将所述PTAT电流的所述至少一个副本中的一个副本与所述CTAT电流的所述至少一个副本中的一个副本组合以生成具有温度系数的基准电流。
11.根据权利要求10所述的带隙基准电路,其中所述至少一个输出端包括输出电流镜,所述输出电流镜被配置为生成所述基准电流的一个或多个副本。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062979468P | 2020-02-21 | 2020-02-21 | |
US62/979,468 | 2020-02-21 | ||
US16/948,415 US11099594B1 (en) | 2020-02-21 | 2020-09-17 | Bandgap reference circuit |
US16/948,415 | 2020-09-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113296569A CN113296569A (zh) | 2021-08-24 |
CN113296569B true CN113296569B (zh) | 2022-12-27 |
Family
ID=77319002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110180378.4A Active CN113296569B (zh) | 2020-02-21 | 2021-02-09 | 带隙基准电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113296569B (zh) |
TW (1) | TWI800790B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117075669A (zh) * | 2023-09-20 | 2023-11-17 | 江苏帝奥微电子股份有限公司 | 一种无需启动电路的高psrr基准电流产生电路及方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2809834B1 (fr) * | 2000-05-30 | 2002-08-23 | St Microelectronics Sa | Source de courant a faible tension d'alimentation et a faible sensibilite en tension |
US6531857B2 (en) * | 2000-11-09 | 2003-03-11 | Agere Systems, Inc. | Low voltage bandgap reference circuit |
US6897717B1 (en) * | 2004-01-20 | 2005-05-24 | Linear Technology Corporation | Methods and circuits for more accurately mirroring current over a wide range of input current |
TWI240491B (en) * | 2005-01-11 | 2005-09-21 | Richwave Technology Corp | Data slicer with source degradation structure |
US7259543B2 (en) * | 2005-10-05 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co. | Sub-1V bandgap reference circuit |
TWI307211B (en) * | 2006-03-06 | 2009-03-01 | Novatek Microelectronics Corp | Current source with adjustable temperature coefficient and method for generating current with specific temperature coefficient |
US7889585B2 (en) * | 2008-12-18 | 2011-02-15 | Qualcomm Incorporated | Balancing a signal margin of a resistance based memory circuit |
US8138847B1 (en) * | 2010-03-31 | 2012-03-20 | Ambarella, Inc. | Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range |
US8258869B2 (en) * | 2010-08-01 | 2012-09-04 | Quintic Holdings | Low noise amplifier with current bleeding branch |
TWI501067B (zh) * | 2010-08-18 | 2015-09-21 | Novatek Microelectronics Corp | 能帶隙參考電路及能帶隙參考電流源 |
TWM459630U (zh) * | 2013-04-25 | 2013-08-11 | Richtek Technology Corp | 振盪電路 |
TWI592786B (zh) * | 2016-07-20 | 2017-07-21 | 晶豪科技股份有限公司 | 能隙參考電路 |
EP3439177B1 (en) * | 2017-08-02 | 2021-09-22 | IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Gain control circuit for a variable gain amplifier |
US10528070B2 (en) * | 2018-05-02 | 2020-01-07 | Analog Devices Global Unlimited Company | Power-cycling voltage reference |
-
2021
- 2021-02-04 TW TW110104138A patent/TWI800790B/zh active
- 2021-02-09 CN CN202110180378.4A patent/CN113296569B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW202202968A (zh) | 2022-01-16 |
TWI800790B (zh) | 2023-05-01 |
CN113296569A (zh) | 2021-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11099594B1 (en) | Bandgap reference circuit | |
US11480982B2 (en) | Flipped gate current reference | |
Mok et al. | Design considerations of recent advanced low-voltage low-temperature-coefficient CMOS bandgap voltage reference | |
US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
TWI528130B (zh) | 電壓參考電路 | |
US11650615B2 (en) | System and method for voltage generation | |
CN108536207B (zh) | 电流产生电路和包括其的带隙基准电路及半导体器件 | |
US20160091916A1 (en) | Bandgap Circuits and Related Method | |
US20090302823A1 (en) | Voltage regulator circuit | |
US20160246317A1 (en) | Power and area efficient method for generating a bias reference | |
Nagulapalli et al. | A microwatt low voltage bandgap reference for bio-medical applications | |
US20230266785A1 (en) | Voltage reference circuit and method for providing reference voltage | |
CN210270647U (zh) | 一种基于温度补偿的基准电流源电路和芯片 | |
US8067975B2 (en) | MOS resistor with second or higher order compensation | |
CN113296569B (zh) | 带隙基准电路 | |
US20130106389A1 (en) | Low power high psrr pvt compensated bandgap and current reference with internal resistor with detection/monitoring circuits | |
US11493946B2 (en) | Signal generating device and method of generating temperature-dependent signal | |
US20230288951A1 (en) | Bandgap circuit with noise reduction and temperature stability | |
KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
Andreou et al. | An all-subthreshold, 0.75 V supply, 2ppm/° C, CMOS Voltage Reference | |
US10642304B1 (en) | Low voltage ultra-low power continuous time reverse bandgap reference circuit | |
CN116736926A (zh) | 具有降噪和温度稳定性的带隙电路及其方法 | |
US11675383B2 (en) | Voltage reference circuit and method for providing reference voltage | |
Xichuan et al. | Curvature-compensated CMOS bandgap reference with 1.8-V operation | |
Zhou et al. | A 1.74 ppm/° C, high PSRR bandgap reference with fast start-up |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |