CN116736926A - 具有降噪和温度稳定性的带隙电路及其方法 - Google Patents

具有降噪和温度稳定性的带隙电路及其方法 Download PDF

Info

Publication number
CN116736926A
CN116736926A CN202310114669.2A CN202310114669A CN116736926A CN 116736926 A CN116736926 A CN 116736926A CN 202310114669 A CN202310114669 A CN 202310114669A CN 116736926 A CN116736926 A CN 116736926A
Authority
CN
China
Prior art keywords
current
transistor
ptat
ctat
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310114669.2A
Other languages
English (en)
Inventor
M·卡农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/935,967 external-priority patent/US20230288951A1/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN116736926A publication Critical patent/CN116736926A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Abstract

本公开涉及具有降噪和温度稳定性的带隙电路及其方法。公开了一种集成电路和一种带隙基准电路，它们包括：与绝对温度互补的(CTAT)电流发生器，该CTAT电流发生器提供CTAT电流并且具有源极退化电阻器；以及与绝对温度成比例的(PTAT)电流发生器，该PTAT电流发生器提供PTAT电流。该PTAT电流发生器包括第一支路，该第一支路具有源极退化电阻器、第一p型金属氧化物半导体(PMOS)晶体管和第一n型金属氧化物半导体(NMOS)晶体管、电阻器和二极管连接的晶体管。第二支路包括源极退化电阻器、第二PMOS晶体管、第二NMOS晶体管和二极管连接的晶体管。该第二支路以电流镜配置耦接到该第一支路。斩波电路交替地将该第一PMOS晶体管的漏极端子和该第二PMOS晶体管的漏极端子串联耦接到它们相应支路的其余部分。

Description

具有降噪和温度稳定性的带隙电路及其方法
技术领域
本公开涉及微电子电路，并且更具体地，涉及一种用于生成基本上与温度无关的电压或电流的带隙基准电路。
背景技术
带隙基准电路是集成电路或系统中的可生成不随温度显著变化的电压或电流的功能块。换句话讲，带隙基准可具有在一定温度范围(例如，0℃至60℃)内相对平坦的温度系数(TC)。可通过将与绝对温度成比例的电流源和与绝对温度互补的电流源求和来生成相对平坦的温度系数。比例电流源和互补电流源的温度依赖性在组合时可相互抵消以产生对温度相对不敏感的基准电流。与绝对温度成比例的电流源和与绝对温度互补的电流源也可用来生成对温度相对不敏感的基准电压。
然而，特别是对于低功率应用，已知的带隙基准电路仍然受到有害的输出噪声和温度变化的影响。低功率、电流模式带隙基准可能需要大阻值电阻器来产生具有期望值(例如，接近1.2V)的输出电压。电流模式带隙基准电路的输出噪声与电阻值成比例。为了减小电流模式带隙的输出电压噪声，可以减小电阻值，从而增大电流值以保持输出电压。然而，此类解决方案导致更多的功耗。降低电流模式带隙的输出电压噪声的另一种方法可以是在输出处添加低通滤波器。然而，所需的电容器值可能太高(即，在100纳法拉(nF)的范围内)，这使得其在一些情况下无法实现片上集成。此外，为了减少电流模式带隙中的低频噪声(即，闪烁噪声)，可以使用大面积晶体管，而这又显著增加了带隙的硅面积。需要技术来改进带隙基准电路的温度变化以及它们的输出噪声。此外，需要技术来减小带隙基准电路的管芯上面积。
附图说明
通过参照附图可更好地理解本公开，并且本公开的多个特征和优点对于本领域的技术人员为显而易见的，在附图中：
图1以框图形式示出了根据一些实施方案的带隙基准电路；
图2以电路图形式示出了根据示例性实施方案的带隙基准电路；
图3以电路图形式示出了可能的带隙基准电路的电流镜部分；
图4示出了对数-线性曲线图，其例示如图2所示的其中源极退化的斩波稳定电流模式带隙基准电路的积分噪声性能；
图5示出了对数-对数曲线图，其例示对于同一实施方案的以伏特每平方根赫兹(V/√Hz)为单位的噪声性能(未积分)；并且
图6示出了描绘用于评估图2的电路的温度稳定性的蒙特卡罗模拟的结果的一系列曲线图。
在不同附图中使用相同的参考符号来指示相同或类似的元件。除非另有说明，否则字词“耦接”以及其相关联的动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；并且除非另有说明，否则对直接连接的任一描述也暗示使用合适形式的间接电连接的替代实施方案。
具体实施方式
图1以框图形式示出了根据一些实施方案的带隙基准电路100。带隙基准电路100包括与绝对温度互补的(CTAT)电流发生器102、与绝对温度成比例(PTAT)的电流发生器104、第一CTAT电流镜106、第一电流求和节点107、第一PTAT电流镜108、第二CTAT电流镜110、第二PTAT电流镜112、第二电流求和节点113、基准电流输出端子109和基准电压输出端子114。
CTAT电流发生器102生成CTAT电流，在该示例中该电流基于晶体管的基极-发射极电压(VBE)除以电阻R，并且包括使用源极退化电阻器的源极退化，如下文进一步讨论的。生成的CTAT电流在第一CTAT电流镜106中被镜像，该第一CTAT电流镜包括温度协同调节和源极退化。生成的CTAT电流也在第二CTAT电流镜110中被镜像，该第二CTAT电流镜包括源极退化。
PTAT电流发生器104生成PTAT电流，并且包括斩波电路105以减少输出电压噪声并改善电流匹配和温度稳定性，如下文进一步讨论的。第一PTAT电流镜108还包括温度协同调节和源极退化。第一PTAT电流镜108对PTAT电流进行镜像并将其馈送到电流求和节点107。第二PTAT电流镜112也对PTAT电流进行镜像，并且包括源极退化。第二PTAT电流镜112将其镜像电流馈送到电流求和节点113。
电流求和节点107连接到输出109以用于提供基准电流IOUT。电流求和节点113连接到输出电阻器以用于在输出端子114处产生基准电压VOUT。
图2是根据示例性实施方案的带隙基准电路的示意图。在该实施方案中，采用共源共栅配置的电流镜来减少或消除系统部件失配。
带隙基准电路200包括PTAT电流发生器210、CTAT电流发生器220、第一CTAT电流镜230、第一PTAT电流发生器240、第二CTAT电流镜250、第二PTAT电流发生器260、用于提供标记为“VREF”的基准电压的基准电压输出270，以及用于提供标记为“IREF”的基准电流的基准电流输出280。
PTAT电流发生器210包括两个支路215和216，该两个支路用作具有源极退化的电流镜。PTAT电流发生器210包括源极退化电阻器RSD1和RSD2、PTAT电流发生器输入PMOS晶体管MP1、PTAT电流发生器输出PMOS晶体管MP2、斩波电路211、共源共栅PMOS晶体管MP3和MP4、NMOS晶体管MNR1、PMOS晶体管MPR1、两个NMOS共源共栅晶体管MN1和MN2、斩波电路212、两个NMOS偏置晶体管MN1和MN2、斩波电路213、电阻器R1，以及两个双极结型晶体管(BJT)Q1和Q2。
一般来说，PTAT电流产生器210生成通过晶体管Q2的PTAT电流“IPTAT”并且在晶体管Q1中对该电流进行镜像。参考两个支路215和216，源极退化电阻器RSD1连接在上轨电压与PMOS晶体管MP1的源极端子之间，并且源极退化电阻器(RSD2)连接在上轨电压与PMOS晶体管MP2的源极端子之间。PMOS晶体管MP1和MP2的栅极相互连接。斩波电路211交替地将PMOS晶体管MP1的漏极端子连接到MP3和MP4的源极端子，并且将MP2的漏极端子连接到MP4和MP3的源极端子。共源共栅PMOS晶体管MP3的漏极连接到PMOS晶体管MP1和MP2的栅极。
NMOS晶体管MNR1的漏极连接到PMOS晶体管MP3的漏极，PMOS晶体管MPR1的源极连接到PMOS晶体管MP4的漏极。NMOS晶体管MNR1和PMOS晶体管MPR1充当电阻器(三极管区中的MOS)，并且在一些实施方案中，可由电阻器代替。在该实施方案中，采用NMOS晶体管MNR1和PMOS晶体管MPR1，并且在三极管区中操作以便节省管芯面积。PMOS晶体管MPR1的栅极由附连的低电压“VTL”驱动以实现适当的偏置，并且出于相同的原因，NMOS晶体管MNR1的栅极由附连的高电压“VTH”驱动。
共源共栅NMOS晶体管MN3的漏极连接到NMOS晶体管MN1、MN2的栅极，并且共源共栅NMOS晶体管MN4的漏极连接到NMOS晶体管MNR1的源极。共源共栅NMOS晶体管MN3和MN4的栅极连接到晶体管MP4的漏极。使用斩波电路212，共源共栅NMOS晶体管MN3的源极交替地连接到MN1的漏极和MN2的漏极，而MN4交替地连接到MN2和MN1。NMOS晶体管MN1和MN2的栅极连接到PMOS晶体管MPR1的漏极。使用斩波电路213，NMOS晶体管MN1的源极交替地连接到晶体管Q1的发射极和电阻器R，而MN2的源极交替地连接到电阻器R1和晶体管Q1的发射极。电阻器R1的另一端连接到晶体管Q2的发射极。在二极管布置结构中，晶体管Q1和Q2的集电极端子和基极端子连接到电路接地部或负电压轨。在一些实施方案中，晶体管Q1和Q2可以由NPN晶体管代替。
斩波电路211、212、213中的每个斩波电路包括由时钟信号“CLK”驱动的4个开关，如右侧所描绘的斩波电路213的展开图所示。该实施方案中的每个斩波电路211、212和213包括标记为“M”、“N”、“P”和“Q”的四个端子。时钟信号CLK被馈送到非重叠时钟电路214，该时钟电路产生两个时钟信号“f1”和“f2”，该两个时钟信号各自以非重叠方式驱动四个开关中的两个开关，使得当由时钟信号f2驱动的开关断开时，由时钟信号f1驱动的开关闭合，并且反之亦然。
在操作中，PTAT电流发生器210生成与偏置晶体管MN1和MN2匹配的电流。因此，NMOS晶体管MN1的栅极-源极电压(VGS)可与NMOS晶体管MN2的栅极-源极电压基本匹配(例如，相等)。来自MN1的电流生成晶体管Q1上的第一基极-发射极电压VBE1，并且来自MN2的(匹配)电流生成晶体管Q2上的第二基极-发射极电压VBE2。可将晶体管Q1和Q2设计成不同尺寸。例如，Q2可为Q1尺寸的8倍。在这种情况下，每个晶体管上的基极-发射极电压可以不同，并且PTAT电流(IPTAT)可被给定为基极-发射极电压的差值(ΔVBE)除以R1的电阻。
源极退化电阻器RSD1和RSD2通过减少晶体管对的随机失配来改善PTAT电流的镜像(即，使之更准确)。PTAT电流发生器处于共源共栅配置，以通过减少系统性失配来改善PTAT电流的镜像。另外，共源共栅配置可提升PTAT电流发生器210的输出阻抗。随机失配可包括由于光刻和/或用于制造器件的其他工艺的随机变化而引起的器件参数(例如，器件长度、沟道掺杂、氧化物厚度等)的变化。然而，仍然可能存在系统性失配。系统性失配可包括由于电路的设计(例如，拓扑结构)和/或布局而导致的电路操作的变化。
CTAT电流发生器220包括源极退化电阻器RSD3、两个PMOS晶体管MP5和MP8、NMOS晶体管MNR2、放大器221、PMOS晶体管222和电阻器R2，所有器件均串联连接在上轨电压与下轨电压之间。晶体管Q1的基极-发射极电压(VBE1)使用放大器221耦接到电阻器R2，其中输出连接到PMOS晶体管222的栅极。电阻器(R2)上的第一基极-发射极电压生成CTAT电流“ICTAT”。虽然在该具体实施中，晶体管222为p型晶体管，但也可使用其他晶体管类型。对于该具体实施，放大器221的反相输入端耦接到晶体管Q1。本公开不限于该配置。例如，晶体管222可以是n型晶体管，或者放大器的非反相输入耦接到晶体管Q1。
PMOS晶体管MP5以共源共栅配置与PMOS晶体管MP8连接，其中PMOS晶体管MP5的栅极在标记为“vgc”的节点处连接到PMOS晶体管MP8的漏极。NMOS晶体管MNR2连接在PMOS晶体管MP8的漏极与晶体管222的源极之间，并且其栅极连接到电压VTH(附连的高电压)以将其偏置以充当电阻器。如关于晶体管MPR1和MNR1所讨论的，可以使用电阻器来代替NMOS晶体管MNR2。NMOS晶体管MNR2的源极在标记为“vgc_cas”的节点处连接到PMOS晶体管MP8的栅极。
CTAT电流镜230连接到CTAT电流发生器220以对CTAT电流ICTAT进行镜像。CTAT电流镜230包括源极退化电阻器RSD4、两个PMOS晶体管MP6和MP9以及电阻器R3，所有器件均串联连接在上轨电压与下轨电压之间。PMOS晶体管MP6的栅极连接到PMOS晶体管MP5的栅极，并且PMOS晶体管MP9的栅极连接到PMOS晶体管MP8的栅极，从而提供CTAT电流发生器220的共源共栅电路的电流镜。
相似地，PTAT电流镜240连接到PTAT电流发生器210以对PTAT电流IPTAT进行镜像。PTAT电流镜240包括源极退化电阻器RSD5、两个PMOS晶体管MP7和MP10以及电阻器R3，所有器件均串联连接。
在该实施方案中，CTAT电流镜230和PTAT电流镜240两者均通过电阻器R3馈送它们的电流，以产生与它们的镜像电流之和成比例的、标记为“VREF”的基准电压。在节点270处提供基准电压VREF。电阻器RF连接在电阻器R3的正节点与节点270之间，并且电容器CF连接在节点270与下部电压轨之间，从而提供对基准电压VREF的低通滤波。
在该实施方案中存在第二组电流镜，即CTAT电流镜250和PTAT电流镜260，以在节点280处提供基准电流“IREF”。虽然在该实施方案中基准电流和基准电压两者均可用作输出，但在其他实施方案中，可以单独提供任一者。CTAT电流镜250连接到CTAT电流发生器220以对CTAT电流ICTAT进行镜像。CTAT电流镜250包括两个低通滤波器(LPF)227和228、源极退化电阻器RSD6、两个PMOS晶体管MP11和MP12，这些器件串联连接在上轨电压与输出端子280之间。PMOS晶体管MP11的栅极通过LPF227耦接到PMOS晶体管MP5的栅极。PMOS晶体管MP12的栅极通过LPF滤波器228耦接到PMOS晶体管MP8的栅极。
PTAT电流镜260连接到PTAT电流发生器210以对PTAT电流IPTAT进行镜像。PTAT电流镜240包括源极退化电阻器RSD7以及两个PMOS晶体管MP13和MP14，这些器件串联连接在正电压轨与输出端子280之间。PMOS晶体管MP13的栅极通过LPF 217耦接到PMOS晶体管MP1的栅极。PMOS晶体管MP14的栅极通过LPF滤波器218耦接到PMOS晶体管MP3的栅极。
来自CTAT电流镜250和PTAT电流镜260的镜像PTAT和CTAT电流被组合为如图所示的基准电流IREF，该基准电流被馈送到输出端子280。
在操作中，带隙基准电路200包括CTAT电流镜，该CTAT电流镜使用源极退化电阻器RSD5和RSD4以通过减少支路215和216中相对晶体管的随机失配来改善CTAT电流的镜像(即，使之更准确)。CTAT电流镜处于共源共栅配置(即，共源共栅CTAT电流镜220)，以通过减少系统性失配来提高CTAT电流的镜像。另外，共源共栅配置可提升CTAT电流镜的输出阻抗。
带隙基准电路200包括一组可变电阻器(例如，R2、R3、RSD4、RSD5、RSD6和RSD7)，这些可变电阻器可被调节(例如，修整)以改变特定温度下的基准电压或基准电流的值，或基准电压或基准电流在一定温度范围内的变化率。
在一些实施方案中，使用电流镜上的源极退化和晶体管器件上的斩波对输出电压噪声贡献最大，实现了电流模式带隙的输出电压噪声的减小。
电流上的源极退化还改善了匹配性能，尤其是与斩波电路结合使用时，并且提供了若干优点中的一个或多个优点，如下文进一步讨论的。首先，由于失配而导致的TC变化降低。第二，由于失配和斩波电路的使用而导致的输出电压上的纹波减少。第三，减少了使用大值电容器对输出进行滤波的需要。因此，可能仅需要小的滤波电容器(CF)来对斩波器毛刺进行滤波。第四，使得带隙基准电路更适用于低功率应用。第五，即使当输出电流相对较低(为纳安(nA)数量级)时，噪声也会减小。第六，带隙基准电路不需要大面积晶体管来减少闪烁噪声。第七，带隙基准电路产生具有非常低的TC的电流基准。
图3是可能的带隙基准电路的电流镜部分的示意图。电流镜300包括输入电阻器(Ri)和输出电阻器Ro，该输入电阻器耦接到PMOS金属氧化物半导体晶体管MP1的源极端子，该输出电阻器耦接到PMOS晶体管MP2的源极端子。当输入电阻器Ri和输出电阻器Ro非零时，电流镜被称为具有源极退化(即，被源极退化)。换句话讲，源极退化拓扑结构中的电流镜包括该电流镜的晶体管的源极端子上的电阻器Ri和Ro。
电流镜的匹配性能可高度依赖于该电流镜的工作区域。对于没有源极退化的电流镜(即，对于输入电阻器Ri和输出电阻器Ro为零的电流镜)，电流镜中MOS晶体管的相对源极-漏极电流误差由以下公式给出。
其中：
并且
与晶体管的工作区域相关(即，弱反型区域、中反型区域和强反型区域)。
在以上公式中，W和L分别为晶体管的栅极宽度和栅极长度，AVTH和Aβ为与技术相关的比例常数，β＝μCOXW/L，μ为载流子迁移率，并且COX为每单位面积的栅极氧化物电容。
跨导电流比(gm/l)是公式(1)中依赖于偏置的唯一参数，其中σ(ΔVTH)和
取决于技术和晶体管面积(例如，WL)。跨导电流比与晶体管操作密切相关。跨导电流比在MOS晶体管处于弱反型区域中时为高(例如，最大)值，在MOS晶体管在中反型区域中操作时为较低值，并且在MOS晶体管在强反型区域中操作时仍为较低值。
对于在弱反型区域中操作的没有源极退化(即，Ro＝Ri＝0)的电流镜，晶体管的跨导电流比可由以下公式表示。
VT≈26mV@T＝300K并且
为了减小源极-漏极电流误差，可增加晶体管的面积(例如，WL)并且可减小跨导电流比。可通过减小晶体管的W/L比率来减小跨导电流比，以将操作点从弱反型移动到强反型，同时保持较大的晶体管面积。然而，简单地增加晶体管的尺寸可能需要更大的物理(管芯)面积。代替这些方法，本发明所公开的电流镜被配置为使用源极退化(即，Ro>0，Ri>0)来减小跨导电流比(从而减小相对源极-漏极电流误差)。当这些输入电阻器和输出电阻器非零时，有效跨导Gm可由以下公式表示。
其中Rs为Ro和/或Ri，如果Rs>>1/gm，则Gm为约1/Rs。使用该近似，跨导电流比可由以下公式给出。
对于/>
就噪声而言并且仅考虑闪烁噪声，本文所用的源极退化还减少了输出电流噪声。对于单电流镜，输出电流噪声PSD为：
对于具有源极退化的电流镜，输出电流噪声PSD为：
对于图2的电流模式带隙电路，可通过产生PTAT电流和CTAT电流来获得基准电压。对通过电阻R的这些电流进行镜像和求和。然后基准输出电压由以下公式给出：
VreA＝(IPTAT+ICTAT)R (10)
为了简单起见，和/>表示在MP7和MP6的栅极处报告的总噪声。/>包括CTAT噪声贡献的核心和MP7的闪烁噪声并且/>包括PTAT核心贡献和MP6的闪烁噪声。
输出电压噪声可以表示为：
其中和/>分别表示MP7和MP6的热噪声，并且γ为MP7和MP6的沟道长度调制参数，其分别为：
对于电流为纳安(nA)数量级的低功率应用，电阻器R具有数十兆欧(MΩ)的值，从而导致高输出电压噪声。
通过在电流镜上添加如图2所示的源极退化，输出噪声减小为：
这种添加进一步减少了和/>中的CTAT和PTAT核心贡献。
通过在MP1/MP2和MN1/MN2上应用斩波器，该电路还可通过减少PTAT贡献的核心来减少和/>因此，斩波电路与源极退化电阻器的结合使用显著地改善了电压噪声性能。
图4示出了例示如图2所示的具有源极退化的斩波稳定电流模式带隙基准电路的积分噪声性能的图表400。示出了针对单电流镜具体实施、具有源极退化的电流镜具体实施以及图2的具有源极退化和斩波器的电流镜具体实施的以伏特均方根(RMS)为单位的电压噪声。具有源极退化的斩波稳定带隙基准的积分噪声比其单电流镜具体实施对应部分至少低3.5倍。
图5示出了例示对于同一实施方案的以伏特每平方根赫兹(V/√Hz)为单位的噪声性能(未积分)的图表500。示出了以下四种情况的电压噪声：针对单电流镜、具有图2中所放置的斩波电路的单电流镜、具有图2中所放置的源极退化的电流镜，以及图2的包括源极退化和斩波器两者的电路，如标签所指示。在图2的实施方案中，以伏特每平方根赫兹(V/√Hz)为单位来测量，与在没有源极退化电阻器和斩波电路的情况下实施的图2的带隙基准电路相比，源极退化电阻器和斩波电路的结合能够将输出电压噪声降低至少66％。
图6示出了描绘用于评估图2的电路的温度稳定性的蒙特卡罗模拟的结果的一系列图表。该图表示出了500次迭代的以每摄氏度百万分率(PPM/C)表示的模拟输出电压温度变化。图表601描绘了图2的单电流镜具体实施的模拟结果。这些结果示出了温度变化，其中PPM/C_STD(标准偏差)为10.3。图表602描绘了仅具有斩波电路(没有源极退化)的电流镜的模拟结果。这些结果示出了温度变化，其中PPM/C_STD为9.5。图表603描绘了仅具有源极退化的电流镜的模拟结果。这些结果示出了温度变化，其中PPM/C_STD为5.4。图表604描绘了如图2所示的包括斩波电路和源极退化的电流镜电路的模拟结果。这些结果示出了温度变化，其中PPM/C_STD为3.5。可以看出，斩波电路和源极退化的结合相比于单独的这些特征中的任一特征具有协同改进。即，在图表601和602中，单独的斩波电路将结果提高了0.8PPM/C，而604中的斩波电路与源极退化相结合的结果比图表603中示出的仅源极退化结果提高了1.9PPM/C，并且比图表601中示出的单电流镜结果提高了6.8PPM/C。在一些实施方案中，以每摄氏度百万分率(PPM/C)为单位来测量，与没有源极退化电阻器和斩波器电路的带隙基准电路相比，源极退化电阻器和斩波器电路能够将CTAT电流镜和PTAT电流镜的输出电压温度稳定性提高至少60％。
在本发明的一个实施方案中，一种带隙基准电路包括：与绝对温度互补的(CTAT)电流发生器，该CTAT电流发生器提供CTAT电流并且包括源极退化电阻器；以及与绝对温度成比例的(PTAT)电流发生器，该PTAT电流发生器提供PTAT电流。该PTAT电流发生器包括第一支路，该第一支路包括源极退化电阻器、第一p型金属氧化物半导体(PMOS)晶体管和第一n型金属氧化物半导体(NMOS)晶体管、电阻器和二极管连接的晶体管。该PTAT电流发生器包括第二支路，该第二支路包括源极退化电阻器、第二PMOS晶体管、第二NMOS晶体管和二极管连接的晶体管，该第二支路以电流镜配置耦接到该第一支路。该PTAT电流发生器包括斩波电路，该斩波电路交替地将该第一PMOS晶体管的漏极端子和该第二PMOS晶体管的漏极端子耦接到它们相应支路的其余部分。
在一些具体实施中，该带隙参考电路包括：第一电流镜，该第一电流镜被耦接以对该CTAT电流进行镜像并且包括源极退化电阻器；第二电流镜，该第二电流镜被耦接以对该PTAT电流进行镜像并且包括源极退化电阻器；以及输出，该输出被配置为将经镜像的CTAT电流和PTAT电流相结合以提供基准电流。该PTAT电流发生器还可包括：该第一支路中的第三PMOS晶体管，该第三PMOS晶体管的源极根据该斩波电路的相位交替地以共源共栅配置耦接到该第一PMOS晶体管或耦接到该第二PMOS晶体管的漏极；以及该第二支路中的第四PMOS晶体管，该第四PMOS晶体管的源极根据该斩波电路的相位交替地以共源共栅配置耦接到该第一PMOS晶体管或耦接到该第二PMOS晶体管的漏极。该PTAT电流发生器还可包括：第三NMOS晶体管，该第三NMOS晶体管的源极通过第二斩波电路交替地耦接到该第一NMOS晶体管的漏极；以及第四NMOS晶体管，该第四NMOS晶体管的源极通过该第二斩波电路交替地耦接到该第二NMOS晶体管的漏极，该第二斩波电路交替地将该第三NMOS晶体管的源极和该第四NMOS晶体管的源极彼此耦接。以伏特每平方根赫兹(V/√Hz)为单位来测量，与没有源极退化电阻器和斩波电路的类似带隙基准电路相比，该源极退化电阻器和斩波电路能够将带隙基准电路的输出电压噪声降低至少66％。
以每摄氏度百万分率(PPM/C)为单位来测量，与没有源极退化电阻器和斩波器电路的类似带隙基准电路相比，该源极退化电阻器和斩波器电路能够将输出电压温度变化降低至少60％，从而提高了第一电流镜和第二电流镜的匹配性能。
在一些具体实施中，该带隙基准电路包括该放大器，该放大器被配置为将该第二支路的该二极管连接的晶体管的电压耦接到该CTAT电流发生器中的电阻器。该第一电流镜的该源极退化电阻器、该第二电流镜的该源极退化电阻器和该CTAT电流发生器中的该电阻器可为能够调节的，以设置该基准电流的温度系数。
在一些具体实施中，该带隙基准电路包括：第一低通滤波器，该第一低通滤波器将该PTAT电流发生器的该第一PMOS晶体管的栅极和该第二PMOS晶体管的栅极耦接到该第二电流镜中的PMOS晶体管的栅极；以及第二低通滤波器，该第二低通滤波器将该CTAT电流发生器中的PMOS晶体管的栅极耦接到该第一电流镜的PMOS晶体管的栅极。
在本发明的另一实施方案中，提供了一种用于生成基准电流的方法。该方法包括使用包括源极退化电阻器的与绝对温度成比例的(PTAT)电流发生器的第一支路和第二支路来生成PTAT电流；该方法包括使用第一斩波电路交替地将该第一支路中的第一PMOS晶体管的漏极端子和该第二支路中的第二PMOS晶体管的漏极端子彼此耦接并且串联耦接到它们相应支路的其余部分。该方法包括使用与绝对温度互补的(CTAT)电流发生器生成CTAT电流。该方法包括使用具有源极退化的PTAT电流镜来生成该PTAT电流的副本，以及使用具有源极退化的CTAT电流镜来生成该CTAT电流的副本。该方法包括将该PTAT电流的副本和该CTAT电流的副本相结合以生成基准电流和基准电压之一。
在一些具体实施中，该方法包括：在该第一支路中，通过第二斩波电路交替地将NMOS晶体管的漏极耦接到另一NMOS晶体管的源极；在该第二支路中，通过该第二斩波电路交替地将NMOS晶体管的漏极耦接到另一NMOS晶体管的源极；以及通过该第二斩波电路交替地将NMOS晶体管的源极彼此耦接。
在一些具体实施中，以伏特每平方根赫兹(V/√Hz)为单位来测量，与没有源极退化电阻器和斩波电路的类似方法相比，该源极退化电阻器和斩波电路能够将高于1/f频率的第一电流镜和第二电流镜的输出电压噪声降低至少66％。
在一些具体实施中，以每摄氏度百万分率(PPM/C)为单位来测量，与没有源极退化电阻器和斩波器电路的类似带隙基准电路相比，该源极退化电阻器和斩波器电路能够将输出电压温度变化降低至少60％，从而提高了第一电流镜和第二电流镜的匹配性能。
在一些具体实施中，该方法包括调节该PTAT电流镜的源极退化电阻器和该CTAT电流镜的源极退化电阻器，以设定该基准电流的温度系数。
在一些具体实施中，该方法包括对来自该PTAT电流发生器的该第一PMOS晶体管的栅极和该第二PMOS晶体管的栅极的信号进行低通滤波并且将其馈送到该PTAT电流镜中的PMOS晶体管的栅极，以及对来自该CTAT电流发生器中的PMOS晶体管的栅极的信号进行低通滤波并且将其馈送到该CTAT电流镜中的PMOS晶体管的栅极。
在本发明的一些实施方案中，一种集成电路包括带隙基准电路。该带隙基准电路包括：与绝对温度互补的(CTAT)电流发生器，该CTAT电流发生器提供CTAT电流并且包括源极退化电阻器；以及与绝对温度成比例的(PTAT)电流发生器，该PTAT电流发生器提供PTAT电流。该PTAT电流发生器包括第一支路，该第一支路包括源极退化电阻器、第一p型金属氧化物半导体(PMOS)晶体管和第一n型金属氧化物半导体(NMOS)晶体管、电阻器和二极管连接的晶体管。该PTAT电流发生器包括第二支路，该第二支路包括源极退化电阻器、第二PMOS晶体管、第二NMOS晶体管和二极管连接的晶体管，该第二支路以电流镜配置耦接到该第一支路。该PTAT电流发生器包括斩波电路，该斩波电路交替地将该第一PMOS晶体管的漏极端子和该第二PMOS晶体管的漏极端子耦接到它们相应支路的其余部分。
在一些具体实施中，该集成电路包括：第一电流镜，该第一电流镜被耦接以对该CTAT电流进行镜像并且包括源极退化电阻器；第二电流镜，该第二电流镜被耦接以对该PTAT电流进行镜像并且包括源极退化电阻器；以及输出，该输出被配置为将经镜像的CTAT电流和PTAT电流相结合以提供基准电流。该PTAT电流发生器还可包括：该第一支路中的第三PMOS晶体管，该第三PMOS晶体管的源极根据该斩波电路的相位交替地以共源共栅配置耦接到该第一PMOS晶体管或耦接到该第二PMOS晶体管的漏极；以及该第二支路中的第四PMOS晶体管，该第四PMOS晶体管的源极根据该斩波电路的相位交替地以共源共栅配置耦接到该第一PMOS晶体管或耦接到该第二PMOS晶体管的漏极。在该集成电路的在一些具体实施中，该PTAT电流发生器还包括：第三NMOS晶体管，该第三NMOS晶体管的源极通过第二斩波电路交替地耦接到该第一NMOS晶体管的漏极；以及第四NMOS晶体管，该第四NMOS晶体管的源极通过该第二斩波电路交替地耦接到该第二NMOS晶体管的漏极，其中该第二斩波电路交替地将该第三NMOS晶体管的源极和该第四NMOS晶体管的源极彼此耦接。
在该集成电路的一些具体实施中，以伏特每平方根赫兹(V/√Hz)为单位来测量，与没有源极退化电阻器和斩波电路的类似带隙基准电路相比，该源极退化电阻器和斩波电路能够将带隙基准电路的输出电压噪声降低至少66％。
因此，已经描述了带隙基准电路、包括这种电路的IC以及对应方法的各种实施方案。各种实施方案提供适用于需要高精度和低噪声的低功率应用(其中电流以nA为单位)的带隙基准能力。与没有斩波器和源极退化的具体实施相比，本文的技术提供了至少3.5倍的降噪。本文的技术还提供了温度稳定性的改善(与没有斩波器和源极退化的具体实施相比，PPM/C STD减小3倍)。本文的技术还通过改善由于源极退化带来的匹配性能提供了输出纹波的减少。此外，本文的电路利用相对较小的硅面积来实现此类结果。
上文所公开的主题应被视为示例性的而非限制性的，并且所附权利要求书旨在涵盖落在权利要求书的真实范围内的所有此类修改、增强和其他实施方案。
因而，在法律允许的最大程度上，本发明的范围应该由以下权利要求书及其等同形式所容许的最宽泛解释来确定，并且不应受到前述详细说明的限制。

Claims (10)

1.一种带隙基准电路，所述带隙基准电路包括：
与绝对温度互补的(CTAT)电流发生器，所述CTAT电流发生器提供CTAT电流并且包括源极退化电阻器；
与绝对温度成比例的(PTAT)电流发生器，所述PTAT电流发生器提供PTAT电流并且包括：
第一支路，所述第一支路包括源极退化电阻器、第一p型金属氧化物半导体(PMOS)晶体管和第一n型金属氧化物半导体(NMOS)晶体管、电阻器和二极管连接的晶体管；
第二支路，所述第二支路包括源极退化电阻器、第二PMOS晶体管、第二NMOS晶体管和二极管连接的晶体管，所述第二支路以电流镜配置耦接到所述第一支路；和
斩波电路，所述斩波电路交替地将所述第一PMOS晶体管的漏极端子和所述第二PMOS晶体管的漏极端子耦接到它们相应支路的其余部分。
2.根据权利要求1所述的带隙基准电路，还包括：
第一电流镜，所述第一电流镜被耦接以对所述CTAT电流进行镜像并且包括源极退化电阻器；
第二电流镜，所述第二电流镜被耦接以对所述PTAT电流进行镜像并且包括源极退化电阻器；和
输出，所述输出被配置为将经镜像的CTAT电流和经镜像的PTAT电流相结合以提供基准电流。
3.根据权利要求2所述的带隙基准电路，其中所述PTAT电流发生器还包括：
在所述第一支路中的第三PMOS晶体管，所述第三PMOS晶体管的源极根据所述斩波电路的相位交替地以共源共栅配置耦接到所述第一PMOS晶体管或耦接到所述第二PMOS晶体管的漏极；和
所述第二支路中的第四PMOS晶体管，所述第四PMOS晶体管的源极根据所述斩波电路的相位交替地以共源共栅配置耦接到所述第一PMOS晶体管或耦接到所述第二PMOS晶体管的漏极。
4.根据权利要求2所述的带隙基准电路，其中所述PTAT电流发生器还包括：
第三NMOS晶体管，所述第三NMOS晶体管的源极通过第二斩波电路交替地耦接到所述第一NMOS晶体管的漏极；和
第四NMOS晶体管，所述第四NMOS晶体管的源极通过所述第二斩波电路交替地耦接到所述第二NMOS晶体管的漏极，所述第二斩波电路交替地将所述第三NMOS晶体管的源极和所述第四NMOS晶体管的源极彼此耦接。
5.根据权利要求2所述的带隙基准电路，还包括：
放大器，所述放大器被配置为将所述第二支路的所述二极管连接的晶体管的电压耦接到所述CTAT电流发生器中的电阻器。
6.根据权利要求5所述的带隙基准电路，其中：
所述第一电流镜的所述源极退化电阻器、所述第二电流镜的所述源极退化电阻器和所述CTAT电流发生器中的所述电阻器是能够调节的，以设置所述基准电流的温度系数。
7.一种用于生成基准电流的方法，所述方法包括：
使用包括源极退化电阻器的与绝对温度成比例的(PTAT)电流发生器的第一支路和第二支路来生成PTAT电流；
使用第一斩波电路交替地将所述第一支路和所述第二支路中的第一PMOS晶体管和第二PMOS晶体管的漏极端子彼此耦接并且串联耦接到它们相应支路的其余部分；
使用与绝对温度互补的(CTAT)电流发生器生成CTAT电流；
使用具有源极退化的PTAT电流镜来生成所述PTAT电流的副本；
使用具有源极退化的CTAT电流镜来生成所述CTAT电流的副本；以及
将所述PTAT电流的所述副本和所述CTAT电流的所述副本相结合以生成基准电流和基准电压中的一者。
8.根据权利要求7所述的方法，还包括：
在所述第一支路中，通过第二斩波电路交替地将NMOS晶体管的漏极耦接到另一NMOS晶体管的源极；
在所述第二支路中，通过所述第二斩波电路交替地将NMOS晶体管的漏极耦接到另一NMOS晶体管的源极；以及
通过所述第二斩波电路交替地将所述NMOS晶体管的所述源极彼此耦接。
9.一种集成电路，所述集成电路包括：
带隙基准电路，所述带隙基准电路包括：
与绝对温度互补的(CTAT)电流发生器，所述CTAT电流发生器提供CTAT电流并且包括源极退化电阻器；
与绝对温度成比例的(PTAT)电流发生器，所述PTAT电流发生器提供PTAT电流并且包括：
第一支路，所述第一支路包括源极退化电阻器、第一p型金属氧化物半导体(PMOS)晶体管和第一n型金属氧化物半导体(NMOS)晶体管、电阻器和二极管连接的晶体管；
第二支路，所述第二支路包括源极退化电阻器、第二PMOS晶体管、第二NMOS晶体管和二极管连接的晶体管，所述第二支路以电流镜配置耦接到所述第一支路；和
斩波电路，所述斩波电路交替地将所述第一PMOS晶体管的漏极端子和所述第二PMOS晶体管的漏极端子彼此耦接并且串联耦接到它们相应支路的其余部分。
10.根据权利要求9所述的集成电路，还包括：
第一电流镜，所述第一电流镜被耦接以对所述CTAT电流进行镜像并且包括源极退化电阻器；
第二电流镜，所述第二电流镜被耦接以对所述PTAT电流进行镜像并且包括源极退化电阻器；和
输出，所述输出被配置为将经镜像的CTAT电流和PTAT电流相结合以提供基准电流。
CN202310114669.2A 2022-03-09 2023-02-15 具有降噪和温度稳定性的带隙电路及其方法 Pending CN116736926A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/269,051 2022-03-09
US63/373,244 2022-08-23
US17/935,967 US20230288951A1 (en) 2022-03-09 2022-09-28 Bandgap circuit with noise reduction and temperature stability
US17/935,967 2022-09-28

Publications (1)

Publication Number Publication Date
CN116736926A true CN116736926A (zh) 2023-09-12

Family

ID=87917518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310114669.2A Pending CN116736926A (zh) 2022-03-09 2023-02-15 具有降噪和温度稳定性的带隙电路及其方法

Country Status (1)

Country Link
CN (1) CN116736926A (zh)

Similar Documents

Publication Publication Date Title
Nagulapalli et al. A 24.4 ppm/° C voltage mode bandgap reference with a 1.05 V supply
US6885178B2 (en) CMOS voltage bandgap reference with improved headroom
JP5693711B2 (ja) 電圧発生回路
US9298202B2 (en) Device for generating an adjustable bandgap reference voltage with large power supply rejection rate
JP2008108009A (ja) 基準電圧発生回路
US9122290B2 (en) Bandgap reference circuit
Nagulapalli et al. A microwatt low voltage bandgap reference for bio-medical applications
WO2009118265A2 (en) A reference voltage circuit
WO2009118266A1 (en) A bandgap voltage reference circuit
US20210263549A1 (en) Bandgap reference circuit
US20140152348A1 (en) Bicmos current reference circuit
US20160246317A1 (en) Power and area efficient method for generating a bias reference
CN111781983A (zh) 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路
Dai et al. Threshold voltage based CMOS voltage reference
Nagulapalli et al. A 0.82 V supply and 23.4 ppm/° C current mirror assisted bandgap reference
Luo et al. A sub-1V 78-nA bandgap reference with curvature compensation
Nagulapalli et al. A Novel 22.7 ppm/0 C Voltage mode Sub-Bandgap Reference with robust startup nature
US20230288951A1 (en) Bandgap circuit with noise reduction and temperature stability
TWI716323B (zh) 電壓產生器
US20230324941A1 (en) Bandgap current reference
CN113296569B (zh) 带隙基准电路
KR101892069B1 (ko) 밴드갭 전압 기준 회로
CN116736926A (zh) 具有降噪和温度稳定性的带隙电路及其方法
Koushaeian et al. A 65nm CMOS low-power, low-voltage bandgapreference with using self-biased composite cascode opamp
CN114461001A (zh) 一种高电源纹波抑制比超低温度依赖带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication