KR100785266B1 - 온도 특성을 개선한 기준전압 발생기 - Google Patents

온도 특성을 개선한 기준전압 발생기 Download PDF

Info

Publication number
KR100785266B1
KR100785266B1 KR1020040082603A KR20040082603A KR100785266B1 KR 100785266 B1 KR100785266 B1 KR 100785266B1 KR 1020040082603 A KR1020040082603 A KR 1020040082603A KR 20040082603 A KR20040082603 A KR 20040082603A KR 100785266 B1 KR100785266 B1 KR 100785266B1
Authority
KR
South Korea
Prior art keywords
node
nmos
reference voltage
pmos
source
Prior art date
Application number
KR1020040082603A
Other languages
English (en)
Other versions
KR20060033472A (ko
Inventor
박종범
박진
임기택
이성철
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020040082603A priority Critical patent/KR100785266B1/ko
Publication of KR20060033472A publication Critical patent/KR20060033472A/ko
Application granted granted Critical
Publication of KR100785266B1 publication Critical patent/KR100785266B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 제1 노드(A), 제2 노드(B), 제3 노드(C) 및 제4 노드(D)로 전류를 출력하는 복수의 PMOS를 포함하는 제1 캐스코드(cascode) 전류 발생기(current mirror)와, 상기 제1 노드, 제2 노드, 제3 노드 및 제4 노드를 통하여 상기 제1 캐스코드 전류 발생기에 연결되고, 상기 제3 노드를 통하여 출력 전압(VOUT)을 출력하는 복수의 NMOS를 포함하며 상기 제2 노드에 게이트가 연결되는 NMOS들은 약한 반전(weak inversion) 영역에서 동작하는 것인 제2 캐스코드 전류 발생기를 포함하는 온도 특성을 개선한 기준전압 발생기에 관한 것이다.
본 발명에 따르면, 온도 변화에 대한 특성을 보상하기 위한 별도의 추가 구성없이 종래의 기준전압 발생기 내의 각 소자를 포화영역 대신 약한 반전 영역에서 동작하도록 함으로써 온도 변화에 따른 특성을 반영하여 기준전압을 발생시킬 수 있다.
기준전압, 온도 변화, 전류 발생기, 캐스코드, 약한 반전 영역, 포화 영역

Description

온도 특성을 개선한 기준전압 발생기{REFERENCE VOLTAGE GENERATOR IMPROVING TEMPERATURE CHARACTERISTICS}
도 1은 종래 기술에 따른 기준전압 발생기의 회로도.
도 2는 종래 기술에 따른 기준전압 발생기의 회로도.
도 3은 본 발명에 따른 기준전압 발생기의 회로도.
도 4는 종래 기술에 따른 기준전압 발생기와 본 발명에 따른 기준전압 발생기에 대해서 전원전압 및 온도 변화에 따른 출력을 비교한 도면.
<도면의 주요부분에 대한 부호의 설명>
110: 저항 115: 저항
120: NMOS 125: PMOS
130: NMOS 135: PMOS
210: 스타트업 블록 222 내지 238: PMOS
242 내지 254: NMOS 260: 저항
322 내지 334: PMOS 342 내지 354: NMOS
360: 저항
본 발명은 온도 특성을 개선한 기준전압 발생기에 관한 것으로, 더욱 구체적으로는 온도 변화에 대한 특성을 보상하기 위한 별도의 추가 구성없이 종래의 기준전압 발생기 내의 일부 소자를 포화영역 대신 약한 반전 영역에서 동작하도록 함으로써 온도 변화에 따른 특성을 반영하여 기준전압을 발생시킬 수 있는 것인 온도 특성을 개선한 기준전압 발생기에 관한 것이다.
기준전압 발생기는 외부 전압을 공급받아 반도체 소자의 내부의 동작에 필요한 내부 전원을 생성하는 장치이다. 기준전압 발생기는 외부 환경의 변화, 즉 전원전압이나 온도가 변화하는 것에 독립적으로 일정한 기준전압을 발생시켜야 한다. 이러한 기준전압 발생기는 아날로그-대-디지털 변환기(analog-to-digital convertor, 이하 ADC라 함)에서 높은 해상도를 구현하기 위해서는 정확한 기준전압을 발생시켜야 한다.
이러한 기준전압 발생기는 예컨대 주식회사 하이닉스 반도체에 의해서 2002년 12월 30일자로 출원되고 2004년 7월 7일자로 공개된 "기준전압 발생기"라는 명칭의 특허출원번호 제10-2002-0087455호 또는 주식회사 하이닉스 반도체에 의해서 2000년 6월 30일자로 출원되고 2002년 1월 10일자로 공개되며 2003년 4월 8일자로 등록된 "기준전압 발생기"라는 명칭의 특허등록번호 제10-0380978호에 개시되어 있다.
도 1은 종래 기술에 따른 기준전압 발생기의 예시적인 회로도이다.
도시되듯이 종래의 기준전압 발생기는 저항(110, 115)과, NMOS(120, 130)과 PMOS(125, 135)를 포함한다.
이러한 구성을 가지는 종래의 기준전압 발생기는 두개의 저항(110, 115)과 NMOS 트랜지스터(120) 및 PMOS 트랜지스터(125)에 흐르는 전류에 의해 각 노드의 값이 결정된다. 두개의 저항(110, 115)의 값이 같다고 가정하면, NMOS 트랜지스터(120) 및 PMOS 트랜지스터(125)의 공통 소스단의 전압은 VDD/2가 될 것이고 따라서 NMOS 트랜지스터(130) 및 PMOS 트랜지스터(135)의 공통 소스단인 출력전압(Vout)은 VDD/2가 될 것이다.
그러나 이러한 기준전압 발생기의 구성에 있어서 출력전압의 값은 온칩 저항, MOS의 문턱전압(Vth), 트랜스컨덕턴스 등의 공정 파라미터에 민감하여 공정 변화에 따라 그 레벨이 변화하므로 안정적인 기준전압을 발생할 수 없게 된다.
도 2는 종래 기술에 따른 기준전압 발생기의 다른 예를 나타내는 도면이다.
도시되듯이, 종래의 기준전압 발생기는, 스타트업(start-up) 블록(210)과, 9개의 PMOS(222, 224, 226, 228, 230, 232, 234, 236, 238)와, 7개의 NMOS(242, 244, 246, 248, 250, 252, 254)와, 저항(260)을 포함하여 구성된다.
PMOS(222, 224, 226, 228, 230, 232, 234)와 NMOS(242, 244, 246, 248, 250, 252, 254)와 저항(260)은 다단 캐스코드 전류 발생기를 구성하며, 스타트업 블록(210) 및 PMOS(236, 238)는 스타트업 회로의 역할을 한다
상기 기준전압 발생기의 동작에 대해서 좀 더 상세히 설명하면, 스타트업 블록(210)으로 인에이블(EN) 신호가 인가되면, 기준전압 발생기의 초기 바이어스를 설정한다. 또한 PMOS(236, 238)에 인에이블 신호가 동시에 인가되어 기준전압 발생 기의 초기 바이어스를 설정한다.
스타트업 블록(210)은 복수의 가변 바이어스값을 출력하도록 구성되어 있다.
스타트업 블록(210)의 가변 바이어스값(VB1)은 각각 PMOS(224, 228, 232, 234)의 게이트에 인가되고, 또한 PMOS(238)의 드레인에 인가된다.
또한 스타트업 블록(210)의 가변 바이어스값(VB2)은 각각 PMOS(228)의 드레인과 NMOS(244, 248, 254)의 게이트에 인가된다.
또한 스타트업 블록(210)의 가변 바이어스값(VB3)은 각각 NMOS(242, 246, 250, 252)의 게이트와 PMOS(232)의 드레인에 인가된다.
이러한 PMOS(222, 224, 226, 228, 230, 232, 234, 236, 238) 및 NMOS(242, 244, 246, 248, 250, 252, 254)의 모든 소자는 포화(saturation) 영역에서 동작하며, 전원전압에 독립적인 전류를 생성한다.
또한 채널 길이 조정(channel length modulation)으로 인한 전원전압의 차이 발생을 감소시키기 위해서 모든 소자는 긴 채널 길이를 채택하여 설계된다.
이러한 종래 기술에 따른 기준전압 발생기의 경우, 전원전압의 변화에 따른 출력 특성은 보상(compensation)이 가능하므로 문제가 되지 않지만, 특히 온도 변화에 따른 특성은 보상이 되지 않기 때문에 ADC의 성능에 악영향을 미치게 된다. 특히 무선 랜 등과 같이 SoC(system-on-chip)로 구현되는 경우 온도 영향에 따른 기준전압의 변화는 시스템의 오동작을 발생하게 된다.
따라서 이러한 온도 변화에 따른 영향을 보상하기 위해서 다양한 기술들이 개발되고 있다.
예컨대 주식회사 케이이씨에 의해서 2003년 2월 27일자로 출원된 "반도체 압력 센서용 기준전압 발생기"라는 명칭의 특허출원번호 제10-2003-0012250호는 특히 반도체 압력센서에 존재하던 온도의존 특성을 최소화하여 온도변화에 독립적인 감지출력전압이 생성되도록 한 기준전압 발생기를 개시하고 있다.
상기 특허출원 제10-2003-0012250호에서는, 온도의 증가에 따라 출력 전류가 증가하는 포지티브 특성 생성부와 온도의 증가에 따라 출력 전류가 감소하는 네거티브 특성 생성부와, 이러한 포지티브 특성 생성부 및 네거티브 특성 생성부의 출력을 합성하여 온도 변화에 따른 특성 변화를 보상하는 합성부와 이를 사용하여 기준 전압을 설정하는 기준전압 설정부를 포함하는 구성을 취하고 있다.
또한 예컨대 주식회사 하이닉스 반도체에 의해서 2000년 8월 18일자로 출원되고 2002년 2월 25일자로 공개된 "온도변화 및 노이즈에 독립적인 기준전압 발생기"라는 명칭의 특허출원번호 제10-2000-0047489호에서도 온도변화에 독립적인 기준전압 발생기를 개시하고 있다.
상기 특허출원 제10-2000-0047489호에서는 마찬가지로 온도 증가에 대해서 감소하는 제1 전류성분을 생성하는 온도 감소부와 온도 증가에 대해서 증가하는 제2 전류 성분을 생성하는 온도 증가부와, 상기 제1 전류 성분 및 제2 전류 성분을 합성하여 출력하는 전압 출력부를 포함하는 구성을 취한다.
그러나 이러한 제10-2003-0012250호 또는 제10-2000-0047489호에 개시된 구성의 경우 기준전압의 발생을 위하여 추가적인 소자가 필요하게 되며 특히 휴대용 정보처리장치와 같이 전력 소모가 중요한 문제점이 되는 경우에는 그 적용 범위가 제한되는 단점이 있다.
따라서 추가적인 소자 없이도 온도 변화에 따른 특성을 보상할 수 있는 것인 기준전압 발생기에 대한 필요성이 증가하고 있다.
본 발명의 목적은 온도 변화에 대한 특성을 보상하기 위한 별도의 추가 구성없이 종래의 기준전압 발생기 내의 일부 소자를 포화영역 대신 약한 반전 영역에서 동작하도록 함으로써 온도 변화에 따른 특성을 반영하여 기준전압을 발생시킬 수 있는 것인 기준전압 발생기를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 노드(A), 제2 노드(B), 제3 노드(C) 및 제4 노드(D)로 전류를 출력하는 복수의 PMOS를 포함하는 제1 캐스코드 전류 발생기와, 상기 제1 노드, 제2 노드, 제3 노드 및 제4 노드를 통하여 상기 제1 캐스코드 전류 발생기에 연결되고, 상기 제3 노드를 통하여 출력 전압(VOUT)을 출력하는 복수의 NMOS를 포함하며 상기 제2 노드에 게이트가 연결되는 NMOS들은 약한 반전 영역에서 동작하는 것인 제2 캐스코드 전류 발생기를 포함하는 온도 특성을 개선한 기준전압 발생기를 제공한다.
본 발명에 따른 온도 특성을 개선한 기준전압 발생기에 있어서, 상기 제1 캐스코드 전류 발생기는, 전원전압(VDD)에 소스 및 벌크 영역이 연결되고 상기 제1 노드에 게이트가 연결되는 제1 PMOS와, 상기 제1 노드에 게이트가 연결되고 상기 VDD에 소스 및 벌크 영역이 연결되는 제2 PMOS와, 상기 제1 노드에 게이트가 연결 되고 상기 VDD에 소스 및 벌크 영역이 연결되는 제3 PMOS와, 상기 VDD에 벌크영역이 연결되고 상기 제1 PMOS의 드레인이 소스에 연결되며 상기 제1 노드에 드레인이 연결되며 상기 제4 노드에 게이트가 연결되는 제4 PMOS와, 상기 VDD에 벌크영역이 연결되고 상기 제2 PMOS의 드레인이 소스에 연결되며 상기 제2 노드에 드레인이 연결되며 상기 제4 노드에 게이트가 연결되는 제5 PMOS와, 상기 VDD에 벌크영역이 연결되고 상기 제3 PMOS의 드레인이 소스에 연결되며 상기 제3 노드에 드레인이 연결되며 상기 제4 노드에 게이트가 연결되는 제6 PMOS와, 상기 VDD에 소스 및 벌크 영역이 연결되고 상기 제4 노드에 게이트 및 드레인이 연결되는 제7 PMOS를 포함하는 것이 바람직하다.
또한 본 발명에 따른 온도 특성을 개선한 기준전압 발생기에 있어서, 상기 제2 캐스코드 전류 발생기는, 상기 제1 노드에 소스가 연결되고 기판에 벌크 영역이 연결되며 제3 노드에 게이트가 연결되는 제1 NMOS와, 상기 제2 노드에 소스가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제3 노드에 게이트가 연결되는 제2 NMOS와, 상기 제3 노드에 게이트 및 소스가 연결되고 상기 기판에 벌크 영역이 연결되는 제3 NMOS와, 상기 제4 노드에 소스가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제3 노드에 게이트가 연결되는 제4 NMOS와, 상기 제1 NMOS의 드레인에 소스가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제2 노드에 게이트가 연결되며 약한 반전 영역에서 동작하는 제5 NMOS와, 상기 제2 노드에 게이트가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제2 NMOS의 드레인에 소스가 연결되며 기판전압(VSSO)에 드레인이 연결되며 약한 반전 영역에서 동작하는 제6 NMOS 와, 상기 제2 노드에 게이트가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제4 NMOS의 드레인에 소스가 연결되며 기판전압(VSSO)에 드레인이 연결되며 약한 반전 영역에서 동작하는 제7 NMOS와, 상기 제5 NMOS의 드레인과 상기 기판전압(VSSO)에 연결되는 저항을 포함하는 것이 바람직하다.
이하, 본 발명의 온도 특성을 개선한 기준전압 발생기를 도면을 참조로 하여 보다 구체적으로 설명한다.
삭제
삭제
도 3은 본 발명에 따른 온도 특성을 개선한 기준전압 발생기의 회로도이다.
도시되듯이 본 발명에 따른 기준전압 발생기는 제1 캐스코드 전류 발생기(322 내지 334)와 제2 캐스코드 전류 발생기(342 내지 360)를 포함하고 있으며, 제 1 캐스코드 전류 발생기와 제2 캐스코드 전류 발생기는 제1 노드(A), 제2 노드(B), 제3 노드(C) 및 제4 노드(D)를 통하여 서로 연결되어 있으며, 이중 상기 제3 노드(C)의 출력이 본 발명에 따른 기준전압 발생기의 출력전압(VOUT)으로 된다.
상기 제1 캐스코드 전류 발생기는 제1 PMOS(322), 제2 PMOS(326), 제3 PMOS(330), 제4 PMOS(324), 제5 PMOS(328), 제6 PMOS(332), 제7 PMOS(334)로 구성되어 있다.
또한 상기 제2 캐스코드 전류 발생기는 제1 NMOS(342), 제2 NMOS(346), 제3 NMOS(350), 제4 NMOS(352), 제5 NMOS(344), 제6 NMOS(348), 제7 NMOS(354) 및 저항(360)으로 구성되어 있다.
각 NMOS 및 PMOS의 소스, 드레인 및 게이트와 벌크 영역에 대한 연결관계는 도면을 참조로 하여 알 수 있으므로 생략한다.
도 3에 도시된 기준전압 발생기는 도 2에 도시된 종래의 기준전압 발생기와 회로 구성 면에서는 스타트업 블록이 삭제된 것 이외에는 큰 차이가 없지만, 본 발명에 따른 온도 특성을 개선한 기준전압 발생기는 특정 노드, 즉 출력 전압에 직접 연결되지 않은 제2 노드(B)에 게이트가 연결되는 것인 NMOS 소자(344, 348, 354)의 동작을 포화영역이 아닌 약한 반전 영역(weak inversion) 영역에서 동작시키는 것을 특징으로 한다.
이렇게 제2 노드(B)에 게이트가 연결되는 NMOS(344, 348, 354)에 대해서는 약한 반전 영역에서 동작되도록 구성하는 이유는 다음과 같다.
기본적으로 모든 MOS들은 포화 영역에서 동작한다. 그러나 직접적으로 출력 전압(VOUT)에 연결되지 않는 NMOS(244, 248, 254)들에 대해서는 전압특성을 유지하면서 원하는 온도 특성을 얻기 위해서 이를 약한 반전 영역에서 동작시키는 것이다.
다른 노드들에 연결되는 MOS 소자를 약한 반전 영역에서 동작시키는 경우에는 회로 동작의 안정성에 영향을 미치며, 특히 제3 노드(C)의 경우에는 출력전압(VOUT)에 직접적으로 연결되어 있으므로 이 노드에 연결된 MOS소자들을 약한 반전영역에서 동작시키는 경우에는 출력전압(VOUT)의 전압특성을 유지하기 어렵게 된다.
또한 도 3에서는 스타트업 회로가 없이 본 발명의 온도 특성을 개선한 기준전압 발생기의 회로도가 구성되었지만, 기준전압 발생기의 초기 바이어스를 제공하기 위해서 스타트업 회로가 또한 포함될 수 있다.
도 4는 종래 기술에 따른 기준전압 발생기와 본 발명에 따른 기준전압 발생기에 대해서 전원전압 및 온도 변화에 따른 출력을 비교한 도면이다.
도시되듯이, 전원전압 변화의 경우 1.6에서 2.0V까지 변화를 시킨 경우, 종래 기술에 따른 기준전압 발생기(X로 표시됨)의 경우 최대 0.31 mV의 변화가 생기지만 본 발명에 따른 기준전압 발생기의 경우에는(O로 표시됨) 2.91 mV의 변화가 생겨서 전원전압의 변화에 대해서는 본 발명에 따른 기준전압 발생기에서 전압 특성이 악화된다.
그러나 온도 변화의 경우 -25℃에서 100℃까지 변화시키면, 종래 기술에 따른 전원전압 발생기의 경우(X로 표시됨) 126.1 mV의 변화가 발생하고, 본 발명에 따른 기준전압 발생기의 경우(O로 표시됨) 4.34 mV의 변화만이 생겨서 본 발명에 따른 기준전압 발생기의 온도 특성이 월등한 것을 확인할 수 있다.
SoC의 경우 다른 디지털 블록으로 인해 전원전압이 영향을 받아 변화하는 것도 고려하여야 하지만 특히 시스템 클럭이 빨라지고 집적도가 높아짐에 따라 온도 특성 또한 동작 환경에 영향을 미치는 중요한 요소로 고려되어야 한다.
종래 기술에 따른 기준전압 발생기는 이러한 온도 변화에 대한 특성을 제대로 보상하여 주지 못하는 단점이 있었지만 본 발명에 따른 기준전압 발생기는 이러한 온도 변화에 대한 특성을 반영하여 준다.
또한 온도 변화에 대한 보상은 바이폴라 트랜지스터를 별도로 추가하여 사용하고 있는 실정에서 본 발명에 따른 기준전압 발생기는 추가적인 소자 없이 온도 변화에 따른 기준전압 출력 보상이 가능하다.
비록 본원 발명이 구성이 예시적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들 예시에 의해 제한되는 것은 아니며, 본원 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
이상 설명한 바와 같이, 본 발명에 따르면 온도 변화에 대한 특성을 보상하기 위한 별도의 추가 구성없이 종래의 기준전압 발생기 내의 일부 소자를 포화영역 대신 약한 반전 영역에서 동작하도록 함으로써 온도 변화에 따른 특성을 반영하여 기준전압을 발생시킬 수 있다.

Claims (5)

  1. 삭제
  2. 제1 노드(A), 제2 노드(B), 제3 노드(C) 및 제4 노드(D)로 전류를 출력하는 복수의 PMOS를 포함하는 제1 캐스코드(cascode) 전류 발생기(current mirror)와,
    상기 제1 노드, 제2 노드, 제3 노드 및 제4 노드를 통하여 상기 제1 캐스코드 전류 발생기에 연결되고, 상기 제3 노드를 통하여 출력 전압(VOUT)을 출력하는 복수의 NMOS를 포함하며 상기 제2 노드에 게이트가 연결되는 NMOS들은 약한 반전(weak inversion) 영역에서 동작하는 것인 제2 캐스코드 전류 발생기
    를 포함하고,
    상기 제1 캐스코드 전류 발생기는,
    전원전압(VDD)에 소스 및 벌크 영역이 연결되고 상기 제1 노드에 게이트가 연결되는 제1 PMOS와,
    상기 제1 노드에 게이트가 연결되고 상기 VDD에 소스 및 벌크 영역이 연결되는 제2 PMOS와,
    상기 제1 노드에 게이트가 연결되고 상기 VDD에 소스 및 벌크 영역이 연결되는 제3 PMOS와,
    상기 VDD에 벌크영역이 연결되고 상기 제1 PMOS의 드레인이 소스에 연결되며 상기 제1 노드에 드레인이 연결되며 상기 제4 노드에 게이트가 연결되는 제4 PMOS와,
    상기 VDD에 벌크영역이 연결되고 상기 제2 PMOS의 드레인이 소스에 연결되며 상기 제2 노드에 드레인이 연결되며 상기 제4 노드에 게이트가 연결되는 제5 PMOS와,
    상기 VDD에 벌크영역이 연결되고 상기 제3 PMOS의 드레인이 소스에 연결되며 상기 제3 노드에 드레인이 연결되며 상기 제4 노드에 게이트가 연결되는 제6 PMOS와,
    상기 VDD에 소스 및 벌크 영역이 연결되고 상기 제4 노드에 게이트 및 드레인이 연결되는 제7 PMOS
    를 포함하는 것인 온도 특성을 개선한 기준전압 발생기.
  3. 제1 노드(A), 제2 노드(B), 제3 노드(C) 및 제4 노드(D)로 전류를 출력하는 복수의 PMOS를 포함하는 제1 캐스코드(cascode) 전류 발생기(current mirror)와,
    상기 제1 노드, 제2 노드, 제3 노드 및 제4 노드를 통하여 상기 제1 캐스코드 전류 발생기에 연결되고, 상기 제3 노드를 통하여 출력 전압(VOUT)을 출력하는 복수의 NMOS를 포함하며 상기 제2 노드에 게이트가 연결되는 NMOS들은 약한 반전(weak inversion) 영역에서 동작하는 것인 제2 캐스코드 전류 발생기
    를 포함하고,
    상기 제2 캐스코드 전류 발생기는,
    상기 제1 노드에 소스가 연결되고 기판에 벌크 영역이 연결되며 제3 노드에 게이트가 연결되는 제1 NMOS와,
    상기 제2 노드에 소스가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제3 노드에 게이트가 연결되는 제2 NMOS와,
    상기 제3 노드에 게이트 및 소스가 연결되고 상기 기판에 벌크 영역이 연결되는 제3 NMOS와,
    상기 제4 노드에 소스가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제3 노드에 게이트가 연결되는 제4 NMOS와,
    상기 제1 NMOS의 드레인에 소스가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제2 노드에 게이트가 연결되며 약한 반전 영역에서 동작하는 제5 NMOS와,
    상기 제2 노드에 게이트가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제2 NMOS의 드레인에 소스가 연결되며 기판전압(VSSO)에 드레인이 연결되며 약한 반전 영역에서 동작하는 제6 NMOS와,
    상기 제2 노드에 게이트가 연결되고 상기 기판에 벌크 영역이 연결되며 상기 제4 NMOS의 드레인에 소스가 연결되며 기판전압(VSSO)에 드레인이 연결되며 약한 반전 영역에서 동작하는 제7 NMOS와,
    상기 제5 NMOS의 드레인과 상기 기판전압(VSSO)에 연결되는 저항
    을 포함하는 것인 온도 특성을 개선한 기준전압 발생기.
  4. (삭제)
  5. (삭제)
KR1020040082603A 2004-10-15 2004-10-15 온도 특성을 개선한 기준전압 발생기 KR100785266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040082603A KR100785266B1 (ko) 2004-10-15 2004-10-15 온도 특성을 개선한 기준전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040082603A KR100785266B1 (ko) 2004-10-15 2004-10-15 온도 특성을 개선한 기준전압 발생기

Publications (2)

Publication Number Publication Date
KR20060033472A KR20060033472A (ko) 2006-04-19
KR100785266B1 true KR100785266B1 (ko) 2007-12-12

Family

ID=37142593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082603A KR100785266B1 (ko) 2004-10-15 2004-10-15 온도 특성을 개선한 기준전압 발생기

Country Status (1)

Country Link
KR (1) KR100785266B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671210B1 (ko) * 2006-02-27 2007-01-19 창원대학교 산학협력단 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로
KR101131553B1 (ko) * 2010-03-29 2012-04-04 주식회사 하이닉스반도체 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065328A (ko) * 2002-01-29 2003-08-06 세이코 인스트루먼트 가부시키가이샤 기준전압회로 및 전자기기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065328A (ko) * 2002-01-29 2003-08-06 세이코 인스트루먼트 가부시키가이샤 기준전압회로 및 전자기기

Also Published As

Publication number Publication date
KR20060033472A (ko) 2006-04-19

Similar Documents

Publication Publication Date Title
KR100393287B1 (ko) 전압 제어 발진기
US6587000B2 (en) Current mirror circuit and analog-digital converter
KR100393226B1 (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
US7821324B2 (en) Reference current generating circuit using on-chip constant resistor
JP2007024667A (ja) 温度検出回路およびそれを用いた発振周波数補正装置
US7576613B2 (en) Regulated cascode circuits and CMOS analog circuits including the same
KR20080104141A (ko) 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로
WO2014131311A1 (zh) 一种电流源产生器
US7893728B2 (en) Voltage-current converter and voltage controlled oscillator
JP2008109635A (ja) 温度特性補正回路及びセンサ用増幅回路
KR19990047008A (ko) 외부조건 변화에 둔감한 기준전압 발생회로
JP2006230192A (ja) 半導体メモリ装置のチャージポンプ回路
JP2006133916A (ja) 基準電圧回路
KR100785266B1 (ko) 온도 특성을 개선한 기준전압 발생기
US20040169536A1 (en) Phase indication apparatus
US6828832B2 (en) Voltage to current converter circuit
KR100832887B1 (ko) Ｃｍｏｓ 소자로만 구성된 온도 보상 기능을 갖춘 기준전류 생성기
WO2003003461A1 (fr) Dispositif de circuit integre a semiconducteur et procede de reduction du bruit
JP2010050590A (ja) コンパレータ回路
JP2004304632A (ja) パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
CN112346505B (zh) 增益调变电路
US6414556B1 (en) Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
KR100572312B1 (ko) 저전압에서 출력범위를 향상시킨 디지털 아날로그 변환기
JP7438694B2 (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120711

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee