DE102004047764B4 - Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen - Google Patents

Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen Download PDF

Info

Publication number
DE102004047764B4
DE102004047764B4 DE102004047764A DE102004047764A DE102004047764B4 DE 102004047764 B4 DE102004047764 B4 DE 102004047764B4 DE 102004047764 A DE102004047764 A DE 102004047764A DE 102004047764 A DE102004047764 A DE 102004047764A DE 102004047764 B4 DE102004047764 B4 DE 102004047764B4
Authority
DE
Germany
Prior art keywords
memory
power supply
blocks
memory block
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004047764A
Other languages
English (en)
Other versions
DE102004047764A1 (de
Inventor
Dietmar Scheiblhofer
Jürgen Jernej
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004047764A priority Critical patent/DE102004047764B4/de
Priority to FR0509846A priority patent/FR2879012B1/fr
Priority to US11/240,816 priority patent/US7768862B2/en
Publication of DE102004047764A1 publication Critical patent/DE102004047764A1/de
Application granted granted Critical
Publication of DE102004047764B4 publication Critical patent/DE102004047764B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

Speicheranordnung mit
– einem Speicherfeld (3), das mindestens einen Speicherblock (2) umfasst, der eine aktivierbare Energieversorgungseinrichtung (4) aufweist,
– einem Adressdekoder (1), der mit dem mindestens einen Speicherblock (2) gekoppelt ist zur Steuerung des Zugriffs auf den mindestens einen Speicherblock
– und einer Aktivierungseinrichtung (5), um die Energieversorgungseinrichtung (4) von Speicherblöcken (2) selektiv zu aktivieren,
dadurch gekennzeichnet, dass
der Adressdekoder (1) dazu eingerichtet ist, mit der Aktivierungseinrichtung (4) derart zusammenzuwirken, dass zum erstmaligen Zugriff auf einen Speicherblock (2) dessen Energieversorgungseinrichtung (4) aktiviert wird und nach Beendigung des Zugriffs aktiviert bleibt.

Description

  • Die Erfindung betrifft eine Speicheranordnung mit einem Speicherfeld, das mindestens einen Speicherblock umfasst, der eine aktivierbare Energieversorgungseinrichtung aufweist, einem Adressdekoder, der mit dem mindestens einen Speicherblock gekoppelt ist zur Steuerung des Zugriffs auf den mindestens einen Speicherblock und einer Aktivierungseinrichtung, um die Energieversorgungseinrichtung von Speicherblöcken selektiv zu aktivieren. Zudem betrifft die Erfindung ein Verfahren zum Betrieb und eine Verwendung einer solchen Speicheranordnung.
  • Stromsparen ist für portable Geräte sowie Geräte, die nicht fest an eine Stromversorgung angeschlossen sind, notwendig, um die Betriebsdauer zu erhöhen. Dieses gilt auch für Chipkarten, die beispielsweise in Mobiltelefonen eingesetzt werden. Stromsparen ist ebenfalls eine Notwendigkeit für kontaktlose Chipkarten, deren Energieversorgung über ein elektromagnetisches Feld erfolgt, das durch ein so genanntes Chipkartenlesegerät bereitgestellt wird. Da die Feldstärke aufgrund eventueller Wechselwirkungen mit benachbarten Geräten standardisiert ist, ist auch ein aus dem Feld für die Chipkarte gewinnbarer Strom begrenzt.
  • Die zunehmende Miniaturisierung integrierter Schaltungen, die auch in Chipkarten Verwendung finden, geht mit nicht zu vernachlässigenden Leckströmen einher. Dieses Problem wird sich in Zukunft mit fortschreitender Miniaturisierung noch verschärfen.
  • Zur Stromeinsparung ist in Schaltungen bisher vorgesehen, einzelne Funktionsblöcke je nach Bedarf an- und abzuschalten. Die Funktionsblöcke, die nicht unmittelbar zur Abwicklung der nächsten Programmschritte benötigt werden, sind abgeschaltet. In konventionellen Chipstrukturen, die einen Prozessor, einen Speicher und gegebenenfalls zusätzliche Funktionsblöcke enthalten, wird die Koordination des An- und Abschaltens der einzelnen Funktionsblöcke vom Betriebssystem übernommen.
  • Das Konzept, nicht benötigte Funktionsblöcke abzuschalten, lässt sich auch auf Speicheranordnungen übertragen. Speicheranordnungen bestehen in der Regel aus mehreren Speicherblöcken. Ein Speicherblock umfasst mehrere Speicherplätze, an denen jeweils ein Datenwort gespeichert werden kann. Jedem Speicherplatz ist eine eindeutige physikalische Adresse zugeordnet, über die der Zugriff auf einen Speicherplatz innerhalb eines Speicherblocks zum Lesen und Schreiben erfolgt. Der Adressdekoder, der einen Eingang zum Anlegen einer Adresse hat, weist der anliegenden logischen Adresse einen Speicherplatz zu, sodass bei Schreib- oder Lesezugriffen mit derselben eingangsseitig anliegenden Adresse stets derselbe Speicherplatz beschrieben oder ausgelesen wird. Das Ein- und Auslesen des entsprechenden Datenwortes erfolgt vorzugsweise über einen zweiten Eingang für Datenworte, der seinerseits jedoch für die weiteren Betrachtungen nicht von Belang ist.
  • Bei bisherigen Strom sparenden Speicheranordnungen, die üblicherweise als Schreib-Lese-Speicher ausgestaltet sind, werden die Speicherblöcke durch einen Memory Controller nach Bedarf an- und ausgeschaltet. Vor einem Zugriff wird die Energieversorgung des betroffenen Speicherblocks eingeschaltet und nach Ende des Zugriffs wieder ausgeschaltet. Bei dem Memory Controller handelt es sich um einen separaten Funktionsblock, der ebenso wie die weiteren Funktionsblöcke durch ein Betriebssystem kontrolliert wird.
  • Der Nachteil des Memory Controllers ist, dass dieser zusätzlichen Strom benötigt. Deshalb verringert sich der Stromverbrauch einer Chipanordnung durch den Einsatz eines Memory Controllers nur, wenn die Stromersparnis für die kontrollierte Speicheranordnung größer ist als der Stromverbrauch des Memory Controllers. Dieses ist nur dann der Fall, wenn die vom Memory Controller kontrollierte Speicheranordnung eine entsprechende Größe aufweist. In diesem Fall wiegt die bedarfsgerechte Abschaltung vieler Speicherblöcke oder großer, viel Strom verbrauchender Speicherblöcke den Stromverbrauch des Memory Controllers auf.
  • Chipkarten zeichnen sich durch einen relativ kleinen Speicher aus. Speichergrößen von 8 beziehungsweise 16 Kilobyte gelten für den Einsatz in Chipkarten bereits als groß. Deshalb lohnt sich für Chipkarten der Einsatz eines Memory Controllers nicht. Dieser würde lediglich zu einem höheren Stromverbrauch führen, da der Stromverbrauch des Memory Controllers die mögliche Stromersparnis der Speicheranordnung übertreffen wurde.
  • Die US 2004/0085846 A1 betrifft eine Speicheranordnung mit einem flüchtigen Latch-Speicher, der an eine Speichereinheit mit ferroelektrischen Kondensatoren gekoppelt ist. Durch eine Steuereinrichtung lässt sich die Anordnung in einen Ruhemodus versetzen, in dem der Latch-Speicher durch einen Schalter von der Versorgungsspannung getrennt wird. Der Inhalt des Latch-Speichers ist während des Ruhemodus in den ferroelektrischen Kondensatoren gespeichert. Die Energieversorgung des Latch-Speichers wird während des normalen Betriebs aktiviert und während des Ruhemodus deaktiviert.
  • Es stellt sich daher die Aufgabe, eine energiesparende Speicheranordnung vorzusehen, die auch für Speicheranordnungen mit kleiner Speicherkapazität geeignet ist. Zudem soll ein entsprechendes Verfahren zum Betrieb einer Speicheranordnung angegeben werden.
  • Die Aufgabe wird durch eine Speicheranordnung der eingangs genannten Art gelöst, die erfindungsgemäß dadurch gekennzeichnet ist, dass der Adressdekoder dazu eingerichtet ist, mit der Aktivierungseinrichtung derart zusammenzuwirken, dass zum erstmaligen Zugriff auf einen Speicherblock dessen Energieversorgungseinrichtung aktiviert wird und nach Beendigung des Zugriffs aktiviert bleibt.
  • Der Vorteil dieser Anordnung ist, dass im Gegensatz zum Strom verbrauchenden und aufwändigen Memory Controller der bereits vorhandene Adressdekoder weitergebildet ist. Der Adressdekoder beinhaltet Mittel, um die Energieversorgungseinrichtungen der Speicherblöcke anzuschalten. Dieses lässt sich schaltungstechnisch in einfacher Weise realisieren. Eine aufwändige Überwachung hinsichtlich eines Endes des Zugriffs auf einzelne Speicherblöcke erfolgt nicht.
  • Da die Speicherblöcke durch Anschaltung der Energieversorgungseinrichtung erst aktiviert werden, wenn sie benötigt werden, wird der Stromverbrauch der Speicheranordnung deutlich reduziert, wenn in einer Applikation nicht alle Speicherblöcke benötigt werden.
  • Vorteilhafterweise ist auch eine Deaktivierungseinrichtung vorgesehen, um alle Energieversorgungseinrichtungen der Speicherblöcke gemeinsam zu deaktivieren. Die gemeinsam deaktivierbaren Speicherblöcke werden als Speicherfeld bezeichnet. Die gemeinsame Deaktivierung aller Speicherblöcke lässt sich durch einfache schaltungstechnische Maßnahmen realisieren.
  • Auf diese Weise lässt sich der Energieverbrauch der Speicheranordnung nach einiger Zeit im Betrieb, wenn alle oder viele Speicherblöcke angeschaltet worden sind, reduzieren.
  • Die Deaktivierungseinrichtung ermöglicht folglich eine Initialisierung der Speicheranordnung, indem sie durch das gemeinsame Deaktivieren der Speicherblöcke in einen definierten Startzustand versetzt wird. Nach der Initialisierung sind alle Speicherblöcke deaktiviert, werden im Falle des Zugriffs jedoch sofort selektiv aktiviert. Alternativ kann bei der Initialisierung auch ein Teil der Speicherblöcke aktiviert sein, ohne dass ein Zugriff darauf erfolgt ist.
  • Wenn bei der Initialisierung kein Speicherblock aktiviert ist, ist die Speicheranordnung betriebsbereit ohne wesentlich zum Stromverbrauch der Schaltung beizutragen. Geringfügige sich ergebende Verzögerungen, die mit dem Anschalten eines Speicherblockes entstehen mögen, lassen sich umgehen, wenn bereits bei der Initialisierung der Speicheranordnung die Energieversorgung eines Teils der Speicherblöcke aktiviert ist. Dies ist sinnvoll, wenn bereits im Voraus bekannt ist, welche oder wie viele Speicherblöcke benötigt werden. Auf diese Weise lassen sich die Vorteile der Stromeinsparung, indem nicht alle Speicherblöcke angeschaltet sind, trotzdem nutzen.
  • Es ist ebenso möglich, die Deaktivierungseinrichtung zu nutzen, um die Speicheranordnung in einen Energiesparmodus zu versetzen, indem alle Speicherblöcke deaktiviert sind, wenn das Speicherfeld für einige Zeit nicht mehr benötigt wird. Dieser Energiesparmodus hat neben der Stromersparnis den Vorteil, dass die Speicherblöcke bei Bedarf sofort aktivierbar sind.
  • Ein komplettes Abschalten der Speicheranordnung führt zu einer etwas größeren Stromersparnis, geht aber mit einer zeitaufwändigen Wiederinbetriebnahme einher.
  • Es ist auch denkbar, dass die Speicheranordnung mehr als ein Speicherfeld mit jeweils mehreren Speicherblöcken und einer Deaktivierungseinrichtung umfasst, was die separate Initialisierung der einzelnen Speicherfelder erlaubt.
  • Der Einsatz einer erfindungsgemäßen Speicheranordnung in einer Chipkarte ist geeignet, den Energieverbrauch zu reduzieren und bei einer kontaktlosen Chipkarte die Reichweite auf Grund des verringerten Energieverbrauchs zu erhöhen.
  • Das erfindungsgemäße Verfahren zum Betrieb einer Speicheranordnung sieht vor, dass ein Speicherblock in einem mindestens einen Speicherblock umfassenden Speicherfeld bei Erfolgung eines Zugriffs in einen aktiven Betriebszustand versetzt wird, indem eine Energieversorgung des Speicherblocks aktiviert ist, und der Speicherblock danach im aktiven Betriebszustand verbleibt.
  • Die Vorteile dieses Verfahrens bestehen darin, dass die Speicherblöcke erst dann in Betrieb genommen werden, wenn sie benötigt werden und bis zu diesem Zeitpunkt keinen Strom verbrauchen.
  • Vorteilhafterweise werden auch bei dem Verfahren die Speicherblöcke gemeinsam in einen Ruhezustand versetzt, indem die Energieversorgung der Speicherblöcke deaktiviert ist. Auf diese Weise wird der Stromverbrauch durch die Initialisierung der Speicheranordnung reduziert und die Vorteile des nach und nach erfolgenden Anschaltens der Speicherblöcke bei Bedarf lassen sich erneut nutzen.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Patentansprüchen angegeben.
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen erklärt.
  • Es zeigen:
  • 1 eine Speicheranordnung mit einem Adressdekoder, der eine Aktivierungseinrichtung umfasst, und
  • 2 eine Speicheranordnung mit einem Adressdekoder, der eine Aktivierungseinrichtung umfasst, sowie einer zusätzlichen Deaktivierungseinrichtung.
  • Die in 1 dargestellte Speicheranordnung umfasst mehrere Speicherblöcke 2, die jeweils eine Energieversorgungseinrichtung 4 aufweisen. Diese Speicherblöcke 2 sind zu einem Speicherfeld 3 zusammengefasst. Der Adressdekoder 1 weist einen Eingang 6 zum Anlegen von Adressen auf. Ausgangsseitig ist der Adressdekoder 1 mit den Speicherblöcken 2 verbunden. Des Weiteren weist der Adressdekoder 1 eine Aktivierungseinheit 5 auf, die mit den Energieversorgungseinrichtungen 4 der Speicherblöcke 2 verbunden ist.
  • Die eigentliche Aufgabe des Adressdekoders 1 ist es, bei Anlegen einer Adresse an den Eingang 6 dem der Adresse zugeordneten Speicherblock 2 auszuwählen und den Zugriff darauf zu ermöglichen, indem ein Datenwort an den entsprechenden Speicherplatz des ausgewählten Speicherblocks 2 geschrieben wird oder daraus ausgelesen wird.
  • Die im Adressdekoder 1 beinhaltete Aktivierungseinheit 5 erkennt, ob der Speicherblock 2, auf den zugegriffen werden soll, bereits aktiviert ist. Wenn der entsprechende Speicherblock 2 noch nicht aktiviert ist, was bedeutet, dass seine Energieversorgungseinrichtung 4 abgeschaltet ist, so schaltet die Aktivierungseinheit 5 die Energieversorgungseinrichtung 4 des entsprechenden Speicherblocks 2 an. Dies ist in der 1 dadurch veranschaulicht, dass einige der Energieversorgungseinrichtungen 4 schwarz dargestellt sind und andere weiß. Die beiden Farben symbolisieren eine ein- beziehungsweise ausgeschaltete Energieversorgungseinrichtung 4. Beispielsweise ist in 1 durch die zwei schwarz gekennzeichneten Energieversorgungseinrichtungen 4 ein Zustand angedeutet, in dem nur zwei der acht Speicherblöcke 2 mit Energie versorgt werden.
  • In der Speicheranordnung gemäß 1 ist keine Einrichtung vorgesehen, um die Speicherblöcke 2 zu deaktivieren. Ein Abschalten der Speicherblöcke 2 erfolgt in diesem Fall mit einem Abschalten der gesamten Speicheranordnung. Dieses ist in der Regel der Fall, wenn die Schaltung, in der die Speicheranordnung eingesetzt ist, nicht mehr in Betrieb ist. Es ist aber ebenso denkbar, dass die ganze Speicheranordnung innerhalb der Schaltung separat abgeschaltet werden kann, sodass bis zu einem erneuten Anschalten der Speicheranordnung kein Zugriff mehr möglich ist.
  • Die 2 unterscheidet sich von der 1 darin, dass eine Deaktivierungseinrichtung 7 vorgesehen ist. Im Folgenden wird nur auf die Unterschiede eingegangen. Die Deaktivierungseinrichtung 7 ist mit den Energieversorgungseinrichtungen 4 der jeweiligen Speicherblöcke 2 verbunden.
  • Die Deaktivierungseinrichtung 7 erlaubt es, alle Speicherblöcke eines Speicherfeldes 3 gemeinsam auszuschalten.
  • Dieses erweist sich als vorteilhaft, wenn die Schaltungsanordnung über eine längere Zeit bereits mit einer Vielzahl von eingeschalteten Speicherblöcken 2 betrieben worden ist. Ein gemeinsames Ausschalten der Speicherblöcke gewährleistet, dass nach dieser Initialisierung nur die Speicherblöcke 2 wieder in Betrieb genommen werden, die benötigt werden, sodass durch diese Maßnahme der Stromverbrauch reduziert wird.
  • Durch das Vorsehen der Deaktivierungseinheit 7 weist die Schaltungsanordnung nicht mehr nur den regulären Betriebszustand und die Möglichkeit der Abschaltung der gesamten Schaltung auf, sondern es ist ebenso möglich, die Schaltungsanordnung durch die Initialisierung in einen Energiesparmodus zu versetzen, in dem sie voll betriebsbereit ist mit einem jederzeit möglichen Zugriff auf die Speicherblöcke 2, aber dabei wenig Strom verbraucht, da alle oder nahezu alle Speicherblöcke 2 abgeschaltet sind.
  • Es ist natürlich auch möglich, die Deaktivierungseinrichtung 7 in den Adressdekoder 1 zu integrieren.
  • Es sei bemerkt, dass die Energieversorgungseinrichtung 4 eines Speicherblocks 2 nicht nur eine aufwändige, eigenständige Energieversorgung beschreibt, sondern jede Einrichtung umfasst, die die Energieversorgung eines Speicherblocks 2 ermöglicht, beispielsweise auch einen Schalter, der eine speicherblockinterne Versorgungsleitung mit einem Versorgungspannungpotenzial verbindet.
  • 1
    Adressdekoder
    2
    Speicherblock
    3
    Speicherfeld
    4
    Energieversorgungseinrichtung
    5
    Aktivierungseinrichtung
    6
    Adresseingang
    7
    Deaktivierungseinrichtung

Claims (12)

  1. Speicheranordnung mit – einem Speicherfeld (3), das mindestens einen Speicherblock (2) umfasst, der eine aktivierbare Energieversorgungseinrichtung (4) aufweist, – einem Adressdekoder (1), der mit dem mindestens einen Speicherblock (2) gekoppelt ist zur Steuerung des Zugriffs auf den mindestens einen Speicherblock – und einer Aktivierungseinrichtung (5), um die Energieversorgungseinrichtung (4) von Speicherblöcken (2) selektiv zu aktivieren, dadurch gekennzeichnet, dass der Adressdekoder (1) dazu eingerichtet ist, mit der Aktivierungseinrichtung (4) derart zusammenzuwirken, dass zum erstmaligen Zugriff auf einen Speicherblock (2) dessen Energieversorgungseinrichtung (4) aktiviert wird und nach Beendigung des Zugriffs aktiviert bleibt.
  2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Adressdekoder (1) dazu eingerichtet ist, dass bei Adressierung verschiedener Adressbereiche auf unterschiedliche Speicherblöcke zugegriffen wird.
  3. Speicheranordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass eine Deaktivierungseinrichtung (7) vorgesehen ist, um alle Energieversorgungseinrichtungen (4) des Speicherfeldes (3) gemeinsam zu deaktivieren.
  4. Speicheranordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass eine Deaktivierungseinrichtung (7) vorgesehen ist, um einen Teil der Energieversorgungsein richtungen (4) des Speicherfeldes (3) gemeinsam zu deaktivieren.
  5. Speicheranordnung, nach einem der Ansprüche 1 bis 4, die als dynamischer oder statischer Schreib-Lese-Speicher ausgestaltet ist.
  6. Verwendung der Speicheranordnung nach einem der Ansprüche 1 bis 5 in einer kontaktlosen Chipkarte.
  7. Verfahren zum Betrieb einer Speicheranordnung wobei ein Speicherblock (2) in einem mindestens einen Speicherblock (2) umfassenden Speicherfeld (3) bei Erfolgung eines Zugriffs in einen aktiven Betriebszustand versetzt wird, indem eine Energieversorgung des Speicherblocks (2) aktiviert ist, und der Speicherblock (2) danach im aktiven Betriebszustand verbleibt.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zur Umschaltung in einen Energiesparmodus alle Speicherblöcke (2) des Speicherfeldes (3) gemeinsam in einen Ruhezustand versetzt werden, in dem die Energieversorgung der Speicherblöcke (2) deaktiviert ist.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zur Umschaltung in einen Energiesparmodus ein Teil der Speicherblöcke (2) des Speicherfeldes (3) gemeinsam in einen Ruhezustand versetzt werden, in dem die Energieversorgung der Speicherblöcke (2) deaktiviert ist.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass das Zugreifen auf einen Speicherblock (2) das Lesen eines Datenwortes aus dem Speicherblock (2) oder das Speichern eines Datenwortes im Speicherblock (2) umfasst.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass bei einer Initialisierung der Speicheranordnung die Energieversorgung der Speicherblöcke (4) deaktiviert bleibt.
  12. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass bei einer Initialisierung der Speicheranordnung die Energieversorgung eines Teils der Speicherblöcke (2) deaktiviert bleibt.
DE102004047764A 2004-09-30 2004-09-30 Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen Expired - Fee Related DE102004047764B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004047764A DE102004047764B4 (de) 2004-09-30 2004-09-30 Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen
FR0509846A FR2879012B1 (fr) 2004-09-30 2005-09-27 Dispositif de memoire, procede pour le faire fonctionner et utilisation.
US11/240,816 US7768862B2 (en) 2004-09-30 2005-09-30 Memory arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004047764A DE102004047764B4 (de) 2004-09-30 2004-09-30 Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen

Publications (2)

Publication Number Publication Date
DE102004047764A1 DE102004047764A1 (de) 2006-04-13
DE102004047764B4 true DE102004047764B4 (de) 2006-08-10

Family

ID=36088709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004047764A Expired - Fee Related DE102004047764B4 (de) 2004-09-30 2004-09-30 Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen

Country Status (3)

Country Link
US (1) US7768862B2 (de)
DE (1) DE102004047764B4 (de)
FR (1) FR2879012B1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2012DE00977A (de) * 2012-03-30 2015-09-11 Intel Corp

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040085846A1 (en) * 2002-08-27 2004-05-06 Wataru Yokozeki Integrated circuit having nonvolatile data storage circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901103A (en) 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
JP4017248B2 (ja) 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
TW457485B (en) * 1998-09-08 2001-10-01 Siemens Ag Integrated semiconductor-memory
US6792536B1 (en) * 1999-10-20 2004-09-14 Timecertain Llc Smart card system and methods for proving dates in digital files

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040085846A1 (en) * 2002-08-27 2004-05-06 Wataru Yokozeki Integrated circuit having nonvolatile data storage circuit

Also Published As

Publication number Publication date
US7768862B2 (en) 2010-08-03
DE102004047764A1 (de) 2006-04-13
FR2879012A1 (fr) 2006-06-09
FR2879012B1 (fr) 2009-02-27
US20060067153A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
DE69723105T2 (de) Speicher und verfahren zum lesen von speicherelementenuntergruppen
DE69635663T2 (de) vERFAHREN FÜR DAS EINSPEICHERN VON DATEN IN EINEM FLASH-EEPROM-HAUPTSPEICHER IN EINEM RECHNERSYSTEM
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE102005037635A1 (de) Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers
DE112004001704B4 (de) Verfahren zum Auffrischen eines Speichers und integrierter Schaltkreis, der einen auffrischbaren Speicher enthält
DE10307244B4 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE69817955T2 (de) Assoziativspeicher
WO2005091131A2 (de) Computersystem zur elektronischen datenverarbeitung
DE102016109892B4 (de) Datenverarbeitungsvorrichtung und Verfahren zum Einsparen von Leistung in einer Datenverarbeitungsvorrichtung
DE19614238C1 (de) Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
EP1119004B1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE69922818T2 (de) Verfahren und schaltung zum blockweisen beschreiben von speichern mit breitem datenbus
DE10233250A1 (de) Halbleiterspeichervorrichtung
EP1352318B1 (de) Mikroprozessorschaltung für tragbare datenträger
DE102004047764B4 (de) Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen
DE19804784A1 (de) Chipkarte mit integrierter Schaltung
DE102004054968B4 (de) Verfahren zum Reparieren und zum Betreiben eines Speicherbauelements
DE10341556A1 (de) Niedrigleistungsindikator
DE19924288B4 (de) Integrierter Speicher
DE10056546C1 (de) Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher
DE10065476A1 (de) Halbleiter-Speicheranordnung und Verfahren für deren Bit-Leitungsverbindung
DE102015114721B4 (de) Verfahren, Gerät und System zur Datenverarbeitung
DE102005018790A1 (de) Integrierter Schaltkreis und Verfahren zum Betreiben und parallelen Testen von integrierten Schaltkreisen
DE10129315A1 (de) Dynamischer Halbleiterspeicher mit Refresh
EP1163679B1 (de) Betriebsverfahren für einen integrierten speicher mit beschreibbaren speicherzellen und entsprechender integrierter speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee