DE10341556A1 - Niedrigleistungsindikator - Google Patents

Niedrigleistungsindikator Download PDF

Info

Publication number
DE10341556A1
DE10341556A1 DE10341556A DE10341556A DE10341556A1 DE 10341556 A1 DE10341556 A1 DE 10341556A1 DE 10341556 A DE10341556 A DE 10341556A DE 10341556 A DE10341556 A DE 10341556A DE 10341556 A1 DE10341556 A1 DE 10341556A1
Authority
DE
Germany
Prior art keywords
power mode
random access
access memory
output signal
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10341556A
Other languages
English (en)
Other versions
DE10341556B4 (de
Inventor
Rainer Hoehler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10341556A1 publication Critical patent/DE10341556A1/de
Application granted granted Critical
Publication of DE10341556B4 publication Critical patent/DE10341556B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • G06F1/3225Monitoring of peripheral devices of memory devices

Abstract

Ein Direktzugriffsspeicher mit einem Niedrigleistungsmodusindikator. Der Direktzugriffsspeicher umfaßt eine Zustandsmaschine zum Erzeugen eines Leistungsmodus-Ausgangssignals. Eine Leistungsmodus-Anschlußstiftsteuerungsschaltung ist mit der Zustandsmaschine zum Empfangen des Leistungsmodus-Ausgangssignals verbunden. Ein Leistungsmodus-Anschlußstift ist mit der Leistungsmodus-Anschlußstiftsteuerungsschaltung zum Bereitstellen eines Ausgangssignals verbunden, das das von der Zustandsmaschine empfangene Leistungsmodus-Ausgangssignal anzeigt.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Speicherchips und insbesondere auf einen dynamischen Direktzugriffsspeicher („DRAM"), der einen Ausgangsanschlußstift zum Anzeigen eines Niedrigleistungsmoduszustands aufweist.
  • Eine mehrerer Herausforderungen, denen sich Speicherchipentwerfer gegenüber sehen, besteht darin, Speicherchips zu entwickeln, die einen Leistungsverbrauch minimieren. Als solche ist die Energieausbeute ein wichtiger Gegenstand zur Optimierung in Speicherchips geworden. Mobilvorrichtungen benötigen Speicherchips, die in der Lage sind, eine Batterielebensdauer zu verlängern, indem sie nicht so viel Leistung verbrauchen, und Desktop- bzw. Tischsysteme müssen eine Leistung reduzieren, um Rausch- und Leistungsverbraucheinschränkungen zu erfüllen. Speicherchips verbrauchen eine ansteigende Menge der erlaubten Leistungszuteilung in Rechenvorrichtungen und so werden Anstrengungen unternommen, um einen Leistungsverbrauch zu reduzieren und eine Energieausbeute zu erhöhen.
  • Speicherchiphersteller versuchen, diesen Bedarf nach energieeffizienten Speicherchips zu erfüllen, indem sie Speicherchips herstellen, die in der Lage sind, in mehreren Leistungsmodi zu arbeiten, wie z. B. aktiv, Standby bzw. Bereitschaft, kleine oder niedrige Leistung und sehr kleine oder sehr niedrige Leistung. Um eine Speicheranforderung zu verarbeiten, muß der Speicherchip in einem aktiven Modus sein. Herkömmlicherweise sind die verbleibenden Modi in der Reihenfolge eines abnehmenden Leistungsverbrauchs. Als solcher verbraucht der Standby-Modus mehr Leistung als ein Niedrig-Leistung-Modus und ein Sehr-Niedrig-Leistung-Modus verbraucht am wenigsten Leistung. Jeder dieser Leistungsmodi erfordert außerdem eine erhöhte Menge an Zeit, um zu einem aktiven Modus zurückzukehren. Deshalb braucht ein Speicherchip weniger Zeit, von dem Standby-Modus zu dem aktiven Modus zurückzukehren, als ein Speicherchip braucht, um von dem Niedrig-Leistung-Modus zu dem aktiven Modus zurückzukehren.
  • Ein Plazieren von Speicherchips in niedrigen Leistungszuständen, wenn dieselben nicht durch das Rechenvorrichtungssystem verwendet werden, das den Speicherchip benutzt, kann eine Energieausbeute erhöhen. In Systemen des Stands der Technik bestand die Herausforderung für Systementwerfer darin, diese Modi effizient zu verwenden, um einen Leistungsverbrauch zu reduzieren. Als solche müssen externe Speichersteuerungen programmiert sein, um die Speicherchips in Niedrigleistungsmodi zu setzen, wenn dieselben nicht verwendet werden. Dies macht es erforderlich, daß Entwerfer eine beträchtliche Menge Zeit und Bemühung mit der Entwicklung eines Codes und Entwürfen verbringen, die in der Lage sind, genau zu wissen, wann die Speicherchips in die verschiedenen Niedrigleistungsmodi zu plazieren sind.
  • Ein Speicherchip, der Leistungsmodi ohne die Unterstützung einer externen Speichersteuerung verändern kann, ist in der U.S.-Anmeldung mit der Seriennummer 10/252,153 mit dem Titel „Automatic Low-Power State Entry" (automatischer Niedrigleistungszustandseintritt) der gleichen Erfinderin offenbart und ist hierin in seiner Gesamtheit durch Bezugnahme aufgenommen. In diesem Fall muß die Speichersteuerung informiert werden, daß eine derartige Veränderung in dem Speicherchip stattgefunden hat. Dies gilt insbesondere für Anwendungen mit einer Punkt-zu-Punkt-Verbindung, bei der nur eine Speichersteuerung und ein Speicherchip betroffen sind. Als solches besteht ein Bedarf nach einem Speicherchip, der in der Lage ist, eine Speichersteuerung über einen Eintritt in einen Niedrigleistungsmodus zu informieren.
  • Es ist die Aufgabe der vorliegenden Erfindung, einen Direktzugriffsspeicher, ein Verfahren oder einen Niedrigleistungsmodusindikator zu schaffen, mit deren Hilfe unterschiedliche Betriebsmodi von Speicherelementen mit unterschiedlichen Stromeinsparungen angezeigt werden können.
  • Diese Aufgabe wird durch einen Direktzugriffsspeicher gemäß Anspruch 1, 9 oder 14, ein Verfahren gemäß Anspruch 23 oder einen Indikator gemäß Anspruch 29 gelöst.
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung offenbart einen Direktzugriffsspeicher, der einen Niedrigleistungsmodusindikator aufweist. Der bevorzugte Direktzugriffsspeicher umfaßt eine Zustandsmaschine, die betreibbar ist, um ein Leistungsmodus-Ausgangssignal zu erzeugen. Das Leistungsmodus-Ausgangssignal ist eine Anzeige des gegenwärtigen Leistungsmodus, in dem der Direktzugriffsspeicher gerade arbeitet. Eine Leistungsmodus-Anschlußstiftsteuerungsschaltung ist mit der Zustandsmaschine zum Empfangen des Leistungsmodus-Ausgangssignals verbunden. Ein Leistungsmodus-Anschlußstift ist mit der Leistungsmodus-Anschlußstiftsteuerungsschaltung zum Bereitstellen eines Ausgangssignals verbunden, das das Leistungsmodus-Ausgangssignal anzeigt, das von der Zustandsmaschine empfangen wird. Als solches umfaßt der bevorzugte Direktzugriffsspeicher einen Leistungsmodus-Anschlußstift, der durch Peripherievorrichtungen verwendet werden kann, um zu bestimmen, ob der Direktzugriffsspeicher in einem Niedrigleistungsmodus arbeitet.
  • Bei dem bevorzugten Ausführungsbeispiel umfaßt die Leistungsmodus-Anschlußstiftsteuerungsschaltung einen Leistungsmodus-Decodierer, der mit einem Leistungsmodus-Ausgangssignalgenerator verbunden ist. Der Leistungsmodus-Decodierer ist außerdem mit der Zustandsmaschine verbunden und der Leistungsmodus-Ausgangssignalgenerator ist außerdem mit dem Leistungsmodus-Anschlußstift verbunden. Während eines Betriebs empfängt der Leistungsmodus-Decodierer ein Ausgangssignal von der Zustandsmaschine, das den Leistungsmodus anzeigt, in dem der Direktzugriffsspeicher arbeitet. Der Leistungsmodus-Decodierer wird verwendet, um dieses Ausgangssignal aus der Zustandsmaschine zu decodieren und zu bewirken, daß der Leistungsmodus-Ausgangssignalgenerator ein Ausgangssignal auf dem Leistungsmodus-Anschlußstift erzeugt, das den gegenwärtigen Leistungsmodus des Direktzugriffsspeichers anzeigt.
  • Bei einem weiteren bevorzugten Ausführungsbeispiel umfaßt der Direktzugriffsspeicher ein Register, das zum Speichern einer Leistungsmodus-Variable verwendet wird, die einen gegenwärtigen Strommodus des Direktzugriffsspeichers anzeigt. Der Inhalt des Registers kann aus dem Direktzugriffsspeicher ausgelesen und durch eine externe Speichersteuerung verwendet werden, um den Direktzugriffsspeicher in einem unterschiedlichen Leistungsmodus zu plazieren. Das Ausgangssignal, das auf dem Leistungsmodus-Anschlußstift erzeugt wird, zeigt einen Leistungsmodus an, in dem der Direktzugriffsspeicher gerade arbeitet, der aus einer Gruppe von Leistungsmodi ausgewählt werden kann, die einen aktiven Modus, einen Standby-Modus, einen Niedrig-Leistung-Modus und einen Sehr-Niedrig-Leistung-Modus umfassen.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 einen bevorzugten Direktzugriffsspeicher mit einem Niedrigleistungsmodusindikatoranschlußstift; und
  • 2 eine detailliertere Darstellung des Direktzugriffsspeichers aus 1.
  • Bezug nehmend auf 1 offenbart ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung einen Direkt zugriffsspeicher („RAM") 10, der in der Lage ist, eine Niedrigleistungsmodusanzeige durch zumindest einen Leistungsmodus-Anschlußstift 12 bereitzustellen. Der bevorzugte RAM 10 ist als ein dynamischer Direktzugriffsspeicher („DRAM") in 1 dargestellt. Fachleute auf dem Gebiet von Computerchips sollten jedoch erkennen, daß die gegenwärtig offenbarte Erfindung in andere RAM-Chips, wie z. B. einen statischen Direktzugriffsspeicher („SRAM"), eingebaut sein könnte. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der RAM 10 in der Lage, automatisch nach einem vorbestimmten Zeitraum in einen Niedrig-Leistung-Modus einzutreten, wie in Automatic Low-Power State Entry offenbart ist.
  • Wie in 1 dargestellt ist, umfaßt der bevorzugte RAM 10 eine Zustandsmaschine 14, die mit einer Leistungsmodus-Anschlußstiftsteuerungsschaltung 16 verbunden ist. Während eines Betriebs erzeugt die Zustandsmaschine 14 ein Ausgangssignal, das den Leistungsmodus anzeigt, in dem der RAM 10 gerade arbeitet. Das Ausgangssignal aus der Zustandsmaschine 14 wird an die Leistungsmodus-Anschlußstiftsteuerungsschaltung 16 geliefert. Die Leistungsmodus-Rnschlußstiftsteuerungsschaltung 16 ist für ein Erzeugen eines Ausgangssignals auf dem Leistungsmodus-Anschlußstift 12 verantwortlich, das den Leistungsmodus anzeigt, in dem der RAM 10 gerade arbeitet. Das Ausgangssignal aus der Zustandsmaschine 14 wird durch die Leistungsmodus-Anschlußstiftsteuerungsschaltung 16 verwendet, um den Typ von Ausgangssignal zu bestimmen, der auf dem Leistungsmodus-Anschlußstift 12 des RAM 10 erzeugt werden soll.
  • Bezug nehmend auf 2 umfaßt die Leistungsmodus-Anschlußstiftsteuerungsschaltung 16 vorzugsweise einen Leistungsmodus-Decodierer 18 und einen Leistungsmodus-Ausgangssignalgenerator 20. Der Leistungsmodus-Decodierer 18 ist mit dem Leistungsmodus-Ausgangssignalgenerator 20 verbunden. Der Leistungsmodus-Ausgangssignalgenerator 20 ist hergestellt, um mit dem Leistungsmodus-Anschlußstift 12 verbunden zu sein, der sich vorzugsweise außerhalb eines Gehäuses, das den Schaltungsaufbau enthält, der in dem RAM 10 enthalten ist, befindet. Während eines Betriebs ist die Zustandsmaschine 14 betreibbar, um ein Ausgangssignal zu erzeugen, das bewirkt, daß der Leistungsmodus-Decodierer 18 eine Anzeige eines Eintritts in einen Niedrigleistungsmodus erzeugt, die auf dem Leistungsmodus-Anschlußstift 12 ausgegeben wird. Bei dem bevorzugten Ausführungsbeispiel ist der RAM 10 in der Lage, in verschiedenen Leistungsmodi zu arbeiten, die einen Aktivmodus, einen Standby-Modus, einen Niedrig-Leistung-Modus und einen Sehr-Niedrig-Leistung-Modus umfassen.
  • Wie oben dargelegt ist, umfaßt der bei diesem Ausführungsbeispiel der vorliegenden Erfindung offenbarte RAM 10 einen Leistungsmodus-Anschlußstift 12, der in der Lage ist, ein Ausgangssignal zu erzeugen, das den gegenwärtigen Leistungsmodus anzeigt, in dem der RAM 10 gerade arbeitet. Für den Zweck der vorliegenden Erfindung ist ein Niedrig-Leistung-Modus als jeder Modus definiert, bei dem kein direkter Zugriff von einer externen Speichersteuerung 22 möglich ist. Bei jedem Niedrig-Leistung-Modus muß die externe Speichersteuerung 22 Befehle an den RAM 10 senden, um denselben in einen aktiven Modus „aufzuwecken", bevor sie auf den RAM 10 zugreifen kann. Wie in der Technik bekannt ist, ist eine bestimmte Verzögerung mit einem Niedrig-Leistung-Modus verbunden, bevor auf den RAM für Aktivieren/Lesen/Schreiben-Befehle zugegriffen werden kann.
  • Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung können mehrere unterschiedlichen Niedrig-Leistung-Modi durch unterschiedliche Spannungspegel angezeigt werden, die an dem Leistungsmodus-Anschlußstift 12 getrieben werden. Bei einem weiteren darstellenden Ausführungsbeispiel der vorliegenden Erfindung wird der Leistungsmodus-Anschlußstift 12 aktiv getrieben (entweder logisch hoch oder logisch niedrig, abhängig von der Architektur), wenn der RAM 10 in dem aktiven Modus und in keinem Niedrig-Leistung-Modus ist. In dem Fall eines Niedrig-Leistung-Modus wird der Leistungsmodus-Anschlußstift 12 entweder auf den entgegengesetzten Wert getrieben oder überhaupt nicht getrieben (z. B. bei einem Sehr-Niedrig-Leistung-Modus). Bei einem weiteren Ausführungsbeispiel kann die Unterscheidung einen ordnungsgemäßen Abschluß umfassen (z. B. Widerstandsabschluß mit offenem Drain).
  • Bezug nehmend auf 2 kann der RAM 10 auch in der Lage sein, eine Statusanzeige des tatsächlichen Betriebsleistungsmodus (für den Fall, daß unterschiedliche Leistungsmodi existieren) in einem Register 26, das sich in dem RAM 10 befindet, zu speichern. Wie in 2 dargestellt ist, ist die externe Speichersteuerung 22 mit dem RAM 10 durch einen Steuerungsbus 24 verbunden. Der Steuerungsbus 24 ermöglicht es, daß die externe Speichersteuerung 22 den RAM 10 steuern kann und Daten zu und von dem RAM 10 lesen und schreiben kann. Die externe Speichersteuerung 22 ist deshalb in der Lage, den Status des Registers 26 herauszulesen, um den gegenwärtigen Betriebsleistungsmodus des RAM 10 zu bestimmen.
  • Wie oben dargelegt ist, ist bei diesem bestimmten Ausführungsbeispiel die externe Speichersteuerung 22 in der Lage, den Status des Registers herauszulesen, um den tatsächlichen Leistungsmodus zu bestimmen, in dem der RAM 10 gerade arbeitet. Dies ermöglicht es, daß die externe Speichersteuerung 22 die tatsächlichen Befehle, die verwendet werden müssen, um den RAM 10 in einem aktiven Modus zu plazieren, abhängig von dem gegenwärtigen Niedrig-Leistung-Modus des RAM 10 bestimmt. Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung können, wenn mehrere Niedrig-Leistung-Modi verwendet werden, mehr als ein Ausgangsanschlußstift 12 mit Binärsignalpegeln verwendet werden, um den Leistungsmodus zu identifizieren, was den Eintrag in das Register 26 redundant macht. Wie oben dargelegt ist, sind die vier bevorzugten Leistungsmodi, in denen der RAM 10 arbeiten kann, aktiv, Standby, kleine oder niedrige Leistung oder sehr kleine oder niedrige Leistung.
  • Bei noch einem weiteren bevorzugten Ausführungsbeispiel können mehrere RAM-Chips 10 mit der externen Speichersteuerung 22 verbunden sein. Obwohl dies nicht dargestellt ist, können bei diesem bevorzugten Ausführungsbeispiel die Leistungsmodus-Anschlußstifte 12 von jedem RAM-Chip 10 mit einem ODER-Gatter verbunden sein. Der Ausgang des ODER-Gatters kann dann mit der externen Speichersteuerung 22 verbunden sein. Die externe Speichersteuerung 22 muß dann herauslesen, welche RAM-Chips 10 in welchen Leistungsmoduszuständen arbeiten.

Claims (29)

  1. Direktzugriffsspeicher (10), der einen Niedrigleistungsmodusindikator aufweist, mit folgenden Merkmalen: einer Zustandsmaschine (14) zum Erzeugen eines Leistungsmodus-Ausgangssignals; einer Leistungsmodus-Anschlußstiftsteuerungsschaltung (16), die mit der Zustandsmaschine verbunden ist, zum Empfangen des Leistungsmodus-Ausgangssignals; und einem Leistungsmodus-Anschlußstift (12), der mit der Leistungsmodus-Anschlußstiftsteuerungsschaltung verbunden ist, zum Bereitstellen eines Ausgangssignals, das das Leistungsmodus-Ausgangssignal anzeigt, das von der Zustandsmaschine (14) empfangen wird.
  2. Direktzugriffsspeicher (10) gemäß Anspruch 1, bei dem die Leistungsmodus-Anschlußstiftsteuerungsschaltung einen Leistungsmodus-Decodierer (18) umfaßt, der mit einem Leistungsmodus-Ausgangssignalgenerator (20) verbunden ist.
  3. Direktzugriffsspeicher (10) gemäß Anspruch 2, bei dem der Leistungsmodus-Decodierer (18) mit der Zustandsmaschine (14) verbunden ist.
  4. Direktzugriffsspeicher (10) gemäß Anspruch 2 oder 3, bei dem der Leistungsmodus-Ausgangssignalgenerator (20) mit dem Leistungsmodus-Anschlußstift (12) verbunden ist.
  5. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 1 bis 4, der ferner ein Register (26) zum Speichern einer Leistungsmodus-Variable umfaßt, die einen gegen wärtigen Leistungsmodus des Direktzugriffsspeichers anzeigt.
  6. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 1 bis 5, bei dem das Ausgangssignal unter Verwendung eines Digitallogikpegels erzeugt wird.
  7. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 1 bis 5, bei dem das Ausgangssignal als ein Spannungspegel erzeugt wird.
  8. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 1 bis 7, bei dem das Ausgangssignal einen Niedrig-Leistung-Modus anzeigt, der aus einer Gruppe von Niedrig-Leistung-Modi ausgewählt werden kann, die einen Standby-Modus, einen Niedrig-Leistung-Modus und einen Sehr-Niedrig-Leistung-Modus umfassen.
  9. Direktzugriffsspeicher (10), der einen Niedrigleistungsmodusindikator aufweist, mit folgenden Merkmalen: einer Zustandsmaschine (14), die betreibbar ist, um ein erstes Leistungsmodus-Ausgangssignal zu erzeugen; einem Leistungsmodus-Decodierer (18), der mit der Zustandsmaschine verbunden ist, zum Überwachen des ersten Leistungsmodus-Ausgangssignals; einem Leistungsmodus-Ausgangssignalgenerator, der mit dem Leistungsmodus-Decodierer verbunden ist, zum Erzeugen eines zweiten Leistungsmodus-Ausgangssignals basierend auf dem ersten Leistungsmodus-Ausgangssignal; und einem Leistungsmodus-Ausgangsanschlußstift (12), der mit dem Leistungsmodus-Ausgangssignalgenerator (20) verbunden ist.
  10. Direktzugriffsspeicher (10) gemäß Anspruch 9, der ferner ein Register (26) zum Speichern einer Leistungsmodus-Variable umfaßt, die einen gegenwärtigen Leistungsmodus des Direktzugriffsspeichers anzeigt.
  11. Direktzugriffsspeicher (10) gemäß Anspruch 9 oder 10, bei dem das zweite Leistungsmodus-Ausgangssignal als ein Digitallogikausgangssignal erzeugt wird.
  12. Direktzugriffsspeicher (10) gemäß Anspruch 9 oder 10, bei dem das zweite Leistungsmodus-Ausgangssignal als ein Spannungspegel erzeugt wird, wobei ein Spannungswert des Spannungspegels einen gegenwärtigen Leistungsmodus des Direktzugriffsspeichers (10) anzeigt.
  13. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 9 bis 12, bei dem das zweite Leistungsmodus-Ausgangssignal einen Niedrig-Leistung-Modus anzeigt, der aus einer Gruppe von Niedrig-Leistung-Modi ausgewählt werden kann, die einen Standby-Modus, einen Niedrig-Leistung-Modus und einen Sehr-Niedrig-Leistung-Modus umfassen.
  14. Direktzugriffsspeicher (10) mit einem Niedrigleistungsmodusindikator, mit folgenden Merkmalen: einer Steuerungseinrichtung zum Erzeugen einer Anzeige eines gegenwärtigen Leistungsmodus des Direktzugriffsspeichers; und einer Leistungsmodus-Anschlußstiftsteuerungseinrichtung zum Überwachen der Anzeige des gegenwärtigen Leistungsmodus und zum Erzeugen eines Leistungsmodus-Ausgangssignals auf einem Leistungsmodus-Anschlußstift (12) basierend auf der Anzeige des gegenwärtigen Leistungsmodus von der Steuerungseinrichtung.
  15. Direktzugriffsspeicher (10) gemäß Anspruch 14, bei dem die Steuerungseinrichtung eine Zustandsmaschine (14) aufweist.
  16. Direktzugriffsspeicher (10) gemäß Anspruch 14 oder 15, bei dem die Leistungsmodus-Anschlußstiftsteuerungseinrichtung eine Leistungsmodus-Anschlußstiftsteuerungsschaltung (16) aufweist.
  17. Direktzugriffsspeicher (10) gemäß Anspruch 16, bei dem die Leistungsmodus-Anschlußstiftsteuerungsschaltung (16) einen Leistungsmodus-Decodierer (18) und einen Leistungsmodus-Ausgangssignalgenerator (20) umfaßt.
  18. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 14 bis 17, der ferner eine Speichereinrichtung zum Speichern einer Leistungsmodus-Variable aufweist, die einen gegenwärtigen Leistungsmodus des Direktzugriffsspeichers anzeigt.
  19. Direktzugriffsspeicher (10) gemäß Anspruch 18, bei dem die Speichereinrichtung ein Register (26) aufweist.
  20. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 14 bis 19, bei dem das Leistungsmodus-Ausgangssignal als ein Digitallogikausgangssignal erzeugt wird.
  21. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 14 bis 19, bei dem das Leistungsmodus-Ausgangssignal als ein Spannungspegel erzeugt wird.
  22. Direktzugriffsspeicher (10) gemäß einem der Ansprüche 14 bis 21, bei dem das Leistungsmodus-Ausgangssignal einen Niedrig-Leistung-Modus anzeigt, der aus einer Gruppe von Niedrig-Leistung-Modi ausgewählt werden kann, die einen Standby-Modus, einen Niedrig-Leistung-Modus und einen Sehr-Niedrig-Leistung-Modus umfassen.
  23. Verfahren zum Bereitstellen eines Niedrig-Leistung-Indikators in einem Direktzugriffsspeicher (10), mit folgenden Schritten: Erzeugen einer Anzeige eines gegenwärtigen Leistungsmodus; Decodieren der Anzeige des gegenwärtigen Leistungsmodus; und Erzeugen eines Leistungsmodus-Ausgangssignals auf einem Leistungsmodus-Anschlußstift (12) basierend auf der Anzeige des gegenwärtigen Leistungsmodus.
  24. Verfahren gemäß Anspruch 23, bei dem die Anzeige des gegenwärtigen Leistungsmodus durch eine Zustandsmaschine (14) erzeugt wird.
  25. Verfahren gemäß Anspruch 23 oder 24, bei dem die Anzeige des gegenwärtigen Leistungsmodus mit einem Leistungsmodus-Decodierer (18) decodiert wird.
  26. Verfahren gemäß Anspruch 25, bei dem der Leistungsmodus-Decodierer (18) mit einer Zustandsmaschine (14) verbunden ist.
  27. Verfahren gemäß einem der Ansprüche 23 bis 26, bei dem das Leistungsmodus-Ausgangssignal mit einem Leistungsmodus-Ausgangssignalgenerator (20) erzeugt wird.
  28. Verfahren gemäß einem der Ansprüche 24 bis 27, das ferner den Schritt eines Aktualisierens eines Registers (26) basierend auf der Anzeige des gegenwärtigen Leistungsmodus aufweist.
  29. Niedrigleistungsmodusindikator für eine Punkt-zu-Punkt-Verbindung zwischen einer externen Speicher steuerung (22) und einem Direktzugriffsspeicher (10), mit folgenden Merkmalen: einer Zustandsmaschine (14), die sich in dem Direktzugriffsspeicher befindet, zum Erzeugen eines Leistungsmodus-Ausgangssignals; einem Leistungsmodus-Decodierer (18), der mit der Zustandsmaschine in dem Direktzugriffsspeicher verbunden ist, zum Empfangen des Leistungsmodus-Ausgangssignals; einem Leistungsmodus-Ausgangsgenerator (20), der mit der Zustandsmaschine in dem Direktzugriffsspeicher verbunden ist, zum Erzeugen einer Leistungsmodus-Ausgangsanzeige basierend auf dem Leistungsmodus-Ausgangssignal von der Zustandsmaschine (14); einem Leistungsmodus-Ausgangsanschlußstift (12), der mit dem Leistungsmodus-Ausgangsgenerator verbunden ist und sich auf dem Direktzugriffsspeicher befindet, und wobei die externe Speichersteuerung (22) mit dem Leistungsanschlußstift (12) zum Empfangen der Leistungsmodus-Ausgangsanzeige von dem Leistungsmodus-Ausgangsgenerator (20) verbunden ist.
DE10341556A 2002-10-18 2003-09-09 Niedrigleistungsmodusindikator Expired - Fee Related DE10341556B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/274,245 US7024570B2 (en) 2002-10-18 2002-10-18 Low-power indicator
US10/274245 2002-10-18

Publications (2)

Publication Number Publication Date
DE10341556A1 true DE10341556A1 (de) 2004-05-06
DE10341556B4 DE10341556B4 (de) 2012-06-06

Family

ID=32093009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10341556A Expired - Fee Related DE10341556B4 (de) 2002-10-18 2003-09-09 Niedrigleistungsmodusindikator

Country Status (2)

Country Link
US (1) US7024570B2 (de)
DE (1) DE10341556B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US8484410B2 (en) 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565463B2 (en) * 2005-04-22 2009-07-21 Sun Microsystems, Inc. Scalable routing and addressing
US7620741B2 (en) * 2005-04-22 2009-11-17 Sun Microsystems, Inc. Proxy-based device sharing
US7574536B2 (en) * 2005-04-22 2009-08-11 Sun Microsystems, Inc. Routing direct memory access requests using doorbell addresses
US8223745B2 (en) * 2005-04-22 2012-07-17 Oracle America, Inc. Adding packet routing information without ECRC recalculation
US7218135B2 (en) * 2005-09-30 2007-05-15 International Business Machines Corporation Method and apparatus for reducing noise in a dynamic manner
DE102007028870A1 (de) * 2007-06-22 2009-01-02 Qimonda Ag Speicherbauteil, Datenverarbeitungssystem, Verfahren zum Einstellen von Betriebsparametern eines Speichers und Computerprogramms
US11487343B2 (en) * 2020-05-26 2022-11-01 Winbond Electronics Corp. Semiconductor storing apparatus and flash memory operation method
US11307636B2 (en) * 2020-05-26 2022-04-19 Winbond Electronics Corp. Semiconductor storing apparatus and flash memory operation method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226006A (en) * 1991-05-15 1993-07-06 Silicon Storage Technology, Inc. Write protection circuit for use with an electrically alterable non-volatile memory card
TW231343B (de) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
US6144219A (en) * 1995-10-26 2000-11-07 Advanced Micro Devices, Inc. System and method for isolation of varying-power backed memory controller inputs
US6151262A (en) * 1998-10-28 2000-11-21 Texas Instruments Incorporated Apparatus, system and method for control of speed of operation and power consumption of a memory
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
DE102011014587B4 (de) * 2010-04-01 2014-02-27 Intel Corporation Schneller Austritt aus Selbstauffrischungszustand eines Speichergeräts
US8909856B2 (en) 2010-04-01 2014-12-09 Intel Corporation Fast exit from self-refresh state of a memory device
US8484410B2 (en) 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes

Also Published As

Publication number Publication date
DE10341556B4 (de) 2012-06-06
US7024570B2 (en) 2006-04-04
US20040078611A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
DE112005001801B4 (de) Verfahren und Vorrichtung zum dynamischen DLL-Herunterfahren und Speicher-Selbstauffrischen
DE60129373T2 (de) Hochleistung-DMAsteuerung
DE102012017780B4 (de) Standby-Betrieb mit zusätzlichem Mikrocontroller
DE60317347T2 (de) Speicherschaltung mit nichtflüchtigem ram und ram
DE112008001223B4 (de) Datenverarbeitung mit einem Cache-Zugriffsmodus mit geringer Leistung
DE69933328T2 (de) Mehrweg-Cachespeichervorrichtung und Verfahren
DE102005037635B4 (de) Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers
DE10297158B4 (de) Computersystem mit Regelung seiner zugeführten Spannung
DE2619159A1 (de) Fehlererkennungs- und korrektureinrichtung
DE1499200B2 (de) Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE112007001987T5 (de) Überführen einer Rechenplattform in einen Systemzustand niedriger Leistung
DE202008018394U1 (de) Wenigstens teilweise auf einem Leistungszustand eines integrierten Schaltkreises basierende Versorgungsspannungssteuerung
DE202011000745U1 (de) Computer-Hauptplatine zur Reduzierung des Energieverbrauchs im Bereitschaftszustand
DE112012004456B4 (de) Verfahren und Vorrichtung zum Planen von Arbeitsspeicher-Auffrischungsoperationen unter Einbeziehung von Engergiezuständen
EP1612648A2 (de) Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
DE10341556B4 (de) Niedrigleistungsmodusindikator
DE3446160A1 (de) Speicher-auffrischungsschaltkreis mit wechselnder system-transparenz
DE10317890A1 (de) Verfahren und Vorrichtung zum Sparen von Mikroprozessorleistung beim sequentiellen Zugreifen auf den Befehlscache des Mikroprozessors
DE2164793A1 (de) Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit
DE102016109892B4 (de) Datenverarbeitungsvorrichtung und Verfahren zum Einsparen von Leistung in einer Datenverarbeitungsvorrichtung
DE102005035136A1 (de) Halbleiterbauelement und Speicherzelleninitialisierungsverfahren
DE102006061166A1 (de) Reduzierung des gateinduzierten Drainleckstroms durch Spannungsregelung der Hauptwortleitung
DE19721516C2 (de) Mikroprozessor
DE3541026A1 (de) Elektronisches geraet, insbesondere tragbarer computer, mit loesbarem speichermodul
DE102013108943B4 (de) Statische Blockanzeige aus einem zu einer Datenverarbeitungseinrichtung gehörenden Speicher während geringer Aktivität derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120907

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee