FR2879012A1 - Dispositif de memoire, procede pour le faire fonctionner et utilisation. - Google Patents

Dispositif de memoire, procede pour le faire fonctionner et utilisation. Download PDF

Info

Publication number
FR2879012A1
FR2879012A1 FR0509846A FR0509846A FR2879012A1 FR 2879012 A1 FR2879012 A1 FR 2879012A1 FR 0509846 A FR0509846 A FR 0509846A FR 0509846 A FR0509846 A FR 0509846A FR 2879012 A1 FR2879012 A1 FR 2879012A1
Authority
FR
France
Prior art keywords
memory
block
power supply
blocks
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0509846A
Other languages
English (en)
Other versions
FR2879012B1 (fr
Inventor
Dietmar Scheiblhofer
Jurgen Jernej
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of FR2879012A1 publication Critical patent/FR2879012A1/fr
Application granted granted Critical
Publication of FR2879012B1 publication Critical patent/FR2879012B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

Dans ce dispositif de mémoire, le décodeur (1) d'adresse est conçu pour coopérer avec le dispositif (4) d'activation de façon à ce que lorsqu'il est accédé pour la première fois au bloc (2) de mémoire son dispositif (4) d'alimentation en énergie est activé et reste activé après qu'il a été mis fin à l'accès.

Description

DISPOSITIF DE MÉMOIRE, PROCÉDÉ POUR LE FAIRE FONCTIONNER ET
UTILISATION
L'invention concerne un dispositif de mémoire comprenant un champ de mémoire, qui comprend au moins un bloc de mémoire, qui a un dispositif d'alimentation en énergie qui peut être activé, un décodeur d'adresse, qui est couplé au au moins un bloc de mémoire pour commander l'accès au au moins un bloc de mémoire et un dispositif d'activation pour activer sélectivement le dispositif d'alimentation en énergie de blocs de mémoire. L'invention concerne, en outre, un procédé pour faire fonctionner un dispositif de mémoire de ce genre et une utilisation d'un dispositif de mémoire de ce genre.
Des économies de courant pour des appareils portables ainsi que pour des appareils qui ne sont pas raccordés de manière fixe à une alimentation en courant sont nécessaires pour augmenter la durée de fonctionnement. Cela vaut aussi pour des cartes à puce qui sont utilisées, par exemple, dans des téléphones mobiles. Des économies de courant sont nécessaires également pour des cartes à puce sans contact dont l'alimentation en énergie s'effectue par un champ électromagnétique qui est mis à disposition par ce que l'on appelle un appareil de lecture de cartes à puce. Comme l'intensité du champ est, en raison d'interactions éventuelles avec des appareils voisins, normalisée, un courant que l'on peut obtenir du champ pour la carte à puce est aussi limité.
La miniaturisation croissante de circuits intégrés, qui trouve à s'utiliser aussi dans des cartes à puce, emporte des courants de fuite qui ne sont pas à négliger. Ce problème deviendra encore plus aigu dans le futur au fur et à mesure que la miniaturisation progresse.
Pour faire des économies de courant dans des circuits, on a prévu 35 jusqu'ici de mettre en circuit et hors circuit suivant les besoins certains blocs fonctionnels. Les blocs fonctionnels qui ne sont pas directement nécessaires pour le déroulement des stades de programmation venant immédiatement ensuite sont mis hors circuit. Dans des structures de puce habituelles, qui comportent un processeur, une mémoire et, le cas échéant, des blocs fonctionnels supplémentaires, la coordination de la mise en circuit et hors circuit des divers blocs fonctionnels est prise en charge par le système de fonctionnement.
Le concept de mettre hors circuit des blocs fonctionnels qui ne sont pas nécessaires peut être transposé aussi à des dispositifs de mémoire. Les dispositifs de mémoire sont constitués, en règle générale, de plusieurs blocs de mémoire. Un bloc de mémoire comprend plusieurs emplacements de mémoire où l'on peut mémoriser respectivement un mot de données. A chaque emplacement de mémoire est associée une adresse physique univoque par laquelle s'effectue l'accès à un emplacement de mémoire au sein d'un bloc de mémoire pour la lecture et pour l'écriture. Le décodeur d'adresse, qui a une entrée d'application d'une adresse, affecte l'adresse logique appliquée à un emplacement de mémoire, de sorte que lors d'un succès en écriture ou en lecture on peut écrire ou lire toujours dans le même emplacement de mémoire avec la même adresse appliquée du côté rentré. L'enregistrement et la lecture du mot de données correspondant s'effectuent, de préférence, par une deuxième entrée pour des mots de données qui, cependant, n'a pas d'importance pour les considérations qui vont suivre.
Dans des dispositifs de mémoire connus jusqu'ici, qui économisent du courant et qui sont conformés habituellement en mémoire d'écriturelecture, les blocs de mémoire sont mis en circuit et hors circuit suivant les besoins par un Mernory Controller. Avant un accès, l'alimentation en énergie du bloc de mémoire concerné est branchée et après la fin de l'accès, est redébranchée. Le Memory Controller est un bloc fonctionnel distinct qui est contrôlé, tout comme les autres blocs fonctionnels, par un système de fonctionnement.
L'inconvénient du Memory Controller est que celui-ci a besoin de courant supplémentaire. La consommation de courant d'un dispositif à puce est donc diminuée par l'utilisation d'un Memory Controllers seulement lorsque l'économie de courant pour le dispositif de mémoire contrôlé est plus grande que la consommation de courant du Memory Controller. Cela n'est le cas que si le dispositif de mémoire contrôlé par le Memory Controller a une dimension adéquate. Dans ce cas, la mise hors circuit, justifiée du point de vue des besoins de nombreux blocs de mémoire et de grands blocs de mémoire consommant beaucoup de courant, compense la consommation de courant du Memory Controller.
Les cartes à puce se caractérisent par une mémoire relativement petite. Des dimensions de mémoire de 8 ou 16 kilooctets sont considérées déjà comme grandes pour une utilisation dans des cartes à puce. C'est pourquoi l'utilisation d'un Memory Controller ne se justifie pas dans des cartes à puce. Cela conduirait seulement à une plus grande consommation de courant puisque la consommation de courant des Memory Controllers dépasserait l'économie de courant que l'on peut faire dans le dispositif de mémoire.
L'invention vise donc un dispositif de mémoire économisant de l'énergie qui convient aussi pour des dispositifs de mémoire ayant une petite capacité de mémoire. On vise, en outre, un procédé correspondant pour faire fonctionner un dispositif de mémoire.
On y parvient par un dispositif de mémoire du type mentionné au début du présent mémoire qui, suivant l'invention, est caractérisé par le fait que le décodeur d'adresse est conçu pour coopérer avec le dispositif d'activation de façon à ce que, lorsqu'il est accédé pour la première fois au bloc de mémoire, son dispositif d'alimentation en énergie est activé et reste activé après qu'il a été mis fin à l'accès.
L'avantage de ce dispositif est que, contrairement au Memory Controller consommant du courant et coûteux, le décodeur d'adresse déjà présent est complété. Le décodeur d'adresse contient des moyens pour mettre en circuit les dispositifs d'alimentation en énergie des blocs de mémoire. Cela peut se réaliser d'une manière simple du point de vue de la technique des circuits. On n'a pas besoin d'un contrôle coûteux de la fin de l'accès sur divers blocs de mémoire.
Comme les blocs de mémoire ne sont activés par mise en circuit du dispositif d'alimentation en énergie que s'ils en ont besoin, la consommation de courant du dispositif de mémoire est réduite nettement lorsque l'on n'a pas besoin dans une application de tous les blocs de mémoire.
Avantageusement, il est prévu aussi un dispositif de désactivation pour désactiver en commun tous les dispositifs d'alimentation en énergie des blocs de mémoire. Les blocs de mémoire qui peuvent être désactivés en commun sont désignés comme étant un champ de mémoire. La désactivation en commun de tous les blocs de mémoire peut être réalisée par des mesures simples du point de vue de la technique des circuits.
On peut ainsi réduire la consommation d'énergie du dispositif de mémoire après quelque temps de fonctionnement lorsque tous les blocs de mémoire ou de nombreux blocs de mémoire ont été mis en circuit.
Le dispositif de désactivation permet, en conséquence, une initialisation du dispositif de mémoire en le mettant par la désactivation commune des blocs de mémoire dans un état de démarrage défini. Après l'initialisation, tous les blocs de mémoire sont désactivés en étant activés sélectivement toutefois immédiatement dans le cas de l'accès. En variante, une partie des blocs de mémoire peut être aussi activé à l'initialisation sans qu'un accès s'ensuive.
Lorsque, lors de l'initialisation, il n'est pas activé de bloc de mémoire, le dispositif de mémoire est prêt à fonctionner sans contribuer sensiblement à la consommation du courant du circuit. De légers retards qui peuvent se produire et qui peuvent provenir de la mise en circuit d'un bloc de mémoire, peuvent être palliés si dès l'initialisation du dispositif de mémoire l'alimentation en énergie d'une partie des blocs de mémoire est activée. Cela est utile lorsque l'on connaît déjà à l'avance quels sont les blocs de mémoire et quel nombre de blocs de mémoire est nécessaire. On peut utiliser ainsi les avantages de l'économie du courant sans que tous les blocs de mémoire soient mis en circuit.
Il est également possible d'utiliser le dispositif de désactivation pour mettre le dispositif de mémoire dans un mode d'économie d'énergie en désactivant tous les blocs de mémoire lorsque le champ de mémoire n'est plus nécessaire pendant un certain temps. Ce mode d'économie d'énergie a outre pour avantage d'économiser de l'énergie que les blocs de mémoire peuvent être activés immédiatement en cas de besoin.
Une mise hors circuit complète du dispositif de mémoire donne une 30 économie d'énergie un peu plus grande mais emporte une remise en fonctionnement demandant plus de temps.
On pourrait aussi songer à ce que le dispositif de mémoire comporte plus d'un champ de mémoire ayant respectivement plusieurs blocs de mémoire et un dispositif de désactivation, ce qui permet d'initialiser de manière distincte les divers champs de mémoire.
L'utilisation d'un dispositif de mémoire suivant l'invention dans une carte à puce est appropriée pour réduire la consommation d'énergie et dans une carte à puce sans contact pour augmenter la portée, en raison de la moindre consommation d'énergie.
De préférence: - le décodeur d'adresse est conçu pour que lors de l'adressage de diverses zones d'adresse il soit accédé à des blocs de mémoire différents, - il est prévu un dispositif de désactivation pour désactiver en commun tous les dispositifs d'alimentation en énergie du champ de mémoire, - il est prévu un dispositif de désactivation pour désactiver en commun une partie des dispositifs d'alimentation en énergie du champ de mémoire, - le dispositif de mémoire est constitué sous la forme d'une mémoire d'écriture/lecture dynamique et/ou statique.
Le procédé suivant l'invention pour faire fonctionner un dispositif de mémoire prévoit que l'on met un bloc de mémoire d'un champ de mémoire comprenant au moins un bloc de mémoire, lorsque l'on effectue un accès, dans un état de fonctionnement actif, en activant une alimentation en énergie du bloc de mémoire et on laisse le bloc de mémoire ensuite dans l'état de fonctionnement actif.
L'avantage de ce procédé réside dans le fait que les blocs de mémoire ne sont mis en fonctionnement que si cela est nécessaire et ne consomment pas de courant jusqu'à cet instant.
Il est aussi avantageux, dans le procédé, de mettre les blocs de mémoire en commun dans un état de repos en désactivant l'alimentation en énergie des blocs de mémoire. La consommation de courant est ainsi réduite par l'initialisation du dispositif de mémoire et les avantages de la mise en circuit s'effectuant peu à peu des blocs de mémoire, en cas de besoin, peuvent être retrouvés.
Suivant des modes de réalisation du procédé : - pour faire passer dans un mode d'économie d'énergie tous les blocs de mémoire du champ de mémoire on les met en commun dans un état de repos dans lequel l'alimentation en énergie des blocs de mémoire est désactivée, - pour passer dans un mode d'économie d'énergie, on met une partie des blocs de mémoire du champ de mémoire en commun dans un état de repos dans lequel l'alimentation en énergie des blocs de mémoire est désactivée, - l'accès à un bloc de mémoire comprend la lecture d'un mot de données dans le bloc de mémoire ou la mémorisation d'un mot de données dans le bloc de mémoire, - lors d'une initialisation du dispositif de mémoire, on laisse l'alimentation en énergie des blocs de mémoire désactivée, - lors d'une initialisation du dispositif de mémoire, on laisse l'alimentation en énergie d'une partie des blocs de mémoire désactivée.
Aux dessins annexés, donnés uniquement à titre d'exemple: la figure 1 représente le dispositif de mémoire ayant un décodeur d'adresse qui comprend un dispositif d'activation et la figure 2 représente un dispositif de mémoire ayant un décodeur d'adresse qui comprend un dispositif d'activation ainsi qu'un dispositif d'activation supplémentaire.
Le dispositif de mémoire représenté à la figure 1 comprend plusieurs blocs 2 de mémoire qui ont respectivement un dispositif 4 d'alimentation en énergie. Ces blocs 2 de mémoire sont rassemblés en un champ 3 de mémoire. Le décodeur 1 d'adresse a une entrée 6 d'application d'adresses. Du côté sortie, le décodeur 1 d'adresse est relié aux blocs 2 de mémoire. En outre, le décodeur 1 d'adresse a une unité 5 d'activation qui est reliée au dispositif 4 d'alimentation en énergie des blocs 2 de mémoire.
La tâche proprement dite du décodeur 1 d'adresse est de sélectionner, lors de l'application d'une adresse à l'entrée 6, le bloc 2 de mémoire associé à l'adresse et de permettre ensuite l'accès en écrivant un mot de données à l'emplacement de mémoire correspondant du bloc 2 de mémoire sélectionné ou en l'y lisant.
L'unité 5 d'activation contenue dans le décodeur 1 d'adresse reconnaît si le bloc 2 de mémoire auquel il faut accéder est déjà activé.
Lorsque le bloc 2 de mémoire correspondant n'est pas encore activé, ce qui signifie que son dispositif 4 d'alimentation en énergie est hors circuit, l'unité 5 d'activation met en circuit le dispositif 4 d'alimentation en énergie du bloc 2 de mémoire correspondant. Cela est illustré à la figure par le fait que certains des dispositifs 4 d'alimentation en énergie sont représentés en noir et d'autres en blanc. Les deux couleurs symbolisent un dispositif 4 d'alimentation en énergie mis en circuit ou mis hors circuit. Par exemple, il est indiqué à la figure 1, par deux dispositifs 4 d'alimentation en énergie représentés en noir, un état dans lequel seuls deux des huit blocs 2 de mémoire sont alimentés en énergie.
Dans le dispositif de mémoire suivant la figure 1, il n'est pas prévu de dispositif pour désactiver les blocs 2 de mémoire. Une mise hors circuit des blocs 2 de mémoire s'effectue, dans ce cas, par une mise hors circuit de tout le dispositif de mémoire. Cela est le cas en règle générale lorsque le circuit dans lequel le dispositif de mémoire est utilisé n'est plus en fonctionnement. Mais on pourrait aussi songer à ce que tout le dispositif de mémoire puisse être mis hors circuit séparément au sein du circuit, de sorte qu'un accès n'est plus possible jusqu'à une nouvelle mise en circuit du dispositif de mémoire.
La figure 2 se distingue de la figure 1 par le fait qu'il est prévu un dispositif 7 de désactivation. On ne mentionnera dans ce qui suit que les différences. Le dispositif 7 de désactivation est relié au dispositif 4 d'alimentation en énergie des blocs 2 de mémoire.
Le dispositif 7 de désactivation permet de mettre hors circuit en commun tous les blocs de mémoire d'un champ 5 de mémoire.
Cela s'avère avantageux lorsque le dispositif a déjà fonctionné pendant longtemps avec une pluralité de blocs 2 de mémoire mis en circuit. Une mise hors circuit commune des blocs de mémoire est assurée par le fait qu'après cette initialisation ne sont remis en fonctionnement que les blocs de mémoire qui sont nécessaires, de sorte que par cette mesure on peut réduire la consommation de courant.
En prévoyant l'unité 7 de désactivation, le montage a non seulement l'état de fonctionnement régulier et la possibilité de mettre en circuit tout le circuit, mais il a aussi la possibilité de passer par l'initialisation dans un mode d'économie d'énergie dans lequel il est entièrement prêt à fonctionner avec une possibilité d'accès à tout instant aux blocs 2 de mémoire, tout en consommant peu de courant puisque tous ou presque tous les blocs 2 de mémoire sont mis hors circuit.
Il est bien entendu aussi possible d'intégrer le dispositif 7 de désactivation dans le décodeur 1 d'adresse.
On remarquera que le dispositif 4 d'alimentation en énergie d'un bloc 2 de mémoire ne décrit pas seulement une alimentation en énergie propre coûteuse, mais comprend chaque dispositif qui permet l'alimentation en énergie d'un bloc 2 de mémoire, par exemple également un commutateur, qui relie une ligne d'alimentation interne au bloc de mémoire à un potentiel de tension d'alimentation.
Enumération des signes de référence 5 1 Décodeur d'adresse 2 Bloc de mémoire 3 Champ de mémoire 4 Dispositif d'alimentation en énergie 5 Dispositif d'activation 6 Entrée d'adresse 7 Dispositif de désactivation

Claims (12)

REVENDICATIONS
1. Dispositif de mémoire comprenant - un champ (3) de mémoire, qui comprend au moins un bloc (2) de mémoire, qui a un dispositif (4) d'alimentation en énergie qui peut être activé, - un décodeur (3) d'adresse, qui est couplé au au moins un bloc (2) de mémoire pour commander l'accès au au moins un bloc de mémoire - et un dispositif (5) d'activation pour activer sélectivement le dispositif (4) d'alimentation en énergie de blocs (2) de mémoire, caractérisé en ce que le décodeur (1) d'adresse est conçu pour coopérer avec le dispositif (4) d'activation de façon à ce que lorsqu'il est accédé pour la première fois au bloc (2) de mémoire son dispositif (4) d'alimentation en énergie est activé et reste activé après qu'il a été mis fin à l'accès.
2. Dispositif de mémoire suivant la revendication 1, caractérisé en ce que le décodeur (1) d'adresse est conçu pour que lors de l'adressage de diverses zones d'adresse il soit accédé à des blocs de mémoire différents.
3. Dispositif de mémoire suivant l'une des revendications 1 à 2, caractérisé en ce qu'il est prévu un dispositif (7) de désactivation pour désactiver en commun tous les dispositifs (4) d'alimentation en énergie du champ (3) de mémoire.
4. Dispositif de mémoire suivant l'une des revendications 1 à 3, caractérisé en ce qu'il est prévu un dispositif (7) de désactivation pour désactiver en commun une partie des dispositifs (4) d'alimentation en énergie du champ (3) de mémoire.
5. Dispositif de mémoire suivant l'une des revendications 1 à 4, qui est constitué sous la forme d'une mémoire d'écriture/lecture dynamique et/ou statique.
6. Utilisation du dispositif de mémoire suivant l'une des revendications 1 à 5, dans une carte à puce sans contact.
7. Procédé pour faire fonctionner un dispositif de mémoire, caractérisé en ce que l'on met un bloc (2) de mémoire d'un champ (3) de mémoire comprenant au moins un bloc (2) de mémoire, lorsque l'on effectue un accès, dans un état de fonctionnement actif en activant une alimentation en énergie du bloc (2) de mémoire et on laisse le bloc (2) de mémoire ensuite dans l'état de fonctionnement actif.
8. Procédé suivant la revendication 7, caractérisé en ce que pour faire passer dans un mode d'économie d'énergie tous les blocs (2) de mémoire du champ (3) de mémoire, on les met en commun dans un état de repos dans lequel l'alimentation en énergie des blocs (2) de mémoire est désactivée.
9. Procédé suivant la revendication 7 ou 8, caractérisé en ce que pour passer dans un mode d'économie d'énergie, on met une partie des blocs (2) de mémoire du champ (3) de mémoire en commun dans un état de repos dans lequel l'alimentation en énergie des blocs (2) de mémoire est désactivée.
10. Procédé suivant l'une des revendications 7 à 9, caractérisé en ce que l'accès à un bloc (2) de mémoire comprend la lecture d'un mot de données dans le bloc (2) de mémoire ou la mémorisation d'un mot de données dans le bloc (2) de mémoire.
11. Procédé suivant l'une des revendications 7 à 10, caractérisé en ce que lors d'une initialisation du dispositif de mémoire, on laisse l'alimentation en énergie des blocs (4) de mémoire désactivée.
12. Procédé suivant l'une des revendications 7 à 11, caractérisé en ce que lors d'une initialisation du dispositif de mémoire, on laisse l'alimentation en énergie d'une partie des blocs (2) de mémoire désactivée.
FR0509846A 2004-09-30 2005-09-27 Dispositif de memoire, procede pour le faire fonctionner et utilisation. Expired - Fee Related FR2879012B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004047764A DE102004047764B4 (de) 2004-09-30 2004-09-30 Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen

Publications (2)

Publication Number Publication Date
FR2879012A1 true FR2879012A1 (fr) 2006-06-09
FR2879012B1 FR2879012B1 (fr) 2009-02-27

Family

ID=36088709

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0509846A Expired - Fee Related FR2879012B1 (fr) 2004-09-30 2005-09-27 Dispositif de memoire, procede pour le faire fonctionner et utilisation.

Country Status (3)

Country Link
US (1) US7768862B2 (fr)
DE (1) DE102004047764B4 (fr)
FR (1) FR2879012B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2012DE00977A (fr) * 2012-03-30 2015-09-11 Intel Corp

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901103A (en) 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
JP4017248B2 (ja) 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
TW457485B (en) * 1998-09-08 2001-10-01 Siemens Ag Integrated semiconductor-memory
US6792536B1 (en) * 1999-10-20 2004-09-14 Timecertain Llc Smart card system and methods for proving dates in digital files
JP3986393B2 (ja) * 2002-08-27 2007-10-03 富士通株式会社 不揮発性データ記憶回路を有する集積回路装置

Also Published As

Publication number Publication date
US7768862B2 (en) 2010-08-03
DE102004047764A1 (de) 2006-04-13
FR2879012B1 (fr) 2009-02-27
DE102004047764B4 (de) 2006-08-10
US20060067153A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
US20030095463A1 (en) Non-volatile semiconductor memory device with enhanced erase/write cycle endurance
US10102908B2 (en) Method and device to reduce leakage and dynamic energy consumption in high-speed memories
JP2003015787A (ja) 非活動状態時の電力低減のために、走査に基づいて状態を保存及び復元する方法及びシステム
US11715508B2 (en) Source follower-based sensing scheme
JP3688710B2 (ja) 超低電力調整負電荷ポンプを設ける方法および装置
US8769319B2 (en) Reducing power consumption in memory line architecture
US20070150763A1 (en) Highly energy-efficient processor employing dynamic voltage scaling
FR2550361A1 (fr) Microcalculateur a structure integree muni d'une memoire a acces aleatoire
US9563371B2 (en) Self-adjusting phase change memory storage module
US20040225829A1 (en) Semiconductor device
EP0826218B1 (fr) Systeme modulaire de sauvegarde par batterie de la memoire cache
FR3032814A1 (fr)
EP0459863B1 (fr) Circuit intégré avec broche de détection de mode
WO1997048100A1 (fr) Memoire remanente effacable et programmable electriquement, protegee contre les coupures d'alimentation
US20020103984A1 (en) Information processing system, information processing method and readable-by-computer recording medium
FR2879012A1 (fr) Dispositif de memoire, procede pour le faire fonctionner et utilisation.
FR2724483A1 (fr) Procede de decodage d'adresse dans une memoire en circuit integre et circuit memoire mettant en oeuvre le procede
US5729498A (en) Reduced power consumption sram
US20110002183A1 (en) Circuit precharging dram bit line
US6715091B1 (en) System for rearranging plurality of memory storage elements in a computer process to different configuration upon entry into a low power mode of operation
EP0842465B1 (fr) Systeme d'organisation et procede de sequencement des circuits d'un microprocesseur
EP4148536A1 (fr) Systéme electronique comprenant une unité de contrôle configurée pour communiquer avec une mémoire
FR3104276A1 (fr) Procédé de contrôle d’alimentation
EP1646971B1 (fr) Procede de gestion d'une memoire dans un objet portatif du type mixte
FR2965662A1 (fr) Circuit d'aide a la lecture pour un dispositif memoire

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

ST Notification of lapse

Effective date: 20210506