JP2005222315A - 不揮発性メモリ制御方法および装置 - Google Patents
不揮発性メモリ制御方法および装置 Download PDFInfo
- Publication number
- JP2005222315A JP2005222315A JP2004029551A JP2004029551A JP2005222315A JP 2005222315 A JP2005222315 A JP 2005222315A JP 2004029551 A JP2004029551 A JP 2004029551A JP 2004029551 A JP2004029551 A JP 2004029551A JP 2005222315 A JP2005222315 A JP 2005222315A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bank
- memory bank
- access
- banks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
- A47K10/00—Body-drying implements; Toilet paper; Holders therefor
- A47K10/24—Towel dispensers, e.g. for piled-up or folded textile towels; Toilet-paper dispensers; Dispensers for piled-up or folded textile towels provided or not with devices for taking-up soiled towels as far as not mechanically driven
- A47K10/32—Dispensers for paper towels or toilet-paper
- A47K10/34—Dispensers for paper towels or toilet-paper dispensing from a web, e.g. with mechanical dispensing means
- A47K10/38—Dispensers for paper towels or toilet-paper dispensing from a web, e.g. with mechanical dispensing means the web being rolled up with or without tearing edge
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D17/00—Hanging or securing devices for books, newspapers or the like
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
- A47K10/00—Body-drying implements; Toilet paper; Holders therefor
- A47K10/24—Towel dispensers, e.g. for piled-up or folded textile towels; Toilet-paper dispensers; Dispensers for piled-up or folded textile towels provided or not with devices for taking-up soiled towels as far as not mechanically driven
- A47K10/32—Dispensers for paper towels or toilet-paper
- A47K10/34—Dispensers for paper towels or toilet-paper dispensing from a web, e.g. with mechanical dispensing means
- A47K10/38—Dispensers for paper towels or toilet-paper dispensing from a web, e.g. with mechanical dispensing means the web being rolled up with or without tearing edge
- A47K2010/389—Accessories or combination with other devices, e.g. music boxes, clocks, heating devices or shelfs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
Landscapes
- Health & Medical Sciences (AREA)
- Public Health (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
【課題】 低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御方法および装置を提供すること。
【解決手段】 一方のメモリバンクの読み出し動作のビジーサイクル期間中、そのメモリバンクのチップイネーブル信号XCEをデセーブルにすることで、そのメモリバンクにおける消費電力を抑制するとともに他方のメモリバンクに対する読み出しのためのコマンドサイクルを発行する。そして、前記一方のメモリバンクのビジーサイクル期間経過後のデータサイクル期間が、前記他方のメモリバンクに対する読み出し動作のビジーサイクル期間となるようにし、かつ、その他方のメモリバンクに対するチップイネーブル信号XCEをデセーブルにし、そのメモリバンクにおける消費電力を抑制しつつ、複数バンクに対し連続かつ高速な読み出しを行う。
【選択図】 図4
【解決手段】 一方のメモリバンクの読み出し動作のビジーサイクル期間中、そのメモリバンクのチップイネーブル信号XCEをデセーブルにすることで、そのメモリバンクにおける消費電力を抑制するとともに他方のメモリバンクに対する読み出しのためのコマンドサイクルを発行する。そして、前記一方のメモリバンクのビジーサイクル期間経過後のデータサイクル期間が、前記他方のメモリバンクに対する読み出し動作のビジーサイクル期間となるようにし、かつ、その他方のメモリバンクに対するチップイネーブル信号XCEをデセーブルにし、そのメモリバンクにおける消費電力を抑制しつつ、複数バンクに対し連続かつ高速な読み出しを行う。
【選択図】 図4
Description
本発明は、不揮発性メモリのメモリアクセス制御方法および装置に関し、効率の良い高速アクセスを実現する不揮発性メモリ制御方法および装置に関する。
従来、不揮発性メモリは通信機器分野などで記録保持媒体として使用されている。一方、近年の通信機器においては、メモリデータへのアクセス高速化の必要性が高まってきている。
図1は、不揮発性メモリ200に対する情報の書き込み、および記憶情報の読み出しが可能な従来の不揮発性メモリ制御装置の構成を示すブロック図である。
この不揮発性メモリ制御装置100は、複数のメモリバンク(バンク0、バンク1、バンク2、バンク3)を備えた不揮発性メモリ200に対する情報の書き込み、および記憶情報の読み出しが可能であり、メモリ制御レジスタ部101、入出力データ制御部102、制御信号生成部103およびチップイネーブル制御部104を備えている。
メモリ制御レジスタ部101は、不揮発性メモリ200の書き込み、読み出しを含む制御に必要な各種レジスタを備えている。
入出力データ制御部102は、不揮発性メモリ200へ書き込むライトデータ、不揮発性メモリ200から読み出したリードデータを含むこの不揮発性メモリ制御装置100の入出力データを制御する。
制御信号生成部103は、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、書き込みイネーブル信号XWE、読み出しイネーブル信号XRE、ビジー信号XBSYを含む各種制御信号を生成する。
チップイネーブル制御部104は、前記バンク0、バンク1、バンク2、バンク3に対するチップイネーブル信号XCE0、XCE1、XCE2、XCE3を制御する。
図1は、不揮発性メモリ200に対する情報の書き込み、および記憶情報の読み出しが可能な従来の不揮発性メモリ制御装置の構成を示すブロック図である。
この不揮発性メモリ制御装置100は、複数のメモリバンク(バンク0、バンク1、バンク2、バンク3)を備えた不揮発性メモリ200に対する情報の書き込み、および記憶情報の読み出しが可能であり、メモリ制御レジスタ部101、入出力データ制御部102、制御信号生成部103およびチップイネーブル制御部104を備えている。
メモリ制御レジスタ部101は、不揮発性メモリ200の書き込み、読み出しを含む制御に必要な各種レジスタを備えている。
入出力データ制御部102は、不揮発性メモリ200へ書き込むライトデータ、不揮発性メモリ200から読み出したリードデータを含むこの不揮発性メモリ制御装置100の入出力データを制御する。
制御信号生成部103は、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、書き込みイネーブル信号XWE、読み出しイネーブル信号XRE、ビジー信号XBSYを含む各種制御信号を生成する。
チップイネーブル制御部104は、前記バンク0、バンク1、バンク2、バンク3に対するチップイネーブル信号XCE0、XCE1、XCE2、XCE3を制御する。
次に動作について説明する。
この不揮発性メモリ制御装置では、従来のページアクセスが適用され、このページアクセスによる1ページアクセスのみで書き込み、読み出しが行なわれており、図示していないI/O端子より不揮発性メモリ200へコマンドを発行し、不揮発性メモリ200のマッピングエリアにヒットしていれば、規定アクセスサイクルを待ち、その不揮発性メモリ200に対し書き込み、または読み出しが可能になる。
この不揮発性メモリ制御装置では、従来のページアクセスが適用され、このページアクセスによる1ページアクセスのみで書き込み、読み出しが行なわれており、図示していないI/O端子より不揮発性メモリ200へコマンドを発行し、不揮発性メモリ200のマッピングエリアにヒットしていれば、規定アクセスサイクルを待ち、その不揮発性メモリ200に対し書き込み、または読み出しが可能になる。
図2は、不揮発性メモリ200の記憶情報に対する従来の不揮発性メモリ制御装置の読み出し動作を示すタイミングチャートである。
このタイミングチャートに示すように、不揮発性メモリ200に対し読み出し、または書き込みを行う際には一定時間のアクセスサイクルが必要となる。一般的な不揮発性メモリにおいてはそのアクセスサイクルは、コマンドサイクル→アドレスサイクル→ビジーサイクル→データサイクルとなる。
このように従来の不揮発性メモリ200に対するアクセスでは、1回のリード、またはライトサイクルにおいて規定のアクセスタイムが必要となり、このアクセスタイムにはビジー待ち時間が含まれ、不揮発性メモリ200に対する情報の書き込み、不揮発性メモリ200に書き込まれている記憶情報の読み出しに要する時間は前記アクセスタイム、特にビジー待ち時間に左右される。
このタイミングチャートに示すように、不揮発性メモリ200に対し読み出し、または書き込みを行う際には一定時間のアクセスサイクルが必要となる。一般的な不揮発性メモリにおいてはそのアクセスサイクルは、コマンドサイクル→アドレスサイクル→ビジーサイクル→データサイクルとなる。
このように従来の不揮発性メモリ200に対するアクセスでは、1回のリード、またはライトサイクルにおいて規定のアクセスタイムが必要となり、このアクセスタイムにはビジー待ち時間が含まれ、不揮発性メモリ200に対する情報の書き込み、不揮発性メモリ200に書き込まれている記憶情報の読み出しに要する時間は前記アクセスタイム、特にビジー待ち時間に左右される。
このような不揮発性メモリのアクセスタイムのビジー待ち時間を短縮し、効率的なアクセスを実現するものとして、それぞれ独立にメモリ動作可能な複数個のメモリバンクと、メモリバンクのメモリ動作を制御する制御部を有し、前記制御部が、一つのメモリバンクを指定した動作指示に応答するメモリ動作中であっても他のメモリバンクを指定した動作指示に応答し、メモリ動作を開始させるインタリーブ動作と、一つのメモリバンクを指定した動作指示に応答するメモリ動作の開始前に続けて他のメモリバンクを指定したメモリ動作の指示があるとき双方のメモリバンクのメモリ動作を並列に開始させる並列動作とを制御可能にしたものがある。すなわち、この従来の不揮発性メモリ制御装置では、例えばその書き込み動作は、一つのメモリバンクを指定した動作指示に応答するメモリ動作中であっても他のメモリバンクを指定した動作指示に応答し、メモリ動作を可能とする動作を意味し、インタリーブ書き込み動作に要する時間は最短で2T1+T2となるものである。この場合、T1は、バンク0およびバンク1に対するコマンド入力時間であり、また、T2は、バンク0およびバンク1の2つのメモリバンクの動作時間である。(例えば、特許文献1参照)。
特開2003−36681号公報
かかる従来の不揮発性メモリ制御装置では、以下の短所が付随している。すなわち、従来の不揮発性メモリに対するアクセスでは、1回のリード、またはライトサイクルにおいて規定のアクセスタイムが必要となり、情報の書き込み、記憶情報の読み出しに要する時間はアクセスタイム、特にビジー待ち時間に左右されるという課題があった。
また、従来の不揮発性メモリ制御装置では、2つのメモリバンクの動作を並列動作させることによりビジー状態の期間を短縮可能にするものであり、相応の回路構成が必要となる課題があった。
また、従来の不揮発性メモリ制御装置では、2つのメモリバンクの動作を並列動作させることによりビジー状態の期間を短縮可能にするものであり、相応の回路構成が必要となる課題があった。
本発明は、このような事情に鑑みてなされたものであり、低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御方法および装置を提供することを目的とする。
上述の目的を達成するため、本発明にかかる不揮発性メモリ制御方法は、複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御方法であって、前記複数のメモリバンクをそれぞれ独立にアクセス可能に構成し、前記複数のメモリバンクのうちのいずれかのメモリバンクのアクセスタイムのビジーサイクル期間中に他のメモリバンクに対しアクセスのためのアクセス情報を発行し、前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中にある前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御し、メモリバンクのアクセスタイムのビジーサイクル期間に他のメモリバンクに対し発行される前記アクセス情報と、前記メモリバンクおよび前記他のメモリバンクを制御する前記選択信号とをもとに複数のメモリバンクを連続的にアクセスすることを特徴とする。
また、本発明にかかる不揮発性メモリ制御装置は、複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御装置であって、それぞれ独立にアクセス可能に構成した前記メモリバンクに対しアクセスするためのアクセス情報を生成するアクセス情報生成手段と、前記複数のメモリバンクのうちのいずれかのメモリバンクをアクセスしたときのビジーサイクル期間中に、他のメモリバンクへアクセスするための前記アクセス情報を前記他のメモリバンクへ発行させる切替手段と、前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中の前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御するメモリバンク選択手段とを備えたことを特徴とする。
本発明によれば、低消費電力を実現しつつ、複数のバンクへの連続かつ高速なアクセスが実現できる不揮発性メモリ制御方法および装置を提供できる効果がある。
低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御方法を提供するという目的を、複数のメモリバンクをそれぞれ独立にアクセス可能に構成し、前記複数のメモリバンクのうちのいずれかのメモリバンクのアクセスタイムのビジーサイクル期間中に他のメモリバンクに対しアクセスのためのアクセス情報を発行し、前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中にある前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御し、メモリバンクのアクセスタイムのビジーサイクル期間に他のメモリバンクに対し発行される前記アクセス情報と、前記メモリバンクおよび前記他のメモリバンクを制御する前記選択信号とをもとに複数のメモリバンクを連続的にアクセスすることで実現した。
また、低消費電力を実現しつつ、異なるメモリバンクに対するアクセスを連続的に行うことで、高速アクセスを実現する不揮発性メモリ制御装置を提供するという目的を、それぞれ独立にアクセス可能に構成したメモリバンクに対しアクセスするためのアクセス情報をアクセス情報生成手段により生成し、複数のメモリバンクのうちのいずれかのメモリバンクをアクセスしたときのビジーサイクル期間中に、他のメモリバンクへアクセスするための前記アクセス情報を切替手段により前記他のメモリバンクへ発行させ、前記各メモリバンクの選択、非選択を制御する選択信号により、メモリバンク選択手段が、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中の前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御することで実現した。
図3は、この実施例1の不揮発性メモリ制御方法が適用される不揮発性メモリ制御装置の構成を示すブロック図である。
この不揮発性メモリ制御装置10は、複数のメモリバンク(バンク0、バンク1、バンク2、バンク3)を備えた不揮発性メモリ30に対する記憶情報の消去、情報の書き込み、および記憶情報の読み出しが可能である。
そして、不揮発性メモリ30は、メモリバンク(バンク0)21とメモリバンク(バンク2)22とが組にされ、I/Oデータ1と制御信号1とによりメモリ動作可能に構成されており、また、メモリバンク(バンク1)23とメモリバンク(バンク3)24とが組にされ、I/Oデータ2と制御信号2とによりメモリ動作可能に構成されている。
すなわち、不揮発性メモリ30は、メモリバンク(バンク0)21とメモリバンク(バンク2)22との組がI/Oデータ1と制御信号1とにより、またメモリバンク(バンク1)23とメモリバンク(バンク3)24との組がI/Oデータ2と制御信号2とによりそれぞれ独立してアクセス可能に構成されている。
この不揮発性メモリ制御装置10は、複数のメモリバンク(バンク0、バンク1、バンク2、バンク3)を備えた不揮発性メモリ30に対する記憶情報の消去、情報の書き込み、および記憶情報の読み出しが可能である。
そして、不揮発性メモリ30は、メモリバンク(バンク0)21とメモリバンク(バンク2)22とが組にされ、I/Oデータ1と制御信号1とによりメモリ動作可能に構成されており、また、メモリバンク(バンク1)23とメモリバンク(バンク3)24とが組にされ、I/Oデータ2と制御信号2とによりメモリ動作可能に構成されている。
すなわち、不揮発性メモリ30は、メモリバンク(バンク0)21とメモリバンク(バンク2)22との組がI/Oデータ1と制御信号1とにより、またメモリバンク(バンク1)23とメモリバンク(バンク3)24との組がI/Oデータ2と制御信号2とによりそれぞれ独立してアクセス可能に構成されている。
また、この不揮発性メモリ制御装置10は、メモリ制御レジスタ部1、入出力データ制御部2、制御信号生成部(アクセス情報生成手段)3、チップイネーブル制御部(メモリバンク選択手段)4および切替手段5を備えている。
メモリ制御レジスタ部1は、不揮発性メモリ30の消去、書き込み、読み出しを含む制御に必要な各種レジスタを備えている。
入出力データ制御部2は、不揮発性メモリ30へ書き込むライトデータ、不揮発性メモリ30から読み出したリードデータを含む、この不揮発性メモリ制御装置10と外部との間のデータの入出力を制御する。
制御信号生成部3は、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、書き込みイネーブル信号XWE、読み出しイネーブル信号XRE、ビジー信号XBSYを含む制御信号1および制御信号2を生成する。
メモリ制御レジスタ部1は、不揮発性メモリ30の消去、書き込み、読み出しを含む制御に必要な各種レジスタを備えている。
入出力データ制御部2は、不揮発性メモリ30へ書き込むライトデータ、不揮発性メモリ30から読み出したリードデータを含む、この不揮発性メモリ制御装置10と外部との間のデータの入出力を制御する。
制御信号生成部3は、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、書き込みイネーブル信号XWE、読み出しイネーブル信号XRE、ビジー信号XBSYを含む制御信号1および制御信号2を生成する。
チップイネーブル制御部4は、前記バンク0、バンク1、バンク2、バンク3に対するチップイネーブル信号XCE0、XCE1、XCE2、XCE3を制御する。
切替手段5は、前記各メモリバンクに対するI/Oデータおよび制御信号と、それらI/Oデータおよび制御信号を前記各メモリバンクへ発行するタイミングを切り替えるものである。この切替手段5によるI/Oデータ、制御信号を前記各メモリバンクへ発行するタイミングの切り替えは、後述する図4のタイミングチャートに示されている。
切替手段5は、前記各メモリバンクに対するI/Oデータおよび制御信号と、それらI/Oデータおよび制御信号を前記各メモリバンクへ発行するタイミングを切り替えるものである。この切替手段5によるI/Oデータ、制御信号を前記各メモリバンクへ発行するタイミングの切り替えは、後述する図4のタイミングチャートに示されている。
I/Oデータ1およびI/Oデータ2には、共にファイルデータや画像データなどの記録データ、さらに、これら記録データを管理するためのデータ、その他のプログラムデータなども含まれる。また、I/Oデータ1は制御信号1との組み合わせにより、I/Oデータ2は制御信号2との組み合わせにより、情報の書き込み、記憶情報の読み出し、記憶情報の消去などのコマンド、アドレスとして用いられる。
次に動作について説明する。
図4は、この不揮発性メモリ制御装置による不揮発性メモリ30に対する記憶情報の読み出し動作を示すタイミングチャートである。
この実施例1の不揮発性メモリ制御装置では、例えば不揮発性メモリ30に対し異なるメモリバンクの記憶情報の読み出しを行う場合、従来では図2のタイミングチャートに示したようにコマンドサイクル→アドレスサイクル→ビジーサイクル→データサイクルとなるアクセスサイクルを必要としたのに対し、図3に示す構成にし、前記異なるメモリバンクのそれぞれに対する制御信号を複数組持つようにすることで、ビジーサイクル中にチップイネーブル信号を一度デセーブルし、異なるバンクへのコマンドサイクルを発行させ、連続的に複数バンクアクセスさせることで、不揮発性メモリ30に対する高速アクセスと低消費電力アクセスとを実現する。
図4は、この不揮発性メモリ制御装置による不揮発性メモリ30に対する記憶情報の読み出し動作を示すタイミングチャートである。
この実施例1の不揮発性メモリ制御装置では、例えば不揮発性メモリ30に対し異なるメモリバンクの記憶情報の読み出しを行う場合、従来では図2のタイミングチャートに示したようにコマンドサイクル→アドレスサイクル→ビジーサイクル→データサイクルとなるアクセスサイクルを必要としたのに対し、図3に示す構成にし、前記異なるメモリバンクのそれぞれに対する制御信号を複数組持つようにすることで、ビジーサイクル中にチップイネーブル信号を一度デセーブルし、異なるバンクへのコマンドサイクルを発行させ、連続的に複数バンクアクセスさせることで、不揮発性メモリ30に対する高速アクセスと低消費電力アクセスとを実現する。
図4のコマンドラッチイネーブル信号CLE1、アドレスラッチイネーブル信号ALE1、書き込みイネーブル信号XWE1、読み出しイネーブル信号XRE1、ビジー信号XBSY1は、メモリバンク(バンク0)21とメモリバンク(バンク2)22の組のメモリ動作を制御するための制御信号1、コマンドラッチイネーブル信号CLE2、アドレスラッチイネーブル信号ALE2、書き込みイネーブル信号XWE2、読み出しイネーブル信号XRE2、ビジー信号XBSY2は、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組のメモリ動作を制御するための制御信号2である。
また、チップイネーブル信号XCE−(1)はメモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対するチップイネーブル信号、チップイネーブル信号XCE−(2)はメモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対するチップイネーブル信号である。
また、チップイネーブル信号XCE−(1)はメモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対するチップイネーブル信号、チップイネーブル信号XCE−(2)はメモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対するチップイネーブル信号である。
図4の上側のタイミングチャートは、図3に示すメモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対する記憶情報の読み出し動作を示し、また下側のタイミングチャートは、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組
に対する記憶情報の読み出し動作を示している。図4のタイミングチャートに示すように、メモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対する記憶情報の読み出し動作のビジーサイクル期間(または、制御信号2が発行されている期間)、チップイネーブル信号XCE−(1)をデセーブルにする一方、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する記憶情報の読み出しのための制御信号2を発行する。そして、この制御信号2が発行されている期間、チップイネーブル信号XCE−(2)をエネーブルにする。
メモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対する読み出し動作では、そのビジーサイクル期間経過後に続くデータサイクルにおいてリードデータがI/Oデータ1として出力される。
そして、このI/Oデータ1が出力されるデータサイクル期間は、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する読み出し動作のビジーサイクル期間となっている。
また、このビジーサイクル期間中、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対するチップイネーブル信号XCE−(2)はデセーブルにし、メモリバンク(バンク1)23とメモリバンク(バンク3)24における消費電力を抑制する。メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する読み出し動作では、そのビジーサイクル期間経過後に続くデータサイクルにおいてリードデータがI/Oデータ2として出力される。
に対する記憶情報の読み出し動作を示している。図4のタイミングチャートに示すように、メモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対する記憶情報の読み出し動作のビジーサイクル期間(または、制御信号2が発行されている期間)、チップイネーブル信号XCE−(1)をデセーブルにする一方、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する記憶情報の読み出しのための制御信号2を発行する。そして、この制御信号2が発行されている期間、チップイネーブル信号XCE−(2)をエネーブルにする。
メモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対する読み出し動作では、そのビジーサイクル期間経過後に続くデータサイクルにおいてリードデータがI/Oデータ1として出力される。
そして、このI/Oデータ1が出力されるデータサイクル期間は、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する読み出し動作のビジーサイクル期間となっている。
また、このビジーサイクル期間中、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対するチップイネーブル信号XCE−(2)はデセーブルにし、メモリバンク(バンク1)23とメモリバンク(バンク3)24における消費電力を抑制する。メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する読み出し動作では、そのビジーサイクル期間経過後に続くデータサイクルにおいてリードデータがI/Oデータ2として出力される。
このように、記憶情報の読み出し動作においては、一方のメモリバンクの読み出し動作のビジーサイクル期間中、そのメモリバンクのチップイネーブル信号XCEをデセーブルにすることで、そのメモリバンクにおける消費電力を抑制するとともに他方のメモリバンクに対する読み出しのための制御信号を発行する。
そして、前記一方のメモリバンクのビジーサイクル期間経過後のデータサイクル期間が、前記他方のメモリバンクに対する読み出し動作のビジーサイクル期間となるようにし、かつ、その他方のメモリバンクに対するチップイネーブル信号XCEをデセーブルにし、そのメモリバンクにおける消費電力を抑制する。
そして、前記一方のメモリバンクのビジーサイクル期間経過後のデータサイクル期間が、前記他方のメモリバンクに対する読み出し動作のビジーサイクル期間となるようにし、かつ、その他方のメモリバンクに対するチップイネーブル信号XCEをデセーブルにし、そのメモリバンクにおける消費電力を抑制する。
なお、以上の説明は、2バンク構成、かつ記憶情報の読み出しを行う場合を例に説明したが、情報の書き込みにおいては、アクセスサイクルがコマンドサイクル→アドレスサイクル→データサイクル→ビジーサイクルとなるが、記憶情報の読み出しと同様の連続したアクセスを行うことで低消費電力を実現しつつ、高速なアクセスが実現する。
また、ビジーサイクル期間中に次に使用するバンクのコマンドサイクルを順次、発行することで、ページに対する記憶情報の読み出し、情報の書き込みを連続的に行い高速化できる。
また、ビジーサイクル期間中に次に使用するバンクのコマンドサイクルを順次、発行することで、ページに対する記憶情報の読み出し、情報の書き込みを連続的に行い高速化できる。
また、メモリバンク(バンク0)21とメモリバンク(バンク2)22の組に対するアクセスと、メモリバンク(バンク1)23とメモリバンク(バンク3)24の組に対する
アクセスとを連続的に行うインタリーブアクセスを行うか否かを、ファームウェーアからの内蔵レジスタ制御で行うことが出来る。
アクセスとを連続的に行うインタリーブアクセスを行うか否かを、ファームウェーアからの内蔵レジスタ制御で行うことが出来る。
以上のように、この実施例1によれば、図2のタイミングチャートと比較しても明らかなように、不揮発性メモリ200の複数のメモリバンクに対するアクセス時間を短縮できる不揮発性メモリ制御方法および装置を提供できる効果がある。
また、1つのバンクのアクセスタイムのビジーサイクル期間中に他のバンクへのアクセスコマンドを発行することが出来るため、低消費電力を実現しつつ複数のバンクへの連続かつ高速なアクセスが可能になる不揮発性メモリ制御方法および装置を提供できる効果がある。
また、1つのバンクのアクセスタイムのビジーサイクル期間中に他のバンクへのアクセスコマンドを発行することが出来るため、低消費電力を実現しつつ複数のバンクへの連続かつ高速なアクセスが可能になる不揮発性メモリ制御方法および装置を提供できる効果がある。
3……制御信号生成部(アクセス情報生成手段)、4……チップイネーブル制御部(メモリバンク選択手段)、5……切替手段、10……メモリ制御装置、21,22,23,24……メモリバンク、30……不揮発性メモリ。
Claims (2)
- 複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御方法であって、
前記複数のメモリバンクをそれぞれ独立にアクセス可能に構成し、
前記複数のメモリバンクのうちのいずれかのメモリバンクのアクセスタイムのビジーサイクル期間中に他のメモリバンクに対しアクセスのためのアクセス情報を発行し、
前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、
前記ビジーサイクル期間中にある前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御し、
メモリバンクのアクセスタイムのビジーサイクル期間に他のメモリバンクに対し発行される前記アクセス情報と、前記メモリバンクおよび前記他のメモリバンクを制御する前記選択信号とをもとに複数のメモリバンクを連続的にアクセスする、
ことを特徴とする不揮発性メモリ制御方法。 - 複数のメモリバンクに対し連続的にアクセスを行うための不揮発性メモリ制御装置であって、
それぞれ独立にアクセス可能に構成した前記メモリバンクに対しアクセスするためのアクセス情報を生成するアクセス情報生成手段と、
前記複数のメモリバンクのうちのいずれかのメモリバンクをアクセスしたときのビジーサイクル期間中に、他のメモリバンクへアクセスするための前記アクセス情報を前記他のメモリバンクへ発行させる切替手段と、
前記各メモリバンクの選択、非選択を制御する選択信号により、前記他のメモリバンクに対し前記アクセス情報が発行されるアクセス情報発行期間、前記他のメモリバンクを選択状態に制御し、前記ビジーサイクル期間中の前記メモリバンクに対しては、前記アクセス情報発行期間、非選択状態に制御するメモリバンク選択手段と、
を備えたことを特徴とする不揮発性メモリ制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004029551A JP2005222315A (ja) | 2004-02-05 | 2004-02-05 | 不揮発性メモリ制御方法および装置 |
US11/047,723 US7836263B2 (en) | 2004-02-05 | 2005-02-02 | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus |
KR1020050010459A KR20060041718A (ko) | 2004-02-05 | 2005-02-04 | 불휘발성 메모리 제어방법 및 불휘발성 메모리 제어장치 |
TW094103866A TWI267868B (en) | 2004-02-05 | 2005-02-05 | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004029551A JP2005222315A (ja) | 2004-02-05 | 2004-02-05 | 不揮発性メモリ制御方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005222315A true JP2005222315A (ja) | 2005-08-18 |
Family
ID=34824088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004029551A Pending JP2005222315A (ja) | 2004-02-05 | 2004-02-05 | 不揮発性メモリ制御方法および装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7836263B2 (ja) |
JP (1) | JP2005222315A (ja) |
KR (1) | KR20060041718A (ja) |
TW (1) | TWI267868B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100936149B1 (ko) * | 2006-12-29 | 2010-01-12 | 삼성전자주식회사 | 복수의 비휘발성 메모리를 갖는 메모리 시스템 그것의 메모리 억세스 방법 |
TWI479491B (zh) * | 2011-07-05 | 2015-04-01 | Phison Electronics Corp | 記憶體控制方法、記憶體控制器與記憶體儲存裝置 |
US9671855B2 (en) * | 2014-06-30 | 2017-06-06 | Micron Technology, Inc. | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation |
JP2016170747A (ja) * | 2015-03-16 | 2016-09-23 | セイコーエプソン株式会社 | 半導体集積回路装置及びそれを用いた電子機器 |
US10346345B2 (en) | 2017-05-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Core mapping |
US10587575B2 (en) | 2017-05-26 | 2020-03-10 | Microsoft Technology Licensing, Llc | Subsystem firewalls |
US10353815B2 (en) | 2017-05-26 | 2019-07-16 | Microsoft Technology Licensing, Llc | Data security for multiple banks of memory |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835935A (en) | 1995-09-13 | 1998-11-10 | Lexar Media, Inc. | Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory |
US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
JP4017248B2 (ja) * | 1998-04-10 | 2007-12-05 | 株式会社日立製作所 | 半導体装置 |
US6141249A (en) | 1999-04-01 | 2000-10-31 | Lexar Media, Inc. | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time |
US6215705B1 (en) * | 2000-02-10 | 2001-04-10 | Advanced Micro Devices, Inc. | Simultaneous program, program-verify scheme |
JP2003036681A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 不揮発性記憶装置 |
-
2004
- 2004-02-05 JP JP2004029551A patent/JP2005222315A/ja active Pending
-
2005
- 2005-02-02 US US11/047,723 patent/US7836263B2/en not_active Expired - Fee Related
- 2005-02-04 KR KR1020050010459A patent/KR20060041718A/ko not_active Application Discontinuation
- 2005-02-05 TW TW094103866A patent/TWI267868B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20050174857A1 (en) | 2005-08-11 |
KR20060041718A (ko) | 2006-05-12 |
US7836263B2 (en) | 2010-11-16 |
TW200540875A (en) | 2005-12-16 |
TWI267868B (en) | 2006-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101005997B1 (ko) | 불휘발성 메모리 장치 및 그 동작 방법 | |
US7564721B2 (en) | Method and apparatus for improving storage performance using a background erase | |
JPWO2006051780A1 (ja) | 不揮発性メモリ装置および不揮発性メモリ装置のアクセス方法 | |
JP2003233993A (ja) | 不揮発性記憶装置の書き換え方法 | |
US7836263B2 (en) | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus | |
JP2008052895A (ja) | 不揮発性データ保存装置のプログラミング方法及びその装置 | |
JP2011018222A (ja) | インタリーブ制御装置、インタリーブ制御方法及びメモリシステム | |
JP2006073188A (ja) | リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法 | |
JP2005116167A (ja) | アドレス信号によって動作モードを設定するメモリシステム及び方法 | |
KR100375895B1 (ko) | 메모리 액세스 방법 및 시스템 | |
JP2006040497A (ja) | 半導体記憶装置、不揮発性半導体記憶装置 | |
KR100598907B1 (ko) | 연속적 읽기/쓰기가 가능한 플래쉬 메모리 | |
JP3768088B2 (ja) | メモリカード装置 | |
JP2007172254A (ja) | メモリ制御回路 | |
US7778103B2 (en) | Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof | |
KR100621637B1 (ko) | 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 | |
JPH08221312A (ja) | メモリカード装置 | |
JP3759707B2 (ja) | 不揮発性メモリ、複数個の不揮発性メモリを備えたシステム、及びこのシステムのデータリード方法 | |
JP2007293987A (ja) | 情報記録装置及びその制御方法 | |
US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
JP2008108281A (ja) | 半導体ディスク装置 | |
JP4158934B2 (ja) | 半導体記憶媒体 | |
JP2004206850A (ja) | 半導体記憶装置 | |
JP2009289155A (ja) | 半導体記憶装置 | |
JP5216719B2 (ja) | 情報処理装置および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |