KR100534216B1 - 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법 - Google Patents

반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법 Download PDF

Info

Publication number
KR100534216B1
KR100534216B1 KR1020040045298A KR20040045298A KR100534216B1 KR 100534216 B1 KR100534216 B1 KR 100534216B1 KR 1020040045298 A KR1020040045298 A KR 1020040045298A KR 20040045298 A KR20040045298 A KR 20040045298A KR 100534216 B1 KR100534216 B1 KR 100534216B1
Authority
KR
South Korea
Prior art keywords
word line
operation mode
node
power supply
level
Prior art date
Application number
KR1020040045298A
Other languages
English (en)
Inventor
전병길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040045298A priority Critical patent/KR100534216B1/ko
Priority to JP2005001499A priority patent/JP4730513B2/ja
Priority to US11/154,621 priority patent/US7221616B2/en
Application granted granted Critical
Publication of KR100534216B1 publication Critical patent/KR100534216B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

본 발명은 전류소모를 줄이고 고집적화에 적합한 워드라인 드라이버 회로 및 그에 따른 구동방법에 관한 것으로, 본발명에 따른 워드라인 드라이버 회로는,제1동작모드에서는 접지레벨을 가지며 제2동작 모드에서는 워드라인 디코딩 회로의 출력신호가 전원전압 레벨로 인가되는 입력노드와; 제1동작 모드에서는 접지레벨을 가지며, 제2동작모드에서는 전원전압의 레벨보다 더 높은 레벨의 전압을 상기 메모리 셀에 연결된 워드라인에 인가하는 출력 노드와; 상기 출력노드에 한쪽 전극이 연결되며, 제2동작모드에서 상기 출력노드를 전원전압의 레벨보다 더 높은 레벨의 전압으로 부스팅시키는 커패시터와; 상기 입력노드와 출력노드 사이에 연결되고 제1제어신호에 의해 제어되며, 제2동작모드에서 상기 출력노드를 플로팅시키기 위한 제1트랜지스터와; 상기 입력노드와 컨트롤 노드사이에 연결되고 전원전압에 의해 동작되며, 제2동작모드에서 상기 컨트롤 노드를 플로팅시키기 위한 제2트랜지스터와; 제2제어신호가 인가되는 노드와 상기 커패시터의 다른 쪽 전극 사이에 연결되고 상기 컨트롤 노드의 전압에 의해 제어되며, 제2동작모드에서 상기 제2제어신호를 상기 커패시터에 전달하는 제3트랜지스터를 구비함을 특징으로 한다.

Description

반도체 메모리에서의 워드라인 드라이버 회로 및 그에 따른 구동방법{Word line driver circuits for use in semiconductor memory and method for driving therefore}
본 발명은 집적회로 메모리 장치 및 그에 따른 구동방법에 관한 것으로, 더욱 구체적으로는, 내부 부스팅(boosting) 전압이 요구되는 워드라인에 전원전압보다 높은 전압을 공급하는 워드라인 드라이버 회로 및 그에 따른 구동방법에 관한 것이다.
일반적으로 저전압으로 동작하는 반도체 메모리 장치에서는 메모리 셀을 구성하고 있는 커패시터에 데이터를 리드(READ) 또는 라이트(WRITE)하기 위한 동작시 동작 속도를 증가시키기 위해 부스트랩 회로(bootstrap circuits)를 이용하여 동작전압보다 높은 전압을 인가한다. 이는 메모리 셀을 구성하는 액세스 트랜지스터의 문턱전압의 드롭(drop)없이 비트라인에 인가되는 데이터에 대응되는 전압을 메모리 셀의 커패시터가지 전달하거나, 커패시터에 저장되어 있는 데이터를 상기 액세스 트랜지스터의 문턱전압의 드롭없이 상기 비트라인으로 여기시킴에 의해 리드 또는 라이트 동작에서의 오동작을 방지 또는 최소화하기 위한 것이다.
상기와 같은 동작전압인 전원전압(VCC)보다 높은 전압을 워드라인에 인가하기 위하여 구성되는 일반적인 워드라인 드라이버 회로는 부스트랩(bootstrap) 회로이다.
도 1은 종래의 워드라인 드라이버를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 워드라인 드라이버 회로는 4개의 트랜지스터(N11,N12,N13,N14)와 제어신호들(SWL_PDb,SWL_PD,SWL_DRV)로 구성된다.
상기의 워드라인 드라이버 회로에서는, 워드라인 디코딩 회로(미도시)의 출력신호(MWL)가 전원전압(VCC)에 의해 동작되는 트랜지스터(N11)를 통하여 트랜지스터(N12)의 게이트로 전달되어 상기 트랜지스터(N12)를 동작시킬 수 있도록 구성된다. 또한, 상기 트랜지스터(N12)는 전원전압(VCC)보다 높은 레벨을 가지는 외부 전원전압(VPP)의 레벨을 가지는 제어신호(SWL_DRV)를 워드라인(SWL)에 전달하는 구성을 가지고 있다. 상기 워드라인(SWL)에는 제어신호(SWL_PDb)에 의해 동작되는 방전용 트랜지스터(N14)가 연결되어 있다.
상기 워드라인 드라이버가 동작되기 전인 대기모드에서는 도 5에 도시된 모든 제어 신호들은 제어신호(WL_PDb)를 제외하고 접지레벨의 전압(Vss)이다. 동작이 개시되면, 선택된 워드라인에 대응되는 워드라인 드라이버로 워드라인 디코딩 회로의 출력신호(MWL)가 전원전압 레벨(VCC)로 인가된다. 따라서 상기 트랜지스터(N11)와 상기 트랜지스터(N12)사이의 노드전압은 전원전압 레벨(VCC)에서 상기 트랜지스터(N11)의 문턱전압(Vth)을 뺀 만큼의 전압 레벨(VCC-Vth)로 상승된다. 잠시 후에 제어신호(SWL_DRV)가 외부 전원전압 레벨(VPP)로 인가되면, 트랜지스터(N12)의 드레인과 게이트 사이의 커패시턴스 때문에 상기 노드 전압은 VCC-Vth+VPP로 부스팅(boosting)된다. 그러면, 트랜지스터(N12)는 충분한 게이트 전압(VCC-Vth+VPP)를 가지므로 상기 제어신호(WL_DRV)의 전압 레벨(VPP)이 트랜지스터(N12)의 문턱전압의 드롭없이 워드라인(SWL)으로 외부전원 전압 레벨(VPP)의 전압이 공급된다. 따라서, 워드라인(SWL)과 연결된 메모리 셀의 액세스 트랜지스터를 외부 전원전압(VPP)인 워드라인 인에이블(enable) 신호에 의하여 동작시키게 되어 오동작이 방지된다.
그러나 상기와 같은 종래의 워드라인 드라이버 회로에서는 전원전압 레벨(VCC)보다 더 높은 전압 레벨(VPP)을 얻기 위하여 추가적인 부스팅회로 또는 펌핑(pumping) 회로를 구비하여 제어신호(SWL_DRV)를 통하여 상기 워드라인으로 전달시키는 구조로 되어있다. 따라서, 전원전압 레벨(VCC)보다 더 높은 전압 레벨(VPP)을 발생시키는 추가적인 부스팅회로 또는 펌핑회로가 구비되어야 하므로 칩사이즈(chip size)가 커지는 단점이 있고 소모전류가 많다는 문제점이 발생된다.
종래의 워드라인 드라이버 회로의 또 다른 예는 윌리엄 에프 크라우스(William F. Kraus)외 1인을 발명자로 하고 램트론 인터네셔널 코퍼레이션(Ramtron International Corporation)을 특허권자로 하여 특허 허여된 미국 등록 특허 제5,774,392호(1998.6.30)에 개시되어 있으며, 이를 도 2에 도시하였다.
도 2에 도시된 바와 같이, 종래의 워드라인 드라이버 회로는 강유전체 커패시터(FC0)를 이용하여 워드라인 드라이버 회로를 구성하고 있다.
상기와 같은 워드라인 드라이버 회로는 셀프 부스팅(self boosting)회로로 구성되어 선택된 워드라인(WL0)만 부스팅 할 수 있다는 장점이 있으나, 선택된 워드라인(WL0)을 제외한 선택되지 않은 워드라인(WL1) 들은 플로팅 상태가 되기 때문에 선택되지 않은 워드라인(WL1)에 연결된 메모리 셀의 데이터가 플로팅 전압에 의해 간섭을 받을 수 있는 문제점이 있다.
그리고, 트랜지스터(N0)와 트랜지스터(N1)의 사이즈 비를 정확히 설정하지 않은 경우에, 제어신호(BOOSTDRIVE)가 인가될 때 강유전체 커패시터(FC0)에 의하여 부스팅된 워드라인(WL0)의 전압 레벨은 노드(WLEN'0)의 전압 레벨을 추가적으로 상승시킬 수 있다. 따라서, 트랜지스터(N1)에 의해 워드라인(WL0)의 전압 레벨이 제어신호(WLCLK)의 전압레벨과 동일하게 되는 경우가 발생될 수 있다. 즉 동작 진행과정에 따라 워드라인(WL0)의 전압레벨의 차이가 심하여 최악의 상황에서는 워드라인 부스팅을 하지 못하는 경우도 발생될 수 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 반도체 메모리에서의 워드라인 드라이버 회로 및 그에 따른 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 선택된 워드라인 만을 부스팅 할 수 있는 반도체 메모리에서의 워드라인 드라이버 회로 및 그에 따른 구동방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 칩 사이즈와 소모전류를 줄여 고집적화 및 저 소비전력화를 구현할 수 있는 반도체 메모리에서의 워드라인 드라이버 회로 및 그에 따른 구동방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 선택되지 않은 워드라인의 플로팅을 방지하여 안정된 동작을 제공할 수 있는 반도체 메모리에서의 워드라인 드라이버 회로 및 그에 따른 구동방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 반도체 메모리 장치를 구성하는 메모리 셀의 액세스 트랜지스터를 동작시키는 부스팅 전압을 워드라인에 인가하는 워드라인 드라이버 회로는, 제1동작모드에서는 접지레벨을 가지며 제2동작 모드에서는 워드라인 디코딩 회로의 출력신호가 전원전압 레벨로 인가되는 입력노드와; 제1동작 모드에서는 접지레벨을 가지며, 제2동작모드에서는 전원전압의 레벨보다 더 높은 레벨의 전압을 상기 메모리 셀에 연결된 워드라인에 인가하는 출력 노드와; 상기 출력노드에 한쪽 전극이 연결되며, 제2동작모드에서 상기 출력노드를 전원전압의 레벨보다 더 높은 레벨의 전압으로 부스팅시키는 커패시터와; 상기 입력노드와 출력노드 사이에 연결되고 제1제어신호에 의해 제어되며, 제2동작모드에서 상기 출력노드를 플로팅시키기 위한 제1트랜지스터와; 상기 입력노드와 컨트롤 노드사이에 연결되고 전원전압에 의해 동작되며, 제2동작모드에서 상기 컨트롤 노드를 플로팅시키기 위한 제2트랜지스터와; 제2제어신호가 인가되는 노드와 상기 커패시터의 다른 쪽 전극 사이에 연결되고 상기 컨트롤 노드의 전압에 의해 제어되며, 제2동작모드에서 상기 제2제어신호를 상기 커패시터에 전달하는 제3트랜지스터를 구비함을 특징으로 한다.
상기 워드라인 드라이버는, 대기모드에서 상기 출력노드를 접지레벨로 방전시키기 위한 스위칭소자를 추가로 구비할 수 있으며, 상기 제1동작모드는 워드라인이 선택되지 않은 경우의 동작모드이고, 상기 제2동작모드는 워드라인이 선택되어 워드라인 디코딩 회로의 출력신호가 인가되는 경우의 동작모드일 수 있다. 또한, 상기 제1 내지 제3 트랜지스터 및 스위칭소자는 NMOS 트랜지스터일 수 있으며, 상기 제1제어신호 및 제2제어신호는 제1동작모드 및 제2동작모드에서 전원전압의 레벨을 가질 수 있다. 그리고, 상기 커패시터는 강유전체 커패시터일 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 반도체 메모리 장치를 구성하는 메모리 셀의 액세스 트랜지스터를 동작시키는 부스팅 전압을 워드라인에 인가하는 워드라인 드라이버 회로의 구동방법은, 입력노드로 인가되는 워드라인 디코딩회로의 출력신호가 컨트롤 노드로 전달되는 단계와; 제1제어신호에 의하여 출력노드를 전원전압의 레벨보다 같거나 낮은 전압 레벨로 상승시킨 상태에서 상기 출력노드를 플로팅시키는 단계와; 제2제어신호의 인가에 의하여 상기 컨트롤 노드의 전압을 전원전압 레벨보다 더 높은 전압레벨로 상승시킨 상태에서 플로팅시키고, 상기 제2제어신호에 응답하는 커패시터에 의하여 상기 출력노드를 전원전압 레벨보다 일정레벨이상 더 높은 전압 레벨로 상승시켜 출력하는 단계를 포함함을 특징으로 한다.
상기한 장치적ㆍ방법적 구성에 따르면, 고집적화에 적합하며, 전류소모를 줄일 수 있어 저소비전력화에 적합하다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리에서의 워드라인 드라이버 회로를 나타낸 것이다. 본 발명의 일 실시예에 따른 워드라인 드라이버 회로는 반도체 메모리 장치의 메모리 셀 어레이를 구성하는 메모리 셀 들과 각각 연결된 워드라인(SWL) 들을 구동시키기 위한 것이다.
이하에서 설명되는 제1동작모드는 리드 또는 라이트 동작을 행하는 경우에, 워드라인이 선택되지 않은 경우의 워드라인 드라이버의 동작모드이고, 제2동작모드는 워드라인이 선택되어 워드라인 디코딩 회로의 출력신호가 인가되는 경우의 워드라인 드라이버의 동작모드이다. 또한, 대기모드는 리드 또는 라이트 동작이 행해지지 않는 경우의 대기 상태에 있는 경우를 말한다.
도 3에 도시된 바와 같이, 하나의 워드라인(SWL)에 연결되는 워드라인 드라이버 회로(100)는 제1 내지 제3트랜지스터(N111,N112,N113) 및 스위칭 소자(N114)와 하나의 강유전체 커패시터(FC0)를 구비하여 입력노드(ni), 출력노드(no) 및 컨트롤 노드(na)에 연결되도록 구성된다.
상기 입력노드(ni)는 제1동작모드에서는 접지레벨(Vss)을 가지며 제2동작 모드에서는 워드라인 디코딩 회로의 출력신호(MWL)가 전원전압 레벨(VCC)로 인가된다.
상기 출력노드(no)는 제1동작 모드에서는 접지레벨(Vss)을 가지며, 제2동작모드에서는 전원전압의 레벨(VCC)보다 더 높은 레벨의 전압(VPP)을 메모리 셀에 연결된 워드라인(SWL)에 인가한다.
상기 강유전체 커패시터(FC0)는 상기 출력노드(no)에 한쪽 전극이 연결되며, 제2동작모드에서 상기 출력노드(no)를 전원전압의 레벨(VCC)보다 더 높은 레벨의 전압(VPP)으로 부스팅시킨다.
상기 강유전체 커패시터(FC0)는 비휘발성 메모리 장치의 일종인 강유전체 메모리(Ferroelectric Random Access Memory; FeRAM, FRAM)에서 메모리 셀을 구성하는 커패시터의 일종으로 강유전체 박막을 유전막으로 사용하는 커패시터일 수 있다. 또한, 상기 강유전체 커패시터(FC0)의 강유전막은 PZT(Pb Zrx Ti1-x O3)막, SBT(Sr Bi2 Ta2 O9)막 또는 LBT(Lax Bi4-x Ti3 O12 )막 중에서 선택된 어느 하나의 막 으로 구성될 수 있다.
상기 제1트랜지스터(N113)는 상기 입력노드(ni)와 출력노드(no) 사이에 연결되고 제1제어신호(SWL_PD)에 의해 제어되며, 제2동작모드에서 상기 출력노드(no)를 플로팅(floating)시킨다. 또한, 상기 제1트랜지스터(N113)는 제1동작모드에서는 상기 출력노드(no)를 접지레벨로 방전시켜 상기 출력노드(no)와 연결되는 워드라인(SWL)의 플로팅을 방지한다. 상기 제1트랜지스터(N113)는 NMOS 트랜지스터 일 수 있다.
상기 제2트랜지스터(N111)는 상기 입력노드(ni)와 컨트롤 노드(na)사이에 연결되고 전원전압(VCC)에 의해 동작되며, 제2동작모드에서 상기 컨트롤 노드(na)를 플로팅시킨다. 상기 제2트랜지스터(N111)는 NMOS 트랜지스터 일 수 있다.
상기 제3트랜지스터(N112)는 제2제어신호(SWL_DRV)가 인가되는 노드와 상기 강유전체 커패시터(FCO)의 출력노드(no)와 연결되지 않은 다른 쪽 전극 사이에 연결되고 상기 컨트롤 노드(na)의 전압에 의해 제어되며, 제2동작모드에서 상기 제2제어신호(SWL_DRV)를 상기 강유전체 커패시터(FC0)에 전달하기 위한 것이다. 상기 제3트랜지스터(N112)는 NMOS 트랜지스터 일 수 있다.
또한, 상기 워드라인 드라이버(100)에는 제1 및 제2 동작모드가 아닌 대기모드에서 제어신호(SWL_PDb)에 의해 상기 출력노드(no)를 접지레벨(Vss)로 방전시키기 위한 스위칭소자가 추가로 구비된다. 상기 스위칭 소자는 NMOS 트랜지스터(N114) 일 수 있다.
여기서, 상기 제1제어신호(SWL_PD) 및 제2제어신호(SWL_DRV)는 제1동작모드 및 제2동작모드에서 전원전압의 레벨(VCC)을 가지며, 대기모드에서는 접지 레벨(Vss)를 가질 수 있다. 또한, 상기 제어신호(SWL_PDb)는 대기모드에서는 전원 전압의 레벨(VCC)을 가지며, 제1 및 제2동작모드에서는 접지레벨(Vss)을 가질 수 있다.
도 4는 도 3이 반도체 메모리 장치에 적용된 것을 보인 회로도로써 제어신호들을 공유하는 경우의 제1동작모드와 제2동작모드를 설명하기 위한 도면이다. 또한, 도 5는 도 4의 동작 타이밍도를 나타낸 것이다.
도 4에 도시된 바와 같이, 제1워드라인(SWL0)에 연결된 제1워드라인 드라이버(100)는 메모리 셀(301,302,303)이 연결되는 제1워드라인(SWL0)이 어드레스 신호에 의해 선택되어 워드라인 디코딩 회로의 출력신호(MWL0)가 전원전압의 레벨(VCC)로 인가되어 동작되는 제2동작모드로 가정한다. 또한, 제2워드라인(SWL1)에 연결된 제2워드라인 드라이버(200)는 제2워드라인(SWL1)이 선택되지 않아서 워드라인 디코딩 회로의 출력신호(MWL1)가 접지레벨(Vss)인 경우로 입력노드(ni1) 접지되어 있는 제1동작모드로 가정한다. 상기 제1워드라인 드라이버(100)와 제2워드라인 드라이버(200)는 제어신호들(SWL_PD,SWL_PDb,SWL_DRV)을 공유하도록 연결되어 있다.
이하에서는 도 4 및 도 5를 참조하여 본 발명의 일 실시예에 따른 워드라인 드라이버 회로(100,200)의 동작을 설명하기로 한다.
우선 리드 또는 라이트 동작 등이 수행되지 않는 대기모드의 경우에는 제1 및 제2제어신호(SWL_PD,SWL_DRV)는 접지레벨(Vss)을 가진다. 다만, 제어신호(SWL_PDb)만이 전원전압의 레벨(VCC)로써 NMOS 트랜지스터(N114,N214)를 동작시켜 워드라인 들(SWL0,SWL1)을 방전시킨다.
리드 또는 라이트 등의 동작이 개시되어 동작모드가 되면, 제1워드라인 드라이버(100)에서는 제1워드라인(SWL0)이 선택되고 워드라인 디코딩 회로의 출력신호(MWL0)가 전원전압 레벨(VCC)로 입력되어 제2동작모드가 개시된다. 또한, 제2워드라인 드라이버(200)에서는 워드라인 디코딩 회로의 출력신호(MWL1)가 접지레벨(Vss)의 상태이므로 제1동작모드가 개시된다.
우선 제2동작모드로 동작되는 제1워드라인 드라이버(100)의 동작을 설명한다. 워드라인 디코딩 회로의 출력신호(MWL0)가 전원 전압의 레벨(VCC)로 입력되면, 전원전압(VCC)에 의해 턴 온되어 있는 제2트랜지스터(N111)를 통하여 컨트롤 노드(Na0)에 상기 워드라인 디코딩 회로의 츨력신호(MWL0)가 전달된다. 따라서, 상기 컨트롤 노드(na0)의 전압 레벨은 전원 전압의 레벨(VCC)에서 상기 제2트랜지스터(N111)의 문턱전압(Vt)을 뺀 만큼의 전압 레벨(VCC-Vt)로 설정된다. 이후 제어신호(SWL_PDb)가 접지레벨(Vss)로 디세이블(disable)되고 제1제어신호(SWL_PD)가 전원전압 레벨(VCC)로 인에이블되면 워드라인(SWL)에 연결되는 출력노드(no0)의 전압레벨 또한 전원전압(VCC)에서 상기 제1트랜지스터(N113)의 문턱전압(Vt)을 뺀 만큼의 전압레벨(VCC-Vt)로 상승한다.
이후 제2제어신호(SWL_DRV)가 전원전압의 레벨(VCC)로 인에이블 되면, 컨트롤 노드(na)의 전압은 제2트랜지스터(N111)와 제3트랜지스터(N112)의 사이즈(size)비율에 의해 셀프 부스팅(self-boosting)이 발생하여 전원전압 레벨(VCC)보다 일정레벨이상 높은 전압레벨(VCC+dV0)로 상승한다.
여기서 상기 전압레벨(dV0)은 상기 제2트랜지스터(N111)의 문턱전압(Vt)과 상기 제3트랜지스터(N112)의 문턱전압(Vt)의 합보다 더 높은 레벨을 갖도록 설정할 수 있다. 이 경우에 있어서의 이상적인 컨트롤 노드(na0)의 전압레벨은 전원전압 레벨(VCC)의 두배에 해당되는 전압레벨에서 상기 제2트랜지스터(N111)의 문턱전압(Vt)을 뺀 만큼의 전압레벨(2VCC-Vt)일 수 있다. 여기서 상기 제2 트랜지스터(N111)는 컨트롤 노드(na0)를 플로팅시켜 상기 컨트롤 노드(na0)의 전압레벨이 낮아지는 것을 방지한다.
상기 컨트롤 노드(na0)의 전압 레벨이 일정 전압레벨(VCC+dV0)로 상승됨에 따라, 상기 제3트랜지스터(N112)를 통하여 상기 제2제어신호(SWL_DRV)의 전압레벨이 드롭없이 전원전압의 레벨(VCC)로 상기 강유전체 커패시터(FC0)의 한쪽 전극에 전달된다. 따라서, 상기 강유전체 커패시터(FC0)의 한쪽전극이 접지 레벨(Vss)에서 전원전압 레벨(VCC)로 천이하게 됨에 따라 상기 강유전체 커패시터(FC0)에서 일어나는 셀프 부스팅에 의하여 상기 출력노드(no0)의 전압레벨이 전원전압 레벨(VCC)보다 일정레벨이상 높은 전압레벨(VCC+dV1)로 부스팅된다.
이때 상기 출력노드(no0)는 제1트랜지스터(N113)에 의하여 플로팅 됨에 따라 전류의 손실(loss)이 없어 상기 출력노드(no0)의 전압 레벨이 낮아지는 것을 방지한다. 상기 전압 레벨(dV1)은 상기 강유전체 커패시터(FC0)의 커패시턴스와 제1워드라인(SWL0)의 기생커패시턴스의 비를 조절함에 의하여, 상기 제1트랜지스터(N113)의 문턱전압(Vt)과 메모리 셀(301,302,303)을 구성하는 액세스 트랜지스터(미도시)의 문턱전압의 합보다 더 높은 전압레벨을 가질 수 있다. 이상적인 상기 출력노드(no0)의 전압레벨은 전원전압 레벨(VCC)의 두배에 해당되는 전압레벨에서 상기 제1트랜지스터(N113)의 문턱전압(Vt)을 뺀 만큼의 전압레벨(2VCC-Vt)일 수 있다.
상기 출력노드(no0)의 전압 레벨(VCC+dV1)은 상기 제1워드라인(SWL0)을 통하여 메모리 셀 들(301,302,303)에 전달되어 액세스 트랜지스터를 제어하게 된다.
다음으로 워드라인이 선택되지 않은 제1동작모드를 제2워드라인 드라이버(200)를 통하여 설명한다. 우선 제1워드라인(SWL0)이 선택되고 제2워드라인(SWL1)은 선택되지 아니하였으므로, 워드라인 디코딩 회로의 출력신호(MWL1)는 접지레벨(Vss)을 유지하고 있다. 또한, 제1제어신호(SWL_PD) 및 제2제어신호(SWL_DRV)는 전원전압의 레벨(VCC)을 가지며, 제어신호(SWL_PDb)는 접지레벨(Vss)을 가진다.
상기 제1제어신호(SWL_PD)는 전원 전압의 레벨(VCC)의 신호로써 제1트랜지스터(N213)를 턴온 시킴에 의하여 출력노드(no1)의 플로팅을 방지하며 상기 출력노드(no1)가 접지레벨(Vss)로 유지되도록 한다. 이에 따라, 제2워드라인(SWL1)의 플로팅에 의해 발생될 수 있는 메모리 셀의 간섭을 방지할 수 있다.
도 6은 메모리 셀 어레이 배열에 도 3이 적용된 경우를 나타낸 회로도이다.
도 6에 도시된 바와 같이, 메모리 셀 어레이(300)이 선택되면 제1워드라인 디코딩 회로의 출력신호(MWL0)가 전원전압 레벨(VCC)로 인가되고 제2워드라인 디코딩 회로의 출력신호(MWL1)는 접지 레벨(Vss)로 남아있다. 또한, 상기 선택된 메모리 셀 어레이(300)에 연결된 워드라인 드라이버(100)은 제2동작모드로 동작되어 제어신호들(SWL_PDb0,SWL_PD0,SWL_DRV0)에 의하여 워드라인(SWL00)을 전원전압보다 일정전압 높은 전압레벨(VPP)까지 부스팅시킨다. 이때 선택되지 아니한 다른 메모리 셀 어레이중 상기 선택된 메모리 셀 어레이(300)에 연결된 워드라인 드라이버(100)와 제어신호들(SWL_PDb0,SWL_PD0,SWL_DRV0)을 공유하는 워드라인 드라이버(200)는 제1동작모드로 동작되어 워드라인(SWL10)을 접지레벨(Vss)로 방전시킨다.
그리고 나머지의 선택되지 않은 메모리 셀 어레이는 제어신호들(SWL_PDb1,SWL_PD1,SWL_DRV1)이 대기모드에서 동작되도록 설정된다. 따라서, 워드라인들(SWL01,SWL11)은 접지 레벨(Vss)로 방전되므로 플로팅이 방지된다.
상기한 본 발명에 의한 반도체 메모리에서의 워드라인 드라이버 회로는, FRAM에 적용되는 것이 공정 수행면에서 유리하므로 적합하나, DRAM(Dynamic Random Access Memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic Random Access Memory)에도 적용될 수 있으며, 기타의 반도체 메모리 장치에도 적용될 수 있을 것이다.
또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부 구성을 변경하거나, 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 따르면 강유전체 커패시터를 이용하여 선택된 워드라인 만을 부스팅 할 수 있으며, 외부전원 전압 발생기가 구비될 필요가 없으므로 칩 사이즈를 줄일 수 있어 고집적화에 적합하다. 또한, 컨트롤 노드 및 출력노드의 플로팅을 통하여 소모전류를 줄여 저 소비전력화를 구현할 수 있으며, 선택되지 않은 워드라인의 플로팅을 방지하여 안정된 동작을 수행하는 것이 가능하다.
도 1은 종래의 워드라인 드라이버 회로의 일예를 나타낸 회로도
도 2는 종래의 워드라인 드라이버 회로의 다른 예를 나타낸 회로도
도 3은 본 발명의 일실시예에 따른 워드라인 드라이버 회로를 나타낸 회로도
도 4는 도 3의 동작을 설명하기 위해 반도체 메모리 장치에 적용된 회로도
도 5는 도 4의 동작 타이밍도
도 6은 도 3이 장착된 메모리 셀 어레이 배열을 나타낸 반도체 메모리 장치의 회로도
*도면의 주요 부분에 대한 부호의 설명*
ni : 입력노드 no :출력노드
na : 컨트롤 노드 FC0 : 강유전체 커패시터
N111,N112,N113,N114 : NMOS 트랜지스터
SWL_PD : 제1제어신호 SWL_DRV : 제2제어신호
SWL : 워드라인 MWL : 워드라인 디코딩 회로의 출력신호

Claims (11)

  1. 반도체 메모리 장치를 구성하는 메모리 셀의 액세스 트랜지스터를 동작시키는 부스팅 전압을 워드라인에 인가하는 워드라인 드라이버 회로에 있어서:
    제1동작모드에서는 접지레벨을 가지며 제2동작 모드에서는 워드라인 디코딩 회로의 출력신호가 전원전압 레벨로 인가되는 입력노드와;
    제1동작 모드에서는 접지레벨을 가지며, 제2동작모드에서는 전원전압의 레벨보다 더 높은 레벨의 전압을 상기 메모리 셀에 연결된 워드라인에 인가하는 출력 노드와;
    상기 출력노드에 한쪽 전극이 연결되며, 제2동작모드에서 상기 출력노드를 전원전압의 레벨보다 더 높은 레벨의 전압으로 부스팅시키는 커패시터와;
    상기 입력노드와 출력노드 사이에 연결되고 제1제어신호에 의해 제어되며, 제2동작모드에서 상기 출력노드를 플로팅시키기 위한 제1트랜지스터와;
    상기 입력노드와 컨트롤 노드사이에 연결되고 전원전압에 의해 동작되며, 제2동작모드에서 상기 컨트롤 노드를 플로팅시키기 위한 제2트랜지스터와;
    제2제어신호가 인가되는 노드와 상기 커패시터의 다른 쪽 전극 사이에 연결되고 상기 컨트롤 노드의 전압에 의해 제어되며, 제2동작모드에서 상기 제2제어신호를 상기 커패시터에 전달하는 제3트랜지스터를 구비함을 특징으로 하는 워드라인 드라이버 회로.
  2. 제1항에 있어서,
    상기 워드라인 드라이버는, 대기모드에서 상기 출력노드를 접지레벨로 방전시키기 위한 스위칭소자를 추가로 구비함을 특징으로 하는 워드라인 드라이버 회로.
  3. 제2항에 있어서,
    상기 제1동작모드는 워드라인이 선택되지 않은 경우의 동작모드이고, 상기 제2동작모드는 워드라인이 선택되어 워드라인 디코딩 회로의 출력신호가 인가되는 경우의 동작모드임을 특징으로 하는 워드라인 드라이버 회로.
  4. 제3항에 있어서,
    상기 제1 내지 제3 트랜지스터 및 스위칭소자는 NMOS 트랜지스터임을 특징으로 하는 워드라인 드라이버 회로.
  5. 제4항에 있어서,
    상기 제1제어신호 및 제2제어신호는 제1동작모드 및 제2동작모드에서 전원전압의 레벨을 가짐을 특징으로 하는 워드라인 드라이버 회로.
  6. 제5항에 있어서,
    상기 커패시터는 강유전체 커패시터임을 특징으로 하는 워드라인 드라이버 회로.
  7. 제6항에 있어서,
    상기 강유전체 커패시터를 구성하는 강유전막은 PZT(Pb Zrx Ti1-x O3)막, SBT(Sr Bi2 Ta2 O9)막 또는 LBT(Lax Bi4-x Ti3 O12 )막 중에서 선택된 어느 하나의 막 임을 특징으로 하는 워드라인 드라이버 회로.
  8. 제1항에 있어서,
    상기 제1트랜지스터는 제1동작모드에서 상기 출력노드를 접지레벨로 방전시킴을 특징으로 하는 워드라인 드라이버 회로.
  9. 반도체 메모리 장치를 구성하는 메모리 셀의 액세스 트랜지스터를 동작시키는 부스팅 전압을 워드라인에 인가하는 워드라인 드라이버 회로의 구동방법에 있어서:
    입력노드로 인가되는 워드라인 디코딩회로의 출력신호가 컨트롤 노드로 전달되는 단계와;
    제1제어신호에 의하여 출력노드를 전원전압의 레벨보다 같거나 낮은 전압 레벨로 상승시킨 상태에서 상기 출력노드를 플로팅시키는 단계와;
    제2제어신호의 인가에 의하여 상기 컨트롤 노드의 전압을 전원전압 레벨보다 더 높은 전압레벨로 상승시킨 상태에서 플로팅시키고, 상기 제2제어신호에 응답하는 커패시터에 의하여 상기 출력노드를 전원전압 레벨보다 일정레벨이상 더 높은 전압 레벨로 상승시켜 출력하는 단계를 포함함을 특징으로 하는 워드라인 드라이버 회로의 구동방법.
  10. 제9항에 있어서,
    상기 제1제어신호 및 제2제어신호는 전원전압의 레벨을 가짐을 특징으로 하는 워드라인 드라이버 회로의 구동방법.
  11. 제10항에 있어서,
    상기 커패시터는 강유전체 커패시터임을 특징으로 하는 워드라인 드라이버 회로의 구동방법.
KR1020040045298A 2004-06-18 2004-06-18 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법 KR100534216B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040045298A KR100534216B1 (ko) 2004-06-18 2004-06-18 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법
JP2005001499A JP4730513B2 (ja) 2004-06-18 2005-01-06 ワードラインドライバ回路
US11/154,621 US7221616B2 (en) 2004-06-18 2005-06-16 Word line driver circuits for use in semiconductor memory and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040045298A KR100534216B1 (ko) 2004-06-18 2004-06-18 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법

Publications (1)

Publication Number Publication Date
KR100534216B1 true KR100534216B1 (ko) 2005-12-08

Family

ID=35480385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045298A KR100534216B1 (ko) 2004-06-18 2004-06-18 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법

Country Status (3)

Country Link
US (1) US7221616B2 (ko)
JP (1) JP4730513B2 (ko)
KR (1) KR100534216B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038635B1 (ko) * 2006-02-24 2011-06-03 그랜디스, 인코포레이티드 강화된 전류 및 강화된 전류 대칭성을 갖는 전류 구동 메모리 셀

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261888B2 (ja) * 2006-05-18 2013-08-14 富士通セミコンダクター株式会社 半導体記憶装置
KR100933693B1 (ko) * 2007-11-02 2009-12-24 주식회사 하이닉스반도체 반도체 메모리 장치 내 워드 라인 구동회로
CN104681079B (zh) 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
WO2011062058A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8014226B2 (en) * 2009-12-22 2011-09-06 Arm Limited Integrated circuit memory with word line driving helper circuits
WO2011096262A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101775180B1 (ko) * 2010-02-12 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101811204B1 (ko) 2010-02-12 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8467263B2 (en) 2010-06-25 2013-06-18 Intel Corporation Memory write operation methods and circuits
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
JP5708865B2 (ja) * 2014-04-18 2015-04-30 富士通セミコンダクター株式会社 論理回路とそれを使用するメモリ
JP6337635B2 (ja) * 2014-06-17 2018-06-06 富士通セミコンダクター株式会社 昇圧回路及びメモリデバイス
US11114148B1 (en) * 2020-04-16 2021-09-07 Wuxi Petabyte Technologies Co., Ltd. Efficient ferroelectric random-access memory wordline driver, decoder, and related circuits
US11170845B1 (en) * 2020-07-14 2021-11-09 Qualcomm Incorporated Techniques for reducing rock bottom leakage in memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198620A (ja) * 1984-03-21 1985-10-08 Sharp Corp Ｌｓｉ化したタイミング発生回路
US5598366A (en) * 1995-08-16 1997-01-28 Ramtron International Corporation Ferroelectric nonvolatile random access memory utilizing self-bootstrapping plate line segment drivers
KR0170903B1 (ko) * 1995-12-08 1999-03-30 김주용 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
US5774392A (en) * 1996-03-28 1998-06-30 Ramtron International Corporation Bootstrapping circuit utilizing a ferroelectric capacitor
KR100245556B1 (ko) * 1997-05-27 2000-02-15 윤종용 워드 라인 구동 회로를 갖는 soi 반도체 램 장치
US6430093B1 (en) * 2001-05-24 2002-08-06 Ramtron International Corporation CMOS boosting circuit utilizing ferroelectric capacitors
KR100425160B1 (ko) * 2001-05-28 2004-03-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038635B1 (ko) * 2006-02-24 2011-06-03 그랜디스, 인코포레이티드 강화된 전류 및 강화된 전류 대칭성을 갖는 전류 구동 메모리 셀

Also Published As

Publication number Publication date
US7221616B2 (en) 2007-05-22
US20050281071A1 (en) 2005-12-22
JP4730513B2 (ja) 2011-07-20
JP2006004592A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
JP4730513B2 (ja) ワードラインドライバ回路
JP3916837B2 (ja) 強誘電体メモリ
US5999475A (en) Internal potential generation circuit that can output a plurality of potentials, suppressing increase in circuit area
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
US20070081379A1 (en) Write assist for latch and memory circuits
KR100391152B1 (ko) 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
US5373479A (en) Low-power consumption simple row addressing system incorporated in semiconductor memory device for boosting selected word line over power voltage level
US8139437B2 (en) Wordline driving circuit of semiconductor memory device
US7561488B2 (en) Wordline driving circuit and method for semiconductor memory
US6504748B2 (en) Ferroelectric random access memory device
JP2006127741A (ja) 半導体メモリ装置
KR20000034883A (ko) 반도체 메모리 장치의 계층적 워드 라인 구조
CN112133344A (zh) 用于控制字线放电的设备及方法
US6201727B1 (en) Nonvolatile ferroelectric random access memory device with segmented plate line scheme and a method for driving a plate line segment therein
KR19990072892A (ko) 반도체기억장치
JP2004213804A (ja) 強誘電体記憶装置
KR20220127907A (ko) 전력 전압 선택 회로
US20060171204A1 (en) Memory device and method for operating the same with high rejection of the noise on the high-voltage supply line
KR100520653B1 (ko) 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
JP4284614B2 (ja) 強誘電体メモリ装置
US6949952B2 (en) Programming circuit and method having extended duration programming capabilities
JP2000090667A (ja) 集積化半導体メモリ
KR100569558B1 (ko) 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US7177174B2 (en) Ferroelectric memory device having a reference voltage generating circuit
JP2006164321A (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee