CN103329276A - 氮化物半导体元件的制造方法 - Google Patents

氮化物半导体元件的制造方法 Download PDF

Info

Publication number
CN103329276A
CN103329276A CN2011800659140A CN201180065914A CN103329276A CN 103329276 A CN103329276 A CN 103329276A CN 2011800659140 A CN2011800659140 A CN 2011800659140A CN 201180065914 A CN201180065914 A CN 201180065914A CN 103329276 A CN103329276 A CN 103329276A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
mentioned
gallium nitride
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800659140A
Other languages
English (en)
Inventor
斋藤雄
冈田政也
上野昌纪
木山诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103329276A publication Critical patent/CN103329276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

异质结场效应晶体管(1)的制造方法具备如下工序:在支撑基板(10)上外延生长漂移层(20a)的工序;使用氢气作为载气,在1000℃以上的温度下,在漂移层(20a)上外延生长作为p型半导体层的电流阻挡层(20b)的工序;以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气,在电流阻挡层(20b)上外延生长接触层(20c)的工序。由此,抑制了电流阻挡层(20b)的受主浓度不足,因此能够降低漏极泄漏电流,能够抑制夹断特性的下降。

Description

氮化物半导体元件的制造方法
技术领域
本发明涉及氮化物半导体元件的制造方法。
背景技术
在专利文献1中公开了一种异质结场效应晶体管(HFET:Heterojunctin Field Effect Transistor),具有在导电性基板上依次形成n型GaN漂移(drift)层、p型GaN势垒(barrier)层、n型GaN覆盖(cap)层的纵型晶体管结构。在专利文献1所记载的晶体管中,形成有从n型GaN覆盖层经由p型GaN势垒层至n型GaN漂移层的开口部,在开口部的侧面上依次层积有电子渡越层和电子供给层。
专利文献1所记载的晶体管通过如下方式制造:通过MOCVD法等在导电性基板上依次形成n型GaN漂移层、p型GaN势垒层、n型GaN覆盖层后,形成从n型GaN覆盖层经由p型GaN势垒层至n型GaN漂移层的开口部,并在开口部的侧面上依次层积电子渡越层和电子供给层。
现有技术文献
专利文献
专利文献1:日本特开2006-286942号公报
非专利文献
非专利文献1:Appl.Phys.Lett.,Vol.72,No.14,6April1998
发明内容
发明要解决的课题
然而,在形成半导体层时,存在将像用于抑制半导体结晶的分解的氨(NH3)气、作为载气(carrier gas)使用的氢(H2)气那样含有氢原子的气体导入到生长炉内的情况。在形成p型半导体层露在外部的元件时,在高温下形成p型半导体层后进行降温时,若氨气、氢气残留在生长炉内,则存在由氨气、氢气带来的氢原子被取入p型半导体层,该氢原子与掺杂剂(例如Mg)结合(钝化:passivation)从而导致p型半导体层的受主(acceptor)浓度不足的情况(例如,参照上述非专利文献1)。与此相对,在形成p型半导体层后在氮气气氛等下进行活化退火,从而使p型半导体层中的氢原子从掺杂剂(dopant)中解离并且被放出到元件外部,因此能够使掺杂剂活化。
对于如专利文献1所记载的晶体管那样的氮化物半导体元件,要求提高p型半导体层中的掺杂剂的活性度,使pn界面的电流阻挡(block)发挥功能而抑制漏极泄漏(drain leakage),在形成半导体积层后进行活化退火。然而,根据本申请发明人的见解,即使对专利文献1所记载的晶体管进行活化退火而使氢原子从掺杂剂中解离,由于在n型GaN覆盖层层积于p型GaN势垒层上的状态下进行退火,因此n型GaN覆盖层对于氢原子而言作为势垒发挥作用。因此,阻碍了氢原子从p型GaN势垒层向元件外部的放出,难以使用于抑制漏极泄漏的p型GaN势垒层充分发挥功能。
在像这样p型GaN势垒层中的掺杂剂未被充分活化的情况下,n型GaN漂移层及p型GaN势垒层的界面无法充分发挥电气功能,产生漏极泄漏(电流泄漏),从而夹断(pinch-off)特性降低。
本发明鉴于上述课题,其目的在于提供一种能够降低漏极泄漏电流的氮化物半导体元件的制造方法。
用于解决课题的手段
本申请发明人为了解决上述课题而锐意研究的结果,发现了以下见解。即,作为解决上述课题的方法,从抑制氢原子混入p型半导体层的角度出发,考虑在形成p型半导体层的工序中,使用与氢气不同的惰性气体(例如氮气)作为载气。然而,若在形成p型半导体层的工序中使用氮气等惰性气体,则氧等补偿杂质容易混入p型半导体层。另外,若由混入的补偿杂质来补偿p型半导体层中的掺杂剂,则p型半导体层的受主浓度下降,从而促使产生漏极泄漏的不良情况。
另一方面,在形成p型半导体层的工序中使用氢气作为载气的情况下,能够充分抑制补偿杂质混入p型半导体层,与使用氮气等惰性气体的情况相比,能够降低漏极泄漏电流。另外,虽然氢气可能成为氢原子的供给源,但通过在高温下形成p型半导体层,能够降低p型半导体层的氢浓度,并且抑制p型半导体层中的掺杂剂与氢原子结合。因此,通过使用氢气作为载气并在高温下形成p型半导体层,能够在抑制补偿杂质混入p型半导体层的基础上,降低p型半导体层的氢浓度,并且抑制p型半导体层中的掺杂剂与氢原子结合。
即,本发明的一个方面的氮化物半导体元件的制造方法具备如下工序:在III族氮化物自立基板上外延(epitaxial)生长使第1氮化镓类半导体层的工序;使用氢气作为载气,在1000℃以上的温度下,在第1氮化镓类半导体层上外延生长作为p型半导体层的第2氮化镓类半导体层的工序;以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气,在第2氮化镓类半导体层上外延生长第3氮化镓类半导体层的工序。
在本发明的一个方面,使用氢气作为载气,在1000℃以上的温度下外延生长作为p型半导体层的第2氮化镓类半导体层。由此,能够在抑制补偿杂质混入第2氮化镓类半导体层的基础上,降低混入第2氮化镓类半导体层的氢原子量,并且抑制第2氮化镓类半导体层中的掺杂剂与氢原子结合。另外,在本发明的一个方面,使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气,外延生长第3氮化镓类半导体层。由于这些气体难以成为氢原子的供给源,因而通过使用这些气体作为载气,在外延生长第3氮化镓类半导体层的工序中,能够抑制氢原子被取入第2氮化镓类半导体层的情况。进一步,在本发明的一个方面,在第2氮化镓类半导体层上外延生长第3氮化镓类半导体层。由此,能够抑制第2氮化镓类半导体层露在外部,因而能够抑制氢原子被取入第2氮化镓类半导体层而导致掺杂剂失去活性的情况。在如上所述的本发明的一个方面,抑制了第2氮化镓类半导体层的受主浓度不足,因而第1氮化镓类半导体层及第2氮化镓类半导体层的界面充分发挥电气功能。因此,能够降低氮化物半导体元件的漏极泄漏电流。
优选的是,第3氮化镓类半导体层为n型半导体层。此时,由于进一步抑制了氢原子通过第3氮化镓类半导体层到达第2氮化镓类半导体层,因此能够进一步降低漏极泄漏电流。
优选的是,第1氮化镓类半导体层为n型半导体层。此时,能够在第1氮化镓类半导体层及第2氮化镓类半导体层的界面形成pn结。
优选的是,第2氮化镓类半导体层作为掺杂剂含有从由镁及锌构成的群中选择的至少一种元素。此时,能够高效地形成第2氮化镓类半导体层。另外,虽然镁及锌具有容易与氢原子结合而失去活性的倾向,但根据本发明的一个方面,即使在作为掺杂剂使用镁及锌的情况下,也能够降低漏极泄漏电流。
优选的是,第2氮化镓类半导体层的氢浓度相对于受主浓度的比不足0.8。此时,由于充分地抑制了第2氮化镓类半导体层中的掺杂剂失去活性的情况,因而第2氮化镓类半导体层更良好地发挥电气功能,能够进一步降低漏极泄漏电流。
优选的是,第3氮化镓类半导体层的厚度为50~500nm。此时,能够在维持第3氮化镓类半导体层的正面的平坦性的同时使第3氮化镓类半导体层更良好地发挥电气功能。
优选的是,第1~第3氮化镓类半导体层的材料的组合在记作第3氮化镓类半导体层/第2氮化镓类半导体层/第1氮化镓类半导体层时,是n+型GaN/p型GaN/n型GaN、n+型GaN/p型AlGaN/n型GaN、n+型InGaN/p型GaN/n型GaN或n+型InGaN/p型AlGaN/n型GaN。根据这些组合,能够提供良好的pn结,进一步降低漏极泄漏电流。
本发明的一个方面的氮化物半导体元件的制造方法优选以下方式,其中,该氮化物半导体元件的制造方法还具备如下工序:在用于漂移层的第1氮化镓类半导体层、用于电流阻挡层的第2氮化镓类半导体层及用于接触(contact)层的第3氮化镓类半导体层上,形成从第3氮化镓类半导体层经由第2氮化镓类半导体层至第1氮化镓类半导体层的开口部,从而获得具有漂移层、电流阻挡层、接触层以及开口部的层积体的工序;在开口部的侧面上外延生长由氮化镓类半导体构成的信道(channel)层的工序;在信道层上外延生长由III族氮化物半导体构成的载流子供给层的工序;在载流子供给层上形成绝缘膜的工序;以及在绝缘膜上形成栅极(gate)电极,在层积体上形成源极(source)电极,并在III族氮化物自立基板或层积体上形成漏极电极的工序,载流子供给层的带隙(bandgap)比信道层的带隙大。
本发明的一个方面的氮化物半导体元件的制造方法优选以下方式,其中,该氮化物半导体元件是具备集电极(collector)层、基极(base)层及发射极(emitter)层的双极晶体管(Bipolar transistor),集电极层是第1氮化镓类半导体层,基极层是含有铟的第2氮化镓类半导体层,发射极层是第3氮化镓类半导体层。
发明效果
根据本发明的一个方面,可提供一种能够降低漏极泄漏电流的氮化物半导体元件的制造方法。特别是,根据本发明的一个方面,可提供一种无需进行用于使掺杂剂活化的热处理就能够降低漏极泄漏电流的氮化物半导体元件的制造方法。另外,根据本发明的一个方面,能够提供一种具有纵型结构的电力控制用晶体管的制造方法。
附图说明
图1是示意地表示通过本发明的一种实施方式的制造方法制造而成的氮化物半导体元件的剖视图。
图2是示意地表示本发明的一种实施方式的氮化物半导体元件的制造方法的工序的剖视图。
图3是示意地表示本发明的一种实施方式的氮化物半导体元件的制造方法的工序的剖视图。
图4是示意地表示本发明的一种实施方式的氮化物半导体元件的制造方法的工序的剖视图。
图5是示意地表示通过本发明的其他实施方式的制造方法制造而成的氮化物半导体元件的剖视图。
图6是示意地表示通过本发明的其他实施方式的制造方法制造而成的氮化物半导体元件的剖视图。
图7是表示ECV测定的测定结果的图。
具体实施方式
下面,参照附图详细说明本发明的一种实施方式的氮化物半导体元件的制造方法。此外,在各附图中,在可以的情况下对同一要素使用同一符号。另外,为了使附图易于观察,附图中的构成要素内及构成要素间的尺寸比随意。
图1是示意地表示通过本实施方式的制造方法制造而成的氮化物半导体元件的剖视图。如图1所示,异质结场效应晶体管1具有纵型晶体管结构,该异质结场效应晶体管1具备支撑基板10、半导体区域20、源极电极30、漏极电极40、绝缘膜50及栅极电极60。
支撑基板10为导电性的III族氮化物自立基板,是GaN基板等氮化镓类半导体基板。支撑基板10具有彼此相对的正面(主面)10a和背面(主面)10b。
半导体区域20配置于支撑基板10的正面10a上。半导体区域20具有漂移层20a、电流阻挡层20b、接触层20c、信道层20d及载流子供给层20e。
漂移层20a、电流阻挡层20b及接触层20c依次层积于支撑基板10的正面10a上而形成层积体(半导体积层)25,在层积体25的正面侧,形成有从接触层20c经由电流阻挡层20b至漂移层20a的开口部27。开口部27向沿着支撑基板10的正面10a的预定方向延伸,图1表示与该预定方向正交的方向的剖切面。
开口部27具有侧面27a及底面27b。侧面27a由漂移层20a、电流阻挡层20b及接触层20c的侧面构成,向底面27b侧倾斜。开口部27的底面27b由漂移层20a构成,与侧面27a连接。
漂移层20a以覆盖支撑基板10的正面10a的整个面的方式配置于正面10a上。在漂移层20a的正面侧,形成有构成开口部27的底部的凹部。漂移层20a是由GaN、AlGaN、InGaN或InAlGaN等构成的氮化镓类半导体层,例如为含有n型掺杂剂(Si等)的n型半导体层。漂移层20a的施主(donor)浓度例如为5×1015~2×1016cm-3。漂移层20a的厚度在未形成凹部的区域例如为3~12μm。
电流阻挡层(势垒层)20b配置于漂移层20a的未形成凹部的区域上,与漂移层20a相接。电流阻挡层20b是由GaN、AlGaN、InGaN或InAlGaN等构成的氮化镓类半导体层,在由AlGaN构成时,能够充分抑制掺杂剂从电流阻挡层20b向接触层20c或信道层20d扩散。
电流阻挡层20b是含有从由镁(Mg)及锌(Zn)构成的群中选择的至少一种元素作为p型掺杂剂的p型半导体层。在电流阻挡层20b及漂移层20a之间,例如形成有pn结29a。从使pn结29a有效地发挥功能、保持漏极耐压的角度出发,优选电流阻挡层20b的受主浓度为1×1017cm-3以上,更优选为1×1018cm-3以上。从抑制因掺杂剂从电流阻挡层20b向信道层20d的扩散而引起的接通电阻(on-resistance)的增加的角度出发,优选电流阻挡层20b的受主浓度为5×1018cm-3以下。
若电流阻挡层20b的氢浓度高,则氢原子易于与掺杂剂结合而降低掺杂剂的活性度。因此,从进一步抑制掺杂剂的活性度的下降的角度出发,优选电流阻挡层20b的氢浓度相对于受主浓度的比(氢浓度/受主浓度)不足0.8,更优选为0.7以下。此外,能够根据气氛气体的种类、生长温度来调节氢浓度,能够通过二次离子质量分析(SIMS)等来测定氢浓度。
从使pn结29a有效地发挥功能、保持漏极耐压的角度出发,优选电流阻挡层20b的厚度为0.5μm以上。从晶体管的接通电阻与电流阻挡层20b的膜厚成比例地增加的角度出发,优选电流阻挡层20b的厚度为2μm以下,更优选为1μm以下。
接触层20c配置于电流阻挡层20b上,与电流阻挡层20b相接。接触层20c是由GaN、AlGaN、InGaN或InAlGaN等构成的氮化镓类半导体层,在由带隙较小的InGaN构成时,能够促进电流阻挡层20b中的氢原子的扩散。
接触层20c是例如含有n型掺杂剂(Si等)的n型半导体层。在接触层20c及电流阻挡层20b之间,例如形成有pn结29b。从降低源极电极30-信道层20d间的串联电阻的角度出发,优选接触层20c的施主浓度为1×1018cm-3以上。从抑制因施主过剩而引起的补偿型缺陷导入的角度出发,优选接触层20c的施主浓度为1×1019cm-3以下,更优选为5×1018cm-3以下。在接触层20c为n型半导体层时,若混入氧等补偿杂质,则会使载流子增加,在形成接触层20c时可以使用此种含有补偿杂质的载气。
从即使在掺杂剂从电流阻挡层20b向接触层20c扩散的情况下接触层20c也能够充分发挥电气功能的角度出发,优选接触层20c的厚度为0.05μm(50nm)以上,更优选为0.2μm(200nm)以上。从维持接触层20c的正面的平坦性的角度出发,优选接触层20c的厚度为0.5μm(500nm)以下,更优选为0.3μm(300nm)以下。
漂移层20a、电流阻挡层20b及接触层20c的材料的组合在记作接触层20c/电流阻挡层20b/漂移层20a时,可以是n+型GaN/p型GaN/n型GaN、n+型GaN/p型AlGaN/n型GaN、n+型InGaN/p型GaN/n型GaN或n+型InGaN/p型AlGaN/n型GaN。根据这些组合,能够提供良好的pn结,进一步降低漏极泄漏电流。
信道层20d沿开口部27的形状配置于开口部27的侧面27a及底面27b上,与在开口部27露出的漂移层20a、电流阻挡层20b及接触层20c的各自的侧面相接。另外,信道层20d覆盖接触层20c的主面的开口部27附近的区域。信道层20d是由GaN、AlGaN、InGaN或InAlGaN等构成的氮化镓类半导体层,例如为无掺杂。信道层20d的厚度例如为50~200nm。
载流子供给层(势垒层)20e沿开口部27的形状配置于信道层20d上,与信道层20d相接。载流子供给层20e是由AlN、GaN、AlGaN、InGaN或InAlGaN等构成的III族氮化物半导体层,例如为无掺杂。载流子供给层20e的厚度例如为5~30nm。从在载流子供给层20e和信道层20d的界面形成势阱电位来禁闭二维电子气体的功能的角度出发,载流子供给层20e的带隙可以比信道层20d的带隙大。
信道层20d及载流子供给层20e的材料的组合在记作信道层20d/载流子供给层20e时,可以是InGaN/AlGaN、GaN/AlGaN或AlGaN/AlN。根据这些组合,能够生成良好的载流子及形成良好的信道。
源极电极30形成于接触层20c的主面的未被信道层20d覆盖的区域上,源极电极30的侧面与信道层20d及载流子供给层20e的端部相接。作为源极电极30,例如可使用Ti/Al。
漏极电极40配置于支撑基板10或层积体25上。在本实施方式中,漏极电极40配置为覆盖支撑基板10的背面10b的整个面。作为漏极电极40,例如可使用Ti/Al。
绝缘膜50沿开口部27的形状配置于载流子供给层20e上,形成沿着开口部27的形状的凹部。绝缘膜50例如为硅氧化物膜,绝缘膜50的厚度例如为10nm左右。通过配置绝缘膜50,能够提高栅极电极60相对于层积体25的势垒。
栅极电极60配置于由绝缘膜50形成的凹部内。作为栅极电极60,例如可使用Ni/Au、Pt/Au、Pd/Au或Mo/Au。
异质结场效应晶体管1在载流子为电子时,将来自源极电极30的载流子作为二维载气在信道层20d内传输。在异质结场效应晶体管1的栅极电极60的电压超过阈值后,载流子在通过栅极电极60正下方的信道层20d后到达漂移层20a,并经由支撑基板10的背面10b到达漏极电极40。为了使这样的载流子移动能够实现,异质结场效应晶体管1具有纵型结构。
接下来,参照图2~图4说明本实施方式的氮化物半导体元件的制造方法。图2~图4是示意地表示本实施方式的氮化物半导体元件的制造方法的工序的剖视图。
异质结场效应晶体管1的制造方法例如依次具备第1半导体层形成工序、第2半导体层形成工序、第3半导体层形成工序、开口部形成工序、再生长工序、绝缘膜形成工序及电极形成工序。异质结场效应晶体管1的制造方法可以在第3半导体层形成工序之后,具备使样品降温至例如室温(25℃)的工序,例如在从第3半导体层形成工序转移至开口部形成工序时,可以在从第3半导体层形成工序中所使用的生长炉内取出样品并使该样品降温后,将样品收容于在开口部形成工序中所使用的腔室内。
在第1半导体层形成工序、第2半导体层形成工序、第3半导体层形成工序及再生长工序中,能够通过例如MOCVD法使半导体层外延生长。作为原料气体,列举例如三甲基镓(镓原料)、氨(氮原料)、三甲基铝(铝原料)、三甲基铟(铟原料)。作为n型掺杂剂气体,列举例如硅烷。作为p型掺杂剂气体,列举例如双环戊二烯基镁、二乙基锌。
在第1半导体层形成工序中,首先,在如图2所示的生长炉80a内配置支撑基板10。在第1半导体层形成工序中,在使半导体层在支撑基板10上外延生长之前,可以在包含氨气(例如流量为16slm(slm=标准升/分))及氢气(例如流量为4slm)的气氛下,对支撑基板10进行热处理来清洁支撑基板10的正面10a。热处理温度例如为1000~1100℃。炉内压力例如为50~760Torr(1Torr=133Pa)。热处理时间例如为5分钟。通过该热处理,能够使支撑基板10的正面10a的水分、氧等脱离。
接着,向生长炉80a内一并供给载气和原料气体,作为用于漂移层20a的氮化镓类半导体层而使半导体层(第1氮化镓类半导体层)70a在支撑基板10的正面10a上向正面10a的法线方向外延生长。作为载气例如使用氢气。
在第2半导体层形成工序中,向生长炉80a内一并供给载气和原料气体,作为用于电流阻挡层20b的氮化镓类半导体层而使半导体层(第2氮化镓类半导体层)70b在半导体层70a上向正面10a的法线方向外延生长。在第2半导体层形成工序中,作为载气使用氢气。通过使用钯透过膜,能够容易地将高纯度的氢气导入到生长炉80a内。
从降低半导体层70b的氢浓度并且抑制半导体层70b中的掺杂剂与氢原子结合的角度出发,第2半导体层形成工序中的生长温度为1000℃以上,优选为1040℃以上,更优选为1050℃以上。生长温度的上限値例如为1100℃。优选生长压力为50~760Torr,更优选为200~760Torr。供给摩尔比(V/III)以(氨的供给摩尔量)/(有机镓原料的供给摩尔量),例如可以为500~10000。
在第3半导体层形成工序中,向生长炉80a内一并供给载气和原料气体,作为用于接触层20c的氮化镓类半导体层而使半导体层(第3氮化镓类半导体层)70c在半导体层70b上向正面10a的法线方向外延生长。由此,如图2所示获得层积体90a。在第3半导体层形成工序中,关于载气,从第2半导体层形成工序的氢气替换成使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种惰性气体。
优选第3半导体层形成工序中的生长温度为1000~1100℃,更优选为1050~1100℃。在本实施方式中,可以连续进行第2半导体层形成工序及第3半导体层形成工序。另外,在第2半导体层形成工序及第3半导体层形成工序的一系列过程中,可以将半导体层70b保持为1000℃以上,此时,能够在电流阻挡层20b维持掺杂剂从氢原子解离的状态。优选生长压力为50~760Torr,更优选为200~760Torr。供给摩尔比(V/III)以(氨的供给摩尔量)/(有机镓原料的供给摩尔量),例如可以为500~10000。
在本实施方式中,作为载气,在第2半导体层形成工序中使用氢气,在第3半导体层形成工序中使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种惰性气体。在此,从抑制氢原子混入电流阻挡层20b的角度出发,考虑在第2半导体层形成工序中使用氮气等惰性气体来代替氢气。然而,若在第2半导体层形成工序中使用氮气等惰性气体,则氧等补偿杂质易混入电流阻挡层20b。另外,若通过混入的补偿杂质来补偿电流阻挡层20b中的掺杂剂,则电流阻挡层20b的受主浓度下降,会促使漏极泄漏的不良情况的产生。
另一方面,在第2半导体层形成工序中使用氢气作为载气的情况下,能够充分抑制补偿杂质混入电流阻挡层20b,与使用氮气等惰性气体的情况相比,能够降低漏极泄漏电流。另外,虽然氢气可能成为氢原子的供给源,但通过在1000℃以上的高温下形成电流阻挡层20b,能够降低电流阻挡层20b的氢浓度并且抑制电流阻挡层20b中的掺杂剂与氢原子结合。因此,通过使用氢气作为载气并在高温下形成电流阻挡层20b,能够在抑制补偿杂质混入电流阻挡层20b的基础上,降低电流阻挡层20b的氢浓度,并且抑制电流阻挡层20b中的掺杂剂与氢原子结合。
另外,在使用氢气的情况下,与使用氮气等惰性气体的情况相比,能够使原料高效地扩散,因而能够进一步提高生长速度/膜厚分布的均匀性、掺杂剂的面内均匀性。
在开口部形成工序中,在从生长炉80a取出层积体90a后,将层积体90a配置于如图3所示的刻蚀装置的腔室80b内。接着,在由半导体层70a、半导体层70b及半导体层70c构成的层积体90a的正面侧形成从半导体层70c经由半导体层70b至半导体层70a的开口部27,获得具有漂移层20a、电流阻挡层20b、接触层20c以及开口部27的层积体90b。
在开口部形成工序中,例如,在半导体层70c上通过溅射法形成氧化硅膜后,在氧化硅膜上成图,形成具有露出形成开口部27的区域的图案的掩模层(未图示)。接着,经由掩模层进行反应性离子刻蚀等,依次除去半导体层70c、半导体层70b及半导体层70a的一部分,从而形成开口部27。可以通过湿法刻蚀来除去掩模层。
再生长工序具有信道层形成工序、载流子供给层形成工序。再生长工序中,在信道层形成工序中使信道层20d在接触层20c上外延生长之前,可以在包含氨气(例如流量为16slm)及氢气(例如流量为4slm)的气氛下对层积体90b进行热处理。由此,能够在成为信道层20d基底的层积体90b的正面实现原子的重新排列。热处理温度例如为1000~1100℃。炉内压力例如为50~760Torr。热处理时间例如为5分钟。
在信道层形成工序中,首先,在将层积体90b从腔室80b取出后,将层积体90b再次配置于生长炉80a内。接着,如图4所示,以沿开口部27的形状与开口部27的侧面27a、底面27b以及接触层20c的主面相接的方式形成信道层20d。作为载气例如使用氢气。生长温度例如为950~1050℃,生长压力例如为50~760Torr,供给摩尔比(V/III)例如为500~10000。
在载流子供给层形成工序中,以沿开口部27的形状覆盖信道层20d的方式在信道层20d上形成载流子供给层20e。作为载气例如使用氢气。生长温度例如为1000~1150℃,生长压力例如为50~200Torr,供给摩尔比(V/III)例如为500~10000。
在绝缘膜形成工序中,以沿开口部27的形状覆盖载流子供给层20e的整个面的方式在载流子供给层20e上形成绝缘膜50。由此,由绝缘膜50形成沿着开口部27的形状的凹部。
在电极形成工序中,在除去位于接触层20c的主面的外缘部上的信道层20d及载流子供给层20e后,在该外缘部上形成源极电极30。另外,在支撑基板10或层积体25上形成漏极电极40。在本实施方式中,在与支撑基板10的正面10a相反侧的背面10b形成漏极电极40。进一步,以填满由绝缘膜50形成的凹部的方式在开口部27的侧面27a及底面27b上形成栅极电极60。
由此,可获得如图1所示的异质结场效应晶体管1。
本实施方式中,在第2半导体层形成工序中,使用氢气作为载气,并使作为p型半导体层的电流阻挡层20b在1000℃以上进行外延生长。由此,能够在抑制补偿杂质混入电流阻挡层20b的基础上,降低电流阻挡层20b的氢浓度,并且抑制电流阻挡层20b中的掺杂剂与氢原子结合。
另外,本实施方式中,在第3半导体层形成工序中,使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种惰性气体作为载气来外延生长接触层20c。这些气体难以成为氢原子的供给源,因而通过使用这些气体作为载气,能够在第3半导体层形成工序中抑制氢原子被取入电流阻挡层20b。
在此,在形成p型半导体层露在外部的元件时,若在高温下形成p型半导体层后进行降温时氨气、氢气残留在生长炉内,则由氨气、氢气带来的氢原子被取入p型半导体层,在从生长炉取出样品时等的室温下,掺杂剂大多因氢原子而失去活性。另一方面,在本实施方式中,使接触层20c在电流阻挡层20b上外延生长。由此,抑制掺杂剂与氢原子结合,并且抑制形成的电流阻挡层20b露在外部,因此,能够抑制氢原子被取入电流阻挡层20b而导致掺杂剂失去活性。
在如上所述的本实施方式中,抑制了电流阻挡层20b的受主浓度不足的情况,因而漂移层20a及电流阻挡层20b的pn结29a充分地发挥电气功能。因此,能够降低异质结场效应晶体管1的漏极泄漏电流。
另外,以往,在p型半导体层被覆盖层所覆盖的情况下,即使进行活化退火而使氢原子从掺杂剂中解离,覆盖层也相对于氢原子而言作为势垒发挥作用。因此,会阻碍氢原子从p型半导体层向元件外部的放出,难以使用于抑制漏极泄漏的电流阻挡层20b充分发挥功能。特别是,在覆盖层为n型半导体层或无掺杂半导体层的情况下,可显著地确认此种现象。产生此种现象的原因是,在实施了热处理的半导体(例如GaN)内,氢原子在依赖于费米(Fermi)能级进行变化的最稳定的配置位置间跳跃(hopping)的同时扩散,而与p型半导体相比,在n型半导体或无掺杂半导体中,氢原子几乎不扩散。另一方面,在本实施方式中,在抑制掺杂剂与氢原子结合的状态下电流阻挡层20b被接触层20c覆盖,因而无需进行活化退火等热处理就能够抑制电流阻挡层20b中的掺杂剂失去活性。
另外,在本实施方式中,在形成于开口部27的侧面27a上的信道层20d/载流子供给层20e的界面上,因伴随着晶格应变的压电极化而生成二维电子气体,该二维电子气体承担从接触层20c到漂移层20a的电流。在此,在电流阻挡层20b中的掺杂剂未被充分活化的情况下,信道层20d/载流子供给层20e的界面上的二维电子气体因电流阻挡层20b的电势上升的不足而未耗尽。由此,在晶体管动作中产生漏极泄漏的不良情况,夹断特性下降。然而,在本实施方式中,抑制了电流阻挡层20b的受主浓度不足,因而能够降低漏极泄漏电流,能够抑制夹断特性的下降。
另外,在电流阻挡层20b中的掺杂剂失去活性的情况下,从增加受主浓度的角度出发,考虑增加电流阻挡层20b的掺杂剂的掺杂量。然而,此时,掺杂剂容易从电流阻挡层20b向信道层20d/载流子供给层20e的界面扩散,使该界面的二维电子气体的存在量下降,晶体管进行接通动作时的接通电阻增加。另一方面,在本实施方式中,抑制了电流阻挡层20b中的掺杂剂失去活性的情况,因而能够将掺杂剂的掺杂量保留尽可能少量。因此,在本实施方式中,在晶体管进行接通动作时,能够抑制接通电阻的增加,并且降低漏极泄漏电流。
本发明并不限定于上述实施方式,能够实施各种变形方式。例如,氮化物半导体元件并不限定于上述晶体管,也可以是如图5~图6所示的npn型双极晶体管。
图5所示的双极晶体管100具备支撑基板110、缓冲层120、集电极层(第1氮化镓类半导体层)130、基极层(第2氮化镓类半导体层)140、发射极层(第3氮化镓类半导体层)150、集电极160、基极170及发射极180。
支撑基板110是GaN基板等III族氮化物自立基板。缓冲层120配置于支撑基板110的正面110a上。缓冲层120是含有Si等n型掺杂剂的氮化镓类半导体层,例如为n型GaN层。
集电极层130配置于缓冲层120的主面上。集电极层130是含有Si等n型掺杂剂的氮化镓类半导体层,例如为n型GaN层。
基极层140配置于集电极层130的主面上。基极层140是含有铟的氮化镓类半导体层,是含有Mg、Zn等p型掺杂剂的p型半导体层。基极层140例如为p型InGaN层。
发射极层150配置于基极层140的主面上。发射极层150是含有Si等n型掺杂剂的氮化镓类半导体层,例如为n+型GaN层。
集电极160配置于支撑基板110的背面110b上。基极170与发射极层150分离地配置于基极层140的主面上。发射极180配置于发射极层150的主面上。
双极晶体管100的制造方法具备如下工序:在支撑基板110上经由缓冲层120外延生长集电极层130的工序;使用氢气作为载气,在1000℃以上在集电极层130上外延生长基极层140的工序;以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种惰性气体作为载气,在基极层140上外延生长发射极层150的工序。根据通过此种制造方法制造而成的双极晶体管100,与异质结场效应晶体管1同样地,能够降低漏极泄漏电流。
图6所示的双极晶体管200通过在支撑基板210的主面上依次层积缓冲层220、集电极层(第1氮化镓类半导体层)230、基极层(第2氮化镓类半导体层)240、发射极层(第3氮化镓类半导体层)250及发射极覆盖层260而形成。
支撑基板210是GaN基板等III族氮化物自立基板。缓冲层220是由GaN等构成的氮化镓类半导体层。缓冲层220的厚度例如为2.0μm。
集电极层230通过在支撑基板210的主面上依次层积子集电极层230a、集电极层230b及集电极层230c而形成。子集电极层230a是由GaN等构成的氮化镓类半导体层,例如含有n型掺杂剂(Si等)。子集电极层230a的施主浓度例如为2.0×1018cm-3。子集电极层230a的厚度例如为500nm。
集电极层230b是由GaN等构成的氮化镓类半导体层,例如含有n型掺杂剂(Si等)。集电极层230b的施主浓度例如为2.0×1017cm-3。集电极层230b的厚度例如为200nm。
集电极层230c是铟组分倾斜的组分倾斜层,例如是铟组分从集电极层230b侧的GaN向基极层240侧的In0.03Ga0.97N倾斜的氮化镓类半导体层。集电极层230c例如含有n型掺杂剂(Si等),集电极层230c的施主浓度例如为2.0×1018cm-3。集电极层230c的厚度例如为30nm。
基极层240是铟组分倾斜的组分倾斜层,例如是铟组分从集电极层230侧的In0.03Ga0.97N向发射极层250侧的In0.06Ga0.94N倾斜的氮化镓类半导体层。基极层240是含有p型掺杂剂(Mg、Zn等)的p型半导体层,基极层240的受主浓度例如为2.5×1018cm-3。基极层240的厚度例如为100nm。
发射极层250是铟组分倾斜的组分倾斜层,例如,是铟组分从基极层240侧的In0.06Ga0.94N向发射极覆盖层260侧的GaN倾斜的氮化镓类半导体层。发射极层250例如含有n型掺杂剂(Si等),发射极层250的施主浓度例如为1.0×1019cm-3。发射极层250的厚度例如为30nm。
发射极覆盖层260是由GaN等构成的氮化镓类半导体层,例如含有n型掺杂剂(Si等)。发射极覆盖层260的施主浓度例如为1.0×1019cm-3。发射极覆盖层260的厚度例如为70nm。
双极晶体管200的制造方法具备如下工序:在支撑基板210上经由缓冲层220外延生长集电极层230的工序;使用氢气作为载气,在1000℃以上在集电极层230上外延生长基极层240的工序;以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种惰性气体作为载气,在基极层240上外延生长发射极层250的工序。根据通过此种制造方法制造而成的双极晶体管200,与异质结场效应晶体管1同样地,能够降低漏极泄漏电流。
实施例
下面,列举实施例来对本发明进行具体说明,但本发明并不限定于此。
(比较例1)
首先,将2英寸见方的导电性的氮化镓基板(GaN基板)设置于生长炉内后,以1030℃、100Torr在氨及氢气气氛中实施基板清洁。
接着,如下所述地在氮化镓基板上形成由n型GaN层(漂移层,厚度:5μm,Si掺杂量:1×1016cm-3)、p型GaN层(电流阻挡层,厚度:0.5μm,Mg掺杂量:5×1018cm-3)及n+型GaN层(接触层,厚度:0.2μm,Si掺杂量:1×1018cm-3)构成的层积体。此外,除了掺杂剂的种类、掺杂剂的掺杂量、成膜时间等以外,使各半导体层的生长条件相同,在使各半导体层连续成膜而形成层积体后,将层积体降温至室温。在形成层积体后未进行热处理(活化退火)。
首先,在生长温度为1050℃、生长压力为200Torr、供给摩尔比(V/III)=1500的条件下,通过MOCVD法使n型GaN层、p型GaN层及n+型GaN层在氮化镓基板上依次成膜,从而获得了层积体。作为镓原料使用三甲基镓,作为氮原料使用高纯度氨,作为载气使用纯化氢。高纯度氨的纯度为99.999%以上,纯化氢的纯度为99.999995%以上。作为n型掺杂剂气体使用基于氢的硅烷,作为p型掺杂剂气体使用双环戊二烯基镁。
(实施例1)
在使用纯化氢作为载气而使n型GaN层及p型GaN层在氮化镓基板上依次成膜后,使用氮气作为载气而使n+型GaN层在p型GaN层上成膜,除此之外,与比较例1同样地获得了层积体。该层积体的氢浓度相对于受主浓度的比为0.7。
通过Electrochemical CV(ECV,电化学循环伏安)测定,从正面的n+型GaN层到p型GaN层利用KOH溶液对比较例1及实施例1的各自的层积体进行刻蚀,并且对其进行电气容量测定,测定深度方向的施主/受主浓度。图7表示ECV测定的测定结果。图7(a)是比较例1的测定结果,图7(b)是实施例1的测定结果。纵轴表示“受主浓度(Na)-施主浓度(Nd)”(cm-3),横轴表示距层积体正面的测定深度(μm)。纵轴中例如“2.0E+18”表示2.0×1018
比较例1的测定结果(图7(a))中,在n+型GaN层的正面附近(图中左侧)确认为2.0×1018cm-3左右的施主,并发现施主浓度有随着靠近与p型GaN层的界面而降低的倾向。推测这表示在外延生长从p型GaN层转移到n+型GaN层时,Mg从p型GaN层扩散到n+型GaN层,从而补偿pn界面附近的Si的状况。
另外,在未实施热处理的状态下,在p型GaN层中确认到固定量(1.5×1018cm-3左右)的受主。与此相对,与上述ECV测定不同,在700℃下,分别在氮气气氛中及向氮中添加了一定量(流量比为1~20%)的氧的气氛中对与比较例1同样地制造而成的层积体进行热处理后,与上述同样地进行ECV测定。结果,确认p型GaN层的受主浓度与热处理前相比较几乎未发生变化。推测此种现象的原因是由于处于p型GaN层被n+型GaN层覆盖的状态下,因而虽然进行了热处理,但p型GaN层中的氢原子被n+型GaN层阻挡而未被放出到层积体的外部。
进一步,与上述ECV测定不同,除了在使n型GaN层及p型GaN层在氮化镓基板上依次成膜后,不成膜n+型GaN层以外,与比较例1同样地获得了层积体,对该层积体与上述同样地进行ECV测定。结果,在未实施热处理的状态下,在从层积体的正面露出的p型GaN层中,受主浓度为2.0×1017cm-3左右,是Mg掺杂量的1/10以下。推测此种现象的原因是p型GaN层中的Mg的大部分被氢原子钝化。
另外,在700℃下,分别在氮气气氛中及向氮中添加了一定量(流量比为1~20%)的氧的气氛中,对p型GaN层从正面露出的上述层积体进行热处理后,与上述同样地进行ECV测定。结果,受主浓度为4.5×1018cm-3左右,与Mg掺杂量相等。推测此种现象的原因是通过热处理使p型GaN层中的Mg从氢原子中解离并被放出到层积体外部。
在实施例1的测定结果(图7(b))中,n+型GaN层的施主的曲线与比较例1同样地形成,但确认p型GaN层的受主浓度为4.0×1018cm-3左右,高于比较例1的受主浓度1.5×1018cm-3。推测此种现象的原因是,在实施例1的层积体中,在氢浓度降低并且Mg从氢原子解离的状态下,用n+型GaN层覆盖p型GaN层,并且在之后的工序中进行降温时,抑制了氢原子被取入p型GaN层,从而将p型GaN层中的Mg的活性度维持为较高。
符号说明
1异质结场效应晶体管(氮化物半导体元件)
10、110、210支撑基板(III族氮化物基板)
20a漂移层
20b电流阻挡层
20c接触层
20d信道层
20e载流子供给层
25层积体
27开口部
27a侧面
30源极电极
40漏极电极
50绝缘膜
60栅极电极
70a半导体层(第1氮化镓类半导体层)
70b半导体层(第2氮化镓类半导体层)
70c半导体层(第3氮化镓类半导体层)
100、200双极晶体管(氮化物半导体元件)
130、230集电极层(第1氮化镓类半导体层)
140、240基极层(第2氮化镓类半导体层)
150、250发射极层(第3氮化镓类半导体层)

Claims (9)

1.一种氮化物半导体元件的制造方法,具备如下工序:
在III族氮化物自立基板上外延生长第1氮化镓类半导体层的工序;
使用氢气作为载气,在1000℃以上的温度下,在上述第1氮化镓类半导体层上外延生长作为p型半导体层的第2氮化镓类半导体层的工序;以及
使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气,在上述第2氮化镓类半导体层上外延生长第3氮化镓类半导体层的工序。
2.根据权利要求1所述的氮化物半导体元件的制造方法,其中,
上述第3氮化镓类半导体层为n型半导体层。
3.根据权利要求1或2所述的氮化物半导体元件的制造方法,其中,
上述第1氮化镓类半导体层为n型半导体层。
4.根据权利要求1~3的任意一项所述的氮化物半导体元件的制造方法,其中,
上述第2氮化镓类半导体层作为掺杂剂含有从由镁及锌构成的群中选择的至少一种元素。
5.根据权利要求1~4的任意一项所述的氮化物半导体元件的制造方法,其中,
上述第2氮化镓类半导体层的氢浓度相对于受主浓度的比不足0.8。
6.根据权利要求1~5的任意一项所述的氮化物半导体元件的制造方法,其中,
上述第3氮化镓类半导体层的厚度为50~500nm。
7.根据权利要求1~6的任意一项所述的氮化物半导体元件的制造方法,其中,
上述第1~第3氮化镓类半导体层的材料的组合在记作上述第3氮化镓类半导体层/上述第2氮化镓类半导体层/上述第1氮化镓类半导体层时,是n+型GaN/p型GaN/n型GaN、n+型GaN/p型AlGaN/n型GaN、n+型InGaN/p型GaN/n型GaN或n+型InGaN/p型AlGaN/n型GaN。
8.根据权利要求1~7的任意一项所述的氮化物半导体元件的制造方法,其中,
该氮化物半导体元件的制造方法还具备如下工序:
在用于漂移层的上述第1氮化镓类半导体层、用于电流阻挡层的上述第2氮化镓类半导体层及用于接触层的上述第3氮化镓类半导体层上,形成从上述第3氮化镓类半导体层经由上述第2氮化镓类半导体层至上述第1氮化镓类半导体层的开口部,从而获得具有上述漂移层、上述电流阻挡层、上述接触层以及上述开口部的层积体的工序;
在上述开口部的侧面上外延生长由氮化镓类半导体构成的信道层的工序;
在上述信道层上外延生长由III族氮化物半导体构成的载流子供给层的工序;
在上述载流子供给层上形成绝缘膜的工序;以及
在上述绝缘膜上形成栅极电极,在上述层积体上形成源极电极,并在上述III族氮化物自立基板或上述层积体上形成漏极电极的工序,
上述载流子供给层的带隙比上述信道层的带隙大。
9.根据权利要求1~6的任意一项所述的氮化物半导体元件的制造方法,其中,
该氮化物半导体元件是具备集电极层、基极层及发射极层的双极晶体管,
上述集电极层是上述第1氮化镓类半导体层,
上述基极层是含有铟的上述第2氮化镓类半导体层,
上述发射极层是上述第3氮化镓类半导体层。
CN2011800659140A 2011-01-25 2011-08-24 氮化物半导体元件的制造方法 Pending CN103329276A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-013210 2011-01-25
JP2011013210A JP2012156253A (ja) 2011-01-25 2011-01-25 窒化物半導体素子の製造方法
PCT/JP2011/069085 WO2012101856A1 (ja) 2011-01-25 2011-08-24 窒化物半導体素子の製造方法

Publications (1)

Publication Number Publication Date
CN103329276A true CN103329276A (zh) 2013-09-25

Family

ID=46580448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800659140A Pending CN103329276A (zh) 2011-01-25 2011-08-24 氮化物半导体元件的制造方法

Country Status (5)

Country Link
US (1) US20130316507A1 (zh)
JP (1) JP2012156253A (zh)
CN (1) CN103329276A (zh)
DE (1) DE112011104773T5 (zh)
WO (1) WO2012101856A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409901A (zh) * 2016-10-27 2017-02-15 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN107431085A (zh) * 2015-04-14 2017-12-01 Hrl实验室有限责任公司 具有沟槽栅的iii族氮化物晶体管
WO2020135207A1 (zh) * 2018-12-24 2020-07-02 东南大学 一种低导通电阻的异质结半导体器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6216524B2 (ja) * 2013-03-18 2017-10-18 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
JP2015032744A (ja) 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
US9761709B2 (en) 2014-08-28 2017-09-12 Hrl Laboratories, Llc III-nitride transistor with enhanced doping in base layer
JP2016225477A (ja) * 2015-05-29 2016-12-28 サンケン電気株式会社 半導体装置
JP6687831B2 (ja) * 2015-10-30 2020-04-28 富士通株式会社 化合物半導体装置及びその製造方法
EP3520144B1 (en) * 2016-09-30 2023-09-06 HRL Laboratories, LLC Doped gate dielectric materials
JP6327378B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US20220336600A1 (en) * 2021-04-20 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ohmic electrode for two-dimensional carrier gas (2dcg) semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JPH11150296A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 窒化物系半導体素子及びその製造方法
CN1848452A (zh) * 2005-04-05 2006-10-18 株式会社东芝 氮化镓类半导体元件及其制造方法
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010206020A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987985B2 (ja) * 1999-04-30 2007-10-10 サンケン電気株式会社 半導体装置の製造方法
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP5334501B2 (ja) * 2008-09-02 2013-11-06 日立電線株式会社 窒化物半導体素子
JP2010087328A (ja) * 2008-10-01 2010-04-15 Panasonic Corp 発光装置およびその製造方法
JP2011003882A (ja) * 2009-05-20 2011-01-06 Ngk Insulators Ltd エピタキシャル基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JPH11150296A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 窒化物系半導体素子及びその製造方法
CN1848452A (zh) * 2005-04-05 2006-10-18 株式会社东芝 氮化镓类半导体元件及其制造方法
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010206020A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431085A (zh) * 2015-04-14 2017-12-01 Hrl实验室有限责任公司 具有沟槽栅的iii族氮化物晶体管
CN106409901A (zh) * 2016-10-27 2017-02-15 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN106409901B (zh) * 2016-10-27 2019-10-11 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2020135207A1 (zh) * 2018-12-24 2020-07-02 东南大学 一种低导通电阻的异质结半导体器件
JP2022515428A (ja) * 2018-12-24 2022-02-18 ▲東▼南大学 低いオン抵抗を有するヘテロ接合半導体デバイス
JP7273971B2 (ja) 2018-12-24 2023-05-15 ▲東▼南大学 低いオン抵抗を有するヘテロ接合半導体デバイス

Also Published As

Publication number Publication date
JP2012156253A (ja) 2012-08-16
US20130316507A1 (en) 2013-11-28
WO2012101856A1 (ja) 2012-08-02
DE112011104773T5 (de) 2013-11-07

Similar Documents

Publication Publication Date Title
CN103329276A (zh) 氮化物半导体元件的制造方法
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
JP6190582B2 (ja) 窒化物半導体装置の製造方法
EP1633003A2 (en) GaN epitaxial substrate and semiconductor element
US20110241017A1 (en) Field effect transistor
WO2012056770A1 (ja) 半導体装置およびその製造方法
EP2360746A1 (en) Method for manufacturing gallium oxide substrate, light emitting device, and method for manufacturing the light emitting device
JP2018101706A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109643645A (zh) 化合物半导体及其制造方法以及氮化物半导体
JP2013125913A (ja) 半導体装置
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
WO2012169019A1 (ja) 半導体装置およびその製造方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2012164790A (ja) 炭化珪素半導体装置およびその製造方法
CN103548126B (zh) 半导体基板的制造方法及半导体基板
US20140004668A1 (en) Method for manufacturing nitride electronic devices
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
CN109244131A (zh) 一种高速晶体管及其制造方法
JP2008205199A (ja) GaN系半導体素子の製造方法
CN114649194A (zh) 提高晶体质量的掺硼硅衬底hemt外延片制备方法
CN208819889U (zh) 一种高速晶体管
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP2012174697A (ja) 窒化物半導体装置およびその製造方法
JP2011222765A (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925