WO2012101856A1 - 窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子の製造方法 Download PDF

Info

Publication number
WO2012101856A1
WO2012101856A1 PCT/JP2011/069085 JP2011069085W WO2012101856A1 WO 2012101856 A1 WO2012101856 A1 WO 2012101856A1 JP 2011069085 W JP2011069085 W JP 2011069085W WO 2012101856 A1 WO2012101856 A1 WO 2012101856A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
gallium nitride
based semiconductor
gas
Prior art date
Application number
PCT/JP2011/069085
Other languages
English (en)
French (fr)
Inventor
雄 斎藤
政也 岡田
上野　昌紀
木山　誠
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CN2011800659140A priority Critical patent/CN103329276A/zh
Priority to DE112011104773T priority patent/DE112011104773T5/de
Priority to US13/981,856 priority patent/US20130316507A1/en
Publication of WO2012101856A1 publication Critical patent/WO2012101856A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Definitions

  • the present invention relates to a method for manufacturing a nitride semiconductor device.
  • Patent Document 1 discloses a hetero electric field having a vertical transistor structure in which an n-type GaN drift layer, a p-type GaN barrier layer, and an n-type GaN cap layer are sequentially formed on a conductive substrate.
  • An effect transistor (HFET: Heterojunctin Field Effect Transistor) is disclosed.
  • HFET Heterojunctin Field Effect Transistor
  • an opening from the n-type GaN cap layer to the n-type GaN drift layer through the p-type GaN barrier layer is formed, and an electron transit layer and an electron supply are formed on the side surface of the opening.
  • the layers are sequentially stacked.
  • an n-type GaN drift layer, a p-type GaN barrier layer, and an n-type GaN cap layer are sequentially formed on a conductive substrate by MOCVD or the like, and then the p-type GaN is formed from the n-type GaN cap layer.
  • An opening reaching the n-type GaN drift layer via the barrier layer is formed, and an electron transit layer and an electron supply layer are sequentially laminated on the side surface of the opening.
  • hydrogen atoms such as ammonia (NH 3 ) gas used for suppressing decomposition of the semiconductor crystal and hydrogen (H 2 ) gas used as carrier gas are used.
  • the contained gas may be introduced into the growth furnace.
  • ammonia gas or hydrogen gas remains in the growth furnace when the temperature is lowered after the p-type semiconductor layer is formed at a high temperature, ammonia gas or hydrogen gas
  • the derived hydrogen atoms are taken into the p-type semiconductor layer, and the hydrogen atoms may be bonded (passivation) to the dopant (for example, Mg), resulting in an insufficient acceptor concentration of the p-type semiconductor layer (for example, Non-patent document 1 above).
  • nitride semiconductor device such as the transistor described in Patent Document 1
  • the activity of the dopant in the p-type semiconductor layer is improved, and the current block at the pn interface is functioned to cause drain leakage. Therefore, it is considered that activation annealing is performed after the semiconductor stack is formed.
  • an n-type GaN cap layer is formed on the p-type GaN barrier layer. Since the annealing is performed in a state where the layers are stacked, the n-type GaN cap layer acts as a barrier against hydrogen atoms. Therefore, hydrogen atoms are prevented from being released from the p-type GaN barrier layer to the outside of the device, and it is difficult to sufficiently function the p-type GaN barrier layer for suppressing drain leakage.
  • the interface between the n-type GaN drift layer and the p-type GaN barrier layer does not sufficiently function electrically, and drain leakage (current leakage) Will occur and the pinch-off characteristic will be degraded.
  • the present invention has been made in view of such problems, and an object thereof is to provide a method for manufacturing a nitride semiconductor device capable of reducing drain leakage current.
  • an inert gas for example, nitrogen gas
  • an inert gas different from hydrogen gas in the step of forming the p-type semiconductor layer from the viewpoint of suppressing the entry of hydrogen atoms into the p-type semiconductor layer.
  • an inert gas such as nitrogen gas
  • compensation impurities such as oxygen are likely to be mixed into the p-type semiconductor layer.
  • the dopant in the p-type semiconductor layer is compensated by the mixed compensation impurities, the acceptor concentration of the p-type semiconductor layer is lowered, and the occurrence of defective drain leakage is promoted.
  • hydrogen gas when hydrogen gas is used as the carrier gas in the step of forming the p-type semiconductor layer, it is possible to sufficiently prevent the compensation impurities from being mixed into the p-type semiconductor layer.
  • the drain leakage current can be reduced as compared with the case where an active gas is used.
  • hydrogen gas can serve as a supply source of hydrogen atoms, by forming the p-type semiconductor layer at a high temperature, the dopant in the p-type semiconductor layer is bonded to the hydrogen atoms while reducing the hydrogen concentration of the p-type semiconductor layer. Can be suppressed.
  • the hydrogen concentration of the p-type semiconductor layer is reduced while suppressing the introduction of compensation impurities into the p-type semiconductor layer.
  • it can suppress that the dopant in a p-type semiconductor layer couple
  • the method for manufacturing a nitride semiconductor device includes a step of epitaxially growing a first gallium nitride based semiconductor layer on a freestanding group III nitride substrate, and using hydrogen gas as a carrier gas.
  • the second gallium nitride based semiconductor layer which is a p-type semiconductor layer, is epitaxially grown on the first gallium nitride based semiconductor layer at 1000 ° C. or higher, and selected from the group consisting of nitrogen gas, argon gas, helium gas and neon gas.
  • the second gallium nitride based semiconductor layer which is a p-type semiconductor layer, is epitaxially grown at 1000 ° C. or higher using hydrogen gas as a carrier gas.
  • hydrogen gas as a carrier gas.
  • the dopant in the second gallium nitride semiconductor layer is reduced while reducing the amount of hydrogen atoms mixed in the second gallium nitride semiconductor layer while suppressing the introduction of compensation impurities into the second gallium nitride semiconductor layer. Bonding with a hydrogen atom can be suppressed.
  • the third gallium nitride based semiconductor layer is epitaxially grown using at least one gas selected from the group consisting of nitrogen gas, argon gas, helium gas and neon gas as a carrier gas. Since these gases are unlikely to be a hydrogen atom supply source, hydrogen gas is taken into the second gallium nitride semiconductor layer in the step of epitaxially growing the third gallium nitride semiconductor layer by using these gases as a carrier gas. Can be suppressed. Furthermore, in one aspect of the present invention, the third gallium nitride based semiconductor layer is epitaxially grown on the second gallium nitride based semiconductor layer.
  • the second gallium nitride semiconductor layer is suppressed from being exposed to the outside, it is possible to suppress the deactivation of the dopant due to the incorporation of hydrogen atoms into the second gallium nitride semiconductor layer.
  • the interface between the first gallium nitride semiconductor layer and the second gallium nitride semiconductor layer is sufficient. It functions electrically. Therefore, the drain leakage current in the nitride semiconductor element can be reduced.
  • the third gallium nitride based semiconductor layer is preferably an n-type semiconductor layer.
  • the drain leakage current can be further reduced.
  • the first gallium nitride based semiconductor layer may be an n-type semiconductor layer.
  • a pn junction can be formed at the interface between the first gallium nitride semiconductor layer and the second gallium nitride semiconductor layer.
  • the second gallium nitride based semiconductor layer may contain at least one element selected from the group consisting of magnesium and zinc as a dopant. In this case, the second gallium nitride based semiconductor layer can be formed efficiently. Further, although magnesium and zinc tend to be deactivated by bonding with hydrogen atoms, according to one aspect of the present invention, drain leakage current is reduced even when magnesium and zinc are used as dopants. be able to.
  • the ratio of the hydrogen concentration to the acceptor concentration in the second gallium nitride based semiconductor layer is preferably less than 0.8. In this case, deactivation of the dopant in the second gallium nitride based semiconductor layer is sufficiently suppressed, so that the second gallium nitride based semiconductor layer functions more electrically, and the drain leakage current is further increased. Can be reduced.
  • the thickness of the third gallium nitride based semiconductor layer is preferably 50 to 500 nm.
  • the third gallium nitride based semiconductor layer can be made to function more satisfactorily while maintaining the flatness of the surface of the third gallium nitride based semiconductor layer.
  • the combination of the materials of the first to third gallium nitride semiconductor layers is n + -type GaN / when described as the third gallium nitride semiconductor layer / second gallium nitride semiconductor layer / first gallium nitride semiconductor layer.
  • p-type GaN / n-type GaN, n + -type GaN / p-type AlGaN / n-type GaN it is n + -type InGaN / p-type GaN / n-type GaN or n + -type InGaN / p-type AlGaN / n-GaN good. According to these combinations, a good pn junction is provided, and the drain leakage current can be further reduced.
  • a method of manufacturing a nitride semiconductor device includes a first gallium nitride based semiconductor layer for a drift layer, a second gallium nitride based semiconductor layer for a current blocking layer, and a contact layer.
  • the aspect larger than the band gap of a layer may be sufficient.
  • the nitride semiconductor device is a bipolar transistor including a collector layer, a base layer, and an emitter layer.
  • the collector layer is a first gallium nitride based semiconductor layer
  • the base layer is a second gallium nitride based semiconductor layer containing indium
  • the emitter layer is a third gallium nitride based semiconductor layer, Also good.
  • a method for manufacturing a nitride semiconductor device capable of reducing drain leakage current can be provided.
  • a method for manufacturing a power control transistor having a vertical structure can be provided.
  • FIG. 1 is a cross-sectional view schematically showing a nitride semiconductor device manufactured by the manufacturing method according to the present embodiment.
  • the hetero field effect transistor 1 has a vertical transistor structure, and includes a support substrate 10, a semiconductor region 20, a source electrode 30, a drain electrode 40, an insulating film 50, and a gate electrode 60. Yes.
  • the support substrate 10 is a conductive self-standing group III nitride substrate, and is a gallium nitride based semiconductor substrate such as a GaN substrate.
  • the support substrate 10 has a front surface (main surface) 10a and a back surface (main surface) 10b facing each other.
  • the semiconductor region 20 is disposed on the surface 10 a of the support substrate 10.
  • the semiconductor region 20 includes a drift layer 20a, a current blocking layer 20b, a contact layer 20c, a channel layer 20d, and a carrier supply layer 20e.
  • the drift layer 20a, the current blocking layer 20b, and the contact layer 20c are sequentially stacked on the surface 10a of the support substrate 10 to form a stacked body (semiconductor stack) 25, and a contact layer is formed on the surface side of the stacked body 25.
  • An opening 27 is formed from 20c to the drift layer 20a via the current blocking layer 20b.
  • the opening 27 extends in a predetermined direction along the surface 10a of the support substrate 10, and FIG. 1 shows a cut surface in a direction orthogonal to the predetermined direction.
  • the opening 27 has a side surface 27a and a bottom surface 27b.
  • the side surface 27a is composed of side surfaces of the drift layer 20a, the current blocking layer 20b, and the contact layer 20c, and is inclined toward the bottom surface 27b side.
  • the bottom surface 27b of the opening 27 is composed of the drift layer 20a and is connected to the side surface 27a.
  • the drift layer 20 a is disposed on the surface 10 a so as to cover the entire surface 10 a of the support substrate 10. A recess that forms the bottom of the opening 27 is formed on the surface of the drift layer 20a.
  • the drift layer 20a is a gallium nitride based semiconductor layer made of GaN, AlGaN, InGaN, InAlGaN, or the like, for example, an n-type semiconductor layer containing an n-type dopant (Si or the like).
  • the donor layer has a donor concentration of, for example, 5 ⁇ 10 15 to 2 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the drift layer 20a is, for example, 3 to 12 ⁇ m in a region where no recess is formed.
  • the current blocking layer (barrier layer) 20b is disposed on a region of the drift layer 20a where no recess is formed, and is in contact with the drift layer 20a.
  • the current blocking layer 20b is a gallium nitride based semiconductor layer made of GaN, AlGaN, InGaN, InAlGaN, or the like. It can be sufficiently suppressed.
  • the current blocking layer 20b is a p-type semiconductor layer containing at least one element selected from the group consisting of magnesium (Mg) and zinc (Zn) as a p-type dopant.
  • a pn junction 29a is formed between the current blocking layer 20b and the drift layer 20a.
  • the acceptor concentration of the current blocking layer 20b is preferably 1 ⁇ 10 17 cm ⁇ 3 or more and more preferably 1 ⁇ 10 18 cm ⁇ 3 or more from the viewpoint of effectively functioning the pn junction 29a and maintaining the drain breakdown voltage.
  • the acceptor concentration of the current blocking layer 20b is preferably 5 ⁇ 10 18 cm ⁇ 3 or less from the viewpoint of suppressing an increase in on-resistance due to dopant diffusion from the current blocking layer 20b to the channel layer 20d.
  • the ratio of the hydrogen concentration to the acceptor concentration (hydrogen concentration / acceptor concentration) in the current blocking layer 20b is preferably less than 0.8 and 0.7 or less from the viewpoint of further suppressing the decrease in the activity of the dopant. More preferred.
  • the hydrogen concentration can be adjusted by the type of atmospheric gas and the growth temperature, and can be measured by secondary ion mass spectrometry (SIMS) or the like.
  • the thickness of the current blocking layer 20b is preferably 0.5 ⁇ m or more from the viewpoint that the pn junction 29a functions effectively and maintains the drain breakdown voltage.
  • the thickness of the current blocking layer 20b is preferably 2 ⁇ m or less, and more preferably 1 ⁇ m or less from the viewpoint of increasing the on-resistance of the transistor in proportion to the thickness of the current blocking layer 20b.
  • the contact layer 20c is disposed on the current blocking layer 20b and is in contact with the current blocking layer 20b.
  • the contact layer 20c is a gallium nitride based semiconductor layer made of GaN, AlGaN, InGaN, InAlGaN, or the like.
  • the contact layer 20c is made of InGaN having a small band gap, it is possible to promote the diffusion of hydrogen atoms in the current blocking layer 20b. .
  • the contact layer 20c is an n-type semiconductor layer containing an n-type dopant (Si or the like), for example.
  • a pn junction 29b is formed between the contact layer 20c and the current blocking layer 20b.
  • the donor concentration of the contact layer 20c is preferably 1 ⁇ 10 18 cm ⁇ 3 or more from the viewpoint of reducing the series resistance between the source electrode 30 and the channel layer 20d.
  • the donor concentration of the contact layer 20c is preferably 1 ⁇ 10 19 cm ⁇ 3 or less, more preferably 5 ⁇ 10 18 cm ⁇ 3 or less, from the viewpoint of suppressing the introduction of compensated defects due to excessive donors.
  • the contact layer 20c is an n-type semiconductor layer, if a compensation impurity such as oxygen is mixed, it contributes to an increase in carriers, and a carrier gas containing such a compensation impurity is used for forming the contact layer 20c. it can.
  • the thickness of the contact layer 20c is preferably 0.05 ⁇ m (50 nm) or more from the viewpoint that the contact layer 20c functions sufficiently electrically even when the dopant diffuses from the current blocking layer 20b to the contact layer 20c. 0.2 ⁇ m (200 nm) or more is more preferable. From the viewpoint of maintaining the flatness of the surface of the contact layer 20c, the thickness of the contact layer 20c is preferably 0.5 ⁇ m (500 nm) or less, and more preferably 0.3 ⁇ m (300 nm) or less.
  • the combination of the materials of the drift layer 20a, the current blocking layer 20b, and the contact layer 20c is n + -type GaN / p-type GaN / n-type GaN, n, when described as the contact layer 20c / current blocking layer 20b / drift layer 20a, n It is preferable that they are + type GaN / p type AlGaN / n type GaN, n + type InGaN / p type GaN / n type GaN, or n + type InGaN / p type AlGaN / n type GaN. According to these combinations, a good pn junction is provided, and the drain leakage current can be further reduced.
  • the channel layer 20d is disposed on the side surface 27a and the bottom surface 27b of the opening 27 along the shape of the opening 27, and each of the drift layer 20a, the current blocking layer 20b, and the contact layer 20c exposed to the opening 27 is provided. It touches the side.
  • the channel layer 20d covers a region near the opening 27 in the main surface of the contact layer 20c.
  • the channel layer 20d is a gallium nitride based semiconductor layer made of GaN, AlGaN, InGaN, InAlGaN, or the like, and is non-doped, for example.
  • the thickness of the channel layer 20d is, for example, 50 to 200 nm.
  • the carrier supply layer (barrier layer) 20e is disposed on the channel layer 20d along the shape of the opening 27, and is in contact with the channel layer 20d.
  • the carrier supply layer 20e is a group III nitride semiconductor layer made of AlN, GaN, AlGaN, InGaN, InAlGaN, or the like, and is non-doped, for example.
  • the thickness of the carrier supply layer 20e is, for example, 5 to 30 nm.
  • the band gap of the carrier supply layer 20e is preferably larger than the band gap of the channel layer 20d from the viewpoint of the function of forming a well-type potential at the interface between the carrier supply layer 20e and the channel layer 20d and confining the two-dimensional electron gas. .
  • the combination of the material of the channel layer 20d and the carrier supply layer 20e is preferably InGaN / AlGaN, GaN / AlGaN, or AlGaN / AlN when described as the channel layer 20d / carrier supply layer 20e. These combinations provide good carrier generation and good channel formation.
  • the source electrode 30 is formed on a region of the main surface of the contact layer 20c that is not covered with the channel layer 20d, and the side surface of the source electrode 30 is in contact with the ends of the channel layer 20d and the carrier supply layer 20e.
  • the source electrode 30 for example, Ti / Al can be used.
  • the drain electrode 40 is disposed on the support substrate 10 or the stacked body 25. In the present embodiment, the drain electrode 40 is disposed so as to cover the entire back surface 10 b of the support substrate 10.
  • the drain electrode 40 for example, Ti / Al can be used.
  • the insulating film 50 is disposed on the carrier supply layer 20 e along the shape of the opening 27, and forms a recess along the shape of the opening 27.
  • the insulating film 50 is a silicon oxide film, for example, and the thickness of the insulating film 50 is, for example, about 10 nm.
  • the gate electrode 60 is disposed in a recess formed by the insulating film 50.
  • the gate electrode 60 for example, Ni / Au, Pt / Au, Pd / Au, or Mo / Au can be used.
  • the hetero field effect transistor 1 when the carrier is an electron, the carrier from the source electrode 30 propagates in the channel layer 20d as a two-dimensional carrier gas.
  • the voltage of the gate electrode 60 of the hetero field effect transistor 1 exceeds the threshold value, the carriers reach the drift layer 20a after passing through the channel layer 20d immediately below the gate electrode 60, and the drain electrode via the back surface 10b of the support substrate 10 40 is reached.
  • the hetero field effect transistor 1 has a vertical structure.
  • FIGS. 2 to 4 are cross-sectional views schematically showing the steps of the method for manufacturing a nitride semiconductor device according to this embodiment.
  • the manufacturing method of the hetero field effect transistor 1 includes, for example, a first semiconductor layer forming step, a second semiconductor layer forming step, a third semiconductor layer forming step, an opening forming step, a regrowth step, an insulating film forming step, and an electrode forming step.
  • the method for manufacturing the hetero field effect transistor 1 may include a step of lowering the temperature of the sample to, for example, room temperature (25 ° C.) after the third semiconductor layer forming step, for example, from the third semiconductor layer forming step to the opening forming step.
  • the sample may be taken out from the growth furnace used in the third semiconductor layer forming step and cooled down, and then stored in the chamber used in the opening forming step.
  • the semiconductor layer can be epitaxially grown by, for example, the MOCVD method.
  • the source gas include trimethylgallium (gallium source), ammonia (nitrogen source), trimethylaluminum (aluminum source), and trimethylindium (indium source).
  • the n-type dopant gas include silane.
  • the p-type dopant gas include biscyclopentadienyl magnesium and diethyl zinc.
  • the support substrate 10 is placed in a growth furnace 80a as shown in FIG.
  • the surface 10a of the support substrate 10 may be cleaned by performing a heat treatment on the substrate 10.
  • the heat treatment temperature is 1000 to 1100 ° C., for example.
  • the heat treatment time is, for example, 5 minutes. By this heat treatment, moisture, oxygen, and the like on the surface 10a of the support substrate 10 can be desorbed.
  • a source gas is supplied together with a carrier gas into the growth furnace 80a, and a semiconductor layer (first gallium nitride semiconductor layer) 70a is formed on the surface 10a of the support substrate 10 as a gallium nitride semiconductor layer for the drift layer 20a. Is epitaxially grown in the normal direction of the surface 10a.
  • hydrogen gas is used as the carrier gas.
  • the source gas is supplied together with the carrier gas into the growth furnace 80a, and the semiconductor layer (second gallium nitride semiconductor layer) 70b is used as the semiconductor as the gallium nitride semiconductor layer for the current blocking layer 20b. Epitaxial growth is performed on the layer 70a in the normal direction of the surface 10a.
  • hydrogen gas is used as a carrier gas. By using the palladium permeable membrane, high-purity hydrogen gas can be easily introduced into the growth furnace 80a.
  • the growth temperature in the second semiconductor layer forming step is 1000 ° C. or higher from the viewpoint of suppressing the hydrogen concentration of the semiconductor layer 70b and suppressing bonding of the dopant in the semiconductor layer 70b with hydrogen atoms, and is 1040 ° C. or higher. Preferably, 1050 ° C. or higher is more preferable.
  • the upper limit of the growth temperature is 1100 ° C., for example.
  • the growth pressure is preferably 50 to 760 Torr, and more preferably 200 to 760 Torr.
  • the supply molar ratio (V / III) is preferably 500 to 10,000, for example, (amount of ammonia supplied) / (amount of supply of organic gallium raw material).
  • the source gas is supplied together with the carrier gas into the growth furnace 80a, and the semiconductor layer (third gallium nitride semiconductor layer) 70c is formed as the semiconductor layer as the gallium nitride semiconductor layer for the contact layer 20c. Epitaxial growth is performed in the normal direction of the surface 10a on 70b. Thereby, as shown in FIG. 2, the laminated body 90a is obtained.
  • the carrier gas is switched from the hydrogen gas in the second semiconductor layer forming step, and at least one inert gas selected from the group consisting of nitrogen gas, argon gas, helium gas, and neon gas is used.
  • the growth temperature in the third semiconductor layer forming step is preferably 1000 to 1100 ° C., more preferably 1050 to 1100 ° C.
  • the second semiconductor layer forming step and the third semiconductor layer forming step are preferably performed continuously.
  • the semiconductor layer 70b is preferably maintained at 1000 ° C. or higher in a series of processes of the second semiconductor layer forming step and the third semiconductor layer forming step.
  • the dopant is dissociated from hydrogen atoms in the current blocking layer 20b. Can be maintained.
  • the growth pressure is preferably 50 to 760 Torr, and more preferably 200 to 760 Torr.
  • the supply molar ratio (V / III) is preferably 500 to 10,000, for example, (amount of ammonia supplied) / (amount of supply of organic gallium raw material).
  • hydrogen gas is used in the second semiconductor layer forming step, and at least one inert gas selected from the group consisting of nitrogen gas, argon gas, helium gas, and neon gas in the third semiconductor layer forming step.
  • an inert gas such as nitrogen gas
  • compensation impurities such as oxygen are likely to be mixed into the current blocking layer 20b.
  • the dopant in the current blocking layer 20b is compensated by the mixed compensation impurities, the acceptor concentration of the current blocking layer 20b is lowered, and the occurrence of a drain leak failure is promoted.
  • the dopant in the current blocking layer 20b can be reduced while reducing the hydrogen concentration of the current blocking layer 20b by forming the current blocking layer 20b at a high temperature of 1000 ° C. or higher. Bonding with a hydrogen atom can be suppressed.
  • the current blocking layer 20b by forming the current blocking layer 20b at a high temperature using hydrogen gas as a carrier gas, it is possible to reduce the hydrogen concentration of the current blocking layer 20b while preventing the compensation impurities from entering the current blocking layer 20b. However, it can suppress that the dopant in the electric current block layer 20b couple
  • the raw material when hydrogen gas is used, the raw material can be diffused more efficiently than when inert gas such as nitrogen gas is used.
  • inert gas such as nitrogen gas
  • the opening forming step After the stacked body 90a is taken out from the growth furnace 80a, the stacked body 90a is placed in a chamber 80b of an etching apparatus as shown in FIG. Next, an opening 27 extending from the semiconductor layer 70c to the semiconductor layer 70a through the semiconductor layer 70b is formed on the surface side of the stacked body 90a including the semiconductor layer 70a, the semiconductor layer 70b, and the semiconductor layer 70c, and drifting is performed. A stacked body 90b having the layer 20a, the current blocking layer 20b, the contact layer 20c, and the opening 27 is obtained.
  • the opening forming step for example, after a silicon oxide film is formed on the semiconductor layer 70c by a sputtering method, the silicon oxide film is patterned, and a mask layer having a pattern in which a region for forming the opening 27 is exposed (not shown). Z). Next, reactive ion etching or the like is performed through the mask layer, and the semiconductor layer 70c, the semiconductor layer 70b, and a part of the semiconductor layer 70a are sequentially removed to form the opening 27.
  • the mask layer can be removed by wet etching.
  • the regrowth process includes a channel layer forming process and a carrier supply layer forming process.
  • the stack 90b is subjected to an atmosphere containing ammonia gas (for example, a flow rate of 16 slm) and hydrogen gas (for example, a flow rate of 4 slm).
  • Heat treatment may be performed. Thereby, the rearrangement of atoms becomes possible on the surface of the stacked body 90b which is the base of the channel layer 20d.
  • the heat treatment temperature is 1000 to 1100 ° C., for example.
  • the furnace pressure is, for example, 50 to 760 Torr.
  • the heat treatment time is, for example, 5 minutes.
  • the channel layer forming step first, the stacked body 90b is taken out from the chamber 80b, and then the stacked body 90b is disposed again in the growth furnace 80a.
  • the channel layer 20 d is formed along the shape of the opening 27 so as to contact the side surface 27 a and the bottom surface 27 b of the opening 27 and the main surface of the contact layer 20 c.
  • hydrogen gas is used as the carrier gas.
  • the growth temperature is, for example, 950 to 1050 ° C.
  • the growth pressure is, for example, 50 to 760 Torr
  • the supply molar ratio (V / III) is, for example, 500 to 10,000.
  • the carrier supply layer 20e is formed on the channel layer 20d so as to cover the channel layer 20d along the shape of the opening 27.
  • hydrogen gas is used as the carrier gas.
  • the growth temperature is, for example, 1000 to 1150 ° C.
  • the growth pressure is, for example, 50 to 200 Torr
  • the supply molar ratio (V / III) is, for example, 500 to 10,000.
  • the insulating film 50 is formed on the carrier supply layer 20e so as to cover the entire surface of the carrier supply layer 20e along the shape of the opening 27. Thereby, a recess along the shape of the opening 27 is formed by the insulating film 50.
  • the source electrode 30 is formed on the outer edge portion.
  • the drain electrode 40 is formed on the support substrate 10 or the stacked body 25. In the present embodiment, the drain electrode 40 is formed on the back surface 10 b opposite to the front surface 10 a of the support substrate 10. Further, the gate electrode 60 is formed on the side surface 27 a and the bottom surface 27 b of the opening 27 so as to fill the recess formed by the insulating film 50.
  • the current blocking layer 20b which is a p-type semiconductor layer, is epitaxially grown at 1000 ° C. or higher using hydrogen gas as a carrier gas.
  • the contact layer 20c is epitaxially grown using at least one inert gas selected from the group consisting of nitrogen gas, argon gas, helium gas and neon gas as a carrier gas. Yes. Since these gases are unlikely to supply hydrogen atoms, the use of these gases as carrier gases can suppress the incorporation of hydrogen atoms into the current blocking layer 20b in the third semiconductor layer forming step.
  • the contact layer 20c is epitaxially grown on the current blocking layer 20b.
  • the current blocking layer 20b formed while suppressing the bonding of the dopant with hydrogen atoms is suppressed from being exposed to the outside, so that the hydrogen atoms are taken into the current blocking layer 20b and the dopant is deactivated. This can be suppressed.
  • the acceptor concentration of the current blocking layer 20b is suppressed from being insufficient, the pn junction 29a of the drift layer 20a and the current blocking layer 20b functions sufficiently electrically. Therefore, the drain leakage current in the hetero field effect transistor 1 can be reduced.
  • the cap layer acts as a barrier against hydrogen atoms. . Therefore, hydrogen atoms are inhibited from being released from the p-type semiconductor layer to the outside of the device, and it is difficult to sufficiently function the current blocking layer 20b for suppressing drain leakage.
  • the cap layer is an n-type semiconductor layer or a non-doped semiconductor layer, such a phenomenon is remarkably confirmed. This phenomenon is caused by hydrogen atoms diffusing while hopping between the most stable arrangement positions that change depending on the Fermi level in a heat-treated semiconductor (for example, GaN).
  • the current blocking layer 20b is capped with the contact layer 20c in a state in which the dopant is suppressed from bonding with hydrogen atoms, the current blocking layer 20b is not required for heat treatment such as activation annealing. It can suppress that the dopant in it deactivates.
  • two-dimensional electron gas is generated at the interface between the channel layer 20d / carrier supply layer 20e formed on the side surface 27a of the opening 27 due to piezo polarization accompanying lattice distortion.
  • the gas carries a current from the contact layer 20c to the drift layer 20a.
  • the two-dimensional electron gas at the interface of the channel layer 20d / carrier supply layer 20e is depleted due to insufficient increase in potential of the current blocking layer 20b. Will not.
  • a drain leak failure occurs in the transistor operation, and the pinch-off characteristics are degraded.
  • the acceptor concentration of the current blocking layer 20b is suppressed from being insufficient, the drain leakage current can be reduced, and the deterioration of the pinch-off characteristic can be suppressed.
  • the dopant in the current blocking layer 20b when the dopant in the current blocking layer 20b is deactivated, it is conceivable to increase the dopant doping amount in the current blocking layer 20b from the viewpoint of increasing the acceptor concentration.
  • the dopant easily diffuses from the current blocking layer 20b to the interface of the channel layer 20d / carrier supply layer 20e, the amount of two-dimensional electron gas at the interface decreases, and the on-resistance during the on-operation of the transistor Will increase.
  • the dopant in the current blocking layer 20b since the dopant in the current blocking layer 20b is suppressed from being deactivated, the doping amount of the dopant can be kept as small as possible. Therefore, in this embodiment, the drain leakage current can be reduced while suppressing an increase in on-resistance during the on-operation of the transistor.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made.
  • the nitride semiconductor device is not limited to the above transistor, and may be an npn bipolar transistor as shown in FIGS.
  • the bipolar transistor 100 shown in FIG. 5 includes a support substrate 110, a buffer layer 120, a collector layer (first gallium nitride semiconductor layer) 130, a base layer (second gallium nitride semiconductor layer) 140, and an emitter layer (third gallium nitride).
  • the support substrate 110 is a self-supporting group III nitride substrate such as a GaN substrate.
  • the buffer layer 120 is disposed on the surface 110 a of the support substrate 110.
  • the buffer layer 120 is a gallium nitride based semiconductor layer containing an n-type dopant such as Si, for example, an n-type GaN layer.
  • the collector layer 130 is disposed on the main surface of the buffer layer 120.
  • the collector layer 130 is a gallium nitride based semiconductor layer containing an n-type dopant such as Si, for example, an n-type GaN layer.
  • the base layer 140 is disposed on the main surface of the collector layer 130.
  • the base layer 140 is a gallium nitride based semiconductor layer containing indium, and is a p-type semiconductor layer containing a p-type dopant such as Mg and Zn.
  • the base layer 140 is, for example, a p-type InGaN layer.
  • the emitter layer 150 is disposed on the main surface of the base layer 140.
  • the emitter layer 150 is a gallium nitride-based semiconductor layer containing n-type dopant such as Si, for example, n + -type GaN layer.
  • the collector electrode 160 is disposed on the back surface 110 b of the support substrate 110.
  • Base electrode 170 is disposed on the main surface of base layer 140 so as to be separated from emitter layer 150.
  • the emitter electrode 180 is disposed on the main surface of the emitter layer 150.
  • the manufacturing method of the bipolar transistor 100 includes a step of epitaxially growing the collector layer 130 on the support substrate 110 via the buffer layer 120 and a base layer 140 on the collector layer 130 at 1000 ° C. or higher using hydrogen gas as a carrier gas. And a step of epitaxially growing the emitter layer 150 on the base layer 140 using at least one inert gas selected from the group consisting of nitrogen gas, argon gas, helium gas and neon gas as a carrier gas. . According to the bipolar transistor 100 manufactured by such a manufacturing method, the drain leakage current can be reduced similarly to the hetero field effect transistor 1.
  • the bipolar transistor 200 shown in FIG. 6 includes a buffer layer 220, a collector layer (first gallium nitride semiconductor layer) 230, a base layer (second gallium nitride semiconductor layer) 240, an emitter layer (on the main surface of a support substrate 210).
  • a third gallium nitride based semiconductor layer) 250 and an emitter cap layer 260 are stacked in this order.
  • the support substrate 210 is a self-supporting group III nitride substrate such as a GaN substrate.
  • the buffer layer 220 is a gallium nitride based semiconductor layer made of GaN or the like.
  • the thickness of the buffer layer 220 is, for example, 2.0 ⁇ m.
  • the collector layer 230 is formed by laminating a sub-collector layer 230a, a collector layer 230b, and a collector layer 230c in this order on the main surface of the support substrate 210.
  • the subcollector layer 230a is a gallium nitride based semiconductor layer made of GaN or the like and contains, for example, an n-type dopant (Si or the like).
  • the donor concentration of the subcollector layer 230a is, for example, 2.0 ⁇ 10 18 cm ⁇ 3 .
  • the thickness of the subcollector layer 230a is, for example, 500 nm.
  • the collector layer 230b is a gallium nitride based semiconductor layer made of GaN or the like and contains, for example, an n-type dopant (Si or the like).
  • the donor concentration of the collector layer 230b is, for example, 2.0 ⁇ 10 17 cm ⁇ 3 .
  • the thickness of the collector layer 230b is, for example, 200 nm.
  • Collector layer 230c is a composition gradient layer indium composition is tilted, for example, gallium nitride indium composition In 0.03 Ga 0.97 N base layer 240 side from the collector layer 230b side GaN is inclined semiconductor layer It is.
  • the collector layer 230c contains, for example, an n-type dopant (Si or the like), and the donor concentration of the collector layer 230c is, for example, 2.0 ⁇ 10 18 cm ⁇ 3 .
  • the thickness of the collector layer 230c is, for example, 30 nm.
  • the base layer 240 is a composition gradient layer having a gradient indium composition.
  • the indium composition is changed from In 0.03 Ga 0.97 N on the collector layer 230 side to In 0.06 Ga 0.94 N on the emitter layer 250 side.
  • Base layer 240 is a p-type semiconductor layer containing a p-type dopant (Mg, Zn, etc.), the acceptor concentration in the base layer 240 is, for example, 2.5 ⁇ 10 18 cm -3.
  • the thickness of the base layer 240 is, for example, 100 nm.
  • the emitter layer 250 is a composition gradient layer indium composition is tilted, for example, the base layer 240 side of an In 0.06 Ga 0.94 gallium nitride GaN indium composition of the emitter cap layer 260 side from N are inclined semiconductor Is a layer.
  • the emitter layer 250 contains, for example, an n-type dopant (Si or the like), and the donor concentration of the emitter layer 250 is, for example, 1.0 ⁇ 10 19 cm ⁇ 3 .
  • the thickness of the emitter layer 250 is, for example, 30 nm.
  • the emitter cap layer 260 is a gallium nitride based semiconductor layer made of GaN or the like and contains, for example, an n-type dopant (Si or the like).
  • the donor concentration of the emitter cap layer 260 is, for example, 1.0 ⁇ 10 19 cm ⁇ 3 .
  • the thickness of the emitter cap layer 260 is, for example, 70 nm.
  • the manufacturing method of the bipolar transistor 200 includes a step of epitaxially growing the collector layer 230 on the support substrate 210 through the buffer layer 220 and a base layer 240 on the collector layer 230 at 1000 ° C. or higher using hydrogen gas as a carrier gas. And a step of epitaxially growing the emitter layer 250 on the base layer 240 using at least one inert gas selected from the group consisting of nitrogen gas, argon gas, helium gas and neon gas as a carrier gas. . According to the bipolar transistor 200 manufactured by such a manufacturing method, the drain leakage current can be reduced as in the hetero field effect transistor 1.
  • an n-type GaN layer drift layer, thickness: 5 ⁇ m, Si doping amount: 1 ⁇ 10 16 cm ⁇ 3
  • p-type GaN layer current blocking layer, thickness: 0.5 ⁇ m, Mg doping amount: 5
  • n + -type GaN layer contact layer, thickness: 0.2 ⁇ m, Si doping amount: 1 ⁇ 10 18 cm ⁇ 3
  • the growth conditions of each semiconductor layer are the same except for the dopant type, dopant doping amount, film formation time, etc., and after each semiconductor layer is formed continuously to form a stacked body, the stacked body is cooled to room temperature. I let you. No heat treatment (activation annealing) was performed after the stack was formed.
  • Example 1 An n-type GaN layer and a p-type GaN layer are formed in this order on a gallium nitride substrate using purified hydrogen as a carrier gas, and then an n + -type GaN layer is formed on the p-type GaN layer using nitrogen gas as a carrier gas.
  • a laminate was obtained in the same manner as in Comparative Example 1 except that the film was formed. The ratio of the hydrogen concentration to the acceptor concentration in the laminate was 0.7.
  • Electrochemical CV (ECV) measurement was performed to measure the capacitance of each laminate of Comparative Example 1 and Example 1 while etching with a KOH solution from the n + -type GaN layer to the p-type GaN layer on the surface.
  • the donor / acceptor concentration was measured.
  • FIG. 7 shows the measurement results of ECV measurement.
  • FIG. 7A shows the measurement result of Comparative Example 1
  • FIG. 7B shows the measurement result of Example 1.
  • the vertical axis represents “acceptor concentration (Na) ⁇ donor concentration (Nd)” (cm ⁇ 3 ), and the horizontal axis represents the measurement depth ( ⁇ m) from the surface of the laminate. In the vertical axis, for example, "2.0E + 18" represents the 2.0 ⁇ 10 18.
  • the laminate produced in the same manner as in Comparative Example 1 was in a nitrogen atmosphere and in an atmosphere in which a certain amount of oxygen (flow rate ratio 1 to 20%) was added to nitrogen. After heat treatment at 700 ° C., ECV measurement was performed in the same manner as described above. As a result, it was confirmed that the acceptor concentration of the p-type GaN layer hardly changed compared with that before the heat treatment.
  • Such a phenomenon is a state in which the p-type GaN layer is capped with the n + -type GaN layer, and thus heat treatment is performed, but hydrogen atoms in the p-type GaN layer are blocked by the n + -type GaN layer and stacked. This is presumably due to the fact that it was not released outside the body.
  • the n + type GaN layer and the p type GaN layer were formed in this order on the gallium nitride substrate, and then the n + type GaN layer was not formed.
  • ECV measurement was performed on the obtained laminate in the same manner as described above.
  • the acceptor concentration was about 2.0 ⁇ 10 17 cm ⁇ 3 in a state where no heat treatment was applied, and was 1/10 or less of the Mg doping amount. .
  • Such a phenomenon is presumed to be due to the fact that most of Mg in the p-type GaN layer is passivated by hydrogen atoms.
  • the stacked body with the p-type GaN layer exposed on the surface is heat-treated at 700 ° C. in a nitrogen atmosphere and in an atmosphere in which a certain amount of oxygen is added to nitrogen (flow rate ratio: 1 to 20%). Then, ECV measurement was performed in the same manner as described above. As a result, the acceptor concentration was about 4.5 ⁇ 10 18 cm ⁇ 3 , which was equivalent to the Mg doping amount. Such a phenomenon is presumed to be due to the Mg in the p-type GaN layer being dissociated from the hydrogen atoms and released to the outside of the stacked body by the heat treatment.
  • Example 1 In the measurement result of Example 1 (FIG. 7B), the donor profile of the n + -type GaN layer behaves in the same manner as in Comparative Example 1, but the acceptor concentration of the p-type GaN layer is 4.0 ⁇ 10 18. It was about cm ⁇ 3 , which was confirmed to be higher than the acceptor concentration of Comparative Example 1 of 1.5 ⁇ 10 18 cm ⁇ 3 .
  • Such a phenomenon is caused in the stacked body of Example 1 in which the p-type GaN layer is capped with the n + -type GaN layer in a state where Mg is dissociated from the hydrogen atom while the hydrogen concentration is reduced, and in the subsequent steps. It is presumed that the activity of Mg in the p-type GaN layer is maintained high because hydrogen atoms are prevented from being taken into the p-type GaN layer when the temperature is lowered.
  • SYMBOLS 1 Hetero field effect transistor (nitride semiconductor element) 10, 110, 210 ... Support substrate (III group nitride substrate), 20a ... Drift layer, 20b ... Current blocking layer, 20c ... Contact layer, 20d ... Channel layer, 20e ... carrier supply layer, 25 ... laminate, 27 ... opening, 27a ... side face, 30 ... source electrode, 40 ... drain electrode, 50 ... insulating film, 60 ... gate electrode, 70a ... semiconductor layer (first gallium nitride system) Semiconductor layer), 70b ... Semiconductor layer (second gallium nitride based semiconductor layer), 70c ...
  • Semiconductor layer (third gallium nitride based semiconductor layer), 100, 200 ... Bipolar transistor (nitride semiconductor element), 130, 230 ... Collector Layer (first gallium nitride based semiconductor layer), 140, 240... Base layer (second gallium nitride based semiconductor layer), 150, 250. Jitter layer (third gallium nitride-based semiconductor layer).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

　ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。　これにより、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されているため、ドレインリーク電流を低減することが可能であり、ピンチオフ特性の低下を抑制することができる。

Description

窒化物半導体素子の製造方法
　本発明は、窒化物半導体素子の製造方法に関する。
　特許文献１には、導電性基板上にｎ型ＧａＮドリフト（drift）層、ｐ型ＧａＮバリア（barrier）層、ｎ型ＧａＮキャップ（cap）層が順に形成された縦型トランジスタ構造を有するヘテロ電界効果トランジスタ（ＨＦＥＴ：Heterojunctin　Field　Effect　Transistor）が開示されている。特許文献１に記載のトランジスタでは、ｎ型ＧａＮキャップ層からｐ型ＧａＮバリア層を介してｎ型ＧａＮドリフト層に至る開口部が形成されており、開口部の側面上に電子走行層と電子供給層とが順に積層されている。
　特許文献１に記載のトランジスタは、ＭＯＣＶＤ法等により導電性基板上にｎ型ＧａＮドリフト層、ｐ型ＧａＮバリア層、ｎ型ＧａＮキャップ層を順に形成した後に、ｎ型ＧａＮキャップ層からｐ型ＧａＮバリア層を介してｎ型ＧａＮドリフト層に至る開口部を形成し、開口部の側面上に電子走行層と電子供給層とを順に積層することによって製造されている。
特開２００６－２８６９４２号公報
Ａｐｐｌ.　Ｐｈｙｓ.　Ｌｅｔｔ.,　Ｖｏｌ．７２,　Ｎｏ．１４,　６　Ａｐｒｉｌ　１９９８
　ところで、半導体層の形成に際しては、半導体結晶の分解を抑制するために用いられるアンモニア（ＮＨ３）ガスや、キャリアガス（carrier　gas）として用いられる水素（Ｈ２）ガスのように、水素原子を含有するガスが成長炉内に導入されることがある。ｐ型半導体層が外部に露出した素子形成に際しては、ｐ型半導体層を高温下で形成した後の降温時にアンモニアガスや水素ガスが成長炉内に残存していると、アンモニアガスや水素ガスに由来する水素原子がｐ型半導体層に取り込まれ、当該水素原子がドーパント（例えばＭｇ）に結合（パッシベーション：passivation）してｐ型半導体層のアクセプタ（acceptor）濃度が不足することがある（例えば、上記非特許文献１参照）。これに対し、ｐ型半導体層を形成した後に窒素雰囲気等で活性化アニールを行うことにより、ｐ型半導体層中の水素原子がドーパント（dopant）から解離すると共に素子外部に放出されるため、ドーパントを活性化させることができる。
　特許文献１に記載のトランジスタのような窒化物半導体素子に対しては、ｐ型半導体層中のドーパントの活性度を向上させて、ｐｎ界面の電流ブロック（block）を機能させてドレインリーク（drain　leakage）を抑制することが求められており、半導体積層を形成した後に活性化アニールを行うことが考えられる。しかしながら、本発明者の知見によれば、特許文献１に記載のトランジスタに対して活性化アニールを行って水素原子をドーパントから解離させたとしても、ｐ型ＧａＮバリア層上にｎ型ＧａＮキャップ層が積層された状態でアニールが行われるため、ｎ型ＧａＮキャップ層が水素原子に対して障壁として働いてしまう。そのため、水素原子がｐ型ＧａＮバリア層から素子外部へ放出されることが阻害されてしまい、ドレインリークを抑制するためのｐ型ＧａＮバリア層を充分に機能させることが困難である。
　このようにｐ型ＧａＮバリア層中のドーパントが充分に活性化されていない場合、ｎ型ＧａＮドリフト層及びｐ型ＧａＮバリア層の界面が充分に電気的に機能せず、ドレインリーク（電流リーク）が発生してしまいピンチオフ（pinch－off）特性が低下することとなる。
　本発明はこのような課題に鑑みてなされたものであり、ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することを目的とする。
　上記課題を解決するために鋭意検討した結果、本発明者は以下の知見を見出した。すなわち、上記課題を解決する方法として、ｐ型半導体層に水素原子が混入することを抑制する観点から、ｐ型半導体層を形成する工程において、水素ガスとは異なる不活性ガス（例えば窒素ガス）をキャリアガスとして用いることが考えられる。しかしながら、ｐ型半導体層を形成する工程において窒素ガス等の不活性ガスを用いると、酸素等の補償不純物がｐ型半導体層へ混入してしまい易い。そして、混入した補償不純物によってｐ型半導体層中のドーパントが補償されると、ｐ型半導体層のアクセプタ濃度が低下してドレインリーク不良の発生が促進されることとなる。
　一方、ｐ型半導体層を形成する工程において水素ガスをキャリアガスとして用いた場合には、補償不純物がｐ型半導体層へ混入することを充分に抑制することが可能であり、窒素ガス等の不活性ガスを用いた場合に比してドレインリーク電流を低減することができる。また、水素ガスは水素原子の供給源となり得るものの、ｐ型半導体層を高温下で形成することにより、ｐ型半導体層の水素濃度を低減しつつｐ型半導体層中のドーパントが水素原子と結合することを抑制することができる。したがって、水素ガスをキャリアガスとして用いてｐ型半導体層を高温下で形成することで、ｐ型半導体層に補償不純物が混入することを抑制した上で、ｐ型半導体層の水素濃度を低減しつつｐ型半導体層中のドーパントが水素原子と結合することを抑制することができる。
　すなわち、本発明の一側面に係る窒化物半導体素子の製造方法は、第１窒化ガリウム系半導体層を自立ＩＩＩ族窒化物基板上にエピタキシャル（epitaxial）成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を第１窒化ガリウム系半導体層上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、第３窒化ガリウム系半導体層を第２窒化ガリウム系半導体層上にエピタキシャル成長させる工程と、を備える。
　本発明の一側面では、水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を１０００℃以上でエピタキシャル成長させている。これにより、第２窒化ガリウム系半導体層に補償不純物が混入することを抑制した上で、第２窒化ガリウム系半導体層に混入する水素原子量を低減しつつ第２窒化ガリウム系半導体層中のドーパントが水素原子と結合することを抑制することができる。また、本発明の一側面では、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて第３窒化ガリウム系半導体層をエピタキシャル成長させている。これらのガスは水素原子の供給源となり難いため、これらのガスをキャリアガスとして用いることにより、第３窒化ガリウム系半導体層をエピタキシャル成長させる工程において水素原子が第２窒化ガリウム系半導体層に取り込まれることを抑制することができる。さらに、本発明の一側面では、第３窒化ガリウム系半導体層を第２窒化ガリウム系半導体層上にエピタキシャル成長させている。これにより、第２窒化ガリウム系半導体層が外部に露出することが抑制されるため、第２窒化ガリウム系半導体層に水素原子が取り込まれてドーパントが失活することを抑制することができる。以上のような本発明の一側面では、第２窒化ガリウム系半導体層のアクセプタ濃度が不足することが抑制されるため、第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層の界面が充分に電気的に機能する。したがって、窒化物半導体素子におけるドレインリーク電流を低減することができる。
　第３窒化ガリウム系半導体層は、ｎ型半導体層であることが良い。この場合、水素原子が第３窒化ガリウム系半導体層を通過して第２窒化ガリウム系半導体層に至ることが更に抑制されるため、ドレインリーク電流を更に低減することができる。
　第１窒化ガリウム系半導体層は、ｎ型半導体層であってもよい。この場合、第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層の界面にｐｎ接合を形成することができる。
　第２窒化ガリウム系半導体層は、マグネシウム及び亜鉛からなる群より選ばれる少なくとも一種の元素をドーパントとして含有していてもよい。この場合、第２窒化ガリウム系半導体層を効率的に形成することができる。また、マグネシウム及び亜鉛は、水素原子と結合して失活し易い傾向があるものの、本発明の一側面によれば、ドーパントとしてマグネシウム及び亜鉛を用いた場合であってもドレインリーク電流を低減することができる。
　第２窒化ガリウム系半導体層におけるアクセプタ濃度に対する水素濃度の比は、０．８未満であることが良い。この場合、第２窒化ガリウム系半導体層中のドーパントが失活することが充分に抑制されるため、第２窒化ガリウム系半導体層が電気的に更に良好に機能することとなり、ドレインリーク電流を更に低減することができる。
　第３窒化ガリウム系半導体層の厚さは、５０～５００ｎｍであることが良い。この場合、第３窒化ガリウム系半導体層の表面の平坦性を維持しつつ、第３窒化ガリウム系半導体層を電気的に更に良好に機能させることができる。
　第１～第３窒化ガリウム系半導体層の材料の組み合わせは、第３窒化ガリウム系半導体層／第２窒化ガリウム系半導体層／第１窒化ガリウム系半導体層として記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮであることが良い。これらの組み合わせによれば、良好なｐｎ接合が提供され、ドレインリーク電流を更に低減することができる。
　本発明の一側面に係る窒化物半導体素子の製造方法は、ドリフト層のための第１窒化ガリウム系半導体層、電流ブロック層のための第２窒化ガリウム系半導体層、及び、コンタクト（contact）層のための第３窒化ガリウム系半導体層に、第３窒化ガリウム系半導体層から第２窒化ガリウム系半導体層を介して第１窒化ガリウム系半導体層に至る開口部を形成して、ドリフト層、電流ブロック層及びコンタクト層並びに開口部を有する積層体を得る工程と、窒化ガリウム系半導体からなるチャネル（channel）層を開口部の側面上にエピタキシャル成長させる工程と、ＩＩＩ族窒化物半導体からなるキャリア供給層をチャネル層上にエピタキシャル成長させる工程と、絶縁膜をキャリア供給層上に形成する工程と、ゲート（gate）電極を絶縁膜上に形成し、ソース（source）電極を積層体上に形成し、自立ＩＩＩ族窒化物基板又は積層体上にドレイン電極を形成する工程と、を更に備え、キャリア供給層のバンドギャップ（bandgap）がチャネル層のバンドギャップよりも大きい態様であってもよい。
　本発明の一側面に係る窒化物半導体素子の製造方法は、当該窒化物半導体素子が、コレクタ（collector）層、ベース（base）層及びエミッタ（emitter）層を備えるバイポーラトランジスタ（Bipolar　transistor）であり、コレクタ層が、第１窒化ガリウム系半導体層であり、ベース層が、インジウムを含有する第２窒化ガリウム系半導体層であり、エミッタ層が、第３窒化ガリウム系半導体層である態様であってもよい。
　本発明の一側面によれば、ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することができる。特に、本発明の一側面によれば、ドーパントを活性化させるための熱処理を要することなくドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することができる。また、本発明の一側面によれば、縦型構造を有する電力制御用トランジスタの製造方法を提供することもできる。
本発明の一実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。 本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。 本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。 本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。 本発明の他の実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。 本発明の他の実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。 ＥＣＶ測定の測定結果を示す図面である。
　以下、本発明の一実施形態に係る窒化物半導体素子の製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
　図１は、本実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。図１に示すように、ヘテロ電界効果トランジスタ１は、縦型トランジスタ構造を有しており、支持基板１０、半導体領域２０、ソース電極３０、ドレイン電極４０、絶縁膜５０及びゲート電極６０を備えている。
　支持基板１０は、導電性の自立ＩＩＩ族窒化物基板であり、ＧａＮ基板等の窒化ガリウム系半導体基板である。支持基板１０は、互いに対向する表面（主面）１０ａと裏面（主面）１０ｂとを有している。
　半導体領域２０は、支持基板１０の表面１０ａ上に配置されている。半導体領域２０は、ドリフト層２０ａ、電流ブロック層２０ｂ、コンタクト層２０ｃ、チャネル層２０ｄ及びキャリア供給層２０ｅを有している。
　ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃは、支持基板１０の表面１０ａ上に順に積層されて積層体（半導体積層）２５を形成しており、積層体２５の表面側には、コンタクト層２０ｃから電流ブロック層２０ｂを介してドリフト層２０ａに至る開口部２７が形成されている。開口部２７は、支持基板１０の表面１０ａに沿った所定方向に延びており、図１は、この所定方向と直交する方向の切断面を示している。
　開口部２７は、側面２７ａ及び底面２７ｂを有している。側面２７ａは、ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃの側面から構成されており、底面２７ｂ側に向かって傾斜している。開口部２７の底面２７ｂは、ドリフト層２０ａから構成されており、側面２７ａに接続されている。
　ドリフト層２０ａは、支持基板１０の表面１０ａの全面を覆うように表面１０ａ上に配置されている。ドリフト層２０ａの表面側には、開口部２７の底部を構成する凹部が形成されている。ドリフト層２０ａは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有するｎ型半導体層である。ドリフト層２０ａのドナー（donor）濃度は、例えば５×１０１５～２×１０１６ｃｍ－３である。ドリフト層２０ａの厚さは、凹部が形成されていない領域において例えば３～１２μｍである。
　電流ブロック層（バリア層）２０ｂは、ドリフト層２０ａにおける凹部が形成されていない領域上に配置されており、ドリフト層２０ａに接している。電流ブロック層２０ｂは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、ＡｌＧａＮからなる場合には、電流ブロック層２０ｂからコンタクト層２０ｃあるいはチャネル層２０ｄへドーパントが拡散することを充分に抑制することができる。
　電流ブロック層２０ｂは、マグネシウム（Ｍｇ）及び亜鉛（Ｚｎ）からなる群より選ばれる少なくとも一種の元素をｐ型ドーパントとして含有するｐ型半導体層である。電流ブロック層２０ｂ及びドリフト層２０ａの間には、例えばｐｎ接合２９ａが形成されている。電流ブロック層２０ｂのアクセプタ濃度は、ｐｎ接合２９ａが有効に機能し、ドレイン耐圧を保持する観点から、１×１０１７ｃｍ－３以上が好ましく、１×１０１８ｃｍ－３以上がより好ましい。電流ブロック層２０ｂのアクセプタ濃度は、電流ブロック層２０ｂからチャネル層２０ｄへのドーパント拡散によるオン抵抗（on-resistance）の増加を抑制する観点から、５×１０１８ｃｍ－３以下が好ましい。
　電流ブロック層２０ｂにおける水素濃度が高いと、水素原子がドーパントに結合してドーパントの活性度が低下し易くなる。そのため、電流ブロック層２０ｂにおけるアクセプタ濃度に対する水素濃度の比（水素濃度／アクセプタ濃度）は、ドーパントの活性度が低下することを更に抑制する観点から、０．８未満が好ましく、０．７以下がより好ましい。なお、水素濃度は、雰囲気ガスの種類や成長温度によって調整可能であり、二次イオン質量分析（ＳＩＭＳ）等により測定することができる。
　電流ブロック層２０ｂの厚さは、ｐｎ接合２９ａが有効に機能し、ドレイン耐圧を保持する観点から、０．５μｍ以上が好ましい。電流ブロック層２０ｂの厚さは、電流ブロック層２０ｂの膜厚に比例してトランジスタのオン抵抗が増加する観点から、２μｍ以下が好ましく、１μｍ以下がより好ましい。
　コンタクト層２０ｃは、電流ブロック層２０ｂ上に配置されており、電流ブロック層２０ｂに接している。コンタクト層２０ｃは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、バンドギャップが小さいＩｎＧａＮからなる場合には、電流ブロック層２０ｂ中の水素原子の拡散を促進させることができる。
　コンタクト層２０ｃは、例えば、ｎ型ドーパント（Ｓｉ等）を含有するｎ型半導体層である。コンタクト層２０ｃ及び電流ブロック層２０ｂの間には、例えばｐｎ接合２９ｂが形成されている。コンタクト層２０ｃのドナー濃度は、ソース電極３０－チャネル層２０ｄ間の直列抵抗を低減させる観点から、１×１０１８ｃｍ－３以上が好ましい。コンタクト層２０ｃのドナー濃度は、ドナー過剰による補償型欠陥導入を抑制する観点から、１×１０１９ｃｍ－３以下が好ましく、５×１０１８ｃｍ－３以下がより好ましい。コンタクト層２０ｃがｎ型半導体層である場合には、酸素等の補償不純物が混入するとキャリア増加に寄与することとなり、このような補償不純物を含有するキャリアガスをコンタクト層２０ｃの形成に際して用いることができる。
　コンタクト層２０ｃの厚さは、電流ブロック層２０ｂからコンタクト層２０ｃへドーパントが拡散する場合であってもコンタクト層２０ｃが電気的に充分に機能する観点から、０．０５μｍ（５０ｎｍ）以上が好ましく、０．２μｍ（２００ｎｍ）以上がより好ましい。コンタクト層２０ｃの厚さは、コンタクト層２０ｃの表面の平坦性を維持する観点から、０．５μｍ（５００ｎｍ）以下が好ましく、０．３μｍ（３００ｎｍ）以下がより好ましい。
　ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃの材料の組み合わせは、コンタクト層２０ｃ／電流ブロック層２０ｂ／ドリフト層２０ａとして記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮであることが良い。これらの組み合わせによれば、良好なｐｎ接合が提供され、ドレインリーク電流を更に低減することができる。
　チャネル層２０ｄは、開口部２７の形状に沿って開口部２７の側面２７ａ及び底面２７ｂ上に配置されており、開口部２７に露出したドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃのそれぞれの側面に接している。また、チャネル層２０ｄは、コンタクト層２０ｃの主面における開口部２７近傍の領域を覆っている。チャネル層２０ｄは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、例えばノンドープである。チャネル層２０ｄの厚さは、例えば５０～２００ｎｍである。
　キャリア供給層（バリア層）２０ｅは、開口部２７の形状に沿ってチャネル層２０ｄ上に配置されており、チャネル層２０ｄに接している。キャリア供給層２０ｅは、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなるＩＩＩ族窒化物半導体層であり、例えばノンドープである。キャリア供給層２０ｅの厚さは、例えば５～３０ｎｍである。キャリア供給層２０ｅのバンドギャップは、キャリア供給層２０ｅとチャネル層２０ｄとの界面に井戸型ポテンシャルを形成し二次元電子ガスを閉じ込める機能の観点から、チャネル層２０ｄのバンドギャップよりも大きいことが良い。
　チャネル層２０ｄ及びキャリア供給層２０ｅの材料の組み合わせは、チャネル層２０ｄ／キャリア供給層２０ｅとして記載したときに、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＡｌＮであることが良い。これらの組み合わせによれば、良好なキャリア生成及び良好なチャネル形成が提供される。
　ソース電極３０は、コンタクト層２０ｃの主面におけるチャネル層２０ｄに覆われていない領域上に形成されており、ソース電極３０の側面は、チャネル層２０ｄ及びキャリア供給層２０ｅの端部に接している。ソース電極３０としては、例えばＴｉ／Ａｌを用いることができる。
　ドレイン電極４０は、支持基板１０又は積層体２５上に配置される。本実施形態では、ドレイン電極４０は、支持基板１０の裏面１０ｂの全面を覆うように配置されている。ドレイン電極４０としては、例えばＴｉ／Ａｌを用いることができる。
　絶縁膜５０は、開口部２７の形状に沿ってキャリア供給層２０ｅ上に配置されており、開口部２７の形状に沿った凹部を形成している。絶縁膜５０は、例えばシリコン酸化物膜であり、絶縁膜５０の厚さは、例えば１０ｎｍ程度である。絶縁膜５０を配置することにより、積層体２５に対するゲート電極６０の障壁を高めることができる。
　ゲート電極６０は、絶縁膜５０によって形成された凹部内に配置されている。ゲート電極６０としては、例えばＮｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ又はＭｏ／Ａｕを用いることができる。
　ヘテロ電界効果トランジスタ１は、キャリアが電子であるとき、ソース電極３０からのキャリアが二次元キャリアガスとしてチャネル層２０ｄ内を伝搬する。ヘテロ電界効果トランジスタ１のゲート電極６０の電圧が閾値を越えると、キャリアは、ゲート電極６０直下のチャネル層２０ｄを通過した後にドリフト層２０ａに到達し、支持基板１０の裏面１０ｂを介してドレイン電極４０に到達する。このようなキャリアの移動を可能とするため、ヘテロ電界効果トランジスタ１は縦型構造を有している。
　次に、図２～図４を参照しながら、本実施形態に係る窒化物半導体素子の製造方法について説明する。図２～図４は、本実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
　ヘテロ電界効果トランジスタ１の製造方法は、例えば、第１半導体層形成工程、第２半導体層形成工程、第３半導体層形成工程、開口部形成工程、再成長工程、絶縁膜形成工程及び電極形成工程をこの順に備えている。ヘテロ電界効果トランジスタ１の製造方法は、第３半導体層形成工程の後に、サンプルを例えば室温（２５℃）まで降温させる工程を備えていてもよく、例えば第３半導体層形成工程から開口部形成工程へ移行する際に、第３半導体層形成工程で用いた成長炉内からサンプルを取り出して降温させた後、開口部形成工程で使用するチャンバ内にサンプルを収容してもよい。
　第１半導体層形成工程、第２半導体層形成工程、第３半導体層形成工程及び再成長工程では、例えばＭＯＣＶＤ法により半導体層をエピタキシャル成長させることができる。原料ガスとしては、例えば、トリメチルガリウム（ガリウム原料）、アンモニア（窒素原料）、トリメチルアルミニウム（アルミニウム原料）、トリメチルインジウム（インジウム原料）が挙げられる。ｎ型ドーパントガスとしては、例えばシランが挙げられる。ｐ型ドーパントガスとしては、例えばビスシクロペンタジエニルマグネシウムやジエチルジンクが挙げられる。
　第１半導体層形成工程では、まず、図２に示すような成長炉８０ａ内に支持基板１０を配置する。第１半導体層形成工程では、支持基板１０上に半導体層をエピタキシャル成長させる前に、アンモニアガス（例えば流量１６ｓｌｍ（ｓｌｍ＝標準リットル／分））及び水素ガス（例えば流量４ｓｌｍ）を含む雰囲気で、支持基板１０に対して熱処理を行って支持基板１０の表面１０ａをクリーニングしてもよい。熱処理温度は、例えば１０００～１１００℃である。炉内圧力は、例えば５０～７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３Ｐａ）である。熱処理時間は、例えば５分である。この熱処理により、支持基板１０の表面１０ａにおける水分や酸素等を脱離させることができる。
　次に、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、ドリフト層２０ａのための窒化ガリウム系半導体層として半導体層（第１窒化ガリウム系半導体層）７０ａを支持基板１０の表面１０ａ上に表面１０ａの法線方向にエピタキシャル成長させる。キャリアガスとしては、例えば水素ガスを用いる。
　第２半導体層形成工程では、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、電流ブロック層２０ｂのための窒化ガリウム系半導体層として半導体層（第２窒化ガリウム系半導体層）７０ｂを半導体層７０ａ上に表面１０ａの法線方向にエピタキシャル成長させる。第２半導体層形成工程では、キャリアガスとして水素ガスを用いる。パラジウム透過膜を用いることにより、高純度な水素ガスを容易に成長炉８０ａ内に導入することができる。
　第２半導体層形成工程における成長温度は、半導体層７０ｂの水素濃度を低減しつつ半導体層７０ｂ中のドーパントが水素原子と結合することを抑制する観点から、１０００℃以上であり、１０４０℃以上が好ましく、１０５０℃以上がより好ましい。成長温度の上限値は例えば１１００℃である。成長圧力は５０～７６０Ｔｏｒｒが好ましく、２００～７６０Ｔｏｒｒがより好ましい。供給モル比（Ｖ／ＩＩＩ）は（アンモニアの供給モル量）／（有機ガリウム原料の供給モル量）で例えば５００～１００００が良い。
　第３半導体層形成工程では、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、コンタクト層２０ｃのための窒化ガリウム系半導体層として半導体層（第３窒化ガリウム系半導体層）７０ｃを半導体層７０ｂ上に表面１０ａの法線方向にエピタキシャル成長させる。これにより、図２に示すように積層体９０ａが得られる。第３半導体層形成工程では、キャリアガスを第２半導体層形成工程の水素ガスから切り替えて、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスを用いる。
　第３半導体層形成工程における成長温度は、１０００～１１００℃が好ましく、１０５０～１１００℃がより好ましい。本実施形態では、第２半導体層形成工程及び第３半導体層形成工程を連続して行うことが良い。また、第２半導体層形成工程及び第３半導体層形成工程の一連の過程において半導体層７０ｂが１０００℃以上に保持されていることが良く、この場合、電流ブロック層２０ｂにおいてドーパントが水素原子から解離した状態を維持することができる。成長圧力は５０～７６０Ｔｏｒｒが好ましく、２００～７６０Ｔｏｒｒがより好ましい。供給モル比（Ｖ／ＩＩＩ）は（アンモニアの供給モル量）／（有機ガリウム原料の供給モル量）で例えば５００～１００００が良い。
　本実施形態では、キャリアガスとして、第２半導体層形成工程において水素ガスを用い、第３半導体層形成工程において窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスを用いている。ここで、電流ブロック層２０ｂに水素原子が混入することを抑制する観点から、第２半導体層形成工程において、水素ガスに代えて窒素ガス等の不活性ガスを用いることが考えられる。しかしながら、第２半導体層形成工程において窒素ガス等の不活性ガスを用いると、酸素等の補償不純物が電流ブロック層２０ｂへ混入してしまい易い。そして、混入した補償不純物によって電流ブロック層２０ｂ中のドーパントが補償されると、電流ブロック層２０ｂのアクセプタ濃度が低下してドレインリーク不良の発生が促進されることとなる。
　一方、第２半導体層形成工程において水素ガスをキャリアガスとして用いた場合には、補償不純物が電流ブロック層２０ｂへ混入することを充分に抑制することが可能であり、窒素ガス等の不活性ガスを用いた場合に比してドレインリーク電流を低減することができる。また、水素ガスは水素原子の供給源となり得るものの、電流ブロック層２０ｂを１０００℃以上の高温下で形成することにより、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。したがって、水素ガスをキャリアガスとして用いて電流ブロック層２０ｂを高温下で形成することで、電流ブロック層２０ｂに補償不純物が混入することを抑制した上で、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。
　また、水素ガスを用いた場合には、窒素ガス等の不活性ガスを用いた場合に比して、原料を効率的に拡散させることができるため、成長速度・膜厚分布の均一性、ドーパントの面内均一性を更に向上させることもできる。
　開口部形成工程では、積層体９０ａを成長炉８０ａから取り出した後、図３に示すようなエッチング装置のチャンバ８０ｂ内に積層体９０ａを配置する。次に、半導体層７０ａ、半導体層７０ｂ及び半導体層７０ｃから構成される積層体９０ａの表面側に、半導体層７０ｃから半導体層７０ｂを介して半導体層７０ａに至る開口部２７を形成して、ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃ並びに開口部２７を有する積層体９０ｂを得る。
　開口部形成工程では、例えば、半導体層７０ｃ上にスパッタ法により酸化シリコン膜を形成した後、酸化シリコン膜をパターニングして、開口部２７を形成する領域が露出するパターンを有するマスク層（図示せず）を形成する。次に、マスク層を介して反応性イオンエッチング等を行い、半導体層７０ｃ、半導体層７０ｂ及び半導体層７０ａの一部を順に除去して開口部２７を形成する。マスク層は、ウェットエッチングにより除去することができる。
　再成長工程は、チャネル層形成工程と、キャリア供給層形成工程とを有している。再成長工程では、チャネル層形成工程においてコンタクト層２０ｃ上にチャネル層２０ｄをエピタキシャル成長させる前に、アンモニアガス（例えば流量１６ｓｌｍ）及び水素ガス（例えば流量４ｓｌｍ）を含む雰囲気で、積層体９０ｂに対して熱処理を行ってもよい。これにより、チャネル層２０ｄの下地となる積層体９０ｂの表面において原子の再配列が可能になる。熱処理温度は、例えば１０００～１１００℃である。炉内圧力は、例えば５０～７６０Ｔｏｒｒである。熱処理時間は、例えば５分である。
　チャネル層形成工程では、まず、積層体９０ｂをチャンバ８０ｂから取り出した後、積層体９０ｂを成長炉８０ａ内に再び配置する。次に、図４に示すように、開口部２７の形状に沿って開口部２７の側面２７ａ及び底面２７ｂ並びにコンタクト層２０ｃの主面に接するようにチャネル層２０ｄを形成する。キャリアガスとしては例えば水素ガスを用いる。成長温度は例えば９５０～１０５０℃であり、成長圧力は例えば５０～７６０Ｔｏｒｒであり、供給モル比（Ｖ／ＩＩＩ）は例えば５００～１００００である。
　キャリア供給層形成工程では、開口部２７の形状に沿ってチャネル層２０ｄを覆うように、キャリア供給層２０ｅをチャネル層２０ｄ上に形成する。キャリアガスとしては例えば水素ガスを用いる。成長温度は例えば１０００～１１５０℃であり、成長圧力は例えば５０～２００Ｔｏｒｒであり、供給モル比（Ｖ／ＩＩＩ）は例えば５００～１００００である。
　絶縁膜形成工程では、開口部２７の形状に沿ってキャリア供給層２０ｅの全面を覆うように、絶縁膜５０をキャリア供給層２０ｅ上に形成する。これにより、開口部２７の形状に沿った凹部が絶縁膜５０によって形成される。
　電極形成工程では、コンタクト層２０ｃの主面における外縁部上に位置するチャネル層２０ｄ及びキャリア供給層２０ｅを除去した後、当該外縁部上にソース電極３０を形成する。また、支持基板１０又は積層体２５上にドレイン電極４０を形成する。本実施形態では、支持基板１０の表面１０ａとは反対側の裏面１０ｂにドレイン電極４０を形成する。さらに、絶縁膜５０によって形成された凹部を満たすようにゲート電極６０を開口部２７の側面２７ａ及び底面２７ｂ上に形成する。
　以上により、図１に示すようなヘテロ電界効果トランジスタ１が得られる。
　本実施形態では、第２半導体層形成工程において、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂを１０００℃以上でエピタキシャル成長させている。これにより、電流ブロック層２０ｂに補償不純物が混入することを抑制した上で、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。
　また、本実施形態では、第３半導体層形成工程において、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いてコンタクト層２０ｃをエピタキシャル成長させている。これらのガスは水素原子の供給源となり難いため、これらのガスをキャリアガスとして用いることにより、第３半導体層形成工程において水素原子が電流ブロック層２０ｂに取り込まれることを抑制することができる。
　ここで、ｐ型半導体層が外部に露出した素子形成の場合には、ｐ型半導体層を高温下で形成した後の降温時にアンモニアガスや水素ガスが成長炉内に残存していると、アンモニアガスや水素ガスに由来する水素原子がｐ型半導体層に取り込まれ、成長炉からのサンプル取り出し時等の室温下ではドーパントの多くが水素原子によって失活してしまう。一方、本実施形態では、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させている。これにより、ドーパントが水素原子と結合することを抑制しつつ形成された電流ブロック層２０ｂが外部に露出することが抑制されるため、電流ブロック層２０ｂに水素原子が取り込まれてドーパントが失活することを抑制することができる。
　以上のような本実施形態では、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されるため、ドリフト層２０ａ及び電流ブロック層２０ｂのｐｎ接合２９ａが充分に電気的に機能する。したがって、ヘテロ電界効果トランジスタ１におけるドレインリーク電流を低減することができる。
　また、従来、ｐ型半導体層がキャップ層に被覆されている場合には、活性化アニールを行って水素原子をドーパントから解離させたとしても、キャップ層が水素原子に対して障壁として働いてしまう。そのため、水素原子がｐ型半導体層から素子外部へ放出されることが阻害されてしまい、ドレインリークを抑制するための電流ブロック層２０ｂを充分に機能させることが困難である。特に、キャップ層がｎ型半導体層又はノンドープ半導体層である場合には、このような現象が顕著に確認される。このような現象は、熱処理が加えられた半導体（例えばＧａＮ）内において、フェルミ（Fermi）準位に依存して変化する最安定な配置位置間を水素原子がホッピング（hopping）しながら拡散するところ、ｐ型半導体と比較してｎ型半導体又はノンドープ半導体では、水素原子があまり拡散しないことに起因していると考えられる。一方、本実施形態では、ドーパントが水素原子と結合することが抑制された状態で電流ブロック層２０ｂがコンタクト層２０ｃにキャップされているため、活性化アニール等の熱処理を要することなく電流ブロック層２０ｂ中のドーパントが失活することを抑制することができる。
　また、本実施形態では、開口部２７の側面２７ａ上に形成されたチャネル層２０ｄ／キャリア供給層２０ｅの界面に、格子歪みに伴うピエゾ分極により二次元電子ガスが生じており、この二次元電子ガスがコンタクト層２０ｃからドリフト層２０ａに至るまでの電流を担っている。ここで、電流ブロック層２０ｂ中のドーパントが充分に活性化されていない場合には、チャネル層２０ｄ／キャリア供給層２０ｅの界面における二次元電子ガスが電流ブロック層２０ｂのポテンシャルの持ち上がりの不足で枯渇しないこととなる。これにより、トランジスタ動作においてドレインリーク不良が発生してしまい、ピンチオフ特性が低下することとなる。しかしながら、本実施形態では、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されているため、ドレインリーク電流を低減することが可能であり、ピンチオフ特性の低下を抑制することができる。
　また、電流ブロック層２０ｂ中のドーパントが失活している場合には、アクセプタ濃度を増加させる観点から、電流ブロック層２０ｂにおけるドーパントのドープ量を増やすことが考えられる。しかしながら、この場合、ドーパントが電流ブロック層２０ｂからチャネル層２０ｄ／キャリア供給層２０ｅの界面へ拡散し易くなり、当該界面における二次元電子ガスの存在量が低下し、トランジスタのオン動作時におけるオン抵抗が増加することとなる。一方、本実施形態では、電流ブロック層２０ｂ中のドーパントが失活することが抑制されているため、ドーパントのドープ量を可及的少量に留めることが可能である。したがって、本実施形態では、トランジスタのオン動作時において、オン抵抗の増加を抑制しつつドレインリーク電流を低減することができる。
　本発明は上述の実施形態に限定されず、様々な変形態様が可能である。例えば、窒化物半導体素子は上記のトランジスタに限られず、図５～図６に示すようなｎｐｎ型バイポーラトランジスタであってもよい。
　図５に示すバイポーラトランジスタ１００は、支持基板１１０、バッファ層１２０、コレクタ層（第１窒化ガリウム系半導体層）１３０、ベース層（第２窒化ガリウム系半導体層）１４０、エミッタ層（第３窒化ガリウム系半導体層）１５０、コレクタ電極１６０、ベース電極１７０及びエミッタ電極１８０を備えている。
　支持基板１１０は、ＧａＮ基板等の自立ＩＩＩ族窒化物基板である。バッファ層１２０は、支持基板１１０の表面１１０ａ上に配置されている。バッファ層１２０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ型ＧａＮ層である。
　コレクタ層１３０は、バッファ層１２０の主面上に配置されている。コレクタ層１３０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ型ＧａＮ層である。
　ベース層１４０は、コレクタ層１３０の主面上に配置されている。ベース層１４０は、インジウムを含む窒化ガリウム系半導体層であり、Ｍｇ、Ｚｎ等のｐ型ドーパントを含有するｐ型半導体層である。ベース層１４０は、例えばｐ型ＩｎＧａＮ層である。
　エミッタ層１５０は、ベース層１４０の主面上に配置されている。エミッタ層１５０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ＋型ＧａＮ層である。
　コレクタ電極１６０は、支持基板１１０の裏面１１０ｂ上に配置されている。ベース電極１７０は、エミッタ層１５０から離隔してベース層１４０の主面上に配置されている。エミッタ電極１８０は、エミッタ層１５０の主面上に配置されている。
　バイポーラトランジスタ１００の製造方法は、バッファ層１２０を介してコレクタ層１３０を支持基板１１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ベース層１４０をコレクタ層１３０上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いて、エミッタ層１５０をベース層１４０上にエピタキシャル成長させる工程と、を備える。このような製造方法により製造されるバイポーラトランジスタ１００によれば、ヘテロ電界効果トランジスタ１と同様に、ドレインリーク電流を低減することができる。
　図６に示すバイポーラトランジスタ２００は、支持基板２１０の主面上にバッファ層２２０、コレクタ層（第１窒化ガリウム系半導体層）２３０、ベース層（第２窒化ガリウム系半導体層）２４０、エミッタ層（第３窒化ガリウム系半導体層）２５０及びエミッタキャップ層２６０がこの順に積層されて形成されている。
　支持基板２１０は、ＧａＮ基板等の自立ＩＩＩ族窒化物基板である。バッファ層２２０は、ＧａＮ等からなる窒化ガリウム系半導体層である。バッファ層２２０の厚さは、例えば２．０μｍである。
　コレクタ層２３０は、支持基板２１０の主面上にサブコレクタ層２３０ａ、コレクタ層２３０ｂ及びコレクタ層２３０ｃがこの順に積層されて形成されている。サブコレクタ層２３０ａは、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。サブコレクタ層２３０ａのドナー濃度は、例えば２．０×１０１８ｃｍ－３である。サブコレクタ層２３０ａの厚さは、例えば５００ｎｍである。
　コレクタ層２３０ｂは、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。コレクタ層２３０ｂのドナー濃度は、例えば２．０×１０１７ｃｍ－３である。コレクタ層２３０ｂの厚さは、例えば２００ｎｍである。
　コレクタ層２３０ｃは、インジウム組成が傾斜した組成傾斜層であり、例えば、コレクタ層２３０ｂ側のＧａＮからベース層２４０側のＩｎ０．０３Ｇａ０．９７Ｎにインジウム組成が傾斜する窒化ガリウム系半導体層である。コレクタ層２３０ｃは、例えばｎ型ドーパント（Ｓｉ等）を含有しており、コレクタ層２３０ｃのドナー濃度は、例えば２．０×１０１８ｃｍ－３である。コレクタ層２３０ｃの厚さは、例えば３０ｎｍである。
　ベース層２４０は、インジウム組成が傾斜した組成傾斜層であり、例えば、コレクタ層２３０側のＩｎ０．０３Ｇａ０．９７Ｎからエミッタ層２５０側のＩｎ０．０６Ｇａ０．９４Ｎにインジウム組成が傾斜する窒化ガリウム系半導体層である。ベース層２４０は、ｐ型ドーパント（Ｍｇ、Ｚｎ等）を含有するｐ型半導体層であり、ベース層２４０のアクセプタ濃度は、例えば２．５×１０１８ｃｍ－３である。ベース層２４０の厚さは、例えば１００ｎｍである。
　エミッタ層２５０は、インジウム組成が傾斜した組成傾斜層であり、例えば、ベース層２４０側のＩｎ０．０６Ｇａ０．９４Ｎからエミッタキャップ層２６０側のＧａＮにインジウム組成が傾斜する窒化ガリウム系半導体層である。エミッタ層２５０は、例えばｎ型ドーパント（Ｓｉ等）を含有しており、エミッタ層２５０のドナー濃度は、例えば１．０×１０１９ｃｍ－３である。エミッタ層２５０の厚さは、例えば３０ｎｍである。
　エミッタキャップ層２６０は、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。エミッタキャップ層２６０のドナー濃度は、例えば１．０×１０１９ｃｍ－３である。エミッタキャップ層２６０の厚さは、例えば７０ｎｍである。
　バイポーラトランジスタ２００の製造方法は、バッファ層２２０を介してコレクタ層２３０を支持基板２１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ベース層２４０をコレクタ層２３０上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いて、エミッタ層２５０をベース層２４０上にエピタキシャル成長させる工程と、を備える。このような製造方法により製造されるバイポーラトランジスタ２００によれば、ヘテロ電界効果トランジスタ１と同様に、ドレインリーク電流を低減することができる。
　以下、本発明に関して実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（比較例１）
　まず、２インチ角の導電性の窒化ガリウム基板（ＧａＮ基板）を成長炉内に設置した後、１０３０℃、１００Ｔｏｒｒ、アンモニア及び水素雰囲気中で基板クリーニングを実施した。
　次に、ｎ型ＧａＮ層（ドリフト層、厚さ：５μｍ、Ｓｉドープ量：１×１０１６ｃｍ－３）、ｐ型ＧａＮ層（電流ブロック層、厚さ：０．５μｍ、Ｍｇドープ量：５×１０１８ｃｍ－３）及びｎ＋型ＧａＮ層（コンタクト層、厚さ：０．２μｍ、Ｓｉドープ量：１×１０１８ｃｍ－３）から構成される積層体を以下のとおり窒化ガリウム基板上に形成した。なお、ドーパントの種類、ドーパントのドープ量、成膜時間等を除いて各半導体層の成長条件は同一とし、各半導体層を連続して成膜し積層体を形成した後に積層体を室温に降温させた。積層体形成後に熱処理（活性化アニール）は行わなかった。
　まず、成長温度１０５０℃、成長圧力２００Ｔｏｒr、供給モル比（Ｖ／ＩＩＩ）＝１５００の条件でｎ型ＧａＮ層、ｐ型ＧａＮ層及びｎ＋型ＧａＮ層を窒化ガリウム基板上にこの順にＭＯＣＶＤ法により成膜して積層体を得た。ガリウム原料としてトリメチルガリウムを用い、窒素原料として高純度アンモニアを用い、キャリアガスとして純化水素を用いた。高純度アンモニアの純度は、９９．９９９％以上であり、純化水素の純度は９９．９９９９９５％以上であった。ｎ型ドーパントガスとして水素ベースのシランを用い、ｐ型ドーパントガスとしてビスシクロペンタジエニルマグネシウムを用いた。
（実施例１）
　キャリアガスとして純化水素を用いてｎ型ＧａＮ層及びｐ型ＧａＮ層を窒化ガリウム基板上にこの順に成膜した後、キャリアガスとして窒素ガスを用いてｎ＋型ＧａＮ層をｐ型ＧａＮ層上に成膜したことを除き比較例１と同様にして積層体を得た。当該積層体におけるアクセプタ濃度に対する水素濃度の比は、０．７であった。
　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　ＣＶ（ＥＣＶ）測定により、比較例１及び実施例１のそれぞれの積層体について、表面のｎ＋型ＧａＮ層からｐ型ＧａＮ層にかけてＫＯＨ溶液でエッチングしつつ電気容量測定を行い、深さ方向のドナー・アクセプタ濃度を測定した。図７にＥＣＶ測定の測定結果を示す。図７（ａ）は比較例１の測定結果であり、図７（ｂ）は実施例１の測定結果である。縦軸は、「アクセプタ濃度（Ｎａ）－ドナー濃度（Ｎｄ）」（ｃｍ－３）を示し、横軸は、積層体表面からの測定深さ（μｍ）を示す。縦軸において例えば「２．０Ｅ＋１８」とは、２．０×１０１８を表す。
　比較例１の測定結果（図７（ａ））では、ｎ＋型ＧａＮ層の表面付近（図中左側）では２．０×１０１８ｃｍ－３程度のドナーが認められ、ｐ型ＧａＮ層との界面に近づくにつれてドナー濃度が低減する傾向が見られる。これはｐ型ＧａＮ層からｎ＋型ＧａＮ層にエピタキシャル成長が移行する際にｐ型ＧａＮ層からＭｇがｎ＋型ＧａＮ層へ拡散し、ｐｎ界面付近のＳｉを補償している状況を示していると推測される。
　また、ｐ型ＧａＮ層では、熱処理を加えていない状態において一定量（１．５×１０１８ｃｍ－３程度）のアクセプタが認められる。これに対し、上記ＥＣＶ測定とは別に、比較例１と同様にして作製した積層体を窒素雰囲気中、及び、窒素に一定量（流量比１～２０％）の酸素を添加した雰囲気中のそれぞれで７００℃において熱処理を行った後、上記と同様にＥＣＶ測定を行った。その結果、ｐ型ＧａＮ層のアクセプタ濃度は熱処理前と比較してほとんど変化していないことが確認された。このような現象は、ｐ型ＧａＮ層がｎ＋型ＧａＮ層にキャップされた状態であるため、熱処理を行ったものの、ｐ型ＧａＮ層中の水素原子がｎ＋型ＧａＮ層にブロックされて積層体の外部へ放出されなかったことによるものと推測される。
　さらに、上記ＥＣＶ測定とは別に、ｎ型ＧａＮ層及びｐ型ＧａＮ層を窒化ガリウム基板上にこの順に成膜した後にｎ＋型ＧａＮ層を成膜しなかったことを除き比較例１と同様にして得られた積層体について上記と同様にＥＣＶ測定を行った。その結果、積層体の表面に露出したｐ型ＧａＮ層では、熱処理を加えていない状態においてアクセプタ濃度は２．０×１０１７ｃｍ－３程度であり、Ｍｇドープ量の１／１０以下であった。このような現象は、ｐ型ＧａＮ層中のＭｇのほとんどが水素原子によりパッシベーションされていることによるものと推測される。
　また、表面にｐ型ＧａＮ層が露出した上記積層体に対して、窒素雰囲気中、及び、窒素に一定量（流量比１～２０％）の酸素を添加した雰囲気中のそれぞれで７００℃において熱処理を行った後、上記と同様にＥＣＶ測定を行った。その結果、アクセプタ濃度は４．５×１０１８ｃｍ－３程度であり、Ｍｇドープ量と同等であった。このような現象は、熱処理によってｐ型ＧａＮ層中のＭｇが水素原子から解離して積層体外部に放出されたことによるものと推測される。
　実施例１の測定結果（図７（ｂ））では、ｎ＋型ＧａＮ層のドナーのプロファイルは比較例１と同様に振る舞っているが、ｐ型ＧａＮ層のアクセプタ濃度は４．０×１０１８ｃｍ－３程度であり、比較例１のアクセプタ濃度１．５×１０１８ｃｍ－３よりも高いことが確認された。このような現象は、実施例１の積層体では、水素濃度が低減されつつＭｇが水素原子から解離した状態でｐ型ＧａＮ層がｎ＋型ＧａＮ層にキャップされていると共に、その後の工程における降温時に水素原子がｐ型ＧａＮ層に取り込まれることが抑制されていることにより、ｐ型ＧａＮ層中のＭｇの活性度が高く維持されていることによるものと推測される。
　１…ヘテロ電界効果トランジスタ（窒化物半導体素子）、１０，１１０，２１０…支持基板（ＩＩＩ族窒化物基板）、２０ａ…ドリフト層、２０ｂ…電流ブロック層、２０ｃ…コンタクト層、２０ｄ…チャネル層、２０ｅ…キャリア供給層、２５…積層体、２７…開口部、２７ａ…側面、３０…ソース電極、４０…ドレイン電極、５０…絶縁膜、６０…ゲート電極、７０ａ…半導体層（第１窒化ガリウム系半導体層）、７０ｂ…半導体層（第２窒化ガリウム系半導体層）、７０ｃ…半導体層（第３窒化ガリウム系半導体層）、１００，２００…バイポーラトランジスタ（窒化物半導体素子）、１３０，２３０…コレクタ層（第１窒化ガリウム系半導体層）、１４０，２４０…ベース層（第２窒化ガリウム系半導体層）、１５０，２５０…エミッタ層（第３窒化ガリウム系半導体層）。

Claims (9)

  1. 　第１窒化ガリウム系半導体層を自立ＩＩＩ族窒化物基板上にエピタキシャル成長させる工程と、
    　水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を前記第１窒化ガリウム系半導体層上に１０００℃以上でエピタキシャル成長させる工程と、
    　窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、第３窒化ガリウム系半導体層を前記第２窒化ガリウム系半導体層上にエピタキシャル成長させる工程と、を備える、窒化物半導体素子の製造方法。
  2. 　前記第３窒化ガリウム系半導体層がｎ型半導体層である、請求項１に記載の窒化物半導体素子の製造方法。
  3. 　前記第１窒化ガリウム系半導体層がｎ型半導体層である、請求項１又は２に記載の窒化物半導体素子の製造方法。
  4. 　前記第２窒化ガリウム系半導体層が、マグネシウム及び亜鉛からなる群より選ばれる少なくとも一種の元素をドーパントとして含有する、請求項１～３のいずれか一項に記載の窒化物半導体素子の製造方法。
  5. 　前記第２窒化ガリウム系半導体層におけるアクセプタ濃度に対する水素濃度の比が０．８未満である、請求項１～４のいずれか一項に記載の窒化物半導体素子の製造方法。
  6. 　前記第３窒化ガリウム系半導体層の厚さが５０～５００ｎｍである、請求項１～５のいずれか一項に記載の窒化物半導体素子の製造方法。
  7. 　前記第１～第３窒化ガリウム系半導体層の材料の組み合わせが、前記第３窒化ガリウム系半導体層／前記第２窒化ガリウム系半導体層／前記第１窒化ガリウム系半導体層として記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮである、請求項１～６のいずれか一項に記載の窒化物半導体素子の製造方法。
  8. 　ドリフト層のための前記第１窒化ガリウム系半導体層、電流ブロック層のための前記第２窒化ガリウム系半導体層、及び、コンタクト層のための前記第３窒化ガリウム系半導体層に、前記第３窒化ガリウム系半導体層から前記第２窒化ガリウム系半導体層を介して前記第１窒化ガリウム系半導体層に至る開口部を形成して、前記ドリフト層、前記電流ブロック層及び前記コンタクト層並びに前記開口部を有する積層体を得る工程と、
    　窒化ガリウム系半導体からなるチャネル層を前記開口部の側面上にエピタキシャル成長させる工程と、
    　ＩＩＩ族窒化物半導体からなるキャリア供給層を前記チャネル層上にエピタキシャル成長させる工程と、
    　絶縁膜を前記キャリア供給層上に形成する工程と、
    　ゲート電極を前記絶縁膜上に形成し、ソース電極を前記積層体上に形成し、前記自立ＩＩＩ族窒化物基板又は前記積層体上にドレイン電極を形成する工程と、を更に備え、
    　前記キャリア供給層のバンドギャップが前記チャネル層のバンドギャップよりも大きい、請求項１～７のいずれか一項に記載の窒化物半導体素子の製造方法。
  9. 　当該窒化物半導体素子が、コレクタ層、ベース層及びエミッタ層を備えるバイポーラトランジスタであり、
    　前記コレクタ層が、前記第１窒化ガリウム系半導体層であり、
    　前記ベース層が、インジウムを含有する前記第２窒化ガリウム系半導体層であり、
    　前記エミッタ層が、前記第３窒化ガリウム系半導体層である、請求項１～６のいずれか一項に記載の窒化物半導体素子の製造方法。
PCT/JP2011/069085 2011-01-25 2011-08-24 窒化物半導体素子の製造方法 WO2012101856A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800659140A CN103329276A (zh) 2011-01-25 2011-08-24 氮化物半导体元件的制造方法
DE112011104773T DE112011104773T5 (de) 2011-01-25 2011-08-24 Verfahren zur Herstellung eines Nitrid-Halbleiterelements
US13/981,856 US20130316507A1 (en) 2011-01-25 2011-08-24 Method for manufacturing nitride semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-013210 2011-01-25
JP2011013210A JP2012156253A (ja) 2011-01-25 2011-01-25 窒化物半導体素子の製造方法

Publications (1)

Publication Number Publication Date
WO2012101856A1 true WO2012101856A1 (ja) 2012-08-02

Family

ID=46580448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/069085 WO2012101856A1 (ja) 2011-01-25 2011-08-24 窒化物半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20130316507A1 (ja)
JP (1) JP2012156253A (ja)
CN (1) CN103329276A (ja)
DE (1) DE112011104773T5 (ja)
WO (1) WO2012101856A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6216524B2 (ja) * 2013-03-18 2017-10-18 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP2015032744A (ja) 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
US9761709B2 (en) * 2014-08-28 2017-09-12 Hrl Laboratories, Llc III-nitride transistor with enhanced doping in base layer
EP3284107B1 (en) * 2015-04-14 2023-06-14 Hrl Laboratories, Llc Iii-nitride transistor with trench gate
JP2016225477A (ja) * 2015-05-29 2016-12-28 サンケン電気株式会社 半導体装置
JP6687831B2 (ja) * 2015-10-30 2020-04-28 富士通株式会社 化合物半導体装置及びその製造方法
US10903333B2 (en) 2016-09-30 2021-01-26 Hrl Laboratories, Llc Doped gate dielectric materials
CN106409901B (zh) * 2016-10-27 2019-10-11 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
JP6327378B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
CN213635993U (zh) * 2020-12-17 2021-07-06 苏州晶湛半导体有限公司 一种增强型半导体器件
US20220336600A1 (en) * 2021-04-20 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ohmic electrode for two-dimensional carrier gas (2dcg) semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JPH11150296A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 窒化物系半導体素子及びその製造方法
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
JP2010062254A (ja) * 2008-09-02 2010-03-18 Hitachi Cable Ltd 窒化物半導体素子
JP2010087328A (ja) * 2008-10-01 2010-04-15 Panasonic Corp 発光装置およびその製造方法
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010206020A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 半導体装置
JP2011003882A (ja) * 2009-05-20 2011-01-06 Ngk Insulators Ltd エピタキシャル基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135575A (ja) * 1996-09-06 1998-05-22 Toshiba Corp 窒化物系半導体素子及びその製造方法
JPH11150296A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 窒化物系半導体素子及びその製造方法
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
JP2010062254A (ja) * 2008-09-02 2010-03-18 Hitachi Cable Ltd 窒化物半導体素子
JP2010087328A (ja) * 2008-10-01 2010-04-15 Panasonic Corp 発光装置およびその製造方法
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010206020A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 半導体装置
JP2011003882A (ja) * 2009-05-20 2011-01-06 Ngk Insulators Ltd エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
CN103329276A (zh) 2013-09-25
US20130316507A1 (en) 2013-11-28
JP2012156253A (ja) 2012-08-16
DE112011104773T5 (de) 2013-11-07

Similar Documents

Publication Publication Date Title
WO2012101856A1 (ja) 窒化物半導体素子の製造方法
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP5099008B2 (ja) ＳｉＣ基板を用いた化合物半導体装置とその製造方法
US9478632B2 (en) Method of manufacturing a semiconductor device
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
WO2012056770A1 (ja) 半導体装置およびその製造方法
US8853063B2 (en) Method and system for carbon doping control in gallium nitride based devices
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JP2014086698A (ja) 窒化物半導体装置の製造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
US10134908B2 (en) Semiconductor device and manufacturing method thereof
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
WO2012169019A1 (ja) 半導体装置およびその製造方法
CN212182338U (zh) 半导体结构
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
US20160343842A1 (en) Method of growing an epitaxial substrate and forming a semiconductor device on the epitaxial substrate
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
CN111987156A (zh) 氮化镓基晶体管器件外延结构及其制备方法、器件
JP2008226907A (ja) 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
JP2009289826A (ja) へテロ接合を有する半導体装置とその製造方法
JP5429012B2 (ja) 半導体装置およびその製造方法
US20220020870A1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11857090

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120111047738

Country of ref document: DE

Ref document number: 112011104773

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 13981856

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11857090

Country of ref document: EP

Kind code of ref document: A1