JP2018101706A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2018101706A
JP2018101706A JP2016247222A JP2016247222A JP2018101706A JP 2018101706 A JP2018101706 A JP 2018101706A JP 2016247222 A JP2016247222 A JP 2016247222A JP 2016247222 A JP2016247222 A JP 2016247222A JP 2018101706 A JP2018101706 A JP 2018101706A
Authority
JP
Japan
Prior art keywords
region
type
trench
silicon carbide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016247222A
Other languages
English (en)
Other versions
JP6918302B2 (ja
Inventor
直之 大瀬
Naoyuki Ose
直之 大瀬
勇介 小林
Yusuke Kobayashi
勇介 小林
貴仁 小島
Takahito Kojima
貴仁 小島
原田　信介
Shinsuke Harada
信介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2016247222A priority Critical patent/JP6918302B2/ja
Priority to US15/846,075 priority patent/US10283591B2/en
Publication of JP2018101706A publication Critical patent/JP2018101706A/ja
Application granted granted Critical
Publication of JP6918302B2 publication Critical patent/JP6918302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チャネル長を短くして、オン抵抗を下げても、閾値電圧の低下を起こさない炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
【解決手段】トレンチゲート構造の縦型ＭＯＳＦＥＴは、エピタキシャル成長させたｎ-型ドリフト層２およびｐ+型ベース層６を備える。縦型ＭＯＳＦＥＴは、ｎ-型ドリフト層２およびｐ+型ベース層６を貫通するトレンチ１８を備え、トレンチ１８は、内部に、低濃度薄膜１４が設けられている。低濃度薄膜１４は、ｐ+型ベース層６と接し、ｐ+型ベース層６と同じ導電型であり、ｐ+型ベース層６より不純物濃度が低い。
【選択図】図１

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
しかしながら、縦型ＭＯＳＦＥＴにトレンチ構造を形成するとチャネルを垂直方向に形成するためにトレンチ内壁全域をゲート絶縁膜で覆う構造となり、ゲート絶縁膜のトレンチ底部の部分がドレイン電極に近づくため、ゲート絶縁膜のトレンチ底部の部分に高電界が印加されやすい。特に、ワイドバンドギャップ半導体（シリコンよりもバンドギャップが広い半導体、例えば、炭化珪素（ＳｉＣ））では超高耐圧素子を作製するため、トレンチ底部のゲート絶縁膜への悪影響は、信頼性を大きく低下させる。
このような問題を解消する方法として、ストライプ状の平面パターンを有するトレンチ構造の縦型ＭＯＳＦＥＴにおいて、トレンチとトレンチの間、トレンチと平行にストライプ状にｐ+型ベース領域を設ける技術が提案されている（例えば、下記特許文献１参照）。さらに、トレンチ底に、トレンチと平行にストライプ状にｐ+型ベース領域を設ける技術が提案されている。
図１７は、従来の炭化珪素半導体装置の構造を示す断面図である。図１７に示す従来の炭化珪素半導体装置は、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）１００のおもて面（ｐ+型ベース層６側の面）側に一般的なトレンチゲート構造のＭＯＳゲートを備える。炭化珪素基体（半導体チップ）１００は、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１上にｎ-型ドリフト層２、電流拡散領域であるｎ型領域５およびｐ+型ベース層６となる各炭化珪素層を順にエピタキシャル成長させてなる。
ｎ型領域５には、トレンチ１８の底面全体を覆うように第１ｐ++型領域３が選択的に設けられている。第１ｐ++型領域３は、ｎ-型ドリフト層２に達しない深さで設けられている。また、ｎ型領域５には、隣り合うトレンチ１８間（メサ部）に、第２ｐ++型領域４が選択的に設けられている。第２ｐ++型領域４は、ｐ+型ベース層６に接し、かつｎ-型ドリフト層２に達しない深さで設けられている。符号７〜１２は、それぞれｎ++型ソース領域、ｐ+++型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜およびソース電極である。
図１７の構成の縦型ＭＯＳＦＥＴにおいて、第１ｐ++型領域３、第２ｐ++型領域４とｎ型領域５とのｐｎ接合がトレンチ１８よりも深い位置にある。このため、第１ｐ++型領域３、第２ｐ++型領域４とｎ型領域５との境界に電界が集中し、トレンチ１８の底部の電界集中を緩和することが可能となる。
また、オン抵抗を低減するため、トレンチの底面に設けられるフィールドプレート絶縁膜のＺ方向（トレンチの深さ方向）の厚さを、フィールドプレート絶縁膜のＸ方向（トレンチの幅方向）の厚さよりも薄くすることで、ｎ型ベース層のキャリア濃度を高く設定することが可能となる半導体装置がある（例えば、下記特許文献２参照）。
特開２００９−２６０２５３号公報 特開２０１３−１２５８２７号公報
上述した従来構造では、トレンチが、ｐ+型ベース層６と接する部分の長さを短くすることにより、チャネル長を短くして、オン抵抗をさらに下げることができる。しかしながら、チャネル長を短くすると、短チャネル効果により、半導体装置の閾値電圧が急激に低下してしまう。この場合、半導体装置のスイッチングデバイスとしての用途が限られてしまう。
この発明は、上述した従来技術による問題点を解消するため、チャネル長を短くして、オン抵抗を下げても、閾値電圧の低下を起こさない炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素基板のおもて面に第１導電型の第１半導体層が設けられている。前記第１半導体層の、前記炭化珪素基板側に対して反対側に第２導電型の第２半導体層が設けられている。前記第２半導体層の内部に、前記第２半導体層よりも不純物濃度の高い第２導電型の第１半導体領域が選択的に設けられている。前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチが設けられている。前記トレンチの内部に、前記第２半導体層および前記第１半導体層と接する半導体膜が設けられている。前記トレンチの内部、前記半導体膜の内側にゲート絶縁膜を介してゲート電極が設けられている。前記第１半導体領域および前記第２半導体層に接する第１電極が設けられている。前記炭化珪素基板の裏面に第２電極が設けられている。前記半導体膜は、前記第２半導体層と接する領域が、前記第２半導体層より不純物濃度の低い第２導電型の領域である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体膜は、前記第２半導体層と接する領域が、前記第２半導体層より不純物濃度の低い第２導電型であり、前記トレンチの底には設けられていないことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体膜は、前記トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素基板のおもて面に第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の、前記炭化珪素基板側に対して反対側に第２導電型の第２半導体層を形成する第２工程を行う。次に、前記第２半導体層の内部に、前記第２半導体層よりも不純物濃度の高い第２導電型の第１半導体領域を選択的に形成する第３工程を行う。次に、前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチを形成する第４工程を行う。次に、前記トレンチの内部に、前記第２半導体層および前記第１半導体層と接する半導体膜を形成する第５工程を行う。次に、前記トレンチの内部、前記半導体膜の内側にゲート絶縁膜を介して設けられたゲート電極を形成する第６工程を行う。次に、前記第１半導体領域および前記第２半導体層に接する第１電極を形成する第７工程を行う。次に、前記炭化珪素基板の裏面に第２電極を形成する第８工程を行う。前記第５工程は、前記半導体膜の前記第２半導体層と接する領域を、前記第２半導体層より不純物濃度の低い第２導電型の領域に形成する。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程は、前記第１半導体領域上、前記第２半導体層上、および前記トレンチの内部に、半導体膜をエピタキシャル成長させる工程と、前記トレンチの底の前記半導体膜を除去する工程と、前記半導体膜の前記第２半導体層と接する領域を、前記第２半導体層より不純物濃度の低い第２導電型の領域にする工程と、を含む工程であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記トレンチの底の前記半導体膜を除去する工程は、前記第１半導体領域上、前記第２半導体層上および前記トレンチの側壁の前記半導体膜を薄くし、前記トレンチの底の前記半導体膜を除去することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程は、前記第３工程で形成された前記第１半導体領域を活性化する処理により、前記トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有する前記半導体膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程は、前記第４工程で形成された前記トレンチに対するアニール処理により、前記トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有する前記半導体膜を形成することを特徴とする。
また、上述した発明によれば、トレンチの内部、ｐ+型ベース層（第２導電型の第２半導体層）と接する領域に、ｐ+型ベース層より不純物濃度の低い低濃度薄膜（半導体膜）を設けることで、チャネル部の不純物濃度を低くすることができる。これにより、ゲートに電圧を印加する際、チャネル部が完全空乏化し、ドレイン側から侵入する電界を抑制することができる。結果、チャネル長を短くしても、閾値が短チャネル効果により急激に低下することを防止でき、閾値を維持したままチャネル長を短くすることができるため、オン抵抗−閾値のトレードオフ改善できる。
トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有する低濃度薄膜は、トレンチに対するアニール処理、または、ｎ++型ソース領域およびｐ+++型コンタクト領域を活性化する処理により形成することができる。これにより、既存の工程により、低濃度薄膜を形成でき、オン抵抗を低減することができる半導体装置を低コストで実現できる。
また、低濃度薄膜が、トレンチの底に設けられていないことより、ドリフト−ゲート間の容量が小さくなり、スイッチング時の損失が低減できる。これにより、動作時に、電力損失が少なく、発熱が少なくなる半導体装置を実現できる。
また、低濃度薄膜をエピタキシャル成長で形成するには、時間、流量、圧力等の制御が難しいが、上述した発明では、厚い膜を形成して、エッチングにより薄くしているため、低濃度薄膜を容易に作成することができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、チャネル長を短くして、オン抵抗を下げても、閾値電圧の低下を起こさないという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その７）。 実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。 実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。 従来のトレンチ型ＭＯＳＦＥＴの構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
本発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体（以下、ワイドバンドギャップ半導体とする）を用いて構成される。ここでは、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた半導体装置（炭化珪素半導体装置）の構造を例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１には、２つの単位セル（素子の機能単位）のみを示し、これらに隣接する他の単位セルを図示省略する。図１に示す実施の形態１にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基体（炭化珪素基体：半導体チップ）１００のおもて面（ｐ+型ベース層６側の面）側にＭＯＳゲートを備えたＭＯＳＦＥＴである。
炭化珪素基体１００は、炭化珪素からなるｎ+型支持基板（ｎ+型炭化珪素基板）１上にｎ-型ドリフト層（第１半導体層）２およびｐ+型ベース層（第２半導体層）６となる各炭化珪素層を順にエピタキシャル成長させてなる。ＭＯＳゲートは、ｐ+型ベース層６と、ｎ++型ソース領域（第１半導体領域）７、ｐ+++型コンタクト領域８、トレンチ１８、ゲート絶縁膜９およびゲート電極１０で構成される。具体的には、ｎ-型ドリフト層２のソース側（ソース電極１２側）の表面層には、ｐ+型ベース層６に接するようにｎ型領域５が設けられている。ｎ型領域５は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ：ＣＳＬ）である。このｎ型領域５は、例えば、基体おもて面（炭化珪素基体１００のおもて面）に平行な方向（以下、横方向とする）に一様に設けられている。
ｎ型領域５の内部には、第１ｐ++型領域３、第２ｐ++型領域４がそれぞれ選択的に設けられている。第１ｐ++型領域３は、トレンチ１８の底面および底面コーナー部を覆うように設けられている。トレンチ１８の底面コーナー部とは、トレンチ１８の底面と側壁との境界である。第１ｐ++型領域３は、ｐ+型ベース層６とｎ型領域５との界面よりもドレイン側に深い位置から、ｎ型領域５とｎ-型ドリフト領域２との界面に達しない深さで設けられている。第１ｐ++型領域３を設けることで、トレンチ１８の底面付近に、第１ｐ++型領域３とｎ型領域３との間のｐｎ接合を形成することができる。
第２ｐ++型領域４は、隣り合うトレンチ１８間（メサ部）に、第１ｐ++型領域３と離して、かつｐ+型ベース層６に接するように設けられている。第２ｐ++型領域４は、その一部をトレンチ１８側に延在させて部分的に第１ｐ++型領域３と接していてもよい。また、第２ｐ++型領域４は、ｐ+型ベース層６とｎ型領域５との界面から、ｎ型領域５とｎ-型ドリフト領域２との界面に達しない深さで設けられている。第２ｐ++型領域４を設けることで、隣り合うトレンチ１８間において、トレンチ１８の底面よりもドレイン側に深い位置に、第２ｐ++型領域４とｎ型領域５との間のｐｎ接合を形成することができる。このように第１ｐ++型領域３、第２ｐ++型領域４とｎ型領域５とでｐｎ接合を形成することで、ゲート絶縁膜９のトレンチ１８底面の部分に高電界が印加されることを防止することができる。
ｐ+型ベース層６の内部には、互いに接するようにｎ++型ソース領域７およびｐ+++型コンタクト領域８がそれぞれ選択的に設けられている。ｐ+++型コンタクト領域８の深さは、例えばｎ++型ソース領域７と同じ深さでも良いし、ｎ++型ソース領域７よりもよりも深くてもよい。
トレンチ１８は、基体おもて面からｎ++型ソース領域７およびｐ+型ベース層６を貫通してｎ型領域５および第１ｐ++型領域３に達する。トレンチ１８の内部には、低濃度薄膜１４が設けられている。この低濃度薄膜１４により、チャネル表面の不純物濃度を低くでき、チャネル領域の抵抗が増加し、閾値電圧の低下を防ぐことが可能になる。
低濃度薄膜１４は、ｎ++型ソース領域７、ｐ+型ベース層６、ｎ型領域５および第１ｐ++型領域３と接し、接している領域と同じ導電型であり、接している領域より不純物濃度が低くなっている。例えば、低濃度薄膜１４のｎ++型ソース領域７と接している領域Ｓ１は、ｎ-型であり、ｎ++型ソース領域７より不純物濃度が低い。また、低濃度薄膜１４のｐ+型ベース層６と接している領域Ｓ２は、ｐ-型であり、ｐ+型ベース層６より不純物濃度が低い。また、低濃度薄膜１４のｎ型領域５と接している領域Ｓ３は、ｎ-型であり、ｎ型領域５より不純物濃度が低い。また、低濃度薄膜１４の第１ｐ++型領域３と接している領域Ｓ４は、ｐ-型であり、第１ｐ++型領域３より不純物濃度が低い。この低濃度薄膜１４のｐ+型ベース層６と接している領域Ｓ２により、チャネル表面の不純物濃度を低くでき、チャネル領域の抵抗が増加し、閾値電圧の低下を防ぐことが可能になる。また、低濃度薄膜１４の膜厚は、チャネル長と低濃度薄膜１４の膜厚とのアスペクト比が２以上になることが好ましい。例えば、チャネル長が０．４μｍであれば、低濃度薄膜１４の膜厚を０．２μｍ以下として、チャネル長／低濃度薄膜１４の膜厚≧２とすることが好ましい。
また、低濃度薄膜１４は、トレンチ１８の中心Ｏに近づくほど不純物濃度が低くなるプロファイルを有する。具体的には、低濃度薄膜１４は、ｎ++型ソース領域７、ｐ+型ベース層６、ｎ型領域５および第１ｐ++型領域３と接する部分で不純物濃度が最も高く、後述するゲート絶縁膜９に接する部分で不純物濃度が最も低くなっている。ｐ+型ベース層６と接する領域で不純物濃度が最も高いため、低濃度薄膜１４は、チャネル領域の抵抗をさらに増加させることができる。
トレンチ１８の内部、低濃度薄膜１４の内側には、トレンチ１８の側壁に沿ってゲート絶縁膜９が設けられ、ゲート絶縁膜９の内側にゲート電極１０が設けられている。ゲート電極１０のソース側端部は、基体おもて面から外側に突出していてもいなくてもよい。ゲート電極１０は、図示省略する部分でゲートパッド（不図示）に電気的に接続されている。層間絶縁膜１１は、トレンチ１８に埋め込まれたゲート電極１０を覆うように基体おもて面全面に設けられている。
ソース電極（第１電極）１２は、層間絶縁膜１１に開口されたコンタクトホールを介してｎ++型ソース領域７およびｐ+++型コンタクト領域８に接するとともに、層間絶縁膜１１によってゲート電極１０と電気的に絶縁されている。ソース電極１２と層間絶縁膜１１との間に、例えばソース電極１２からゲート電極１０側への金属原子の拡散を防止するニッケルシリサイド膜１５を設ける。ソース電極１２上には、ソース電極パッド（不図示）が設けられている。炭化珪素基体１０の裏面（ｎ+型ドレイン領域となるｎ+型炭化珪素基板１の裏面）には、ドレイン電極（第２電極）１３が設けられている。
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図２〜８は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、ｎ+型ドレイン領域となるｎ+型炭化珪素基板１を用意する。次に、ｎ+型炭化珪素基板１のおもて面に、上述したｎ-型ドリフト層２をエピタキシャル成長させる。例えば、ｎ-型ドリフト層２を形成するためのエピタキシャル成長の条件を、ｎ-型ドリフト層２の不純物濃度が８×１０15／ｃｍ3程度となるように設定してもよい。
次に、ｎ-型ドリフト層２の上に、下側ｎ型領域５ａをエピタキシャル成長させる。例えば、下側ｎ型領域５ａを形成するためのエピタキシャル成長の条件を、下側ｎ型領域５ａの不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。この下側ｎ型領域５ａは、ｎ型領域５の一部である。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、下側ｎ型領域５ａの表面層に、第１ｐ++型領域３、下側第２ｐ++型領域４ａを選択的に形成する。例えば、第１ｐ++型領域３、下側第２ｐ++型領域４ａを形成するためのイオン注入時のドーズ量を、不純物濃度が５×１０18／ｃｍ3程度となるように設定してもよい。ここまでの状態が図２に記載される。
次に、下側ｎ型領域５ａ、下側第２ｐ++型領域４ａの上に、上側ｎ型領域５ｂをエピタキシャル成長させる。例えば、上側ｎ型領域５ｂを形成するためのエピタキシャル成長の条件を、下側ｎ型領域５ａの不純物濃度と同程度となるように設定してもよい。この上側ｎ型領域５ｂは、ｎ型領域５の一部であり、下側ｎ型領域５ａと上側ｎ型領域５ｂを合わせて、ｎ型領域５となる。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、上側ｎ型領域５ｂの表面層に、上側第２ｐ++型領域４ｂを選択的に形成する。例えば、上側第２ｐ++型領域４ｂを形成するためのイオン注入時のドーズ量を、不純物濃度が下側第２ｐ++型領域４ａと同程度となるように設定してもよい。ここまでの状態が図３に記載される。
次に、上側ｎ型領域５ｂおよび上側第２ｐ++型領域４ｂの上に、ｐ+型ベース層６をエピタキシャル成長させる。例えば、ｐ+型ベース層６を形成するためのエピタキシャル成長の条件を、ｐ+型ベース層６の不純物濃度が１×１０18／ｃｍ3程度となるように設定してもよい。また、ｐ型不純物のイオン注入により、上側ｎ型領域５ｂの導電型を反転させることで、ｐ+型ベース層６を形成しても良い。
次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｐ+型ベース層６の表面層に、ｐ+++型コンタクト領域８を選択的に形成する。例えば、ｐ+++型コンタクト領域８を形成するためのイオン注入時のドーズ量を、不純物濃度が１×１０20／ｃｍ3程度となるように設定してもよい。ここまでの状態が図４に記載される。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｐ+型ベース層６の表面層にｐ+++型コンタクト領域８に接するようにｎ++型ソース領域７を選択的に形成する。例えば、ｎ++型ソース領域７を形成するためのイオン注入時のドーズ量を、不純物濃度が１×１０20／ｃｍ3程度となるように設定してもよい。ｎ++型ソース領域７とｐ+++型コンタクト領域８との形成順序を入れ替えてもよい。
次に、フォトリソグラフィおよびエッチングにより、ｎ++型ソース領域７およびｐ+型ベース層６を貫通して、ｎ型領域５および下側第２ｐ++型領域４ａに達するトレンチ１８を形成する。トレンチ形成時のマスクには酸化膜を用いる。ここまでの状態が図５に記載される。
次に、ｎ++型ソース領域７上、ｐ+型ベース層６上およびトレンチ１８の内部に、低濃度薄膜１４となる低濃度薄膜１４’を厚さ０．０３〜０．１μｍまでエピタキシャル成長させる。低濃度薄膜１４’の厚さの誤差は、±１０％程度である。例えば、低濃度薄膜１４’を形成するためのエピタキシャル成長の条件を、低濃度薄膜１４’の不純物濃度が１×１０14〜５×１０16／ｃｍ3程度となるように設定してもよい。また、低濃度薄膜１４’の濃度の誤差は、±１００％程度である。ここで、低濃度薄膜１４’の導電型は、ｎ型でも、ｐ型でもかまわない。さらに、低濃度薄膜１４’はノンドープであってもかまわない。ここまでの状態が図６に記載される。
また、低濃度薄膜１４’成長後に、トレンチ１８のダメージを除去するための等方性エッチングや、トレンチ１８の底部およびトレンチ１８の開口部の角を丸めるための水素アニールを施してもよい。等方性エッチングと水素アニールはどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に水素アニールを行ってもよい。水素アニールは、例えば、１５００℃で行う。
水素アニールを行った場合、水素アニールにより、低濃度薄膜１４’は、低濃度薄膜１４となる。つまり、接する領域と導電型が同じである低濃度薄膜１４が形成される。具体的には、低濃度薄膜１４’のｎ++型ソース領域７と接する部分は、ｎ++型ソース領域７からｎ型不純物、例えばリン（Ｐ）が、横方向および縦方向に拡散し、導電型がｎ-型となる。ここで、横方向は、トレンチの幅方向であり、横方向に拡散する部分は、トレンチ１８内の低濃度薄膜１４’がｎ++型ソース領域７と接する部分である。また、縦方向は、トレンチの深さ方向であり、縦方向に拡散する部分は、炭化珪素基体１００の上部で低濃度薄膜１４’がｎ++型ソース領域７と接する部分である。同様に、低濃度薄膜１４’のｐ+型ベース層６と接する部分は、ｐ+型ベース層６からｐ型不純物、例えばアルミニウム（Ａｌ）が横方向に拡散し、導電型がｐ-型となる。低濃度薄膜１４’のｐ+型ベース層６、ｎ型領域５、第１ｐ++型領域３と接する部分も同様である。なお、炭化珪素は、不純物が拡散しにくい材料であるため、横方向に拡散した不純物が縦方向にさらに拡散することは少ない。このため、低濃度薄膜１４は、低濃度薄膜１４と接する領域の導電型と同じになる。
また、低濃度薄膜１４は、低濃度薄膜１４と接する領域から、ｐ型またはｎ型の不純物が拡散するため、低濃度薄膜１４の不純物濃度は、ｎ++型ソース領域７、ｐ+型ベース層６等と接する部分がもっと高くなり、ｎ++型ソース領域７、ｐ+型ベース層６等から離れるにしたがって低くなる。これにより、低濃度薄膜１４は、トレンチ１８の中心Ｏに近づくほど不純物濃度が低くなるプロファイルを有する。
次に、イオン注入された領域に対して、活性化アニールを施す。例えば、活性化アニールは１７００℃で行う。これにより、ｎ++型ソース領域７、ｐ+型ベース層６にイオン注入された不純物が活性化される。ここで、トレンチ１８に対する水素アニールを行わなかった場合、活性化アニールにより、低濃度薄膜１４’は、低濃度薄膜１４となる。処理内容は、トレンチ１８に対する水素アニールの場合と同様であるため、省略する。ここまでの状態が図７に記載される。また、活性化アニールは、トレンチ１８を形成する前に実施する場合もある。この場合、低濃度薄膜１４を形成するため、トレンチ１８に対する水素アニールを実施する必要がある。
次に、炭化珪素基体１００のおもて面およびトレンチ１８の内壁に沿ってゲート絶縁膜９を形成する。次に、トレンチ１８に埋め込むように例えばポリシリコンを堆積しエッチングすることで、トレンチ１８の内部にゲート電極１０となるポリシリコンを残す。その際、エッチバックしてポリシリコンを基体表部より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでポリシリコンが基体表部より外側に突出していてもよい。ここまでの状態が図８に記載される。
次に、ゲート電極１０を覆うように、炭化珪素基体１００のおもて面全面に層間絶縁膜１１を形成する。層間絶縁膜１１は、例えば、ＮＳＧ（Ｎｏｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ノンドープシリケートガラス）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、あるいはそれらの組み合わせで形成される。次に、層間絶縁膜１１およびゲート絶縁膜９をパターニングしてコンタクトホールを形成し、ｎ++型ソース領域７およびｐ+++型コンタクト領域８を露出させる。
次に、半導体基体１００のおもて面側に、例えばスパッタ法でニッケル（Ｎｉ）膜を形成する。次に、シンタリング（熱処理）により炭化珪素半導体部（ｎ+ソース領域７およびｐ+++型コンタクト領域８）とニッケル膜とを反応させてニッケルシリサイド膜１５を形成することで、炭化珪素半導体部とのオーミックコンタクトを形成する。なお、層間絶縁膜１１とニッケル膜との間にＴｉＮ（窒化チタン）膜を形成しても良い。このニッケルシリサイド膜１５を形成する処理において、低濃度薄膜１４のｐ+++型コンタクト領域８と接する部分のｐ-層は消失するため、低濃度薄膜１４がコンタクト抵抗に影響を及ぼすことがなくなる。
次に、ｎ++型ソース領域７に接するように、ソース電極１２を形成する。ソース電極１２は、ニッケルシリサイド膜１５を覆うように形成されてもよいし、コンタクトホール内にのみ残してもよい。
次に、コンタクトホールを埋め込むようにソース電極パッドを形成する。ソース電極パッドを形成するために堆積した金属層の一部をゲートパッドとしてもよい。ｎ+型炭化珪素基板１の裏面には、ドレイン電極１３のコンタクト部にスパッタ蒸着などを用いてニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜などの金属膜を形成する。この金属膜は、Ｎｉ膜、Ｔｉ膜を複数組み合わせて積層してもよい。その後、金属膜がシリサイド化してオーミックコンタクトを形成するように、高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのアニールを施す。その後、例えばＴｉ膜、Ｎｉ膜、金（Ａｕ）を順に積層した積層膜などの厚い膜を電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着などで形成し、ドレイン電極１３を形成する。
上述したエピタキシャル成長およびイオン注入においては、ｎ型不純物（ｎ型ドーパント）として、例えば、炭化珪素に対してｎ型となる窒素（Ｎ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などを用いればよい。ｐ型不純物（ｐ型ドーパント）として、例えば、炭化珪素に対してｐ型となるホウ素（Ｂ）やアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）などを用いればよい。このようにして、図１に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態１によれば、トレンチの内部、ｐ+型ベース層と接する領域に、ｐ+型ベース層より不純物濃度の低い低濃度薄膜を設けることで、チャネル部の不純物濃度を低くすることができる。これにより、ゲートに電圧を印加する際、チャネル部が完全空乏化し、ドレイン側から侵入する電界を抑制することができる。結果、チャネル長を短くしても、閾値が短チャネル効果により急激に低下することを防止でき、閾値を維持したままチャネル長を短くすることができるため、オン抵抗−閾値のトレードオフを改善できる。
また、低濃度薄膜が、トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有することで、さらに、チャネル部の不純物濃度をさらに低くすることができる。これにより、チャネル長をより短くして、オン抵抗を低下させることができる。
また、トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有する低濃度薄膜は、トレンチに対するアニール処理、または、ｎ++型ソース領域およびｐ+++型コンタクト領域を活性化する処理により形成することができる。これにより、既存の工程により、低濃度薄膜を形成でき、オン抵抗を低減できる半導体装置を低コストで実現できる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図９は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態２にかかる炭化珪素半導体装置が実施の形態１にかかる炭化珪素半導体装置と異なる点は、図９に示すように、実施の形態２では、低濃度薄膜１４がトレンチ１８の底に設けられていない点である。
低濃度薄膜１４は、ｎ++型ソース領域７、ｐ+型ベース層６およびｎ型領域５と接し、接している領域と同じ導電型であり、接している領域より不純物濃度が低くなっている。例えば、低濃度薄膜１４のｎ++型ソース領域７と接している領域Ｓ１は、ｎ-型であり、ｎ++型ソース領域７より不純物濃度が低い。また、低濃度薄膜１４のｐ+型ベース層６と接している領域Ｓ２は、ｐ-型であり、ｐ+型ベース層６より不純物濃度が低い。また、低濃度薄膜１４のｎ型領域５と接している領域Ｓ３は、ｎ-型であり、ｎ型領域５より不純物濃度が低い。また、低濃度薄膜１４は、第１ｐ++型領域３と接していない。つまり、低濃度薄膜１４は、トレンチ１８の底には設けられず、トレンチ１８の底では、トレンチ１８と第１ｐ++型領域３とが接している。これにより、ドリフト−ゲート間の容量が小さくなり、スイッチング時の損失が低減できる。また、低濃度薄膜１４の膜厚は、チャネル長と低濃度薄膜１４の膜厚とのアスペクト比が２以上になることが好ましい。例えば、チャネル長が０．４μｍであれば、低濃度薄膜１４の膜厚を０．２μｍ以下として、チャネル長／低濃度薄膜１４の膜厚≧２とすることが好ましい。
また、低濃度薄膜１４は、トレンチ１８の中心Ｏに近づくほど不純物濃度が低くなるプロファイルを有する。具体的には、低濃度薄膜１４は、ｎ++型ソース領域７、ｐ+型ベース層６およびｎ型領域５と接する部分で不純物濃度が最も高く、後述するゲート絶縁膜９に接する部分で不純物濃度が最も低くなっている。ｐ+型ベース層６と接する領域で不純物濃度が最も高いため、低濃度薄膜１４は、チャネル領域の抵抗をさらに増加させることができる。
また、図９に示すように、実施の形態２では、ｐ+++型コンタクト領域８は、第２ｐ++型領域４に接していなくてもよい。
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。図１０〜１５は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、実施の形態１と同様に、ｎ+型炭化珪素基板１を用意し、上側第２ｐ++型領域４ｂを選択的に形成する工程までの工程を順に行う（図２、図３参照）。
次に、上側ｎ型領域５ｂおよび上側第２ｐ+型領域４ｂの上に、ｐ+型ベース層６をエピタキシャル成長させる。例えば、ｐ+型ベース層６を形成するためのエピタキシャル成長の条件を、ｐ+型ベース層６の不純物濃度が１．７×１０17／ｃｍ3程度となるように設定してもよい。また、ｐ型不純物のイオン注入により、上側ｎ型領域５ｂの導電型を反転させることで、ｐ+型ベース層６を形成しても良い。
次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｐ+型ベース層６の表面層に、第２ｐ++型領域４に接しないｐ+++型コンタクト領域８を選択的に形成する。例えば、ｐ+++型コンタクト領域８を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。ここまでの状態が図１０に記載される。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｐ+型ベース層６の表面層にｐ+++型コンタクト領域８に接するようにｎ++型ソース領域７を選択的に形成する。例えば、ｎ++型ソース領域７を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。ｎ++型ソース領域７とｐ+++型コンタクト領域８との形成順序を入れ替えてもよい。
次に、フォトリソグラフィおよびエッチングにより、ｎ++型ソース領域７およびｐ+型ベース層６を貫通して、ｎ型領域５および下側第２ｐ+型領域４ａに達するトレンチ１８を形成する。トレンチ形成時のマスクには酸化膜を用いる。ここまでの状態が図１１に記載される。
次に、ｎ++型ソース領域７上、ｐ+++型コンタクト領域８上およびトレンチ１８の内部に、低濃度薄膜１４となる低濃度薄膜１４”を０．１μｍより厚くエピタキシャル成長させる。このエピタキシャル成長により、ｎ++型ソース領域７上、ｐ+++型コンタクト領域８上、トレンチ１８の上部、側壁および底に、半導体膜１４”が厚く堆積される。なお、トレンチ１８の上部とは、トレンチ１８とｎ++型ソース領域７と接する領域からソース側の部分である。また、トレンチ１８の側壁とは、ｎ++型ソース領域７、ｐ+型ベース層６およびｎ型領域５と接する部分である。図１２に示すように、トレンチ１８の上部は、特に厚く堆積され、トレンチ１８の開口部を覆うように低濃度薄膜１４”が形成される。
例えば、低濃度薄膜１４”を形成するためのエピタキシャル成長の条件を、低濃度薄膜１４”の不純物濃度が１×１０14〜５×１０16／ｃｍ3程度となるように設定してもよい。また、低濃度薄膜１４”の濃度の誤差は、±１００％程度である。ここで、低濃度薄膜１４”の導電型は、ｎ型でも、ｐ型でもかまわない。さらに、低濃度薄膜１４”はノンドープであってもかまわない。ここまでの状態が図１２に記載される。
具体的に、ノンドープの低濃度薄膜１４”をエピタキシャル成長させる場合、エピタキシャル成長装置内に、炭化珪素基体１００を搬入し、炭化珪素基体１００の温度を１５００℃以上１７００℃以下の範囲内での所望の設定温度にして、炭化珪素基体１００の表面に、水素（Ｈ2）ガスをキャリアガスに用いて、原料ガスであるシラン（ＳｉＨ4）ガスとプロパン（Ｃ3Ｈ8）ガスとを同時に供給して、ガスの圧力を５０００Ｐａ以上２００００Ｐａ以下の範囲内での所望の圧力に制御して、所望の設定膜厚に応じた成膜時間を設定することで、エピタキシャル層を形成する。Ｈ2ガスの流量は、例えば、５０ｓｌｍ以上２００ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）以下とし、ＳｉＨ4ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）以下とし、Ｃ3Ｈ8ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とする。
また、ｎ型の低濃度薄膜１４”をエピタキシャル成長させる場合、エピタキシャル成長装置内に、炭化珪素基体１００を搬入し、炭化珪素基体１００の温度を１５００℃以上１７００℃以下の範囲内での所望の設定温度にして、炭化珪素基体１００の表面に、水素（Ｈ2）ガスをキャリアガスに用いて、原料ガスであるシラン（ＳｉＨ4）ガスとプロパン（Ｃ3Ｈ8）ガスとを同時に供給すると共に、窒素（Ｎ2）を含むドーパントガスを供給して、ガスの圧力を５０００Ｐａ以上２００００Ｐａ以下の範囲内での所望の圧力に制御して、所望の設定膜厚に応じた成膜時間を設定することで、エピタキシャル層を形成する。Ｈ2ガスの流量は、例えば、５０ｓｌｍ以上２００ｓｌｍ以下とし、ＳｉＨ4ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とし、Ｃ3Ｈ8ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とし、Ｎ2ガスの流量は、例えば、１ｓｃｃｍ以上２０ｓｃｃｍ以下とする。
また、ｐ型の低濃度薄膜１４”をエピタキシャル成長させる場合、エピタキシャル成長装置内に、炭化珪素基体１００を搬入し、炭化珪素基体１００の温度を１５００℃以上１７００℃以下の範囲内での所望の設定温度にして、炭化珪素基体１００の表面に、水素（Ｈ2）ガスをキャリアガスに用いて、原料ガスであるシラン（ＳｉＨ4）ガスとプロパン（Ｃ3Ｈ8）ガスとを同時に供給すると共に、トリメチルアルミニウム（ＴＭＡ：Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ：（ＣＨ3）3Ａｌ）を含むドーパントガスを供給して、ガスの圧力を５０００Ｐａ以上２００００Ｐａ以下の範囲内での所望の圧力に制御して、所望の設定膜厚に応じた成膜時間を設定することで、エピタキシャル層を形成する。Ｈ2ガスの流量は、例えば、５０ｓｌｍ以上２００ｓｌｍ以下とし、ＳｉＨ4ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とし、Ｃ3Ｈ8ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とし、ＴＭＡガスの流量は、例えば、０．０１ｓｃｃｍ以上０．５ｓｃｃｍ以下とする。
次に、エッチバックを行いトレンチ１８の上部および底の低濃度薄膜１４”を除去して、低濃度薄膜１４’を形成する。具体的には、低濃度薄膜１４”のｎ++型ソース領域７上、ｐ+++型コンタクト領域８上およびトレンチ１８の側壁の部分も部分的に除去され、それぞれの厚さが０．０３〜０．１μｍになり、低濃度薄膜１４”のトレンチ１８の底の部分がなくなるまで、異方性エッチングを行う。このようにして、ｎ++型ソース領域７上、ｐ+++型コンタクト領域８上およびトレンチ１８の内部に、厚さ０．０３〜０．１μｍまで薄膜を形成できる。薄い薄膜をエピタキシャル成長させるには、時間、流量、圧力等の制御が難しいが、厚い膜を形成しエッチングにより薄くすることで、薄膜を容易に作成することができる。ここまでの状態が図１３に記載される。
具体的に、低濃度薄膜１４”のエッチバックは、誘導結合プラズマ方式（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を採用したＩＣＰエッチング装置内に、炭化珪素基体１００を搬入し、炭化珪素基体１００の表面に、エッチングガスである六フッ化硫黄（ＳＦ6）ガス、酸素（Ｏ2）およびアルゴン（Ａｒ）の混合ガスを用い、アンテナパワーを１０００以上２０００Ｗ以下とし、バイアスパワーを１００以上５００Ｗ以下とし、ガスの圧力を０．１以上２．０Ｐａ以下の範囲内での所望の圧力に制御して、所望の設定膜厚に応じたエッチング時間を設定することで、エッチバック行う。ＳＦ6ガスの流量は、例えば、１ｓｃｃｍ以上５０ｓｃｃｍ以下とし、Ｏ2ガスの流量は、例えば、１ｓｃｃｍ以上５０ｓｃｃｍ以下とし、Ａｒガスの流量は、例えば、５０ｓｃｃｍ以上３００ｓｃｃｍ以下とする。
また、低濃度薄膜１４’形成後に、トレンチ１８のダメージを除去するための等方性エッチングや、トレンチ１８の底部およびトレンチ１８の開口部の角を丸めるための水素アニールを施してもよい。等方性エッチングと水素アニールはどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に水素アニールを行ってもよい。水素アニールは、例えば、１５００℃で行う。
水素アニールを行った場合、水素アニールにより、低濃度薄膜１４’は、低濃度薄膜１４となる。つまり、接する領域と導電型が同じである低濃度薄膜１４が形成される。具体的には、低濃度薄膜１４’のｎ++型ソース領域７と接する部分は、ｎ++型ソース領域７からｎ型不純物、例えばリン（Ｐ）が、横方向および縦方向に拡散し、導電型がｎ-型となる。ここで、横方向は、トレンチの幅方向であり、横方向に拡散する部分は、トレンチ１８内の低濃度薄膜１４’がｎ++型ソース領域７と接する部分である。また、縦方向は、トレンチの深さ方向であり、縦方向に拡散する部分は、炭化珪素基体１００の上部で低濃度薄膜１４’がｎ++型ソース領域７と接する部分である。同様に、低濃度薄膜１４’のｐ+型ベース層６と接する部分は、ｐ+型ベース層６からｐ型不純物、例えばアルミニウム（Ａｌ）が横方向に拡散し、導電型がｐ-型となる。低濃度薄膜１４’のｐ+型ベース層６、ｎ型領域５と接する部分も同様である。なお、炭化珪素は、不純物が拡散しにくい材料であるため、横方向に拡散した不純物が縦方向にさらに拡散することは少ない。このため、低濃度薄膜１４は、低濃度薄膜１４と接する領域の導電型と同じになる。
また、低濃度薄膜１４は、低濃度薄膜１４と接する領域から、ｐ型またはｎ型の不純物が拡散するため、低濃度薄膜１４の不純物濃度は、ｎ++型ソース領域７、ｐ+型ベース層６等と接する部分がもっと高くなり、ｎ++型ソース領域７、ｐ+型ベース層６等から離れるにしたがって低くなる。これにより、低濃度薄膜１４は、トレンチ１８の中心Ｏに近づくほど不純物濃度が低くなるプロファイルを有する。
次に、イオン注入された領域に対して、活性化アニールを施す。例えば、活性化アニールは１７００℃で行う。これにより、ｎ++型ソース領域７、ｐ+++型コンタクト領域８にイオン注入された不純物が活性化される。ここで、トレンチ１８に対する水素アニールを行わなかった場合、活性化アニールにより、低濃度薄膜１４’は、低濃度薄膜１４となる。処理内容は、トレンチ１８に対する水素アニールの場合と同様であるため、省略する。ここまでの状態が図１４に記載される。また、活性化アニールは、トレンチ１８を形成する前に実施する場合もある。この場合、低濃度薄膜１４を形成するため、トレンチ１８に対する水素アニールを実施する必要がある。
次に、炭化珪素基体１００のおもて面およびトレンチ１８の内壁に沿ってゲート絶縁膜９を形成する。次に、トレンチ１８に埋め込むように例えばポリシリコンを堆積しエッチングすることで、トレンチ１８の内部にゲート電極１０となるポリシリコンを残す。その際、エッチバックしてポリシリコンを基体表部より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでポリシリコンが基体表部より外側に突出していてもよい。ここまでの状態が図１５に記載される。
次に、実施の形態１と同様に層間絶縁膜１１を形成する工程から、ドレイン電極１３を形成する工程を行う。このようにして、図９に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。さらに、実施の形態２では、低濃度薄膜が、トレンチの底に設けられていないことにより、ドリフト−ゲート間の容量が小さくなり、スイッチング時の損失が低減できる。これにより、動作時に、電力損失が少なく、発熱が少ない半導体装置を実現できる。
また、低濃度薄膜をエピタキシャル成長で形成するには、時間、流量、圧力等の制御が難しいが、実施の形態２では、厚い膜を形成して、エッチングにより薄くしているため、低濃度薄膜を容易に作成することができる。
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の構造について説明する。図１６は、実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態３にかかる炭化珪素半導体装置が実施の形態２にかかる炭化珪素半導体装置と異なる点は、図１６に示すように、実施の形態３では、トレンチ１８の底に接する第１ｐ++型領域３を備えていない点である。
ここで、第１ｐ++型領域３が存在すると、トレンチ１８の底に低濃度薄膜１４がないため、第１ｐ++型領域３にｎ型の不純物がしみこんで、第１ｐ++型領域３が抵抗となり、オン抵抗が増加してしまう。一方、実施の形態３では、第１ｐ++型領域３がないため、抵抗になる領域が存在せず、実施の形態２よりさらにオン抵抗が低減する。なお、第１ｐ++型領域３がないことにより、トレンチ１８の底に電界が集中するが、例えば、層間絶縁膜１１を厚くする、または、トレンチ１８と第２ｐ++型領域４との間の距離を短くすることによって、トレンチ１８の底の電界集中を緩和することができる。
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ+型炭化珪素基板１を用意し、下側ｎ型領域５ａをエピタキシャル成長させる工程までの工程を順に行う（図２参照）。
次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、下側ｎ型領域５ａの表面層に、下側第２ｐ++型領域４ａを選択的に形成する。つまり、下側ｎ型領域５ａの表面層に、第１ｐ++型領域３を形成しない。実施の形態１の図３との違いは、第１ｐ++型領域３がないことのみであるため、図示は省略する。その後、実施の形態２と同様に、上側ｎ型領域５ｂをエピタキシャル成長させる工程以降の工程を順に行うことで、図１６に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態３によれば、実施の形態２と同様の効果を得ることができる。さらに、実施の形態３では、トレンチの底に接する第１ｐ++型領域を備えていない。これにより、ｎ型の不純物がしみこんで、抵抗となる領域が存在しないため、実施の形態２よりさらにオン抵抗を低減することができる。
（実施例）
本実施例では、エピタキシャル成長装置内に、炭化珪素基体１００を搬入し、炭化珪素基体１００の温度を１６３０℃にして、炭化珪素基体１００の表面に、Ｈ2ガスをキャリアガスに用いて、原料ガスであるＳｉＨ4ガスとＣ3Ｈ8ガスとを同時に供給すると共に、Ｎ2を含むドーパントガスを供給して、ガスの圧力を１００００Ｐａの圧力に制御して、ｎ型の低濃度薄膜１４”を形成した。Ｈ2ガスの流量は、１００ｓｌｍとし、ＳｉＨ4ガスの流量は、５０ｓｃｃｍとし、Ｃ3Ｈ8ガスの流量は、２０ｓｃｃｍとし、Ｎ2ガスの流量は、３ｓｃｃｍとした。
次に、ＩＣＰエッチング装置内に、炭化珪素基体１００を搬入し、炭化珪素基体１００の表面に、エッチングガスであるＳＦ6ガス、Ｏ2およびＡｒの混合ガスを用い、アンテナパワーを１７００Ｗとし、バイアスパワーを２１０Ｗとし、ガスの圧力を０．８Ｐａに制御して、エッチバックを行った。ＳＦ6ガスの流量は、１０ｓｃｃｍとし、Ｏ2ガスの流量は、１５ｓｃｃｍとし、Ａｒガスの流量は、１４０ｓｃｃｍとした。
このように炭化珪素半導体装置を作成して、チャネル長を短くすることで、オン抵抗が下がることを確認し、さらに、閾値電圧の低下を起こさないことを確認した。また、スイッチング時の損失が低減でき、動作時に電力損失が少なくなることも確認した。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ＭＯＳＦＥＴを例に説明しているが、これに限らず、所定のゲート閾値電圧に基づいてゲート駆動制御されることで電流を導通および遮断する種々な炭化珪素半導体装置にも広く適用可能である。ゲート駆動制御される炭化珪素半導体装置として、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などが挙げられる。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特にトレンチゲート構造の炭化珪素半導体装置に適している。
１ ｎ+型炭化珪素基板
２ ｎ-型ドリフト層
３ 第１ｐ++型領域
４ 第２ｐ++型領域
４ａ 下側第２ｐ++型領域
４ｂ 上側第２ｐ++型領域
５ ｎ型領域
５ａ 下側ｎ型領域
５ｂ 上側ｎ型領域
６ ｐ+型ベース層
７ ｎ++型ソース領域
８ ｐ+++型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
１４ 低濃度薄膜
１５ ニッケルシリサイド膜
１８ トレンチ

Claims (8)

  1. 炭化珪素基板のおもて面に設けられた第１導電型の第１半導体層と、
    前記第１半導体層の、前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２半導体層と、
    前記第２半導体層の内部に選択的に設けられた、前記第２半導体層よりも不純物濃度の高い第２導電型の第１半導体領域と、
    前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチと、
    前記トレンチの内部に設けられた、前記第２半導体層および前記第１半導体層と接する半導体膜と、
    前記トレンチの内部、前記半導体膜の内側にゲート絶縁膜を介して設けられたゲート電極と、
    前記第１半導体領域および前記第２半導体層に接する第１電極と、
    前記炭化珪素基板の裏面に設けられた第２電極と、
    を備え、
    前記半導体膜は、前記第２半導体層と接する領域が、前記第２半導体層より不純物濃度の低い第２導電型の領域であることを特徴とする炭化珪素半導体装置。
  2. 前記半導体膜は、前記第２半導体層と接する領域が、前記第２半導体層より不純物濃度の低い第２導電型であり、前記トレンチの底には設けられていないことを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記半導体膜は、前記トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有することを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 炭化珪素基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の、前記炭化珪素基板側に対して反対側に第２導電型の第２半導体層を形成する第２工程と、
    前記第２半導体層の内部に、前記第２半導体層よりも不純物濃度の高い第２導電型の第１半導体領域を選択的に形成する第３工程と、
    前記第１半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチを形成する第４工程と、
    前記トレンチの内部に、前記第２半導体層および前記第１半導体層と接する半導体膜を形成する第５工程と、
    前記トレンチの内部、前記半導体膜の内側にゲート絶縁膜を介して設けられたゲート電極を形成する第６工程と、
    前記第１半導体領域および前記第２半導体層に接する第１電極を形成する第７工程と、
    前記炭化珪素基板の裏面に第２電極を形成する第８工程と、
    を備え、
    前記第５工程は、前記半導体膜の前記第２半導体層と接する領域を、前記第２半導体層より不純物濃度の低い第２導電型の領域に形成することを特徴とする炭化珪素半導体装置の製造方法。
  5. 前記第５工程は、
    前記第１半導体領域上、前記第２半導体層上、および前記トレンチの内部に、前記半導体膜をエピタキシャル成長させる工程と、
    前記トレンチの底の前記半導体膜を除去する工程と、
    前記半導体膜の前記第２半導体層と接する領域を、前記第２半導体層より不純物濃度の低い前記第２導電型の領域にする工程と、
    を含む工程であることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記トレンチの底の前記半導体膜を除去する工程は、前記第１半導体領域上、前記第２半導体層上および前記トレンチの側壁の前記半導体膜を薄くし、前記トレンチの底の前記半導体膜を除去することを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記第５工程においては、前記第３工程で形成された前記第１半導体領域を活性化する処理により、前記トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有する前記半導体膜を形成することを特徴とする請求項４〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  8. 前記第５工程においては、前記第４工程で形成された前記トレンチに対するアニール処理により、前記トレンチの中心に近づくほど不純物濃度が低くなるプロファイルを有する前記半導体膜を形成することを特徴とする請求項４〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2016247222A 2016-12-20 2016-12-20 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6918302B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016247222A JP6918302B2 (ja) 2016-12-20 2016-12-20 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/846,075 US10283591B2 (en) 2016-12-20 2017-12-18 Silicon carbide semiconductor device and method of manufacturing the silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016247222A JP6918302B2 (ja) 2016-12-20 2016-12-20 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018101706A true JP2018101706A (ja) 2018-06-28
JP6918302B2 JP6918302B2 (ja) 2021-08-11

Family

ID=62561889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016247222A Active JP6918302B2 (ja) 2016-12-20 2016-12-20 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10283591B2 (ja)
JP (1) JP6918302B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125441A (ja) * 2017-02-01 2018-08-09 株式会社豊田中央研究所 窒化物半導体装置
JP2020181967A (ja) * 2019-04-26 2020-11-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020198325A (ja) * 2019-05-30 2020-12-10 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP2021129057A (ja) * 2020-02-14 2021-09-02 豊田合成株式会社 半導体素子の製造方法
JP7395972B2 (ja) 2019-11-11 2023-12-12 住友電気工業株式会社 炭化珪素半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658257B2 (ja) * 2016-04-22 2020-03-04 住友電気工業株式会社 炭化珪素半導体装置
JP6864288B2 (ja) * 2016-12-28 2021-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
CN114242769B (zh) * 2021-11-24 2022-08-26 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974191A (ja) * 1995-09-06 1997-03-18 Denso Corp 炭化珪素半導体装置の製造方法
JP2007281265A (ja) * 2006-04-10 2007-10-25 Mitsubishi Electric Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2012238898A (ja) * 2012-08-10 2012-12-06 Fuji Electric Co Ltd ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JP5721308B2 (ja) 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP2013125827A (ja) 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
US20140159205A1 (en) * 2012-12-10 2014-06-12 Iman Rezanezhad Gatabi Low OFF-State Leakage Current Field Effect Transistors
US9318600B2 (en) * 2013-04-16 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974191A (ja) * 1995-09-06 1997-03-18 Denso Corp 炭化珪素半導体装置の製造方法
JP2007281265A (ja) * 2006-04-10 2007-10-25 Mitsubishi Electric Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2012238898A (ja) * 2012-08-10 2012-12-06 Fuji Electric Co Ltd ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125441A (ja) * 2017-02-01 2018-08-09 株式会社豊田中央研究所 窒化物半導体装置
JP2020181967A (ja) * 2019-04-26 2020-11-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020198325A (ja) * 2019-05-30 2020-12-10 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP7298307B2 (ja) 2019-05-30 2023-06-27 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP7395972B2 (ja) 2019-11-11 2023-12-12 住友電気工業株式会社 炭化珪素半導体装置
JP2021129057A (ja) * 2020-02-14 2021-09-02 豊田合成株式会社 半導体素子の製造方法
JP7238828B2 (ja) 2020-02-14 2023-03-14 豊田合成株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US20180175147A1 (en) 2018-06-21
JP6918302B2 (ja) 2021-08-11
US10283591B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6115678B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
JP5671779B2 (ja) エピタキシャルウエハの製造方法および半導体装置の製造方法
US20140209999A1 (en) Semiconductor device
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
JP2018110164A (ja) 半導体装置
US11437508B2 (en) Semiconductor device
US11637198B2 (en) Manufacturing method of semiconductor device including semiconductor element of inversion type
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020043243A (ja) 半導体装置
JP2023001343A (ja) 半導体装置
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
JP6844228B2 (ja) 半導体装置および半導体装置の製造方法
JP2018082057A (ja) 半導体装置および半導体装置の製造方法
JP6873937B2 (ja) 半導体装置
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
JP2020031157A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2008205199A (ja) ＧａＮ系半導体素子の製造方法
JP2019033140A (ja) 半導体装置および半導体装置の製造方法
JP2022007788A (ja) 半導体装置
US20190165162A1 (en) Semiconductor device and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210401

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210409

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210712

R150 Certificate of patent or registration of utility model

Ref document number: 6918302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150