JP2012174697A - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012174697A
JP2012174697A JP2011031665A JP2011031665A JP2012174697A JP 2012174697 A JP2012174697 A JP 2012174697A JP 2011031665 A JP2011031665 A JP 2011031665A JP 2011031665 A JP2011031665 A JP 2011031665A JP 2012174697 A JP2012174697 A JP 2012174697A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor device
buffer layer
carbon
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011031665A
Other languages
English (en)
Other versions
JP5711001B2 (ja
Inventor
Masayuki Fukai
雅之 深井
Hiroshi Fushimi
浩 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2011031665A priority Critical patent/JP5711001B2/ja
Publication of JP2012174697A publication Critical patent/JP2012174697A/ja
Application granted granted Critical
Publication of JP5711001B2 publication Critical patent/JP5711001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】簡便な方法で形成することが可能な高抵抗のバッファ層を備えた窒化物半導体装置およびその製造方法を提供する。
【解決手段】基板上に、原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度とn型不純物のドーピングガスの供給量を制御することにより、有機金属ガリウムに起因する炭素がドーピングされて所望の抵抗率となる窒化ガリウム層をバッファ層としてエピタキシャル成長する。
【選択図】なし

Description

本発明は、窒化物半導体装置およびその製造方法に関し、特に、窒化ガリウムからなる高抵抗のバッファ層を備えた窒化物半導体装置およびその製造方法に関する。
図8は、窒化物半導体装置の一例である高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)の断面図である。図8に示すように、サファイア基板11上に、窒化ガリウム(GaN)からなる低温堆積層12と、GaNからなるバッファ層13を順次積層し、さらにGaNからなる電子走行層14、窒化アルミニウムガリウム(AlGaN)からなる電子供給層15が積層したヘテロ構造となっている。このヘテロ界面直下には、二次元電子ガスが形成されている。電子供給層15上には、ソース電極16、ドレイン電極17およびゲート電極18が形成されている。
この種の窒化物半導体装置では、バッファ層13のリーク電流を抑制するために、バッファ層13を高抵抗化する必要がある。一般的に、GaNはドーピングなしでn型の伝導型となるため、高抵抗のためにはp型不純物をドーピングする方法が採用される。例えば、特許文献1には、GaNからなるバッファ層に炭素をドーピングすることで、高抵抗化する技術が開示されている。特許文献1では、炭素濃度が所定の範囲となるように成長速度等を調整し、p型不純物をドーピングすることでGaN層の高抵抗化を図っている。
特開2007−251144号公報
特許文献1に開示されているように、炭素をドーピングして、キャリアを補償することで、高抵抗のバッファ層を形成することができる。しかしながら、IV族である炭素は、GaN中では両性不純物であるため、ドナ型不純物あるいはアクセプタ型不純物のいずれにもなり得る。そのため、GaN中に炭素のみをドーピングしても高抵抗のバッファ層を形成することができないという問題があった。本発明は、簡便な方法で形成することが可能な高抵抗のバッファ層を備えた窒化物半導体装置およびその製造方法を提供することを目的とする。
本願請求項1に係る発明は、基板上に、窒化ガリウムからなるバッファ層を介して窒化物半導体層が積層された窒化物半導体装置であって、前記バッファ層は、n型窒化ガリウムに炭素がドープされ、前記炭素がキャリア補償していることを特徴とする。
本願請求項2に係る発明は、請求項1記載の窒化物半導体装置において、前記炭素は、前記バッファ層をエピタキシャル成長する際に原料ガスとして用いられる有機金属ガリウムに起因していることを特徴とする。
本願請求項3に係る発明は、請求項1または2いずれか記載の窒化物半導体装置において、前記炭素は、前記窒化ガリウム結晶の窒素位置、あるいは格子間位置に配置していることを特徴とする。
本願請求項4に係る発明は、請求項1乃至3いずれか記載の窒化物半導体装置において、前記バッファ層上に積層された窒化物半導体層に、半導体素子が形成されていることを特徴とする。
本願請求項5に係る発明は、基板上に、窒化ガリウムからなるバッファ層を介して窒化物半導体層を積層する工程を含む窒化物半導体装置の製造方法において、原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度とn型不純物のドーピングガスの供給量を制御することにより、n型不純物がドーピングされると共に、前記有機金属ガリウムに起因する炭素がドーピングされて所望の抵抗率となる窒化ガリウム層を、バッファ層としてエピタキシャル成長させる工程を含むことを特徴とする。
本発明の窒化物半導体装置は、n型GaNからなるバッファ層のエピタキシャル成長中に、炭素がドーピングされているため、ドーピングされた炭素は、窒素位置だけでなく、格子間位置を占める確率が高くなっている。その結果、効果的にキャリアが補償され、高抵抗のバッファ層を形成することが可能となる。
本発明の窒化物半導体装置の製造方法は、通常のMOVPE法により、成長温度を850℃〜1000℃の範囲に設定し、ドーピングガスの供給量を所望の範囲に調整することで、簡便に高抵抗のバッファ層を形成することができ、非常に簡便である。
本発明の原理を説明する図である。 本発明のバッファ層の特徴を説明する図である。 SiH4流量と抵抗率の関係を説明する図である。 SiH4流量とSi濃度およびキャリア濃度の関係を説明する図である。 本発明のバッファ層が熱的に安定であることを説明する図である。 本発明のバッファ層が熱的に安定であることを説明する図である。 本発明のバッファ層を備えたHEMTのId−Vg特性を説明する図である。 窒化物半導体装置の一例であるHEMTの断面図である。
まず、本発明の原理について説明する。GaN中に炭素をドーピングする場合、IV族元素である炭素は、両性不純物となるため、ドナ型あるいはアクセプタ型のどちらにもなり得る。ドーピングされた炭素が、ガリウム位置、窒素位置、あるいは格子間位置を占める際、形成エネルギーと荷電状態は、フェルミレベルに依存するため、フェルミレベルの位置によって、その形成され易さが異なってくる。図1は、Seagerらが第一原理計算により、各位置を占める炭素の形成エネルギーと荷電状態について、フェルミレベル依存性を求めた結果を示す(C. H. Seager et al, J.Appl.Phys., 92, 2002年,p6553)。
図1では、左端のフェルミレベル0.0eVの位置が価電子帯(VB)上端、右端のフェルミレベル3.5eVの位置が伝導帯(CB)下端を表している。例えば、窒素位置を占める炭素(CNと示す)は、伝導帯側に近づくに従い形成エネルギーが減少し、荷電状態は1−となる。同様に、格子間位置を占める炭素(Ciと示す)は、価電子帯あるいは伝導帯に近づくに従い形成エネルギーが減少し、荷電状態は価電子帯付近では4+、伝導帯付近では2−と変化する。また、ガリウム位置を占める炭素(CGaと示す)は、価電子帯に近づくに従い形成エネルギーが減少し、荷電状態は1+となることを表している。
本発明は、フェルミレベルの位置を伝導帯側へ移動させ、炭素が窒素位置あるいは格子間位置を占めるように構成する。即ち、n型GaNに炭素をドーピングすることで、荷電状態が1−、あるいは2−となる炭素により効果的にエピタキシャル層を高抵抗化するものである。
このような状態の制御は、エピタキシャル成長の成長条件を調整することにより実現できる。以下、製造工程を詳細に説明する。
本発明の主要な構成であるバッファ層の特徴を詳細に説明するため、図2に示す構造の半導体基板を形成する場合を例にとり、説明する。図2に示すように、サファイア基板21上に、GaNからなる低温堆積膜22を介してSiドープGaN層23(本発明のバッファ層に相当)を積層形成する。具体的には、MOVPE法によりサファイア基板21上に、厚さ25nmの低温堆積膜22を、トリメチルガリウム(TMGa)とアンモニア(NH3)を原料ガスとして用い、成長温度500℃で成長させる。引き続き、低温堆積膜22上に、成長温度およびドーピングガスの供給量を調整して、700nmのSiドープGaN層23を成長させる。
まず、エピタキシャル成長温度とドーピングガスの供給量により、抵抗率が変化することを示す。なお以下の説明において、ドーピングガスの供給量は、SiH4ガスを希釈ガスである窒素ガスで10ppmに希釈させたガスを「SiH4」とする。図3は、SiドープGaN層23の成長温度を950℃とした場合(○印で表示)と、通常のエピタキシャル成長温度である1125℃とした場合(▲印で表示)において、ドーピングガスとして用いるSiH4流量を変化させた結果を示す。図3に示すように、エピタキシャル成長温度を950℃とした場合に、1125℃で成長させた場合と比較して、抵抗率の高いSiドープGaN層23が形成できることが確認できた。特に、エピタキシャル成長温度を950℃とし、SiH4流量が1sccm以上3sccm以下では、104Ω・cmから105Ω・cm台の抵抗率となり、窒化物半導体装置を形成する場合のバッファ層として用いるのに好適となることが確認できた。なお、エピタキシャル成長温度は、950℃に限らず、850℃以上1000℃以下の範囲で、同様の結果を得ることができた。ここで、エピタキシャル成長温度が850℃未満では、良好なエピタキシャル成長を行うことができず、1000℃を越えると、炭素の取り込みが困難となり、本発明の効果が得られないことが確認されているため、上記温度範囲に設定する必要がある。
次に、ドーピングガスの供給量により、キャリア濃度が変化することを示す。図4は、エピタキシャル成長温度を950℃とし、SiH4流量を変化させた場合のキャリア濃度の測定結果を示す。比較のため、SIMS分析によるSi濃度を○印で示した。図4に示すように、ドーピングガスとして用いるSiH4流量を10sccmとすると急激にキャリア濃度が減少しており、3sccm以下では、測定限界以下となった。また、SIMS分析によるSi濃度とキャリア濃度から算出された不活性Si濃度は、炭素濃度より高い結果となった。したがって、Siをドーピングすることにより、キャリア濃度が炭素濃度以上に補償される結果が得られた。これは、炭素が窒素位置を占めるだけでなく、格子間位置を占め、キャリアを補償し、高抵抗のGaN層が形成できたことを示していることがわかる。この結果も、エピタキシャル成長温度が950℃に限らず、850℃以上1000℃以下の範囲で、同様の結果を得ることができた。
エピタキシャル成長層中に導入される炭素は、成長温度を下げることで、原料である有機金属ガリウムに含まれるメチル基から取り込まれやすくなるため、エピタキシャル成長の原料ガスに起因している。このように原料ガスから導入する方法とすると、n型不純物をドーピングすると共に、炭素を取り込むことが可能となる。
次に、本発明のバッファ層は、通常のエピタキシャル成長温度より低い温度で成長させているが、通常の窒化物半導体装置のバッファ層として用いる温度範囲で、熱的に安定であることを説明する。図5は、950℃でエピタキシャル成長させた本発明のバッファ層(SiH4流量=10sccm:●印で表示)を熱処理温度1125℃で、所定の時間熱処理した後のキャリア濃度の変化を示している。また、図6は、熱処理時間300秒で、所定の時間熱処理した後のキャリア濃度の変化を示している。いずれも比較のため、SiH4流量が20sccmと100sccmの場合も示している。図5、図6いずれの場合も、熱処理時間、熱処理温度を変化させても、キャリア濃度に変化はなく、熱的に安定であることが確認できた。なお、本発明のバッファ層は、図5、図6に示すSiH4流量より少ない流量で成長させる場合も含まれるが、抵抗率の変化においても、熱的に安定であることは確認されている。
以上説明したように、本発明では、エピタキシャル成長温度と、ドーピングガスの流量を調整することで、熱的に安定な高抵抗のバッファ層を形成することができることが確認できた。なお、エピタキシャル成長温度、ドーピングガスの流量の最適値は、その他のエピタキシャル成長条件によっても変動するので、適宜設定される。以下、窒化物半導体装置の製造工程に従い、本発明の実施例を説明する。
本発明の実施例について、AlGaN/GaN HEMTを例に取り説明する。図8に示す従来例同様、サファイア基板11上に、厚さ25nmのGaNからなる低温堆積層12をエピタキシャル成長温度500℃で形成した後、厚さ700nmのGaNからなるバッファ層13を順次積層形成する。ここでバッファ層13は、SiH4を希釈ガスである窒素と混合したガスをドーピングガスとして用い、流量1sccmで供給しながら、950℃で、所定の厚さエピタキシャル成長させる。その後、基板温度を1125℃まで上げ、ノンドープGaNからなる電子走行層14を厚さ300nm成長させた後、基板温度を1050℃に下げ、AlGaNからなる電子供給層15を厚さ25nmで成長させる。電子供給層15上に、オーミック電極(チタン/アルミニウム/チタン/金の積層膜)を蒸着形成した後、850℃で熱処理することにより、電子供給層15上にソース電極16とドレイン電極17を形成する。さらにソース電極16とドレイン電極17間に、ショットキー電極(ニッケル/金の積層膜)を蒸着形成することで、ゲート電極18を形成する。
このように形成したHEMTのId−Vg特性の測定結果を図7に示す。比較のため、SiH4流量を変化させた場合も示している。図7に示すように、SiH4流量が1sccmの場合、ドレイン電流(リーク電流)が10-4mA/mmとなり、SiH4流量が0sccmに比べて2桁のピンチオフ特性の改善が図られた。一方、SiH4流量が10sccm、100sccmでは、図3で説明したとおり、バッファ層13の抵抗率が低下するため、バッファ層13を流れるリーク電流が増加し、ピンチオフ動作しない結果となった。
以上、HEMTを例にとり説明したが、バッファ層13上に形成する窒化物半導体層に形成する半導体装置によっては、リーク電流の許容値が異なるため、所望の抵抗率となる条件を設定することで、本発明を適用できる。
また、n型不純物としてシリコンを導入する場合について説明したが、シリコンに限らず、スズ、イオウ、セレン等その他のn型不純物をドーパントとして用いることができる。
11、21:サファイア基板、12、22:低温堆積膜、13:バッファ層、14:電子走行層、15:電子供給層、16:ソース電極、17:ドレイン電極、18:ゲート電極、23:SiドープGaN層

Claims (5)

  1. 基板上に、窒化ガリウムからなるバッファ層を介して窒化物半導体層が積層された窒化物半導体装置であって、
    前記バッファ層は、n型窒化ガリウムに炭素がドーピングされ、前記炭素がキャリア補償していることを特徴とする窒化物半導体装置。
  2. 請求項1記載の窒化物半導体装置において、
    前記炭素は、前記バッファ層をエピタキシャル成長する際に原料ガスとして用いられる有機金属ガリウムに起因していることを特徴とする窒化物半導体装置。
  3. 請求項1または2いずれか記載の窒化物半導体装置において、
    前記炭素は、前記窒化ガリウム結晶の窒素位置、あるいは格子間位置に配置していることを特徴とする窒化物半導体装置。
  4. 請求項1乃至3いずれか記載の窒化物半導体装置において、
    前記バッファ層上に積層された窒化物半導体層に、半導体素子が形成されていることを特徴とする窒化物半導体装置。
  5. 基板上に、窒化ガリウムからなるバッファ層を介して窒化物半導体層を積層する工程を含む窒化物半導体装置の製造方法において、
    原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度とn型不純物のドーピングガスの供給量を制御することにより、n型不純物がドーピングされると共に、前記有機金属ガリウムに起因する炭素がドーピングされて所望の抵抗率となる窒化ガリウム層を、バッファ層としてエピタキシャル成長させる工程を含むことを特徴とする窒化物半導体装置の製造方法。
JP2011031665A 2011-02-17 2011-02-17 窒化物半導体装置の製造方法 Active JP5711001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011031665A JP5711001B2 (ja) 2011-02-17 2011-02-17 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011031665A JP5711001B2 (ja) 2011-02-17 2011-02-17 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012174697A true JP2012174697A (ja) 2012-09-10
JP5711001B2 JP5711001B2 (ja) 2015-04-30

Family

ID=46977387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011031665A Active JP5711001B2 (ja) 2011-02-17 2011-02-17 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5711001B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
US9117742B2 (en) 2013-05-29 2015-08-25 Mitsubishi Electric Corporation High electron mobility transistor with shortened recovery time
KR20190035885A (ko) * 2016-08-18 2019-04-03 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
KR102880255B1 (ko) * 2024-08-08 2025-11-03 웨이브로드 주식회사 고품질의 고저항 버퍼 영역을 구비한 GaN HEMT 전력반도체 에피택시 웨이퍼 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347494A (ja) * 2004-06-02 2005-12-15 Sumitomo Electric Ind Ltd 半導体装置を製造する方法、および半導体装置
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347494A (ja) * 2004-06-02 2005-12-15 Sumitomo Electric Ind Ltd 半導体装置を製造する方法、および半導体装置
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
US9117743B2 (en) 2013-05-14 2015-08-25 Covalent Materials Corportion Nitride semiconductor substrate
US9117742B2 (en) 2013-05-29 2015-08-25 Mitsubishi Electric Corporation High electron mobility transistor with shortened recovery time
KR20190035885A (ko) * 2016-08-18 2019-04-03 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
KR102238369B1 (ko) 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
KR102880255B1 (ko) * 2024-08-08 2025-11-03 웨이브로드 주식회사 고품질의 고저항 버퍼 영역을 구비한 GaN HEMT 전력반도체 에피택시 웨이퍼 제조 방법

Also Published As

Publication number Publication date
JP5711001B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP4792814B2 (ja) 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
CN107799583B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
US20140120703A1 (en) Method for manufacturing nitride semiconductor device
CN101611471A (zh) 场效应晶体管用外延基板
US10038086B2 (en) Process for forming a high electron mobility transistor
WO2016143381A1 (ja) 化合物半導体基板
JP2011166067A (ja) 窒化物半導体装置
JP2014222716A (ja) 窒化物半導体基板
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2000294768A (ja) 半導体素子およびその製造方法
US20180204928A1 (en) Nitride semiconductor device and process of forming the same
US9099383B2 (en) Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP5711001B2 (ja) 窒化物半導体装置の製造方法
JP2005035869A (ja) 高比抵抗GaN層を含む窒化物膜の製造方法、およびそれによって得られたエピタキシャル基板
US20150255589A1 (en) Indium-containing contact and barrier layer for iii-nitride high electron mobility transistor devices
JP2019192795A (ja) 高電子移動度トランジスタ
JP6819009B2 (ja) 半導体基板の製造方法
JP2004265925A (ja) 化合物半導体エピタキシャル基板及びその製造方法
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
JP2012156546A (ja) 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP2009289826A (ja) へテロ接合を有する半導体装置とその製造方法
JPH06208963A (ja) 半導体結晶基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150305

R150 Certificate of patent or registration of utility model

Ref document number: 5711001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250