CN115274825A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN115274825A CN115274825A CN202210950911.5A CN202210950911A CN115274825A CN 115274825 A CN115274825 A CN 115274825A CN 202210950911 A CN202210950911 A CN 202210950911A CN 115274825 A CN115274825 A CN 115274825A
- Authority
- CN
- China
- Prior art keywords
- metal
- field plate
- gate
- source
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 150
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 85
- 239000002346 layers by function Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请提供一种半导体器件及其制备方法，涉及半导体技术领域，通过在源极场板和漏极金属之间增加与栅极金属电连接的第一栅极场板，并将第一栅极场板通过电阻与栅极电连接，以此使得第一栅极场板具有较低的电位，一方面不仅能够对漏极和栅极之间的电场起到屏蔽作用，还能够对沟道处的二维电子气进一步耗尽，便于降低器件的Cgd，提升器件的增益和稳定性，避免器件发生自激；另一方面，通过第一栅极场板还能够对漏极和源极之间的电场进行屏蔽，减小器件的Cds，从而提高器件的漏极效率。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。
背景技术
对于射频GaN器件，在高频工作下，寄生电容对器件的射频性能有着显著影响，其中，源漏之间的寄生电容(Cds)、栅漏之间的寄生电容(Cgd)的大小，对器件的射频性能有着重要的影响。因此，通常来讲需要降低Cds和Cgd，从而提高器件射频性能。
现有器件虽然会采用源极场板来降低器件Cgd，但是降低后的Cgd依然会增加器件的不稳定性，容易使得器件发生自激，并且由于源极场板的加入，也会对应增加器件的Cds，从而导致器件的漏极效率较低。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件及其制备方法，以解决现有器件中由于Cgd较大容易使得器件自激以及由于Cds的增加所导致的较低漏极效率。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种半导体器件，包括衬底以及设置于衬底上的功能层，功能层包括有源区和位于有源区外围的无源区；在功能层的有源区分别设置有源极金属、漏极金属以及位于源极金属和漏极金属之间的栅极金属；在栅极金属靠近漏极金属的一侧设置源极场板，且在栅极金属和源极场板之间设置有第一介质层；在源极场板和漏极金属之间设置有第一栅极场板，第一栅极场板经电阻与栅极金属电连接，且在源极场板和第一栅极场板之间设置有第二介质层。
可选的，电阻为薄膜电阻。
可选的，在功能层的无源区分别设置有间隔的第一金属部和第二金属部，第一金属部与栅极金属电连接，第二金属部与第一栅极场板电连接，电阻包括位于功能层无源区的二维电子气电阻，第一金属部和第二金属部通过二维电子气电阻电连接。
可选的，电阻的阻值大于100Ω。
可选的，至少在第二介质层上设置有位于源极场板和漏极金属之间的互连孔，第一栅极场板包括位于互连孔的竖向场板。
可选的，第一栅极场板还包括横向场板，横向场板与竖向场板连接且朝向栅极金属延伸。
可选的，第二介质层包括层叠的第一子层和第二子层，第二子层具有位于源极场板和漏极金属之间的互连孔，第一栅极场板包括位于第一子层和第二子层之间的横向场板以及位于互连孔内的竖向场板，竖向场板与横向场板连接。
可选的，栅极金属包括与功能层接触的栅柱以及位于栅柱顶部的第二栅极场板。
可选的，由衬底背面设置有贯穿至源极金属的源极通孔，在衬底背面设置有背面金属，背面金属经源极通孔与源极金属连接。
本申请实施例的另一方面，提供一种半导体器件制备方法，方法包括：在衬底上制作功能层；在功能层上分别制作源极金属、漏极金属以及位于源极金属和漏极金属之间的栅极金属；在栅极金属上形成第一介质层；在第一介质层上制作位于栅极金属靠近漏极金属一侧的源极场板；在源极场板上形成第二介质层；在第二介质层上制作位于源极场板和漏极金属之间的第一栅极场板，第一栅极场板经电阻与栅极金属电连接。
可选的，电阻为薄膜电阻或二维电子气电阻。
本申请的有益效果包括：
本申请提供了一种半导体器件及其制备方法，通过在源极场板和漏极金属之间增加与栅极金属电连接的第一栅极场板，并将第一栅极场板通过电阻与栅极电连接，以此使得第一栅极场板具有较低的电位，一方面不仅能够对漏极和栅极之间的电场起到屏蔽作用，还能够对沟道处的二维电子气进一步耗尽，便于降低器件的Cgd，提升器件的增益和稳定性，避免器件发生自激；另一方面，通过第一栅极场板还能够对漏极和源极之间的电场进行屏蔽，减小器件的Cds，从而提高器件的漏极效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为氮化镓高电子迁移率晶体管器件的漏侧等效电路示意图；
图2为本申请实施例提供的一种半导体器件的结构示意图之一；
图3为本申请实施例提供的一种半导体器件的结构示意图之二；
图4为本申请实施例提供的一种半导体器件的结构示意图之三；
图5为本申请实施例提供的一种半导体器件的结构示意图之四；
图6为传统器件的栅漏寄生电容与栅极电压的关系图；
图7为基于图3所示器件的栅漏寄生电容与栅极电压的关系图；
图8为本申请和传统器件的源漏寄生电容与栅极电压的关系图；
图9为本申请实施例提供的一种半导体器件的结构示意图之五；
图10为本申请实施例提供的一种半导体器件的结构示意图之六；
图11为图10中的局部放大图；
图12为图11的剖面图。
图标：100-衬底；110-功能层；120-源极金属；121-源极通孔；122-背面金属；130-漏极金属；140-栅极金属；141-第一金属部；150-源极场板；160-第一栅极场板；161-竖向场板；162-横向场板；163-第二金属部；170-第三介质层；180-第一介质层；190-第二介质层；191-第一子层；192-第二子层；210-电阻；211-薄膜电阻；212-二维电子气电阻；220-有源区；230-无源区。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一(a)”、“一个(an)”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种半导体器件，通过在源极场板和漏极金属之间增加与栅极金属电连接的第一栅极场板，并将第一栅极场板通过电阻与栅极电连接，以此使得第一栅极场板具有较低的电位，一方面不仅能够对漏极和栅极之间的电场起到屏蔽作用，还能够对沟道处的二维电子气进一步耗尽，便于降低器件的Cgd，提升器件的增益和稳定性，避免器件发生自激；另一方面，通过第一栅极场板还能够对漏极和源极之间的电场进行屏蔽，减小器件的Cds，从而提高器件的漏极效率。下面将结合附图对本申请的实施例进行描述。
请参阅图2，示出了一种半导体器件，半导体器件包括衬底100以及设置于衬底100上的功能层110，其中，衬底100可以是用于承载半导体集成电路元器件的基材，例如GaN、GaAs、SiC等，功能层110可以包括多个层叠的活性半导体层，并且在多个活性半导体层的至少两个之间的异质界面处具有二维电子气。具体的：当半导体器件为高电子迁移率晶体管器件时，功能层110可以包括沟道层和势垒层，当然，功能层110还可以包括成核层、缓冲层、插入层等，以使得半导体器件具有较佳的性能。在一些实施例中，沟道层可以是GaN层，势垒层可以是AlGaN层。
如图10所示，功能层110包括有源区220和位于有源区220外围的无源区230，形成方式可以是通过台面隔离或绝缘离子注入的方式在功能层110上界定出无源区230和有源区220。请继续参阅图2，在功能层110背离衬底100的一侧表面则分别设置有源极金属120和漏极金属130，并在源极金属120和漏极金属130之间对应设置栅极金属140，如图10所示，源极金属120、漏极金属130和栅极金属140均位于器件的有源区220。然后在具有栅极金属140的器件表面设置依次层叠的第一介质层180和第二介质层190，在第一介质层180和第二介质层190之间设置有源极场板150，由此，能够通过第一介质层180对栅极金属140和源极场板150进行隔离，第二介质层190对源极场板150进行覆盖。源极场板150位于栅极金属140靠近漏极金属130的一侧，由此，借助源极场板150能够对栅极和漏极之间的电场进行屏蔽，从而提高器件性能。源极场板150可以以半包的形式配合栅极金属140进行设置，源极场板150对应与源极金属120进行电连接，本申请对其具体的连接方式不做限制，可以采用本领域中的常规方式实现，此处不再赘述。
在第二介质层190上设置第一栅极场板160，具体的，可以是在第二介质层190的内部和/或上方对应设置。第一栅极场板160位于源极场板150和漏极金属130之间，并且第一栅极场板160通过电阻210与栅极金属140电连接，以此获得较低的电位。
通过第一栅极场板160能够对漏极金属130和栅极金属140之间的电场起到屏蔽作用，并且第一栅极场板160能够对沟道处的二维电子气进一步耗尽，由此，便于降低器件的Cgd，从而提升器件的增益和稳定性，避免器件发生自激。鉴于图1，示出了氮化镓高电子迁移率晶体管器件的漏测等效电路，由图1可知，由于Cds的存在，漏极RF信号可直接通过Cds、Rd和Rs形成信号回路，从而导致能量损耗，因此，本申请通过将第一栅极场板160经电阻210与栅极金属140电连接的方式，使得漏极金属130反馈的RF信号可以耦合至第一栅极场板160并通过电阻210对其进行消耗，避免器件自激。
通过第一栅极场板160还能够对漏极和源极之间的电场进行屏蔽，减小器件的Cds，从而提高器件的漏极效率。
在一种实施方式中，如图2所示，在第二介质层190上设置有互连孔，互连孔则由第二介质层190的顶面向第二介质层内延伸，换言之，在第二介质层190上设置有由第二介质层190背离衬底100的表面向内延伸的互连孔，对应的，第一栅极场板160为竖向场板161，竖向场板161位于互连孔内，并且竖向场板161通过电阻210与栅极金属140电连接，以此使得竖向场板161获得较低的电位。具体的，本申请对互连孔的延伸深度不做限制，只要位于其内的竖向场板161能够对应与源极场板150、漏极金属130、功能层的有源区等需要绝缘的结构绝缘即可，例如在一种实施方式中，当第二介质层190包括依次层叠于源极场板150之上的第一子层191和第二子层192时，互连孔还可以仅贯穿第二子层192(如图2所示)；在一种实施方式中，互连孔还可以依次贯穿第二子层192和第一子层191；在一种实施方式中，当半导体器件还包括位于功能层110和第一介质层180之间的第三介质层170时，互连孔还可以依次贯穿第二子层192、第一子层191和第一介质层180。
在一种实施方式中，如图3所示，在第二介质层190上设置有由第二介质层190背离衬底100的表面向内延伸的互连孔，对应的，第一栅极场板160包括竖向场板161和横向场板162，其中，竖向场板161位于互连孔内，横向场板162则位于第二介质层190背离衬底100的表面，且横向场板162的一端与竖向场板161连接，横向场板162的另一端则朝向栅极金属140延伸，由此，形成倒L型结构。横向场板162或竖向场板161通过电阻210与栅极金属140电连接，以此使得第一栅极场板160获得较低的电位。通过增加横向场板162，能够进一步的提高第一栅极场板160的屏蔽能力，实现进一步的降低Cgd和Cds，从而使得器件性能更优。
例如对于器件的Cgd来讲：图6所示为器件结构不设置第一栅极场板160(传统器件)时，Cgd与栅极电压的关系图；如图7所示，为本申请中将第一栅极场板160设置为倒L型(图3所示结构)时，Cgd与栅极电压的关系图；通过图6和图7可知，本申请器件的Cgd相对于传统器件来讲更低。对于器件的Cds来讲：图8示出了在栅极电压为0-80V的区间内，传统器件Cds的曲线010以及本申请器件(第一栅极场板160设置为倒L型)的曲线020，由图8可知，本申请的Cds相对于传统器件来讲也更低。
在一种实施方式中，在图3所示的第一栅极场板160的基础上，横向场板162与竖向场板161连接的一端还可以朝向漏极金属130稍作延伸，如图4所示，形成正T型结构。
在一种实施方式中，如图5所示，第二介质层190包括层叠的第一子层191和第二子层192，第二子层192具有位于源极场板150和漏极金属130之间的互连孔，第一栅极场板160包括位于第一子层191和第二子层192之间的横向场板162以及位于互连孔内的竖向场板161，竖向场板161与横向场板162连接形成倒T型结构，由此，通过横向场板162能够对沟道处的二维电子气做进一步的耗尽，有助于降低器件的Cgd。应当理解的是，本申请对横向场板162的设置位置不做具体限定，例如在一种实施方式中，横向场板162还可以位于第一介质层180和第一子层191之间；在一种实施方式中，横向场板162还可以位于第一介质层180和第三介质层170之间。
在一些实施方式中，如图9所示，电阻210为薄膜电阻211，例如TaN薄膜电阻、NiCr薄膜电阻等，其中，从平行衬底100的平面分布来看，薄膜电阻211可以位于源极场板150的正上方(图9所示)，或，位于源极场板150的斜上方(图中未示出)，或，位于功能层的无源区；从垂直衬底100的竖向分布来看，薄膜电阻211可以位于第一介质层、第二介质层和第三介质层任意两层之间，或，位于第二介质层上表面(如图9所示)。将电阻210设置为薄膜电阻211时，能够有效的简化设置电阻的工艺，降低制作成本。
在一些实施方式中，如图10至图12所示，电阻210包括位于功能层110无源区230的二维电子气电阻212，二维电子气电阻212在形成时，可以在通过前述方式实现有源区220和无源区230的界定时，在无源区230内保留功能层110位于电阻区域的二维电子气，进而利用电阻区域的二维电子气作为二维电子气电阻212。例如图10至图12所示，在通过绝缘离子注入界定有源区220和无源区230时，可以在无源区230电阻区域的功能层110上利用掩膜层进行遮挡，从而形成非注入区(即电阻区域)。
为实现良好的电性连接，还可以在功能层110形成之后，在功能层110的无源区230预先制作第一金属部141和第二金属部163，其中，第一金属部141和第二金属部163均至少部分位于电阻区域，第一金属部141和第二金属部163可以分别与无源区230的电阻区域形成欧姆接触，由此，实现第一金属部141通过电阻区域的二维电子气电阻212与第二金属部163形成良好的电性连接。第一金属部141可以与栅极金属140电性连接，第二金属部163可以与第一栅极场板160电性连接(连接时，可以是第二金属部163与竖向场板连接，也可以是第二金属部163与横向场板连接)。在一些实施方式中，第一金属部141和第二金属部163可以是与有源区的源漏的欧姆金属在同一工艺步骤中制作。在电阻210为二维电子气电阻212时，能够充分的利用半导体器件自身的结构进行电阻的制作，由此可以将电阻集成于半导体器件内，有利于降低半导体器件的体积。
在一些实施方式中，可以将电阻区域的设置位置靠近有源区设置，但是两者需要保持一定的间距，由此，避免二维电子气电阻对有源区产生干扰。
在一些实施方式中，电阻210的阻值可以大于100Ω，由此，能够使得电阻210对漏极金属130反馈的RF信号进行有效消耗，避免器件自激。
在一些实施方式中，如图2至图5所示，栅极金属140可以为T型栅，即栅极金属140包括栅柱和位于栅柱顶部的第二栅极场板，其中，栅柱与功能层110形成肖特基接触，第二栅极场板则能够对栅极附近的峰值电场进行调制，从而使得器件具有较高的击穿电压。
在一些实施方式中，如图2至图5所示，由衬底100背面设置有贯穿至源极金属120的源极通孔121，使得在衬底100背面设置的背面金属122可以经源极通孔121与源极金属120连接，从而实现将源极金属120引出器件背面。
在一些实施方式中，如图2至图5所示，还可以设置有第三介质层170，以对栅极金属140和源漏进行隔离。
在一些实施方式中，第一介质层180、第二介质层190和第三介质层170可以是SiN、SiO2等材质，本申请对其不做限制。
在一些实施方式中，第一栅极场板160为金属场板。
本申请实施例的另一方面，提供一种半导体器件制备方法，方法包括：
S010：在衬底100上制作功能层110。
在衬底100上沉积功能层110，沉积的方式可以是通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺进行，本申请对其不做限定，具体可以根据实际需求进行合理选择。
S020：在功能层110上分别制作源极金属120、漏极金属130以及位于源极金属120和漏极金属130之间的栅极金属140。
在功能层110上继续制作源极金属120和漏极金属130，制作的方式可以是通过光刻、蒸发、剥离等工艺形成。源极金属120和漏极金属130可以是同步骤制作。在功能层110上形成源极金属120和漏极金属130后，继续沉积整层的第三介质层170并且通过刻蚀第三介质层170，从而形成栅槽，通过栅槽制作栅极金属140，并且使得栅极金属140与功能层110形成肖特基接触。
S030：在栅极金属140上形成第一介质层180。
然后继续沉积整层第一介质层180，第一介质层180对栅极金属140进行覆盖，以作隔离。
S040：在第一介质层180上制作位于栅极金属140靠近漏极金属130一侧的源极场板150。
接着在第一介质层180上通过光刻、蒸发、剥离等工艺制作源极场板150。
S050：在源极场板150上形成第二介质层190。
在源极场板150上继续沉积第二介质层190，第二介质层190对源极场板150进行覆盖以作隔离。
S060：在第二介质层190上制作位于源极场板150和漏极金属130之间的第一栅极场板160，第一栅极场板160经电阻210与栅极金属140电连接。
接着在第二介质层190上通过光刻、蒸发、剥离等工艺制作第一栅极场板160，然后使得第一栅极场板160经电阻210与栅极金属140电连接。关于电阻210的具体设置形式以及第一栅极场板160的设置形式可以参照前述实施例，在此不再赘述。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体器件，其特征在于，包括衬底以及设置于所述衬底上的功能层，所述功能层包括有源区和位于所述有源区外围的无源区；
在所述功能层的有源区分别设置有源极金属、漏极金属以及位于所述源极金属和所述漏极金属之间的栅极金属；
在所述栅极金属靠近所述漏极金属的一侧设置源极场板，且在所述栅极金属和所述源极场板之间设置有第一介质层；
在所述源极场板和所述漏极金属之间设置有第一栅极场板，所述第一栅极场板经电阻与所述栅极金属电连接，且在所述源极场板和所述第一栅极场板之间设置有第二介质层。
2.如权利要求1所述的半导体器件，其特征在于，所述电阻为薄膜电阻。
3.如权利要求1所述的半导体器件，其特征在于，在所述功能层的无源区分别设置有间隔的第一金属部和第二金属部，所述第一金属部与所述栅极金属电连接，所述第二金属部与所述第一栅极场板电连接，所述电阻包括位于所述功能层无源区的二维电子气电阻，所述第一金属部和所述第二金属部通过所述二维电子气电阻电连接。
4.如权利要求1所述的半导体器件，其特征在于，所述电阻的阻值大于100Ω。
5.如权利要求1至4任一项所述的半导体器件，其特征在于，至少在所述第二介质层上设置有位于所述源极场板和所述漏极金属之间的互连孔，所述第一栅极场板包括位于所述互连孔的竖向场板。
6.如权利要求5所述的半导体器件，其特征在于，所述第一栅极场板还包括横向场板，所述横向场板与所述竖向场板连接且朝向所述栅极金属延伸。
7.如权利要求1所述的半导体器件，其特征在于，所述栅极金属包括与所述功能层接触的栅柱以及位于所述栅柱顶部的第二栅极场板。
8.如权利要求1所述的半导体器件，其特征在于，由所述衬底背面设置有贯穿至所述源极金属的源极通孔，在所述衬底背面设置有背面金属，所述背面金属经所述源极通孔与所述源极金属连接。
9.一种半导体器件制备方法，其特征在于，所述方法包括：
在衬底上制作功能层；
在所述功能层上分别制作源极金属、漏极金属以及位于所述源极金属和所述漏极金属之间的栅极金属；
在所述栅极金属上形成第一介质层；
在所述第一介质层上制作位于所述栅极金属靠近所述漏极金属一侧的源极场板；
在所述源极场板上形成第二介质层；
在所述第二介质层上制作位于所述源极场板和所述漏极金属之间的第一栅极场板，所述第一栅极场板经电阻与所述栅极金属电连接。
10.如权利要求9所述的半导体器件制备方法，其特征在于，所述电阻为薄膜电阻或二维电子气电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210950911.5A CN115274825A (zh) | 2022-08-09 | 2022-08-09 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210950911.5A CN115274825A (zh) | 2022-08-09 | 2022-08-09 | 一种半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115274825A true CN115274825A (zh) | 2022-11-01 |
Family
ID=83751147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210950911.5A Pending CN115274825A (zh) | 2022-08-09 | 2022-08-09 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274825A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504759A (zh) * | 2023-06-30 | 2023-07-28 | 广东致能科技有限公司 | 一种半导体器件及其制备方法 |
| CN118367912A (zh) * | 2024-06-14 | 2024-07-19 | 无锡华润华晶微电子有限公司 | 氮化镓晶体管电路及氮化镓晶体管的制造方法 |
-
2022
- 2022-08-09 CN CN202210950911.5A patent/CN115274825A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504759A (zh) * | 2023-06-30 | 2023-07-28 | 广东致能科技有限公司 | 一种半导体器件及其制备方法 |
| CN116504759B (zh) * | 2023-06-30 | 2024-03-29 | 广东致能科技有限公司 | 一种半导体器件及其制备方法 |
| CN118367912A (zh) * | 2024-06-14 | 2024-07-19 | 无锡华润华晶微电子有限公司 | 氮化镓晶体管电路及氮化镓晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230420526A1 (en) | Wide bandgap transistors with gate-source field plates | |
| JP5982430B2 (ja) | フィールドプレートに接続されたソース領域を有する、ワイドバンドギャップ電界効果トランジスタ | |
| US9240473B2 (en) | High temperature performance capable gallium nitride transistor | |
| KR101057439B1 (ko) | 복수의 필드 플레이트를 갖는 광대역갭 트랜지스터 | |
| KR101101671B1 (ko) | 필드판이 소스에 접속된 광대역 고전자 이동도 트랜지스터 | |
| US7501669B2 (en) | Wide bandgap transistor devices with field plates | |
| CN115274825A (zh) | 一种半导体器件及其制备方法 | |
| CN103311244A (zh) | 半导体器件及用于制造半导体器件的方法 | |
| US20240079470A1 (en) | Gan power device and manufacturing method thereof | |
| EP4033541A1 (en) | High electron mobility transistor and method for forming the same | |
| US20210296452A1 (en) | Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices | |
| CN114420743A (zh) | 反向阻断高迁移率晶体管 | |
| CN113793806A (zh) | 一种半导体器件及制备方法 | |
| CN117015852A (zh) | 具有传感器元件的宽带隙半导体器件 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN114744024B (zh) | 一种半导体器件及其制备方法 | |
| KR100629020B1 (ko) | ＳｉＣ 측면 전계효과 트랜지스터, 그 제조 방법 및 상기 트랜지스터의 사용 방법 | |
| WO2023197213A1 (zh) | 半导体器件及其工作方法、电子设备 | |
| CN113451130B (zh) | 一种高电子迁移率晶体管及制备方法 | |
| CN214753771U (zh) | 一种高导电效率的GaN基HEMT芯片 | |
| CN115863401B (zh) | 常闭型晶体管及其制备方法 | |
| CN202917497U (zh) | 一种带有漂移区电场成型技术的ⅲ-ⅴ族化合物半导体器件 | |
| CN113257894A (zh) | 一种高导电效率的GaN基HEMT芯片及其制备方法 | |
| CN117238945A (zh) | 横向氮化镓基功率器件及其制备方法 | |
| CN116705606A (zh) | 一种hemt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |