CN114156341A - 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法 - Google Patents

一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法 Download PDF

Info

Publication number
CN114156341A
CN114156341A CN202111464913.5A CN202111464913A CN114156341A CN 114156341 A CN114156341 A CN 114156341A CN 202111464913 A CN202111464913 A CN 202111464913A CN 114156341 A CN114156341 A CN 114156341A
Authority
CN
China
Prior art keywords
layer
gan
threshold voltage
channel
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111464913.5A
Other languages
English (en)
Inventor
王奕锦
余晨辉
陈志鹏
俞彦伟
何嘉诚
高子建
罗曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN202111464913.5A priority Critical patent/CN114156341A/zh
Publication of CN114156341A publication Critical patent/CN114156341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管结构及制备方法,自下至上依次为衬底、AlN成核层、AlGaN缓冲层、具有NPN双极型晶体管结构的GaN沟道层、AlGaN势垒层;所述AlGaN势垒层两端设有钝化层,所述AlGaN势垒层上设有GaN帽层;所述GaN帽层上方引出有肖特基接触的栅极,所述栅极GaN沟道层两端上方引出有肖特基接触的源极和漏极。与传统器件相比,本发明创造性地在栅极位置下方的GaN沟道层中引入了一个NPN双极型晶体管结构,能够同时提高器件的阈值电压和漏极工作电流。

Description

一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶 体管及制备方法
技术领域
本发明涉及第三代宽禁带半导体功率器件领域,特别涉及一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法。
背景技术
随着信息时代的发展,半导体领域也在飞速发展。与第一代半导体材料(硅、锗)、第二代半导体材料(砷化镓、磷化铟等)相比,第三代半导体材料氮化镓(GaN)因其宽带隙、高电荷密度、耐高压、高电子迁移率等优良特性成为了极端环境中大功率器件的首选材料。研究发现,铝镓氮/氮化镓(AlGaN/GaN)异质结界面能够形成高电子浓度和高迁移率的二维电子气,表现出了良好的高频特性和大功率特性,基于此结构的异质结场效应晶体管与硅异质结HFET相比具有更优越的性能。因此由GaN基形成的AlGaN/GaN HFET拥有更强大的应用潜力和更好的市场前景。
AlGaN/GaN HFET一般为常开型器件,这种器件在无外加任何偏压时处于导通状态,需要在栅极外加一正向或负向偏压使器件内部的导电沟道耗尽,从而形成关闭状态,一般应用于低电压和高频器件中。然而,为了将其应用于功率器件的开关,需要将器件改进成常闭型器件以确保一个安全的操作机制和简单的栅极驱动配置。这种器件在无外加任何偏压时处于关闭状态,需要在栅极外加一正向或负向偏压使器件内部形成导电沟道而导通器件。基于上述功能的功率器件开关不仅需要较大幅度地提高阈值电压,还需要不影响器件的漏极工作电流。近年来,人们对制作常闭型AlGaN/GaN HFET进行了广泛的研究,提出了非常多的制作方案。为了在获得常闭型HFET器件的同时拥有较大的开启电压,需要只耗尽栅极区域下方的二维电子气,如通过局部等离子体刻蚀掉栅极区域的AlGaN来减少栅极区域的二维电子气、在栅极下方注入氟离子促进二维电子气耗尽等方法获得常闭型p-GaN/AlGaN/GaN HFET。而唯一用于商业制造的方法是在AlGaN表面的栅极区域上生长一层p-GaN帽层用于耗尽栅极区域下方GaN沟道表面的二维电子气。这一方法的提出大力推动了常闭型p-GaN/AlGaN/GaN HFET的发展。
理论上,p-GaN帽层的厚度增加,能够耗尽的二维电子气浓度越高,但是由于栅极外加电压需要对沟道中的二维电子气进行调控,在AlGaN表面栅极区域上生长的p-GaN帽层不能过厚,否则栅极的外加电压就很难调控到异质结界面的二维电子气,难以获得足够好的漏极工作电流。因此,这种处理方法得到常闭型HFET器件提升比较有限。
为了在提高常闭型HFET器件的阈值电压的同时能够提升器件的漏极工作电流,本发明创造性地在栅极GaN沟道层中引入了一个NPN双极型晶体管结构,该结构由栅极GaN沟道层、P+沟道区和N+沟道区共同组成。P+沟道区与上方GaN沟道层形成一个PN结,且P+沟道区中空穴浓度远大于GaN沟道层电子浓度,能够进一步耗尽栅极下方的二维电子气。而当外加足够大的栅极电压时,双极型晶体管结构中发射结处于正偏状态,集电结处于反偏状态,双极型晶体管处于正向放大区。此时N+沟道区将为GaN沟道区输入大量电子,并且输入的电子浓度远大于被耗尽的二维电子气浓度,从而提高器件的漏极工作电流。特别地,当P+沟道区中掺杂浓度增加、厚度增大时,器件的阈值电压将会得到提升;当N+沟道区掺杂浓度增加、厚度增大时,器件的漏极工作电流将会得到提升。通过在适当的范围内调整P+沟道区和N+沟道区中的掺杂浓度和厚度,能够获得不同功能需求的常闭型HFET器件。因此,此发明为提高常闭型HFET器件的阈值电压和漏极工作电流提供了一个可行的探索思路。
发明内容
本发明的目的是提供一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管(p-GaN/AlGaN/GaN HFET)及制备方法,以解决现有技术中不能有效同时提高常闭型异质结场效应晶体管阈值电压和漏极工作电流的技术问题。
一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,自下至上依次为衬底、AlN成核层、AlGaN缓冲层、具有NPN双极型晶体管结构的GaN沟道层、AlGaN势垒层;所述AlGaN势垒层两端设有钝化层,所述AlGaN势垒层上设有GaN帽层;
所述NPN双极型晶体管结构的GaN沟道层自下至上依次为第一GaN沟道层、第二GaN沟道层和n型掺杂的栅极GaN沟道层;所述第二GaN沟道层中部具有贯通的凹槽沟道,在凹槽沟道底面覆盖有n型重掺杂的N+沟道区,N+沟道区上面覆盖p型重掺杂的P+沟道区;所述GaN帽层设于AlGaN势垒层上与N+沟道区和P+沟道区相对应的位置;
所述GaN帽层上方引出有肖特基接触的栅极,所述栅极GaN沟道层两端上方引出有肖特基接触的源极和漏极。
进一步的,所述N+沟道区是Si掺杂浓度为5×1016~5×1018cm-3的GaN,厚度为0.015~0.15μm。
进一步的,所述P+沟道区是Mg掺杂浓度为3×1016~5×1019cm-3的GaN,厚度为0.05~0.185μm。
进一步的,所述第一GaN沟道层和第二GaN沟道层均为非故意掺杂的GaN,第一GaN沟道层的厚度为0.01~0.04μm;第二GaN沟道层的厚度为0.055~0.2μm。
进一步的,所述栅极GaN沟道层是Si掺杂浓度为1014~1016cm-3的GaN,厚度为0.005~0.02μm。
进一步的,所述势垒层材料是Si掺杂浓度为1×1017~5×1018cm-3的AlxGa1-xN,Al组分x为0.05~0.25,厚度为0.01~0.03μm。
进一步的,所述p-GaN帽层材料是Mg掺杂浓度为1×1017~5×1019cm-3的GaN,厚度为0.02~0.2μm。
进一步的,所述钝化层为非故意掺杂的SiN,厚度为0.05~0.5μm。
进一步的,所述衬底为非故意掺杂的SiC,厚度为0.5~2μm;所述AlN成核层为非故意掺杂,厚度为0.01~0.05μm;所述AlGaN缓冲层为非故意掺杂的AlxGa1-xN,Al组分x为0.05~0.2,厚度为0.05~0.5μm。
所述高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管的制备方法,包括以下步骤:
S1:准备衬底;
S2:在所述衬底上依次生长AlN成核层、AlGaN缓冲层、第一GaN沟道层;
S3:清洗步骤S2所得样品;
S4:使用选区外延工艺在第一GaN沟道层上生长N+沟道区;
S5:使用选区外延工艺在N+沟道区上生长P+沟道区;
S6:在第一GaN沟道层上除N+沟道区和P+沟道区位置外均生长第二GaN沟道层,再在第二GaN沟道层上生长栅极GaN沟道层;
S7:通过MOCVD在栅极GaN沟道层上生长AlGaN势垒层;
S8:通过MOCVD在AlGaN势垒层上生长GaN帽层;
S9:通过PECVD在AlGaN势垒层上除GaN帽层位置外均生长钝化层;
S10:光刻源极和漏极的图形;
S11:在GaN帽层上制作栅极,在栅极GaN沟道层两端制作漏极、源极。
有益效果
本发明所述的一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管的制备方法,其通过选区外延生长工艺,先在生长了部分GaN沟道层的衬底上依次生长N+沟道区和P+沟道区,再生长剩余沟道层,从而制备一个NPN型的双极型晶体管结构,P+沟道区与上方GaN沟道层形成一个PN结,且P+沟道区中空穴浓度远大于栅极GaN沟道层电子浓度,能够进一步耗尽栅极下方的二维电子气,获得更大的阈值电压;而当外加足够大的栅极电压时,双极型晶体管结构中发射结处于正偏状态,集电结处于反偏状态,双极型晶体管处于正向放大区。此时N+沟道区将为GaN沟道区输入与二维电子气浓度相当的电子,从而提高器件的漏极工作电流。特别地,当P+沟道区中掺杂浓度增加、厚度增大时,器件的阈值电压将会得到提升;而当N+沟道区掺杂浓度增加、厚度增大时,器件的漏极工作电流将会得到提升。通过在适当的范围内调整P+沟道区和N+沟道区中的掺杂浓度和厚度,能够获得不同功能需求的常闭型HFET器件。
附图说明
图1为本发明一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管的制备方法流程图。
图2为本发明一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管截面结构示意图。
图3为传统器件与本发明实施例1中一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管中栅极区域的能带图。
图4为传统器件(a)与本发明实施例1中一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管的转移特性曲线图。
图例说明:1、衬底;2、AlN成核层;3、AlGaN缓冲层;4、第一GaN沟道层;5、N+沟道区;6、P+沟道区2;7、第二GaN沟道层;8、栅极GaN沟道层;9、AlGaN势垒层;10、p-GaN帽层;11、钝化层;12、栅极;13、漏极;14、源极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合具体实施例,对本发明作进一步地详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用不同于在此描述的其他方式来实施,因此,本发明并不限于下面公开说明书的具体实施例的限制。
一种常闭型异质结场效应晶体管的制备方法,请参阅图1,包含以下步骤:
S1:准备衬底1;
在实施方式中,所述衬底1为SiC衬底1。
S2:在衬底1上通过MOCVD依次生长AlN成核层2、AlGaN缓冲层3和第一GaN沟道层4。
具体的,在实施方式中,将SiC衬底1放入MOCVD反应炉中,并在H2和NH3的气氛中进行970℃左右的退火。
在SiC上使用三甲基铝(TMAl)、三甲基镓(TMGa)、氨气(NH3)分别作为Al源、Ga源、N源,使用氢气(H2)和氮气(N2)作为载气,通过MOCVD依次生长AlN成核层2、AlGaN缓冲层3和第一GaN沟道层4。
在一实施方式中,通过控制TMAl、TMGa的气流改变生长的AlGaN中Al的组分。
S3:对样品进行清洗:
在实施方式中,所述清洗包括有机清洗和无机清洗,其中有机清洗步骤为:首先将样品放入浓硫酸和双氧水(浓硫酸:双氧水=7:3)混合液中浸泡10分钟,然后将样品放入稀释后的氨水(20%)和双氧水混合液(稀释后氨水:双氧水=6:1)中,水浴加热10分钟,水浴温度设置为85℃;再将样品放入KOH:双氧水=1:2的水溶液中浸泡10分钟,最后用去离子水洗净;
所述无机清洗步骤为:先把样品放在丙酮中超声10分钟,功率设置为100W,用来去除样品表面的有机杂质,然后将样品放入乙醇溶液中超声10分钟,功率设置为100W,最后放入去离子水中清洗,存入烘箱(100℃)中4分钟。
S4:外延生长N+沟道区5
在实施方式中,其具体步骤为:
a.使用等离子增强化学气相淀积法(PECVD)在第一GaN沟道层4上沉积一层约800nm厚的SiO2掩膜层;
b.利用常规光刻与湿法腐蚀技术刻蚀掉欲生长栅极区域下方的SiO2掩膜层,露出此区域的第一GaN沟道层4;
c.将衬底放入MOCVD反应炉中,设置程序升温至600℃,在常压下向反应炉中通入一定量的TMGa、NH3和四氢化硅(SiH4)等反应前驱体,生成所需的N+沟道区5。其中TMGa和NH3是生长GaN的主要反应源,SiH4是n型掺杂源。调整各自的流量可以调节生长速度和掺杂浓度。
d.利用选择腐蚀技术腐蚀掉GaN多晶层和掩膜层;
此步骤中,首先利用NaOH水溶液腐蚀掉GaN多晶层,然后利用含有HF的水溶液腐蚀掉掩膜层。此过程中的GaN多晶层与N+沟道区5在NaOH水溶液中的选择腐蚀比非常大、SiO2掩膜层与N+沟道区5、第一GaN沟道层4的选择腐蚀比非常大,因此在此流程中,第一GaN沟道层4、N+沟道区5均不被腐蚀。
S5:使用选区外延工艺生长P+沟道区6;
在实施方式中,其具体步骤为:
a.使用PECVD在衬底上沉积一层约800nm厚的SiO2掩膜层;
b.利用常规光刻与湿法腐蚀技术刻蚀掉欲生长栅极区域下方的SiO2掩膜层,露出此区域的N+沟道区5;
c.将衬底放入MOCVD反应炉中,设置程序升温至600℃,在常压下向反应炉中通入一定量的TMGa、NH3和Cp2Mg等反应前驱体,生成所需的P+沟道区6。其中TMGa和NH3是生长GaN的主要反应源,Cp2Mg是p型掺杂源。调整各自的流量可以调节生长速度和掺杂浓度。
d.利用选择腐蚀技术腐蚀掉GaN多晶层和掩膜层;
此步骤中,首先利用NaOH水溶液腐蚀掉GaN多晶层,然后利用含有HF的水溶液腐蚀掉掩膜层。此过程中的GaN多晶层与P+沟道区6在NaOH水溶液中的选择腐蚀比非常大、SiO2掩膜层与第一GaN沟道层4、P+沟道区6的选择腐蚀比非常大,因此在此流程中,第一GaN沟道层4、P+沟道区6均不被腐蚀。
S6:生长剩余沟道层;
在实施方式中,其具体步骤为:
a.使用PECVD在衬底上沉积一层约800nm厚的SiO2掩膜层;
b.利用常规光刻与湿法腐蚀技术刻蚀掉除栅极区域下方的SiO2掩膜层,露出此区域的第一GaN沟道层4;
c.将衬底放入MOCVD反应炉中,设置程序升温至600℃,在常压下向反应炉中通入一定量的TMGa、NH3等反应前驱体,生成所需的第二GaN沟道层7。其中TMGa和NH3是生长GaN的主要反应源,调整各自的流量可以调节生长速度。
d.利用选择腐蚀技术腐蚀掉GaN多晶层和掩膜层;
此步骤中,首先利用NaOH水溶液腐蚀掉GaN多晶层,然后利用含有HF的水溶液腐蚀掉掩膜层。此过程中的GaN多晶层与P+沟道区6在NaOH水溶液中的选择腐蚀比非常大、SiO2掩膜层与第二GaN沟道层7、P+沟道区6的选择腐蚀比非常大,因此在此流程中,第二GaN沟道层7、P+沟道区6均不被腐蚀。
e.通过MOCVD生长栅极GaN沟道层8;
此步骤中,将衬底放入MOCVD反应炉中,设置程序升温至600℃,在常压下向反应炉中通入一定量的TMGa、NH3和SiH4等反应前驱体,生成所需的栅极GaN沟道层8。其中TMGa和NH3是生长GaN的主要反应源,SiH4是n型掺杂源。调整各自的流量可以调节生长速度和掺杂浓度。
S7:通过MOCVD依次生长AlGaN势垒层9。
具体的,在实施方式中,将衬底放入MOCVD反应炉中,并在H2和NH3的气氛中进行600℃左右的退火。
在常压下向反应炉中通入一定量的TMGa、NH3、TMAl和SiH4等反应前驱体,生成所需的AlGaN势垒层9。其中TMGa、TMAl和NH3是生长AlGaN的主要反应源,SiH4是n型掺杂源。调整各自的流量可以调节生长速度和掺杂浓度。
S8:通过MOCVD生长p-GaN帽层10;
具体的,在实施方式中,所述S8包含以下步骤:
a.将衬底放入MOCVD反应炉中,设置程序升温至600℃,在常压下向反应炉中通入一定量的TMGa、NH3和Cp2Mg等反应前驱体,生成所需的p型GaN。其中TMGa和NH3是生长GaN的主要反应源,Cp2Mg是p型掺杂源,调整各自的流量可以调节生长速度和掺杂浓度。
b.使用电感耦合等离子体(ICP)刻蚀技术刻蚀除栅极区域外的p-GaN;
在一实施方式中,光刻机采用AZ1500,光刻、显影露出非栅极区域后,用去离子水洗去黏附在器件表面的光刻胶和显影液,在90℃环境下烘干4min,用来坚固光刻胶;
c.再使用ICP刻蚀机,以Cl2为主要刻蚀气体,Cl2、BCl3和Ar的体积流量分别为14、10和6cm2/min、温度为10℃、ICP线圈功率为600W、腔压为4mTorr,刻蚀速率为40nm/min的条件下,刻蚀掉露出的p-GaN,之后去除光刻胶;
S9:通过PECVD生长钝化层11;
具体的,在实施方式中,所述S9包括以下步骤:
a.将衬底放入PECVD反应炉中,并在H2和NH3的气氛中进行300℃左右的退火。
b.在SiC上使用SiH4、NH3分别作为Si源、N源,使用N2作为载气,通过PECVD生长SiN钝化层11。
c.使用ICP刻蚀技术刻蚀栅极12区域的SiN钝化层11;
S10:光刻漏极13和源极14的图形;
在实施方式中,光刻机采用AZ1500,光刻、显影露出漏极13和源极14电极区域后,用去离子水洗去黏附在器件表面的光刻胶和显影液,在90℃环境下烘干4min,用来坚固光刻胶;
再使用ICP刻蚀机,以Cl2为主要刻蚀气体,Cl2、BCl3和Ar的体积流量分别为14、10和6cm2/min、温度为10℃、ICP线圈功率为600W、腔压为4mTorr,刻蚀速率为40nm/min的条件下,刻蚀掉欲生长漏极13和源极14区域的SiN钝化层11、AlGaN势垒层9,刻蚀GaN沟道层8的厚度为0.02μm,之后去除光刻胶;
S11:在GaN帽层10上制作栅极12,在器件两侧制作漏极13、源极14。
具体的,在实施方式中,采用PVD电子束蒸发台在栅极12、漏极13、源极14区域蒸镀Al,厚度为70nm,使漏极13、源极14金属与GaN沟道层8形成肖特基接触,栅极12金属与p-GaN帽层10形成肖特基接触;
本申请还提供了一种常闭型异质结场效应晶体管结构,使用上述制备方法进行制备,请参阅图2。
如图2所示为实施例中一种常闭型常闭型异质结场效应晶体管器件截面图,其工作原理是:当栅极12电压为零或栅极12电压低于阈值电压时,栅极12下方沟道层中的二维电子气被上方的p-GaN帽层10耗尽,常闭型异质结场效应晶体管处于关闭状态,表现为典型的常闭型异质结场效应晶体管特性;当栅极12电压慢慢增大时,栅极12下方部分恢复的二维电子气又被P+沟道区6耗尽,此时仍表现为关闭状态;当栅极12电压大于阈值电压时,栅极12下方的二维电子气被恢复。恢复的二维电子气连通栅极12下方两侧的GaN沟道层8与AlGaN势垒层9界面处的二维电子气,此时常闭型异质结场效应晶体管处于开启状态;当栅极12电压进一步增大时,NPN双极性晶体管结构处于放大区,为沟道区提供更多电子,由此提高了器件的漏极工作电流。
使用Sentaurus TCAD仿真软件对三个实施例进行仿真模拟,分别利用软件中的sStructureEditor模块和sDevice模块编写代码构建器件结构和构建物理模型,对构建好的器件结构进行电学分析。
实施例1:高阈值电压的常闭型氮化镓异质结场效应晶体管
使用具体实施方式中的制作流程制作实施例1器件。具体的,在实施例1中,所述SiC衬底1为非故意掺杂的SiC,厚度为1μm;所述AlN成核层2厚度为0.01μm,非故意掺杂;所述AlGaN缓冲层3材料为非故意掺杂的Al0.05Ga0.95N,厚度为0.05μm;所述第一GaN沟道层4是非故意掺杂的GaN,厚度为0.015μm;所述N+沟道区5材料是Si掺杂浓度为5×1018cm-3的GaN,厚度为0.02μm;所述第二GaN沟道层7是非故意掺杂的GaN,厚度为0.06μm;所述P+沟道区6材料是Mg掺杂浓度为3×1019cm-3的GaN,厚度为0.04μm;所述栅极沟道层8材料是Si掺杂浓度为1015cm-3的GaN,厚度为0.005μm;所述势垒层9材料是Si掺杂浓度为1018cm-3的Al0.23Ga0.77N,厚度为0.015μm;所述p-GaN帽层10材料是Mg掺杂浓度为3×1017cm-3的GaN,厚度为0.11μm;所述钝化层11材料是非故意掺杂的SiN,厚度为0.2μm。
由图3可看出,实施例1在沟道层上表面的导带与费米能级的距离远高于传统器件的导带与费米能级的距离。需要注意的是,N+沟道区中的费米能级已经提升至导带以上,但是由于N+沟道区仅存在于栅极下方,不能参与导电,因此此案例中的器件仍为常闭型器件。由此可知,实施例1的阈值电压远高于传统器件的阈值电压。由图4可看出,传统器件的阈值电压约为1.4V,而实施例1的阈值电压达到了3V左右,提升至传统器件阈值电压的约210%,这说明此案例的器件阈值电压得到了非常大的提升。传统器件的工作漏极电流约为0.35A,实施例1的工作漏极电流仅为0.15A。因此,实施例1为高阈值电压的常闭型氮化镓异质结场效应晶体管
实施例2:高工作漏极电流的常闭型氮化镓异质结场效应晶体管
使用具体实施方式中的制作流程制作实施例2器件。具体的,在实施例2中,所述SiC衬底1为非故意掺杂的SiC,厚度为1μm;所述AlN成核层2厚度为0.01μm,非故意掺杂;所述AlGaN缓冲层3材料为非故意掺杂的Al0.05Ga0.95N,厚度为0.05μm;所述第一GaN沟道层4是非故意掺杂的GaN,厚度为0.015μm;所述N+沟道区5材料是Si掺杂浓度为1×1016cm-3的GaN,厚度为0.015μm;所述第二GaN沟道层7是非故意掺杂的GaN,厚度为0.065μm;所述P+沟道区6材料是Mg掺杂浓度为1×1016cm-3的GaN,厚度为0.05μm;所述栅极沟道层8材料是Si掺杂浓度为1015cm-3的GaN,厚度为0.005μm;所述势垒层9材料是Si掺杂浓度为1018cm-3的Al0.23Ga0.77N,厚度为0.015μm;所述p-GaN帽层10材料是Mg掺杂浓度为3×1017cm-3的GaN,厚度为0.11μm;所述钝化层11材料是非故意掺杂的SiN,厚度为0.2μm。
由图3可知,在沟道层上表面处实施例2的导带与传统器件的导带高度几乎相等,说明此时二者的阈值电压几乎相等。由图4可知,实施例2的阈值电压约为1.6V,仅比传统器件高0.2V,但是此时实施例2的工作漏极电流约为0.65A,为原器件的185%。说明实施例2为高工作漏极电流的常闭型氮化镓异质结场效应晶体管。
实施例3:高阈值电压和高工作漏极电流的常闭型氮化镓异质结场效应晶体管
使用具体实施方式中的制作流程制作实施例3器件。具体的,在实施例3中,所述SiC衬底1为非故意掺杂的SiC,厚度为1μm;所述AlN成核层2厚度为0.01μm,非故意掺杂;所述AlGaN缓冲层3材料为非故意掺杂的Al0.05Ga0.95N,厚度为0.05μm;所述第一GaN沟道层4是Si掺杂浓度为1014cm-3的GaN,厚度为0.015μm;所述N+沟道区5材料是Si掺杂浓度为1×1018cm-3的GaN,厚度为0.015μm;所述第二GaN沟道层7是非故意掺杂的GaN,厚度为0.065μm;所述P+沟道区6材料是Mg掺杂浓度为1×1018cm-3的GaN,厚度为0.05μm;所述栅极沟道层8材料是Si掺杂浓度为1015cm-3的GaN,厚度为0.005μm;所述势垒层9材料是Si掺杂浓度为1018cm-3的Al0.23Ga0.77N,厚度为0.015μm;所述p-GaN帽层10材料是Mg掺杂浓度为3×1017cm-3的GaN,厚度为0.11μm;所述钝化层11材料是非故意掺杂的SiN,厚度为0.2μm。
由图3可知,在沟道层上表面处实施例2的导带比传统器件的导带高度高,但远低于实施例1的导带高度,说明此时实施例3器件的阈值电压高于传统器件,但远低于实施例1的器件。由图4可以得出,当外加栅极电压达到1.4V左右时,传统器件导通工作,而实施例3的器件在外加栅压2.2V左右时导通工作,即实施例3将阈值电压提高至了传统器件阈值电压的157%左右。同时,实施例3的工作漏极电流约为0.42A,约为传统器件漏极工作电流的120%左右。说明实施例3为高阈值电压和高工作漏极电流的常闭型氮化镓异质结场效应晶体管。
基于以上,实施例3达成了提高器件阈值电压的同时提高器件的转移效率的目的。
本申请所提供的一种高阈值电压和高漏极工作电流的常闭型氮化镓异质结场效应晶体管结构及制备方法,在栅极位置下方的GaN沟道层中引入了一个NPN双极型晶体管结构,该结构由栅极GaN沟道层、P+沟道区和N+沟道区共同组成,能够同时提高器件的阈值电压和漏极工作电流。其中,P+沟道区可耗尽栅极部分GaN沟道层中的电子使器件的阈值电压升高;当外加栅压足够大时,双极型晶体管结构处于正向放大区,N+沟道区中大量电子流入栅极GaN沟道层,沟道层上表面的二维电子气浓度增高,进而提高了器件的漏极工作电流。特别地,通过改变P+沟道区和N+沟道区的浓度和厚度可以获得具有不同阈值电压和漏极工作电流的器件。
以上所述仅为本发明的实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围。

Claims (10)

1.一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述器件自下至上依次为衬底(1)、AlN成核层(2)、AlGaN缓冲层(3)、具有NPN双极型晶体管结构的GaN沟道层、AlGaN势垒层(9);所述AlGaN势垒层(9)两端设有钝化层(11),所述AlGaN势垒层(9)上设有GaN帽层(10);
所述具有NPN双极型晶体管结构的GaN沟道层自下至上依次为第一GaN沟道层(4)、第二GaN沟道层(7)和n型掺杂的栅极GaN沟道层(8);所述第二GaN沟道层(7)中部具有贯通的凹槽沟道,在凹槽沟道底面覆盖有n型重掺杂的N+沟道区(5),N+沟道区(5)上面覆盖p型重掺杂的P+沟道区(6);所述GaN帽层(10)设于AlGaN势垒层(9)上与N+沟道区(5)和P+沟道区(6)相对应的位置;
所述GaN帽层(10)上方引出有肖特基接触的栅极(12),所述栅极GaN沟道层(8)两端上方引出有肖特基接触的源极(14)和漏极(13)。
2.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述N+沟道区(5)是Si掺杂浓度为5×1016~5×1018cm-3的GaN,厚度为0.015~0.04μm。
3.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述P+沟道区(6)是Mg掺杂浓度为3×1016~5×1019cm-3的GaN,厚度为0.05~0.06μm。
4.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述第一GaN沟道层(4)和第二GaN沟道层(7)均为非故意掺杂的GaN,第一GaN沟道层(4)的厚度为0.01~0.04μm;第二GaN沟道层(7)的厚度为0.02~0.2μm。
5.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述栅极GaN沟道层(8)是Si掺杂浓度为1014~1016cm-3的GaN,厚度为0.005~0.02μm。
6.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述势垒层(9)材料是Si掺杂浓度为1×1017~5×1018cm-3的AlxGa1-xN,Al组分x为0.05~0.25,厚度为0.01~0.03μm。
7.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述p-GaN帽层(10)材料是Mg掺杂浓度为1×1017~5×1019cm-3的GaN,厚度为0.02~0.2μm。
8.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述钝化层(11)为非故意掺杂的SiN,厚度为0.05~0.5μm。
9.根据权利要求1所述一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管,其特征在于,所述衬底(1)为非故意掺杂的SiC,厚度为0.5~2μm;所述AlN成核层(2)为非故意掺杂,厚度为0.01~0.05μm;所述AlGaN缓冲层(3)为非故意掺杂的AlxGa1-xN,Al组分x为0.05~0.2,厚度为0.05~0.5μm。
10.根据权利要求1-9任一所述的高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1:准备衬底(1);
S2:在所述衬底(1)上依次生长AlN成核层(2)、AlGaN缓冲层(3)、第一GaN沟道层(4);
S3:清洗步骤S2所得样品;
S4:使用选区外延工艺在第一GaN沟道层(4)上生长N+沟道区(5);
S5:使用选区外延工艺在N+沟道区(5)上生长P+沟道区(6);
S6:在第一GaN沟道层(4)上除N+沟道区(5)和P+沟道区(6)位置外均生长第二GaN沟道层(7),再在第二GaN沟道层(7)上生长栅极GaN沟道层(8);
S7:通过MOCVD在栅极GaN沟道层(8)上生长AlGaN势垒层(9);
S8:通过MOCVD在AlGaN势垒层(9)上生长GaN帽层(10);
S9:通过PECVD在AlGaN势垒层(9)上除GaN帽层(10)位置外均生长钝化层(11);
S10:光刻源极(14)和漏极(13)的图形;
S11:在GaN帽层(10)上制作栅极(12),在栅极GaN沟道层(8)两端制作漏极(13)、源极(14)。
CN202111464913.5A 2021-12-03 2021-12-03 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法 Pending CN114156341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111464913.5A CN114156341A (zh) 2021-12-03 2021-12-03 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111464913.5A CN114156341A (zh) 2021-12-03 2021-12-03 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN114156341A true CN114156341A (zh) 2022-03-08

Family

ID=80456254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111464913.5A Pending CN114156341A (zh) 2021-12-03 2021-12-03 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN114156341A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024050867A1 (zh) * 2022-09-05 2024-03-14 温州大学 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024050867A1 (zh) * 2022-09-05 2024-03-14 温州大学 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
KR940006711B1 (ko) 델타도핑 양자 우물전계 효과 트랜지스터의 제조방법
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN105789047A (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109390212A (zh) 氮化物半导体器件的形成工艺
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
KR20160100918A (ko) 헤테로 접합으로부터 제조된 hemt
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN114156341A (zh) 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法
CN112909076B (zh) 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN115939183A (zh) 一种氧化镓基mosfet器件及其制备方法
CN113725297B (zh) 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法
CN115312605A (zh) 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN115172440A (zh) 一种氮化物半导体高电子迁移率晶体管外延结构
CN209843716U (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN111463273A (zh) 一种基于氮化镓异质结外延的长关型hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination