JP2006269673A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006269673A
JP2006269673A JP2005084603A JP2005084603A JP2006269673A JP 2006269673 A JP2006269673 A JP 2006269673A JP 2005084603 A JP2005084603 A JP 2005084603A JP 2005084603 A JP2005084603 A JP 2005084603A JP 2006269673 A JP2006269673 A JP 2006269673A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
forming
gate electrode
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005084603A
Other languages
English (en)
Inventor
Takeo Matsuki
武雄 松木
Kazunari Torii
和功 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
NEC Electronics Corp
Original Assignee
Renesas Technology Corp
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, NEC Electronics Corp filed Critical Renesas Technology Corp
Priority to JP2005084603A priority Critical patent/JP2006269673A/ja
Priority to US11/385,885 priority patent/US20060214198A1/en
Priority to CNB2006100717645A priority patent/CN100479189C/zh
Publication of JP2006269673A publication Critical patent/JP2006269673A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 近年の、半導体素子の微細化に伴い、ＮＢＴＩ寿命が劣化することを防止することを目的とする。
【解決手段】 少なくともライナー膜または第２の側壁絶縁膜として、Ｓｉ−Ｈ結合が１×１０21ｃｍ-3以下のシリコン窒化膜を用いることでｐ型ＭＯＳＦＥＴのＮＢＴＩ寿命を１×１０9秒に改善でき、半導体集積回路装置の寿命を確保できる。
【選択図】 図２

Description

本発明は、半導体装置およびその製造方法に関し、特に、半導体装置に含まれるｐチャネルＭＯＳＦＥＴの信頼性向上に関する。
半導体集積回路装置は、特性の向上および収率の向上のために配線の微細化が行なわれている。配線の微細化に伴い、ゲート、ソースおよびドレイン電極の面積が狭くなっている。ゲート、ソースおよびドレイン電極は、層間絶縁膜を上に形成される配線とコンタクトホールを介して接続されるが、コンタクトホールはフォトリソグラフィー法を用い、フォトレジストに開口を形成し、この開口を介して、異方性ドライエッチング法を用いて形成される。
フォトリソグラフィー法を用いてフォトレジストに開口を形成する際に、露光用のマスクを、層間絶縁膜の下地に形成されている電極と位置合わせを行なっているが、この位置合わせの際に若干の位置合わせずれが生じてしまう。配線の微細化により位置合わせずれによって、例えば、ドレイン電極と配線とを接合するためのコンタクトホールを形成する際に、隣接するゲート電極と接触してしまいドレイン−ゲート間の短絡が生じる場合があった。
このような問題を改善するために、現在の半導体集積回路装置に用いるＭＯＳＦＥＴは、図８（ｃ）に示されるような構造をしている。
図８（ｃ）のトランジスタは、トランジスタを形成後、層間絶縁膜を形成する前に、層間絶縁膜とエッチング選択比のあるエッチングストッパーとなるライナー層１１０と呼ばれる層を形成することが主流となっている。
層間絶縁膜は、シリコン酸化膜が使われることが多く、ライナー層としては、シリコン酸化膜とエッチング選択比が取れるシリコン窒化膜が用いられている。
従来、シリコン窒化膜は、減圧、常圧あるいはプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（化学気相成長））法を用いて形成されていた。配線の微細化に伴い、ゲート、ソースおよびドレイン電極の面積が狭くなり、電極の抵抗が高くなり、抵抗を下げるためにシリサイドが用いられている。
ゲート電極およびドレイン・ソース領域をシリサイド化する際に、マスクによる位置合わせが不要なため、自己整合的にシリサイド化するセルフアラインシリサイデーション（Ｓｅｌｆ―Ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄａｔｉｏｎ：ＳＡＬＩＣＩＤＥ、以下サリサイドと称する。）が用いられる場合が多い。
サリサイドを用いる場合、ゲート電極とソース・ドレイン電極間のショートを防止するために、ゲート電極の側壁に異方性エッチング法により形成される側壁絶縁膜が配置される。側壁絶縁膜は、シリコン酸化膜でもよいが、素子設計寸法の微細化に伴い絶縁膜をエッチングするコンタクト孔形成工程でのマージン確保のために、シリコン酸化膜に対してエッチング選択比がとれるシリコン窒化膜が用いられることが多い（以下、側壁シリコン窒化膜と称す）。
シリサイドの種類としては、ＴｉＳｉ2、ＣｏＳｉ2、ＮｉＳｉ等があるが、配線の微細化によるゲート電極の細線化にともない、ＴｉＳｉ2、ＣｏＳｉ2は、凝集起因の抵抗上昇により抵抗値が高くなるという問題が発生する場合があり、この点を改善するものとしてＮｉＳｉの適用が検討されている。
しかしながら、ＮｉＳｉのサリサイドを適用した場合、５００℃以上の熱によりシリサイドの凝集・相転移が生じシート抵抗が上昇する等の不具合が発生する場合があった。このため、ＮｉＳｉをサリサイドに適用する場合、ライナー層のシリコン窒化膜は５００℃以下で成膜する必要がある。
従って、成膜温度（基板温度）が高い、減圧または常圧ＣＶＤ法のような熱ＣＶＤ法は、使用できず、低温で成膜可能なプラズマＣＶＤ法によりシリコン窒化膜を成長する方法が用いられる。しかし、プラズマＣＶＤ法によりシリコン窒化膜を形成する場合、ゲートにプラズマダメージが生じる場合があった。
このような問題を改善するものとして、特開２０００−２１７１９３号公報に、触媒−ＣＶＤ（Ｃａｔａｌｙｔｉｃ−ＣＶＤ、以下Ｃａｔ−ＣＶＤと略す）法によりシリコン窒化膜を形成する例が開示されている。以下、図面を用いて、特開２０００−２１７１９３号公報（特許文献１および非特許文献２等）に開示されている技術をもとにサリサイドで製造されたｐ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ Ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）の構造と製造方法とを図面を用いて説明する。
Ｐ型シリコン基板１００上に、素子分離領域１０１を形成し、素子分離領域１０１で囲まれた領域に通常のイオン注入法によりｎ型の不純物をイオン注入してｎ型の不純物領域であるｎ型ウェル１０２を形成する（図６（ａ））。その後、基板上にゲート絶縁膜１０３となる絶縁膜を形成する。
ゲート絶縁膜１０３は、シリコン酸化膜が用いられてきたが、ゲートポリシリコン電極に導入するボロンのチャネルへの拡散（突き抜け）を防止する等の理由で、近年では、酸窒化シリコン膜を使う場合もある。酸化膜の場合、熱酸化法で形成されることが多く、酸窒化シリコン膜の場合は、熱酸化法を用いて酸化膜を形成し、その後、窒化雰囲気中で熱処理することで酸窒化シリコン膜とする方法が広く用いられている。
その後、多結晶シリコン膜を形成し、通常のフォトリソグラフィー法とドライエッチング法を用いてゲート電極１０４を形成する（図６（ｂ））。
その後、第１の側壁絶縁膜１０５となるシリコン酸化膜を、ゲート電極側面を覆うように形成した後、ボロンまたはインジウムイオンなどを注入することで、ソース・ドレイン拡張領域１０６を形成する（図６（ｃ））。
次に、シリコン窒化膜を熱ＣＶＤ法により成膜し、ドライエッチングによりゲート電極１０４の側壁部にのみ第１の絶縁膜と第２の絶縁膜を残し、第２の側壁絶縁膜１０７を形成する。その後、ボロン、または、フッ化ボロンイオンを注入熱処理することでソース・ドレイン領域１０８を形成する（図７（ａ））。
その後、基板の表面に高融点金属を形成し、熱処理を行い、シリコン膜が露出した面に高融点金属シリサイド１０９を形成し、未反応の高融点金属を除去し、更に、熱処理を行い低抵抗化する、サリサイドでゲート・ソースおよびドレイン電極となる高融点金属シリサイドを形成する（図７（ｂ））。高融点金属としては、チタン、コバルトが良く用いられている。非特許文献２では、コバルトを適用し、コバルトシリサイド膜をゲート電極およびソース・ドレイン領域表面に形成している。
その後、ストッパー膜となる第１の層間絶縁膜（ライナー膜）１１０をシリコン窒化膜で（図７（ｃ））、第２の層間絶縁膜１１１を形成する（図８（ａ））。
その後、層間絶縁膜にフォトレジスト膜（不図示）を形成し、通常のフォトリソグラフィー法を用いてコンタクトホールの開孔を形成するための開口をフォトレジストに形成し、該開口から通常のドライエッチング法を用いてコンタクトホールを形成し、コンタクトホールにメタルを埋め込み、コンタクトプラグを形成する（図８（ｂ））。
コンタクトプラグはコンタクトホールに接するように窒化チタン膜１１２を形成した後、例えば、タングステン１１３等の金属を埋め込むことが多い。
その後、コンタクトプラグ上に配線１１４を形成する（図８（ｃ））。
特許文献１では、ゲート電極となるポリシリコン側壁に形成する第２の側壁絶縁膜１０７および第１の層間絶縁膜１１１の成膜をＣａｔ−ＣＶＤ法で成膜している。
次に、Ｃａｔ−ＣＶＤ法について説明する。
Ｃａｔ−ＣＶＤ法は、図１０に示すように、反応炉に形成された、原料ガス導入口８０１より、原料ガスを導入し、通電加熱されたフィラメント８０２と原料ガスとの触媒反応を利用して、基板８０３に膜を形成する方法で、基板温度を下げて成膜することが可能となる成膜方法である。
シリコン窒化膜を成膜する場合、原料ガスとしてモノシラン（ＳｉＨ4）や、ジシラン（Ｓｉ2Ｈ6）等を、また窒素の原料ガスとしては窒素ガス（Ｎ2）やアンモニア（ＮＨ3）を用いることができ、触媒体として、例えば、タングステン（Ｗ）を用いることができる。
図１１は、原料ガスとして、モノシランとアンモニアを用い、触媒作用を有するタングステンタングステンフィラメント部に電流を流して加熱することで、タングステンフィラメント部を通過するモノシランおよびアンモニウムが分解し、基板上にシリコン窒化膜（ＳｉＮ膜）が成膜される状態を模式的に示したものである。
特許文献１では、ＳｉＨ4の流量を１ｓｃｃｍ、ＮＨ3の流量を４０ｓｃｃｍとし、基板温度は３００℃、触媒体の温度は１７００℃の条件でシリコン窒化膜を成膜している。
この結果、基板温度を３００℃まで下げることが可能となり、窒化シリコン膜の被膜特性の改善、成膜温度の低温化がはかられ、プラズマダメージがなく、ｐ型ＭＯＳトランジスタのゲート電極を構成するポリシリコン中の不純物ボロンが、ゲート絶縁膜を突き抜けることによるしきい値電圧変動や、シリサイド凝集によるコンタクト抵抗の上昇などの問題を回避することが可能となった。
特開２００２−２１７１９３号公報 特開２００２−３４３９６２号公報 Ｄ．Ｋ．Ｓｈｒｏｄｅｒ ａｎｄ Ｊ．Ａ．Ｂａｂｃｏｃｋ，"Ｎｅｇａｔｉｖｅ ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ ｉｎｓｔａｂｉｌｉｔｙ ： Ｒｏａｄ ｔｏ ｃｒｏｓｓ ｉｎ ｓｕｂｍｉｃｒｏｎ ｓｉｌｉｃｏｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｎｕｆａｃｔｕｒｉｎｇ．"，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．９４，ｎｕｍｂｅｒ １，ｐ．１−１８（２００３） Ｋ．Ｉｃｈｉｎｏｓｅ， ｅｔ ａｌ， "Ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ０．１２ μｍ ＣＭＯＳ ｗｉｔｈ Ｍａｎｕｆａｃｔｕｒｉｎｇ ０．１８μｍ Ｔｅｃｈｎｏｌｏｇｙ．"，２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐ．１０３−１０４，（２００１） Ｈ．Ｍａｔｓｕｍｕｒａ，"Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｐｒｏｄｕｃｅｄ ｂｙ ｃａｔａｌｙｔｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄ．" Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．６６，ｎｕｍｂｅｒ ８，ｐ．３６１２−３６１７
特許文献１では、Ｃａｔ−ＣＶＤ法でシリコン窒化膜を形成することで、成膜時の基板温度を下げることで、シリサイドの凝集による抵抗の上昇と、ゲートの電極として用いるポリシリコン中のボロンが、シリコン窒化膜の成膜時の熱によりゲート絶縁膜を通過して、基板の表面濃度を変化させ、しきい値電圧を上昇させるボロンの突き抜けを抑制する効果があった。
一方、半導体集積回路装置の微細化が進み、ゲート絶縁膜が薄膜化されている。このために、ゲート絶縁膜に印加される電界が高くなってきている。特に、ｐＭＯＳＦＥＴに高温下で負バイアス（ｐＭＯＳＦＥＴでは、ゲート負バイアスが順バイアスとなる）が印加されると閾値電圧が上昇し、飽和ドレイン電流およびキャリア移動度が低下する、ＮＢＴＩ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ）と呼ばれる現象が発生（非特許文献１参照）する。ゲート絶縁膜が薄膜化するとＮＢＴＩ寿命が素子の寿命を律速することが知られている。
図９は、ＮＢＴＩが発生する原因を説明する図である。ゲートの側壁に形成された窒化シリコンからなる第２の側壁絶縁膜１０７およびライナー膜１１０は、膜中に大量のＳｉ−Ｈ結合を含有し、このＳｉ−Ｈ結合から解離したＨ（水素）がゲート絶縁膜に到達する。ゲート絶縁膜のＳｉＯ2またはその窒化膜と基板との界面には、Ｓｉの未結合手が存在し、キャリア捕獲準位を形成している。その量を低減するために水素雰囲気による４００〜４５０℃程度の熱処理をし、Ｓｉの未結合手を水素で終端することが良く行われている。Ｓｉ−Ｈ結合から解離した、遊離水素が、ゲート絶縁膜に到達し、Ｓｉ未結合手を終端していた水素と反応し、Ｓｉから水素を奪うことで、Ｓｉ未結合手が再度生成する。すなわち、界面準位密度が増加するものと推測されている。
今後の配線の微細化に伴い、ゲート絶縁膜が更に薄膜化することが予想され更なる改善が望まれている。
この原因は、まだ完全に解明されていないが、実験的には、上記、ライナー膜中のＳｉ−Ｈ結合量が多いと、促進されることが知られている（参考文献２）。
更に、ゲート電極と接するシリコン窒化膜中の水素含有量を低減することでＮＢＴＩ寿命を改善できることが特開２００２−３４３９６２号公報に示されている。
本発明は、半導体基板上に配置されたＭＯＳ型電界効果トランジスタを含む半導体集積回路装置であって、ＭＯＳ型電界効果トランジスタのゲート電極に接するか、または、薄膜を介して配置された複数の絶縁膜の少なくとも一方の絶縁膜に含有されるＳｉ−Ｈ結合量が、１×１０21ｃｍ-3以下であることを特徴とする半導体集積回路装置である。更に、薄膜を介して配置される絶縁膜が、ゲート電極の側面に形成されたシリコン窒化膜であるか、または、ゲート電極に接する絶縁膜が、ゲート電極、ソースおよびドレインを覆うシリコン窒化膜であり、少なくとも一方のシリコン窒化膜中に含まれるＳｉ−Ｈ結合量が、１×１０21ｃｍ-3以下の絶縁膜であることを特徴とするものである。
本発明は、半導体基板上形成された素子分離領域により区分された領域に電界効果トランジスタを形成する半導体集積回路装置の製造方法であって、素子分離領域により区分された領域にゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、ゲート電極の側面に側壁シリコン窒化膜を形成する工程と、ソース・ドレイン領域を形成する工程と、その後、シリコン窒化膜を形成する工程とを少なくとも有し、側壁シリコン窒化膜、または、シリコン窒化膜の、少なくとも一方のシリコン窒化膜のＳｉ−Ｈ結合濃度が１×１０21ｃｍ-3以下になるように形成することを特徴とする半導体集積回路装置の製造方法である。
側壁シリコン窒化膜、または、ゲート電極に接してソース・ドレインを覆うシリコン窒化膜成膜後、成膜温度以上の熱処理温度で熱処理する工程を有していることが好ましい。
更に、本発明は、ゲート電極を形成する工程が、少なくとも金属膜を形成する工程と、シリコン窒化膜を形成する工程と、シリコン窒化膜層を所望の形状にパターン形成し、パターンをマスクとしてエッチングによりゲート電極を形成する工程とからなり、窒化シリコン膜が、触媒によって原料ガスを分解することで膜構成粒子を前記半導体基板上に化学気相成長法により形成される、あるいは、窒化膜の形成が、熱ＣＶＤ法であって、成膜温度以上の熱処理温度で熱処理する工程を備えることが好ましい。
少なくともライナー膜または第２の側壁絶縁膜として、Ｓｉ−Ｈ結合が１×１０21ｃｍ-3以下のシリコン窒化膜を用いることでｐ型ＭＯＳＦＥＴのＮＢＴＩ寿命を１０年以上に改善でき、半導体集積回路装置の寿命を確保できる。
基本的な製造方法および構造は従来技術で説明したものと同様である。本実施の形態で従来技術と異なる点について下記に列記する。尚、該当する従来技術の図面番号を付記しているが、本発明を制限するものではなく、理解の補助の為のものであることは言うまでもない。
本実施の形態では、ゲート絶縁膜として、シリコン酸窒化膜をシリコン酸化膜の膜厚に換算して1.５ｎｍの厚さに形成した。
ゲート電極となる多結晶シリコン膜として、膜厚１３０ｎｍの多結晶シリコン膜を通常のＣＶＤ法で形成した（図６（ｂ））。
第１の側壁絶縁膜として膜厚１０ｎｍのシリコン酸化膜を、第２の側壁絶縁膜として膜厚８０ｎｍのシリコン窒化膜を形成した。
第１の側壁形成後、ボロンをイオン注入し、ソース・ドレインの延長部分を形成した（図６（ｃ））。ここでは、浅いＰＮ接合を形成するために、イオン注入エネルギーを０．４ＫｅＶとした。ここで、基板の法線から傾けた方向から、基板半導体と同一導電型を形成しうる不純物（Ａｓ、Ｐなど）をイオン注入することで、ソース・ドレイン延長部分の周囲にＨａｌｏ領域などと呼ばれる選択的に基板不純物濃度の高い領域を形成するとよい。これにより、いわゆる短チャネル効果の抑制が得られ、素子の微細化に有利である。
第２の側壁形成後（図７（ａ）））、ソース・ドレイン領域形成のため、フッ化ボロンをイオン注入し、高温短時間の熱処理で活性化する。
高融点金属を成膜・熱処理してゲート電極表面およびソース・ドレイン領域表面に選択的にシリサイド膜を形成し、未反応の金属を選択的に除去する（図７（ｂ））。
シリサイドの種類には、ＴｉＳｉ2、ＣｏＳｉ2、ＮｉＳｉが適用可能である。しかし、ＮｉＳｉは、前記のように耐熱性ＴｉＳｉ2、ＣｏＳｉ2より低いため、シリサイド形成以降の工程温度を５００℃以下に抑制することが必要である。
また、サリサイドプロセスでは、遷移金属を成膜後、引き続き、シリサイド化を目的とした熱処理前に窒化チタニウム膜を適当な膜厚で成膜することもよい。この窒化チタニウムは、熱処理後に選択的に除去する。
次に、第１の層間絶縁膜（ライナー膜あるいはエッチングストッパー膜）として膜厚４０ｎｍのシリコン窒化膜を形成（図７（ｃ））後、第２の層間絶縁膜として膜厚５００ｎｍのシリコン酸化膜を形成した（図８（ａ））。
コンタクトホールは、膜厚１０ｎｍの窒化チタン膜をコンタクトホールに形成した後、タングステンを通常のＣＶＤ法で埋め込んで形成した（図８（ｂ））後、アルミ配線を形成した（図８（ｃ））。
第２の側壁絶縁膜および第１の層間絶縁膜としてシリコン窒化膜を用いるが、本実施例では、シリコン窒化膜の成膜は、Ｃａｔ−ＣＶＤ法あるいは、熱ＣＶＤ法で成膜したシリコン窒化膜を用いた。
第２の側壁絶縁膜の形成には、シラン、ジシランをＳｉ原料とする熱ＣＶＤ法を適用することが可能であり、成膜温度を６００℃程度で形成する。また、第２の側壁絶縁膜の形成に、Ｈｅｘａ−ｃｈｌｏｒｉｄｅ−ｄｉｓｉｌａｎｅ（ＨＣＤ）をシリコン原料ガスとして適用した場合、５００℃以下の温度で原料を分解・成膜することが可能となる。
第２の側壁絶縁膜の形成工程での基板温度を７００℃以下に抑制することで、ポリシリコンで形成したゲート電極に既に導入されている不純物が、基板シリコンに拡散することを抑制可能となる。つまり、ゲート電極に既に導入されている不純物が、ボロンなどのゲート絶縁膜中を通過し基板シリコンに拡散して、閾値電圧の変動や界面準位増加を抑制すること可能となる。
また、第１の層間絶縁膜の工程は、その下層に配置される材料の耐熱性を考慮しなければならない。まず、サリサイドとしてＴｉＳｉ2やＣｏＳｉ2を採用した場合には、シランまたは、ジシランをＳｉ原料とする熱ＣＶＤ法により、成膜時の基板温度を７００℃以下でシリコン窒化膜を成膜するのがよい。また、サリサイドとしてＮｉＳｉを適用した場合、Ｃａｔ−ＣＶＤ法または、ＨＣＤをＳｉ原料とした熱ＣＶＤ法により４５０℃以下の基板温度にてシリコン窒化膜を成膜するのがよい。
第１の層間絶縁膜としては、段差被覆性が許す限り、プラズマＣＶＤ法により４５０℃以下の基板温度にてシリコン窒化膜を適用しても良い。
尚、上述の製造方法および構造は、一般的な製造方法および構造を模式的に説明したもので、本発明の主旨の範囲以内で種々の変形が行われても良いことは言うまでもない。
（実施例１）
本実施例では、側壁絶縁膜を熱ＣＶＤ法で成膜し、ライナー膜をＣａｔ−ＣＶＤ法にて成膜した。本実施例では、サリサイドにＮｉＳｉを適用した。
まず、前記実施の形態で述べた方法により第２の側壁絶縁膜の形成前まで工程をすすめる。
第２の側壁絶縁膜は、前述のようにＨＣＤをＳｉ原料とする熱ＣＶＤ法により、基板温度４５０℃で、膜厚８０ｎｍにて成膜した後、異方性ドライエッチングにより第２の側壁絶縁膜を形成した。
Ｎｉをスパッタ法にて、８ｎｍ成膜した後、４５０℃、３０秒の熱処理によりＮｉＳｉをゲート電極およびソース・ドレイン領域表面に自己整合的に形成した。次に、Ｃａｔ−ＣＶＤ法にて、ライナー膜を４０ｎｍ成膜した。Ｃａｔ−ＣＶＤの成膜条件は、一度、１×１０-6Ｐａ程度の圧力まで成膜炉内を排気した後、触媒（タングステンフィラメント）に電流を流して加熱した。原料ガスとしては、モノシラン１２ｓｃｃｍとアンモニア３００ｓｃｃｍとし、成長炉の圧力は５Ｐａとし、基板温度を１００〜２００℃、タングステンフィラメントの温度（触媒温度）を１７００〜２１００℃に変えて成膜した。
本実施例では、ライナー膜に含有されるＳｉ−ＨおよびＮ−Ｈ結合量の含有率とＳｉ−Ｈ結合量とｐ型ＭＯＳＦＥＴのＮＢＴＩ寿命との関係を調べた。
Ｓｉ−Ｈ結合量およびＮ−Ｈ結合量の測定には、ＮＢＴＩ寿命を測定する素子を作製する条件と同一条件で、別途、Ｓｉ基板上にシリコン窒化膜を成膜し測定した。シリコン窒化膜中のＳｉ−Ｈ結合濃度およびＮ−Ｈ結合濃度は、フーリエ変換赤外分光法（ＦＴ−ＩＲ：Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｍｅｔｅｒ）で得た赤外分光分析スペクトルのＳｉ−Ｈ起因のピーク面積から算出した。尚、赤外分光分析スペクトルは、膜の組成を特徴付ける上で重要な化学結合（Ｓｉ−Ｈ、Ｓｉ−Ｏ、Ｓｉ−Ｎ、Ｓｉ−Ｆ、Ｓｉ−ＯＨおよびＮ−Ｈなど）が、特定の波長の赤外線に対して強い吸収を持ち、Ｓｉ基板は赤外線に対してほぼ透明であるので、これを利用して、膜質の評価する方法であり、分子に外部からその固有振動数に相当する振動数をもつ赤外線を照射すると、試料はその赤外線を吸収して、振動エネルギー準位の基底準位から励起準位へと遷移する。この赤外線の吸収スペクトルを測定し、吸収スペクトルのピーク面積から結合の量を測定するものである。
以下の実施例の結合量の測定は全て、上述のフーリエ変換赤外分光法を用いて測定を行なった。
図１は、Ｓｉ−ＨおよびＮ−Ｈ結合量とＣａｔ−ＣＶＤの成膜条件との関係を示す図である。図２は、Ｓｉ−Ｈ結合量とｐ型ＭＯＳＦＥＴのゲート電圧−１．１ＶにおけるＮＢＴＩ寿命との関係を示す図である。
寿命の判定基準は、１２５℃における閾値電圧の変動が３０ｍＶを判定基準として測定を行なった。
尚、以下の実施例で、ＮＢＴＩ寿命は全て上記の条件で行なったものである。
図１により、シリコン窒化膜中のＳｉ−Ｈ結合量およびＮ−Ｈ結合量は、この基板温度の範囲では、基板温度に依存せず、触媒温度（Ｃａｔａｌｙｓｔ Ｔｅｍｐｅｒａｔｕｒｅ）に依存することがみてとれる。
図２より、シリコン窒化膜中のＳｉ−Ｈ結合量が、１×１０21ｃｍ-3以下の条件下で１０年のＮＢＴＩ寿命が確保されている。図１によれば、触媒温度が１９００℃であればよいことがわかる。
本実施例では、触媒としてタングステンを用いているが、モリブデン等の他の高融点金属、及び高融点金属とＰｔ族のような貴金属との合金などを用いてもよいことはいうまでも無い。
（実施例２）
本実施例は、第２の側壁絶縁膜と第１の層間絶縁膜をＣａｔ−ＣＶＤ法で成膜した例である。Ｃａｔ−ＣＶＤの条件は、Ｓｉ−Ｈ結合量が、１×１０21ｃｍ-3以下となる、基板温度２００℃、触媒温度１９００℃の条件とした。膜厚は、８０ｎｍとした。サリサイドには、ＮｉＳｉを適用した。
図３に、ＮＢＴＩ寿命を評価した結果を示す。第２の側壁絶縁膜を熱ＣＶＤで形成し、第１の層間絶縁膜をＣａｔ−ＣＶＤ法で成膜した実施例１の場合と比較すると、第２の側壁絶縁膜をＣａｔ−ＣＶＤ法で成膜することによって、ＮＢＴＩ寿命を延ばすことができる。
また、第２の側壁絶縁膜をＣａｔ−ＣＶＤ法で形成し、第１の層間絶縁膜として、シリコン窒化膜を、ＨＣＤをシリコンの原料とした熱ＣＶＤ法で４０ｎｍ成膜した場合のＮＢＴＩ寿命は、図３に示されるように、第２の層間絶縁膜と第１の層間絶縁膜とをともにＣａｔ−ＣＶＤ法で形成した例と一致した。
これにより、第２の側壁絶縁膜にＳｉ−Ｈ結合量が少ないシリコン窒化膜を適用することは、第１の層間絶縁膜にＳｉ−Ｈ結合量が少ないシリコン窒化膜を適用するより効果が高いことが分る。
（実施例３）
本実施例は、前記本発明の実施形態の内、第１の層間絶縁膜を成膜した後、熱処理を加えることを特徴とする。
本実施例を説明するにあたり、シリコン窒化膜を各種の温度で熱処理した場合の膜中に残留するＳｉ−Ｈ結合量およびＮ−Ｈ結合量を調べた。
シリコン窒化膜は、Ｃａｔ−ＣＶＤ法でシリコン基板上に直接成膜した。
Ｃａｔ−ＣＶＤの条件は、基板温度を１００℃、タングステンの触媒温度を２０００℃とした。
成膜後の熱処理条件は次のようである。
熱処理時間を３０秒とし、熱処理温度を４００〜８００℃に変えた。熱処理前後のＳｉ−Ｈ結合量およびＮ−Ｈ結合量を測定し、初期量に対する熱処理後の量を、熱処理温度に対してプロットした結果を図４に示す。Ｓｉ−Ｈ結合量は、４５０℃の熱処理後も９０％残留しているのに対して、５００℃以上の熱処理によって、６０％以下の残留量になった。また、Ｎ−Ｈ結合量に着目すると、その残留量が６０％程度になるのは、８００℃の熱処理後であった。
上記結果を踏まえて、サリサイドにＣｏＳｉ2を適用し、第１の層間絶縁膜としてＣａｔ−ＣＶＤで成膜したシリコン窒化膜成膜した後、熱処理した実施例について説明する。
第２の側壁絶縁膜形成までは、実施の形態で述べた方法で形成した。第２の側壁絶縁膜のシリコン窒化膜は、ＨＣＤをシリコン原料とし、成膜温度４５０℃で、熱ＣＶＤ法を用いて８０ｎｍ成膜した。
Ｃｏを９ｎｍとそれに引き続き窒化チタニウムを１５ｎｍ成膜して、５００℃で３０秒熱処理した。ＣｏＳｉ２の低抵抗化を目的として、窒化チタニウムと未反応のＣｏを選択的に除去した後、８００℃で１０秒熱処理した。
その後、Ｃａｔ−ＣＶＤ法で、シリコン窒化膜からなる第１の層間絶縁膜を４０ｎｍ成膜した。成膜条件は、基板温度を１００℃、触媒温度を１８００℃を用いた。
熱処理を８００℃で行い、実施の形態に述べた方法で配線をおこなった。
ＮＢＴＩ寿命を評価したところ１０年以上の寿命を得た。
また、第１の層間絶縁膜であるシリコン窒化膜のＣａｔ−ＣＶＤ成膜時の触媒温度を２０００℃で行った場合、および、成膜後の熱処理を５００℃で行った場合も実施し、そのＮＢＴＩ寿命を評価した結果もあわせて図５に示した。側壁絶縁膜およびライナー膜のシリコン窒化膜を、減圧ＣＶＤ法を用いて成膜した例（熱処理なし）を比較例として用いた。
触媒温度１８００℃および２０００℃で成膜した後、５００℃で熱処理すると、Ｓｉ−Ｈ結合量は、ともに初期量の５０〜６０％になっている。このことと、図１の結果を考慮すると、１８００℃より高い温度で成膜した後、５００℃以上で熱処理することで、シリコン窒化膜中のＳｉ−Ｈ結合量を１×１０21ｃｍ-3程度にすることが可能であることがわかる。その上、Ｓｉ−Ｈ結合量が、１×１０21ｃｍ-3程度の膜中残量であれば、Ｎ−Ｈ結合量が、１×１０22ｃｍ-3程度残留していても１０年の寿命を確保できることが分る。
また、触媒温度を１８００℃より高く設定し、残留Ｓｉ−Ｈ結合量を１×１０21ｃｍ-3程度にすることのみでも１０年の寿命を確保することができることも分る。
尚、水素濃度が高いプラズマＣＶＤ法を用いてＳｉ−Ｈ結合が、２×１０22／ｃｍ3以上のシリコン窒化膜を成膜し、その後、不活性ガス雰囲気中で、８００℃、３０秒の熱処理を行なった後で、Ｓｉ−Ｈ結合の量を測定すると、Ｓｉ−Ｈ結合は、１×１０21ｃｍ-3以下になることがわかった。
Ｓｉ−Ｈ結合量が１×１０21ｃｍ-3以上含まれたシリコン窒化膜であっても、成膜温度以上の温度で熱処理を行なうことで、ＮＢＴＩ寿命に関係するＳｉ−Ｈ結合量を下げることができることがわかる。熱処理時間は、成膜直後のＳｉ−Ｈ結合量で変えることができることは言うまでもない。
尚、成膜温度とは、シリコン窒化膜を成膜する際の基板の温度を成膜温度と称している。
（実施例４）
本実施例は、実施の形態で説明したゲート電極の材質および構造を変えた例である。
配線の微細化が更に進むと、上述のポリシリコンゲート電極のポリシリコン・シリサイド構造ではゲート電極の抵抗が高くなることが予想され、ポリシリコン・金属構造（図１２（ａ））が検討されている。また、ゲート電極をポリシリコンとしてゲート電極に順バイアス電圧を印加した場合にゲート電極内に空乏層が形成されて、電流駆動能力の劣化させているのを改善するために、ゲート絶縁膜に接するゲート電極を金属とし、その上にポリシリコンを積層した金属・ポリシリコン構造（図１２（ｂ））および金属構造（図１２（ｃ））のゲート電極も検討されている（図１２（ｃ））。
図１２（ａ）のポリシリコン・金属構造のゲート電極は、半導体基板９００上にゲート絶縁膜９０１が形成され、ゲート絶縁膜９０１上にポリシリコン層９０４、金属層９０５およびシリコン窒化膜の層９０６がこの順に形成され、ゲート電極の側面にシリコン酸化膜からなる第１の側壁絶縁膜９０２と第１の側壁絶縁膜上にシリコン窒化膜からなる第２の側壁絶縁膜が形成された構造である。図１２（ｂ）は、ポリシリコン層９０４と金属層９０５の順序が逆になり、ゲート絶縁膜９０１上に、金属層９０５とポリシリコン層９０４がこの順に形成されている。金属構造のゲート電極は、図１２（ｃ）に示す構造で、ポリシリコン・金属構造のゲート電極構造との違いは、ゲート電極が絶縁膜上に、金属層９０５とシリコン窒化膜の層９０６がこの順で形成されている点だけである。
金属・ポリシリコン構造のゲート電極は、図１２（ａ）および図１２（ｂ）に示す構造で、ポリシリコン層および金属層の膜厚は、製造工程の都合にあわせて決めるのが好ましい。
ゲート電極に金属を用いる場合、ドライエッチングのマスクにフォトレジスト膜を用いることが困難になり、この場合、窒化シリコン膜をマスクに用いるため、金属上にシリコン窒化膜の層が残存する。
金属上にシリコン窒化膜を成膜する場合、成膜温度を高温で行なうことが困難な場合が多く、ハードマスクとなるシリコン窒化膜は、Ｃａｔ−ＣＶＤ法を用いて形成するか、低温度で熱ＣＶＤ法を用いて成膜し、４００〜４５０℃の温度で熱処理を行なってシリコン窒化膜中のＳｉ−Ｈ濃度を下げることが好ましい。
熱処理は、シリコン窒化膜を形成後行っても、ゲート電極を形成後におこなっても良いことはいうまでもない。
（実施例５）
現在、ゲート絶縁膜にシリコン酸化膜・シリコン酸窒化膜より誘電率が高い金属酸化物（以下、酸化物膜、以下、高誘電率膜と称す。）を適用する技術が報告されている。その材料としては、Ａｌ2Ｏ3、ＨｆＯ2およびそれにＡｌやＳｉを混合させたもの、ＺｒＯ2、ＬａおよびＬａ系元素（ランタノイド）の酸化物がある。また、上記金属酸化物をアンモニア雰囲気または、アンモニアプラズマにより窒化した高誘電率膜も知られている。本発明では、この高誘電率膜をゲート絶縁膜に適用しても、その効果を得ることができる。なぜなら、ＮＢＴＩ劣化は、基板界面のＳｉ未結合手の発生によるものであり、高誘電率膜のゲート絶縁膜は、シリコン基板との界面にシリコン酸化膜またはシリコン窒化膜が存在する構造で用いられるため、これまで、説明してきた方法によりＮＢＴＩ劣化を抑制できるためである。
上記高誘電率膜をゲート絶縁膜に適用した場合、ゲート絶縁膜とシリコン基板との界面には、シリコン酸化膜が形成されることが多い。すなわち、ゲート絶縁膜は、高誘電率膜とシリコン酸化膜を界面に配置した積層構造となる。よって、製造工程であらかじめシリコン基板表面に、界面膜として、１ｎｍ程度以下のシリコン酸化膜、または、シリコン酸窒化膜を形成し、次に、高誘電率膜を形成することで、膜構造を制御できることが知られている。界面膜の膜厚は、１ｎｍ以下が好ましいが、積層する高誘電率膜の誘電率を考慮して設定するのが良い。
高誘電率膜として、ＨｆＯ2にＳｉを混合させかつ窒化したＨｆＳｉＯＮを用いた例について説明する。電界効果トランジスタを構成する他の部分の製造方法は、既に述べた方法を適宜採用するので、ここでは、ゲート絶縁膜の製造方法に限って説明する。
シリコン基板上に０．７ｎｍのシリコン酸化膜を、シリコン基板表面を熱酸化して形成する。次に、ＣＶＤ法で、ＨｆＳｉＯ膜を２．３ｎｍ成膜する。ここで、ＨｆとＳiとの組成比は、１：１とした。引き続き、アンモニア雰囲気で熱処理することで、ＨｆＳｉＯ膜をＨｆＳｉＯＮ膜にする。
高誘電率膜成膜後の工程で、成膜温度以上の温度で熱処理することも、膜質改善に好ましい。
Ｓｉ−ＨおよびＮ−Ｈ結合量とＣａｔ−ＣＶＤの成膜条件との関係を示す図。 Ｓｉ−Ｈ結合量とｐ型ＭＯＳＦＥＴのＮＢＴＩ寿命との関係を示す図。 構成の違いとＮＢＴＩ寿命との関係を示す図。 熱処理温度を変えた際の膜中のＳｉ−ＨおよびＮ−Ｈ結合の変動量を示す図。 熱処理時間とＮＢＴＩ寿命との関係を示す図。 ＭＯＳＦＥＴの製造方法を示す模式的工程断面図。 ＭＯＳＦＥＴの製造方法を示す模式的工程断面図。 ＭＯＳＦＥＴの製造方法を示す模式的工程断面図。 ＮＢＴＩ寿命を説明する図。 Ｃａｔ−ＣＶＤを説明する図。 Ｃａｔ−ＣＶＤ法でシリコン窒化膜が成膜される状態を説明する模式図。 本発明のＭＯＳＦＥＴの変形例を示す図。
符号の説明
１００ Ｐ型シリコン基板
１０１ 素子分離領域
１０２ ｎ型ウェル
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ 第１の側壁絶縁膜
１０６ ソース・ドレイン拡張領域
１０７ 第２の側壁絶縁膜
１０８ ソース・ドレイン領域
１０９ 高融点金属シリサイド
１１０ 第１の層間絶縁膜（ライナー膜）
１１１ 第２の層間絶縁膜
１１２ 窒化チタン膜
１１３ タングステン
１１４ 配線
８０１ 原料ガス導入口
８０２ フィラメント
８０３ 基板
９００ 半導体基板
９０１ ゲート絶縁膜
９０２ 第１の側壁絶縁膜
９０３ 第２の側壁絶縁膜
９０４ ポリシリコン層
９０５ 金属層
９０６ シリコン窒化膜の層

Claims (11)

  1. 半導体基板上に配置されたＭＯＳ型電界効果トランジスタを含む半導体集積回路装置であって、
    前記ＭＯＳ型電界効果トランジスタのゲート電極に接するか、または、薄膜を介して配置された複数の絶縁膜の少なくとも一方の絶縁膜に含有されるＳｉ−Ｈ結合量が、１×１０21ｃｍ-3以下であることを特徴とする半導体集積回路装置。
  2. 前記薄膜を介して配置される絶縁膜が、前記ゲート電極の側面に形成されたシリコン窒化膜であるか、または、前記ゲート電極に接する絶縁膜が、前記ゲート電極、ソースおよびドレインを覆うシリコン窒化膜であり、少なくとも一方のシリコン窒化膜中に含まれるＳｉ−Ｈ結合量が、１×１０21ｃｍ-3以下の絶縁膜であることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 半導体基板上形成された素子分離領域により区分された領域にＭＯＳ型電界効果トランジスタを形成する半導体集積回路装置の製造方法であって、
    前記素子分離領域により区分された領域にゲート絶縁膜を形成する工程と、
    ゲート電極を形成する工程と、
    ゲート電極の側面に側壁シリコン窒化膜を形成する工程と、
    ソース・ドレイン領域を形成する工程と、
    その後、シリコン窒化膜を形成する工程とを少なくとも有し、
    前記側壁シリコン窒化膜、または、前記シリコン窒化膜の、少なくとも一方のＳｉ−Ｈ結合濃度が１×１０21ｃｍ-3以下になるように形成することを特徴とする半導体集積回路装置の製造方法。
  4. 前記側壁シリコン窒化膜、または、前記ゲート電極、ソースおよびドレインを覆うシリコン窒化膜の、少なくとも一方は、触媒によって原料ガスを分解することで膜構成粒子を前記半導体基板上に形成されることを特徴とする請求項３に記載の半導体集積回路装置の製造方法。
  5. 前記触媒の温度が１８００℃を越える温度であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記半導体基板の温度が４５０℃以下であることを特徴とする請求項４に記載の半導体集積回路装置の製造方法。
  7. 前記側壁シリコン窒化膜、または、前記前記ゲート電極、ソースおよびドレインを覆うシリコン窒化膜の成膜後、その成膜温度以上の熱処理温度で熱処理する工程を備えることを特徴とする請求項３に記載の半導体装置の製造方法。
  8. 前記熱処理温度が、４５０〜８００℃であることを特徴とする請求項７に記載の半導体集積回路装置の製造方法。
  9. 前記ゲート電極を形成する工程が、
    少なくとも金属膜を形成する工程と、
    シリコン窒化膜を形成する工程と、
    前記シリコン窒化膜層を所望の形状にパターン形成し、前記パターンをマスクとしてエッチングによりゲート電極を形成する工程とからなり、
    前記窒化シリコン膜が、触媒によって原料ガスを分解することで膜構成粒子を前記半導体基板上に化学気相成長法により形成されることを特徴とする請求項３に記載の半導体集積回路装置の製造方法。
  10. 前記ゲート電極を形成する工程が、
    少なくとも金属膜を形成する工程と、
    シリコン窒化膜を形成する工程と、
    前記シリコン窒化膜層を所望の形状にパターン形成し、前記パターンをマスクとしてエッチングによりゲート電極を形成する工程とからなり、
    前記窒化膜の形成が、熱ＣＶＤ法であって、前記成膜温度以上の熱処理温度で熱処理する工程を備えることを特徴とする請求項３に記載の半導体装置の製造方法。
  11. 前記熱処理が、前記シリコン膜を形成後、前記ゲート電極の形成前あるいは前記ゲート電極形成後に行われることを特徴とする請求項１０に記載の半導体集積回路装置の製造方法。

JP2005084603A 2005-03-23 2005-03-23 半導体装置およびその製造方法 Pending JP2006269673A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005084603A JP2006269673A (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法
US11/385,885 US20060214198A1 (en) 2005-03-23 2006-03-22 Semiconductor device and manufacturing method thereof
CNB2006100717645A CN100479189C (zh) 2005-03-23 2006-03-23 半导体集成电路器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005084603A JP2006269673A (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006269673A true JP2006269673A (ja) 2006-10-05

Family

ID=37015740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005084603A Pending JP2006269673A (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20060214198A1 (ja)
JP (1) JP2006269673A (ja)
CN (1) CN100479189C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
WO2012014992A1 (ja) * 2010-07-30 2012-02-02 学校法人東海大学 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
JP2014514756A (ja) * 2011-03-28 2014-06-19 ゼネラル・エレクトリック・カンパニイ ゲート電極を有する炭化ケイ素半導体デバイス
JP2014123667A (ja) * 2012-12-21 2014-07-03 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189167A1 (en) * 2005-02-18 2006-08-24 Hsiang-Ying Wang Method for fabricating silicon nitride film
US7902008B2 (en) * 2005-08-03 2011-03-08 Globalfoundries Inc. Methods for fabricating a stressed MOS device
JP5117740B2 (ja) * 2007-03-01 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
KR101354661B1 (ko) * 2007-10-18 2014-01-24 삼성전자주식회사 반도체 소자의 제조 방법
US20090101980A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Method of fabricating a gate structure and the structure thereof
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
US9257283B2 (en) 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
JP6255508B2 (ja) * 2014-10-14 2017-12-27 シャープ株式会社 窒化物半導体装置
CN104362087A (zh) * 2014-11-07 2015-02-18 上海华力微电子有限公司 自对准金属硅化物的形成方法
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009278A (ja) * 2000-06-21 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
JP2002198526A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd 半導体装置の製造方法
JP2003179225A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置およびその製造方法
JP2003264285A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004327928A (ja) * 2003-04-28 2004-11-18 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009278A (ja) * 2000-06-21 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
JP2002198526A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd 半導体装置の製造方法
JP2003179225A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置およびその製造方法
JP2003264285A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004327928A (ja) * 2003-04-28 2004-11-18 Toshiba Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
WO2012014992A1 (ja) * 2010-07-30 2012-02-02 学校法人東海大学 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
JPWO2012014992A1 (ja) * 2010-07-30 2013-09-12 学校法人東海大学 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
JP2014514756A (ja) * 2011-03-28 2014-06-19 ゼネラル・エレクトリック・カンパニイ ゲート電極を有する炭化ケイ素半導体デバイス
JP2014123667A (ja) * 2012-12-21 2014-07-03 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CN100479189C (zh) 2009-04-15
US20060214198A1 (en) 2006-09-28
CN1838434A (zh) 2006-09-27

Similar Documents

Publication Publication Date Title
JP2006269673A (ja) 半導体装置およびその製造方法
US8084373B2 (en) Manufacturing method of semiconductor device for enhancing the current drive capability
US7683418B2 (en) High-temperature stable gate structure with metallic electrode
US20090020825A1 (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
US6346465B1 (en) Semiconductor device with silicide contact structure and fabrication method thereof
US7202147B2 (en) Semiconductor device and method for fabricating the same
JP2008172209A (ja) 半導体装置の製造方法および半導体装置
TWI400741B (zh) 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體
WO2012071813A1 (zh) 一种半导体结构及其制造方法
JP2008053283A (ja) 半導体装置の製造方法
JP3742906B2 (ja) 半導体装置の製造方法
US8435862B2 (en) Method of manufacturing semiconductor device
JP3399413B2 (ja) 酸窒化膜およびその形成方法
US10490649B2 (en) Method of fabricating semiconductor device with adhesion layer
US8928051B2 (en) Metal oxide semiconductor (MOS) device with locally thickened gate oxide
JP5056418B2 (ja) 半導体装置およびその製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JP2009071232A (ja) 半導体装置及びその製造方法
JP2972687B2 (ja) 半導体装置の製造方法
JP4255203B2 (ja) 半導体装置の製造方法
US8338247B2 (en) Semiconductor device and method of manufacturing same
JP2005019885A (ja) 半導体装置及びその製造方法
JP5195421B2 (ja) 半導体装置
WO2008072573A1 (ja) 半導体装置の製造方法および半導体装置
JP2007115830A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100414

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100628

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220