WO2014010405A1 - トランジスタおよびトランジスタの製造方法 - Google Patents

トランジスタおよびトランジスタの製造方法 Download PDF

Info

Publication number
WO2014010405A1
WO2014010405A1 PCT/JP2013/067319 JP2013067319W WO2014010405A1 WO 2014010405 A1 WO2014010405 A1 WO 2014010405A1 JP 2013067319 W JP2013067319 W JP 2013067319W WO 2014010405 A1 WO2014010405 A1 WO 2014010405A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
gate insulating
reactant
semiconductor layer
deposition method
Prior art date
Application number
PCT/JP2013/067319
Other languages
English (en)
French (fr)
Inventor
聖人 荒木
正太郎 橋本
将和 高尾
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201380034703.XA priority Critical patent/CN104395992A/zh
Priority to JP2014524720A priority patent/JP6011620B2/ja
Publication of WO2014010405A1 publication Critical patent/WO2014010405A1/ja
Priority to US14/573,188 priority patent/US20150137138A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a transistor including a gate insulating film and a method for manufacturing the transistor.
  • Patent Document 1 Japanese Patent Laid-Open No. 2010-98141
  • Patent Document 1 Japanese Patent Laid-Open No. 2010-98141
  • FIG. 4 shows an example of a conventional transistor.
  • FIG. 4 is a cross-sectional view of a conventional transistor 200.
  • a source electrode 105 and a drain electrode 106 are formed on the semiconductor layer 102.
  • connection electrode 112 is formed on the source electrode 105 and the drain electrode 106.
  • a gate insulating film 107 is formed on a part of the semiconductor layer 102.
  • a gate electrode 108 is formed on a part of the gate insulating film 107.
  • a protective film 109 is formed on a part of the gate insulating film 107.
  • a surface protective resin 115 made of polyimide resin or the like is formed on the gate electrode 108, the protective film 109, and the connection electrode 112.
  • the gate insulating film 107 made of aluminum oxide or the like is formed by an atomic deposition (ALD: Atomic Layer Deposition) method excellent in step film property, film thickness uniformity, and film thickness controllability. Is common.
  • ALD Atomic Layer Deposition
  • TMA trimethylaluminum, chemical formula: Al (CH 3 ) 3
  • Al (CH 3 ) 3 which is the first reactant
  • TMA remaining without being adsorbed is eliminated.
  • O 3 which is a second reactant is supplied onto the semiconductor layer 102 to react with TMA adsorbed on the semiconductor layer 102.
  • a single atomic layer of aluminum oxide is formed by eliminating O 3 remaining without reacting. By repeating this series of cycles, a desired gate insulating film 107 made of aluminum oxide having a plurality of atomic layers is formed.
  • O 3 is not highly reactive, O 3 does not sufficiently react with TMA, and impurities such as H atoms and C atoms may remain in the aluminum oxide. As a result, the density of the aluminum oxide film is reduced, and the dielectric breakdown voltage of the gate insulating film 107 may be reduced.
  • Patent Document 2 Japanese Patent Laid-Open No. 2009-152640
  • the second reactant in the above atomic deposition method There was a method of irradiating O 2 plasma as appropriate after supplying O 3 .
  • O 2 plasma is more reactive with TMA than O 3 . Therefore, impurities such as H atoms and C atoms hardly remain in the aluminum oxide film, and the density of the aluminum oxide film increases.
  • FIG. 5 shows an example of the dielectric breakdown voltage (MV / cm) of the gate insulating film formed by the conventional method described above.
  • (A) in FIG. 5 shows the breakdown voltage of the gate insulating film formed using O 3 as the second reactant.
  • (B) in FIG. 5 shows the breakdown voltage of the gate insulating film formed using O 2 plasma as the second reactant.
  • the thickness of each gate insulating film is 30 nm.
  • the semiconductor layer 102 is susceptible to damage. For this reason, there is a problem that the electron concentration in the damaged semiconductor layer 102 decreases, and the current flowing between the drain and source electrodes of the transistor 200 decreases.
  • An object of the present invention is to provide a transistor having a high breakdown voltage of a gate insulating film while suppressing a decrease in current flowing between the drain and source electrodes, and a method for manufacturing the same.
  • a transistor according to the present invention includes a semiconductor layer, a gate insulating film formed on the semiconductor layer, a gate electrode formed on the gate insulating film, and a gate electrode on the semiconductor layer.
  • a source electrode and a drain electrode formed between the gate insulating film and the impurity concentration in the gate insulating film are decreased from the surface of the gate insulating film on the semiconductor layer side to the surface of the gate insulating film on the gate electrode side;
  • the transistor manufacturing method includes a step of preparing a semiconductor layer, and a first atomic layer deposition method using a first reactant and a second reactant on the semiconductor layer. Forming a second gate insulating film on the first gate insulating film by a second atomic layer deposition method using the first reactant and the second reactant. A step of forming a gate electrode on the second gate insulating film, and a step of forming a source electrode and a drain electrode on the semiconductor layer with the gate electrode interposed therebetween.
  • the second reactant used is more reactive than the second reactant used in the first atomic layer deposition method, and the second gate insulating film has a higher impurity content than the first gate insulating film. It is characterized by a low concentration.
  • the present invention it is possible to obtain a transistor having a high dielectric breakdown voltage of the gate insulating film while suppressing a decrease in current flowing between the drain and source electrodes.
  • FIG. 1A to 1E are cross-sectional views showing respective steps applied in the method for manufacturing the transistor 100 according to the embodiment of the present invention.
  • 2 (F) to 2 (I) are continuations of FIG. 1 and are cross-sectional views showing respective steps applied in the method of manufacturing the transistor 100 according to the embodiment of the present invention.
  • FIG. 2I is also a cross-sectional view of the completed transistor 100.
  • FIG. 3 is a graph comparing the breakdown voltage of the gate insulating film formed by the method of the present invention and the gate insulating film formed by the conventional method.
  • FIG. 4 is a cross-sectional view of a conventional transistor 200.
  • FIG. 5 is a graph showing the breakdown voltage of a gate insulating film formed by a conventional method.
  • FIG. 2I shows a cross-sectional view of the transistor 100 according to the embodiment of the present invention.
  • the transistor 100 includes a semiconductor layer 2 made of a gallium nitride layer 2a and an aluminum gallium nitride layer 2b on a substrate 1 made of gallium nitride, silicon, silicon carbide or the like.
  • a source electrode 5 and a drain electrode 6 made of a material containing titanium, aluminum or the like are formed on the semiconductor layer 2.
  • connection electrode 12 made of a material containing gold or the like is formed.
  • a first gate insulating film 7 a made of aluminum oxide or the like is formed on a part of the semiconductor layer 2.
  • the first gate insulating film 7a contains at least one of a hydrogen atom and a carbon atom as an impurity.
  • a second gate insulating film 7b made of aluminum oxide or the like is formed on the first gate insulating film 7a. Similar to the first gate insulating film 7a, the second gate insulating film 7b contains at least one of hydrogen atoms and carbon atoms as impurities, and its concentration is lower than that of the first gate insulating film 7a. Yes. By providing the gate insulating film 7b having a low impurity concentration in the gate insulating film 7, the breakdown voltage of the gate insulating film 7 in the transistor 100 is increased.
  • the first gate insulating film 7a is formed by an atomic deposition method using TMA as the first reactant and ozone as the second reactant.
  • ozone having low reactivity is used in the atomic deposition method, so that there is almost no damage to the semiconductor layer 2 due to ozone irradiation.
  • the second gate insulating film 7b is formed by an atomic deposition method using TMA as a first reactant and oxygen plasma as a second reactant. Since the second gate insulating film 7b is formed on the first gate insulating film 7a, damage to the semiconductor layer 2 due to oxygen plasma irradiation can be reduced even when highly reactive oxygen plasma is used. it can. That is, according to the present invention, when the first gate insulating film 7a and the second gate insulating film 7b are formed, damage to the semiconductor layer 2 is reduced, and a decrease in the electron concentration in the semiconductor layer 2 is suppressed. can do. Therefore, it is possible to suppress a decrease in current flowing between the drain and source electrodes due to a decrease in electron concentration.
  • the transistor 100 according to the embodiment of the present invention includes the gate insulating film 7 described above, the breakdown voltage of the gate insulating film 7 can be increased while suppressing a decrease in the current flowing between the drain and source electrodes. it can.
  • a gate electrode 8 made of a material containing gold, nickel or the like is formed on a part of the second gate insulating film 7b.
  • a protective film 9 made of silicon nitride or the like is formed on a part of the second gate insulating film 7b.
  • a surface protective resin 15 such as a polyimide resin is formed on the protective film 9 and the connection electrode 12.
  • FIGS. 1C to 2I are cross-sectional views showing respective steps applied in the method of manufacturing the transistor 100 according to this embodiment. Note that in FIGS. 1C to 2I, the area A in FIG. 1B is enlarged.
  • a gallium nitride layer 2a is formed on a substrate 1 made of gallium nitride, silicon, silicon carbide or the like by MOCVD (Metal Organic Chemical Vapor Deposition) method. Subsequently, the aluminum gallium nitride layer 2b is formed on the gallium nitride layer 2a by MOCVD, and the semiconductor layer 2 is completed.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a groove 3 having a required depth is formed in a part of the semiconductor layer 2 by dry etching or the like, and the semiconductor layer 2 is electrically separated for each region A. .
  • a part of the semiconductor layer 2 is removed by photolithography and dry etching, and a gate recess (not shown) for providing the transistor 100 with a function such as normally-off is formed.
  • a source electrode 5 and a drain electrode 6 made of a material containing titanium, aluminum or the like are formed on the semiconductor layer 2 by photolithography and vacuum deposition. Thereafter, if necessary, the contact surfaces of the source electrode 5 and the drain electrode 6 and the semiconductor layer 2 are brought into ohmic contact by heat treatment.
  • the first atomic deposition made of aluminum oxide is performed on the semiconductor layer 2, the source electrode 5 and the drain electrode 6 by the first atomic deposition method including the following steps 1 to 4.
  • the gate insulating film 7a is formed.
  • TMA which is the first reactant is supplied into the processing chamber in which the substrate 1 is accommodated. At this time, one atomic layer of TMA is adsorbed on the semiconductor layer 2, the source electrode 5, and the drain electrode 6.
  • step 2 TMA remaining without being adsorbed is removed from the processing chamber with a dry pump or the like.
  • an inert gas such as nitrogen gas is supplied into the processing chamber for a certain period of time.
  • step 3 ozone is introduced into the processing chamber. At this time, TMA adsorbed in Step 1 reacts with ozone to form one atomic layer of aluminum oxide.
  • step 4 ozone is removed from the processing chamber with a dry pump or the like.
  • an inert gas such as nitrogen gas is supplied into the processing chamber for a certain period of time.
  • Steps 1 to 4 are repeated a predetermined number of times to form a first gate insulating film 7a made of aluminum oxide having a predetermined thickness.
  • the second gate insulating film 7b made of aluminum oxide is changed to the first gate insulating film 7a by the second atomic deposition method including steps 1 to 4 described below. Form on top.
  • Step 1 as in the first atomic deposition method, TMA, which is the first reactant, is supplied into the processing chamber. At this time, TMA is deposited on the first gate insulating film 7a.
  • step 2 TMA remaining without being adsorbed is removed from the processing chamber with a dry pump or the like.
  • an inert gas such as nitrogen gas is supplied into the processing chamber for a certain period of time.
  • step 3 oxygen gas is introduced into the processing chamber, and high-frequency power is applied between electrodes provided in the processing chamber, thereby exciting the oxygen gas into plasma.
  • the plasma-excited oxygen gas oxygen plasma
  • step 4 oxygen gas is removed from the processing chamber with a dry pump or the like, and the application of high-frequency power between the electrodes is stopped.
  • an inert gas such as nitrogen gas is allowed to flow into the treatment chamber for a certain period of time.
  • a second gate insulating film 7b having a predetermined thickness is formed on the first gate insulating film 7a.
  • the concentration of impurities such as hydrogen atoms and carbon atoms in the second gate insulating film 7b made of aluminum oxide is smaller than that in the first gate insulating film 7a. That is, the concentration of the impurity contained in the first gate insulating film 7a and the second gate insulating film 7b of the transistor 100 is determined from the surface of the first gate insulating film 7a on the semiconductor layer 2 side from the second gate insulating film 7b. It decreases toward the upper surface of the gate electrode 8 side. As a result, as described above, since the second gate insulating film 7b having a low impurity concentration can be formed in the gate insulating film 7, the breakdown voltage of the gate insulating film 7 in the transistor 100 is increased.
  • the second gate insulating film 7b is formed using oxygen plasma after the first gate insulating film 7a is formed, the oxygen plasma is generated by the first gate insulating film 7a. It is difficult to reach the semiconductor layer 2 by being blocked. Therefore, the semiconductor layer 2 is not easily damaged by the oxygen plasma irradiation.
  • a gate electrode 8 made of a material containing gold, nickel, or the like is formed on the second gate insulating film 7b by photolithography and vacuum deposition.
  • a protective film 9 made of silicon nitride or the like is formed between the source electrode 5 and the drain electrode 6 by a CVD method. Subsequently, the protective film 9 on the gate electrode 8, the first gate insulating film 7a, the second gate insulating film 7b, and the protective film 9 on the source electrode 5 and the drain electrode 6 are removed by photolithography and dry etching. As a result, an opening 10 is formed, and a part of the gate electrode 8, the source electrode 5, and the drain electrode 6 is exposed.
  • connection electrodes 12 and 12 made of a material containing gold, aluminum, or the like by photolithography and vacuum deposition. Form.
  • connection electrodes 12 and 12 are exposed on the protective film 9 and the connection electrode 12 to form a surface protection resin 15 such as a polyimide resin, The transistor 100 is completed.
  • the gate insulating film 7 is formed of the first gate insulating film 7a and the second gate insulating film 7b, so that the damage to the semiconductor layer 2 is suppressed and the gate insulating film is suppressed. 7 can form a layer having a low impurity concentration. As a result, the breakdown voltage of the gate insulating film 7 can be improved while suppressing a decrease in the current flowing between the drain and source electrodes of the transistor 100.
  • FIG. 3 is a graph comparing the breakdown voltage of the gate insulating film formed by the method of the present invention and the breakdown voltage of the gate insulating film formed by the conventional method.
  • FIG. 3A shows the breakdown voltage of the gate insulating film formed by the conventional atomic deposition method using TMA as the first reactant and ozone as the second reactant.
  • FIG. 3B shows the breakdown voltage of the gate insulating film formed by the conventional atomic deposition method using TMA as the first reactant and oxygen plasma as the second reactant.
  • (C) in FIG. 3 shows the breakdown voltage of the gate insulating film formed of the first gate insulating film and the second gate insulating film formed by the method shown in this embodiment.
  • the thicknesses of the gate insulating films in (A) to (C) in FIG. 3 are the same 30 nm.
  • the thicknesses of the first gate insulating film and the second gate insulating film in (C) in FIG. 3 are each 15 nm.
  • the breakdown voltage of the gate insulating film in FIG. 3C is higher than the breakdown voltage of the gate insulating film in FIG. ) Is comparable to the dielectric breakdown voltage of the gate insulating film.
  • the transistor according to the present invention and the manufacturing method thereof are not limited to the present embodiment, and can be variously changed within the scope of the gist.
  • gallium nitride layer 2a and the aluminum gallium nitride layer 2b are used as the semiconductor layer 2 in this embodiment, a gallium arsenide layer, an aluminum gallium arsenide layer, or the like may be used.
  • ozone is used as the second reactant, but water vapor or the like may be used.
  • oxygen plasma is used as the second reactant, but plasma-excited carbon dioxide, water vapor, or the like may be used.
  • first gate insulating film 7a and the second gate insulating film 7b oxides such as silicon oxide and hafnium oxide, nitrides such as silicon nitride and aluminum nitride, and the like
  • the insulating material may be used.
  • the nitride material is formed using nitrogen, ammonia, or the like as the second reactant in the first atomic layer deposition method, and plasma-excited nitrogen or the like as the second reactant in the second atomic layer deposition method. Ammonia or the like may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　本発明の目的は、ドレイン・ソース電極間を流れる電流の低下を抑制しつつ、ゲート絶縁膜の絶縁破壊電圧が高いトランジスタを提供することである。　トランジスタ１００は、半導体層２と、半導体層２上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８と、半導体層２上にゲート電極８を挟んで形成されたソース電極５およびドレイン電極６を備え、ゲート絶縁膜７に含まれる不純物の濃度が、ゲート絶縁膜７の半導体層２側の表面からゲート絶縁膜７のゲート電極８側の表面にかけて減少していることを特徴とする。

Description

トランジスタおよびトランジスタの製造方法
　本発明は、ゲート絶縁膜を備えたトランジスタおよびトランジスタの製造方法に関する。
　従来から、例えば特許文献１（特開２０１０－９８１４１号）に開示されるようなトランジスタが、電子回路における信号増幅器として用いられている。
　図４に、従来のトランジスタの一例を示す。なお、図４は従来のトランジスタ２００の断面図である。
　図４に示すトランジスタ２００は、基板１０１上に、ＧａＮ層１０２ａおよびＡｌＧａＮ層１０２ｂからなる半導体層１０２を備えている。
　半導体層１０２上には、ソース電極１０５およびドレイン電極１０６が形成されている。
　ソース電極１０５およびドレイン電極１０６上には、接続用電極１１２が形成されている。
　半導体層１０２上の一部には、ゲート絶縁膜１０７が形成されている。
　ゲート絶縁膜１０７上の一部には、ゲート電極１０８が形成されている。
　ゲート絶縁膜１０７上の一部には、保護膜１０９が形成されている。
　ゲート電極１０８、保護膜１０９、接続用電極１１２上には、ポリイミド樹脂等からなる表面保護樹脂１１５が形成されている。
　上述した従来のトランジスタ２００において、酸化アルミニウム等からなるゲート絶縁膜１０７は、段差被膜性、膜厚均一性、膜厚制御性に優れた原子堆積（ＡＬＤ：Atomic Layer Deposition）法で形成されることが一般的である。
　以下に、原子堆積法によるゲート絶縁膜１０７の形成方法の一例について説明する。
　まず、第１の反応物質であるＴＭＡ（トリメチルアルミニウム、Tri Methyl Aluminum、化学式：Ａｌ（ＣＨ3）3）を半導体層１０２上へ供給することにより、ＴＭＡを半導体層１０２の表面に吸着させる。次に、吸着せずに残ったＴＭＡを排除する。次に、第２の反応物質であるＯ3を半導体層１０２上へ供給することにより、半導体層１０２に吸着したＴＭＡと反応させる。次に、反応せずに残ったＯ3を排除することで、１原子層の酸化アルミニウムを形成する。この一連のサイクルを繰り返すことによって、複数原子層の酸化アルミニウムからなる所望のゲート絶縁膜１０７を形成する。
　しかしながら、Ｏ3は反応性が高くないため、Ｏ3がＴＭＡと充分に反応せず、酸化アルミニウム中にＨ原子やＣ原子等の不純物が残ってしまう場合があった。その結果、酸化アルミニウム膜の密度が小さくなり、ゲート絶縁膜１０７の絶縁破壊電圧が小さくなってしまうことがあった。
　そこで、ゲート絶縁膜１０７の絶縁破壊電圧を向上させるために、上記の原子堆積法における第２の反応物質として、Ｏ3の代わりに、Ｏ2プラズマを供給する方法があった。
　あるいは、ゲート絶縁膜１０７の絶縁破壊電圧を向上させるための方法として、特許文献２（特開２００９－１５２６４０号）に示されているように、上記の原子堆積法における第２の反応物質として、Ｏ3を供給した後、適宜、Ｏ2プラズマを照射する方法があった。
　Ｏ2プラズマはＯ3に比べてＴＭＡとの反応性が高い。そのため、酸化アルミニウム膜中にＨ原子やＣ原子等の不純物が残りにくくなり、酸化アルミニウム膜の密度が大きくなる。
　図５は、上述した従来の方法で形成したゲート絶縁膜の絶縁破壊電圧（ＭＶ／ｃｍ）の一例を示している。図５中の（Ａ）は、第２の反応物質としてＯ3を用いて形成したゲート絶縁膜の絶縁破壊電圧を示している。また、図５中の（Ｂ）は、第２の反応物質としてＯ2プラズマを用いて形成したゲート絶縁膜の絶縁破壊電圧を示している。ゲート絶縁膜の膜厚はいずれも、３０ｎｍである。図５から分かるように、原子堆積法における第２の反応物質としてＯ2プラズマを用いることによって、Ｏ3を用いる場合に比べてゲート絶縁膜の絶縁破壊電圧が向上している。
特開２０１０－９８１４１号 特開２００９－１５２６４０号
　しかしながら、上述したＯ2プラズマを用いてゲート絶縁膜１０７を形成した場合、Ｏ2プラズマの反応性が高いため、半導体層１０２が損傷を受けやすい。このため、損傷を受けた半導体層１０２中の電子濃度が減少し、トランジスタ２００のドレイン・ソース電極間を流れる電流が減少してしまうという問題があった。
　本発明の目的は、ドレイン・ソース電極間を流れる電流の低下を抑制しつつ、ゲート絶縁膜の絶縁破壊電圧が高いトランジスタおよび、その製造方法を提供することである。
　上記の目的を達成するため、本発明にかかるトランジスタは、半導体層と、半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、半導体層上にゲート電極を挟んで形成されたソース電極およびドレイン電極を備え、ゲート絶縁膜に含まれる不純物の濃度が、ゲート絶縁膜の半導体層側の表面からゲート絶縁膜のゲート電極側の表面にかけて減少していることを特徴とする。
　また、本発明にかかるトランジスタの製造方法は、半導体層を準備する工程と、半導体層上に、第１の反応物質および第２の反応物質を用いた第１の原子層堆積法により、第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上に、第１の反応物質および第２の反応物質を用いた第２の原子層堆積法により、第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にゲート電極を形成する工程と、半導体層上に、ゲート電極を挟んでソース電極およびドレイン電極を形成する工程を備え、第２の原子層堆積法に用いた第２の反応物質が、第１の原子層堆積法に用いた第２の反応物質よりも反応性が高く、第２のゲート絶縁膜は、第１のゲート絶縁膜に比べて不純物の濃度が小さいことを特徴とする。
　本発明によれば、ドレイン・ソース電極間を流れる電流の低下を抑制しつつ、ゲート絶縁膜の絶縁破壊電圧が高いトランジスタを得ることができる。
図１（Ａ）～（Ｅ）は、本発明の実施形態にかかるトランジスタ１００の製造方法において適用する各工程を示す断面図である。 図２（Ｆ）～（Ｉ）は、図１の続きであり、本発明の実施形態にかかるトランジスタ１００の製造方法において適用する各工程を示す断面図である。なお、図２（Ｉ）は完成したトランジスタ１００の断面図でもある。 図３は、本発明の方法で形成したゲート絶縁膜と、従来の方法で形成したゲート絶縁膜の絶縁破壊電圧を比較したグラフである。 図４は、従来のトランジスタ２００の断面図である。 図５は、従来の方法で形成したゲート絶縁膜の絶縁破壊電圧を示したグラフである。
　以下において、図面とともに、本発明を実施するための形態の一例について説明する。
　図２（Ｉ）に、本発明の実施形態にかかるトランジスタ１００の断面図を示す。
　トランジスタ１００は、窒化ガリウム、シリコン、炭化ケイ素等からなる基板１上に、窒化ガリウム層２ａおよび窒化アルミニウムガリウム層２ｂからなる半導体層２を備えている。
　半導体層２上には、チタンやアルミニウム等を含む材料からなるソース電極５およびドレイン電極６が形成されている。
　ソース電極５およびドレイン電極６上には、金等を含む材料からなる接続用電極１２が形成されている。
　半導体層２上の一部には、酸化アルミニウム等からなる第１のゲート絶縁膜７ａが形成されている。第１のゲート絶縁膜７ａは、不純物として水素原子および炭素原子の少なくとも一方を含んでいる。
　第１のゲート絶縁膜７ａ上には、酸化アルミニウム等からなる第２のゲート絶縁膜７ｂが形成されている。第２のゲート絶縁膜７ｂは、第１のゲート絶縁膜７ａと同様に、不純物として水素原子および炭素原子の少なくとも一方を含んでおり、その濃度は第１のゲート絶縁膜７ａよりも小さくなっている。この不純物濃度の小さいゲート絶縁膜７ｂをゲート絶縁膜７中に備えることによって、トランジスタ１００におけるゲート絶縁膜７の絶縁破壊電圧が高くなっている。
　ここで、第１のゲート絶縁膜７ａは、第１の反応物質としてＴＭＡ、第２の反応物質としてオゾンを用いた原子堆積法により形成されている。第１のゲート絶縁膜７ａにおいては、原子堆積法に反応性の低いオゾンを用いているため、オゾンの照射による半導体層２の損傷はほとんどない。
　一方、第２のゲート絶縁膜７ｂは、第１のゲート絶縁膜７ａとは異なり、第１の反応物質としてＴＭＡ、第２の反応物質として酸素プラズマを用いた原子堆積法により形成されている。第２のゲート絶縁膜７ｂは、第１のゲート絶縁膜７ａ上に形成されるため、反応性の高い酸素プラズマを用いても、酸素プラズマの照射による半導体層２への損傷を少なくすることができる。すなわち、本発明によれば、第１のゲート絶縁膜７ａおよび第２のゲート絶縁膜７ｂの形成の際に、半導体層２への損傷を少なくし、半導体層２中の電子濃度の減少を抑制することができる。したがって、電子濃度の減少に伴うドレイン・ソース電極間を流れる電流の低下を抑制することができる。
　本発明の実施形態にかかるトランジスタ１００は、上述したゲート絶縁膜７を備えることにより、ドレイン・ソース電極間を流れる電流の低下を抑制しつつ、ゲート絶縁膜７の絶縁破壊電圧を高くすることができる。
　第２のゲート絶縁膜７ｂ上の一部には、金やニッケル等を含む材料からなるゲート電極８が形成されている。
　第２のゲート絶縁膜７ｂ上の一部には、窒化ケイ素等からなる保護膜９が形成されている。
　保護膜９および接続用電極１２上には、ポリイミド樹脂等の表面保護樹脂１５が形成されている。
　次に、上述した構成からなる、本発明の実施形態にかかるトランジスタ１００の製造方法の一例を説明する。
　図１（Ａ）～図２（Ｉ）はそれぞれ、本実施形態にかかるトランジスタ１００の製造法において適用する各工程を示す断面図である。なお、図１（Ｃ）～図２（Ｉ）においては、図１（Ｂ）におけるＡ領域を拡大して示している。
　まず、図１（Ａ）に示すように、窒化ガリウム、シリコン、炭化ケイ素等からなる基板１上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、窒化ガリウム層２ａを形成する。続いて、窒化ガリウム層２ａ上に、ＭＯＣＶＤ法により、窒化アルミニウムガリウム層２ｂを形成し、半導体層２を完成させる。
　次に、図１（Ｂ）に示すように、ドライエッチング等により、半導体層２の一部に必要な深さの溝３を形成し、半導体層２をＡの領域ごとに電気的に分離する。
　必要であれば、フォトリソグラフィとドライエッチングにより、半導体層２の一部を除去し、トランジスタ１００にノーマリオフ化等の機能を持たせるためのゲートリセス（図示せず）を形成する。
　次に、図１（Ｃ）に示すように、半導体層２上にフォトリソグラフィと真空蒸着法により、チタン、アルミニウム等を含む材料からなるソース電極５およびドレイン電極６を形成する。その後、必要であれば、熱処理により、ソース電極５およびドレイン電極６のそれぞれと半導体層２の接触面をオーミック接触にする。
　次に、図１（Ｄ）に示すように、以下に示すステップ１～４よりなる第１の原子堆積法により、半導体層２およびソース電極５およびドレイン電極６上に、酸化アルミニウムからなる第１のゲート絶縁膜７ａを形成する。
　まず、ステップ１では、基板１が収容された処理室内に、第１の反応物質であるＴＭＡを供給する。この時、１原子層分のＴＭＡが半導体層２およびソース電極５およびドレイン電極６上に吸着する。
　ステップ２では、吸着せずに残ったＴＭＡを処理室内からドライポンプ等で排除する。また、窒素ガス等の不活性ガスを処理室内に一定時間供給する。
　ステップ３では、オゾンを処理室内に導入する。この時、ステップ１において吸着したＴＭＡとオゾンとが反応をして、１原子層の酸化アルミニウムが形成される。
　ステップ４では、処理室内からオゾンをドライポンプ等で排除する。また、窒素ガス等の不活性ガスを処理室内に一定時間供給する。
　ステップ１から４を所定の回数にわたって繰り返すことにより、所定の膜厚の酸化アルミニウムからなる第１のゲート絶縁膜７ａが形成される。
　次に、図１（Ｅ）に示すように、以下に示すステップ１から４よりなる第２の原子堆積法により、酸化アルミニウムからなる第２のゲート絶縁膜７ｂを、第１のゲート絶縁膜７ａ上に形成する。
　まず、ステップ１では、上記の第１の原子堆積法と同様に、第１の反応物質であるＴＭＡを処理室内に供給する。この時、第１のゲート絶縁膜７ａ上に、ＴＭＡが堆積する。
　ステップ２では、吸着せずに残ったＴＭＡを処理室内からドライポンプ等で排除する。また、窒素ガス等の不活性ガスを処理室内に一定時間供給する。
　ステップ３では、酸素ガスを処理室内に導入し、処理室内に設けられた電極間に高周波電力を印加することにより、酸素ガスをプラズマ励起する。プラズマ励起された酸素ガス（酸素プラズマ）は、第１のゲート絶縁膜７ａ上に堆積されたＴＭＡと反応する。
　ステップ４として、処理室から酸素ガスをドライポンプ等で排除し、電極間への高周波電力の印加を停止する。また、窒素ガス等の不活性ガスを一定時間処理室内に流す。
　ステップ１から４を所定の回数にわたって繰り返すことにより、所定の膜厚の第２のゲート絶縁膜７ｂが第１のゲート絶縁膜７ａ上に形成される。
　酸素プラズマはオゾンに比べて反応性が高いため、酸化アルミニウムからなる第２のゲート絶縁膜７ｂの水素原子や炭素原子等の不純物濃度は、第１のゲート絶縁膜７ａに比べて小さくなる。つまり、トランジスタ１００の第１のゲート絶縁膜７ａおよび第２のゲート絶縁膜７ｂに含まれる不純物の濃度は、第１のゲート絶縁膜７ａの半導体層２側の表面から第２のゲート絶縁膜７ｂのゲート電極８側の上面にかけて減少することになる。この結果、上記のように、ゲート絶縁膜７中に不純物濃度の小さい第２のゲート絶縁膜７ｂを形成することができるため、トランジスタ１００におけるゲート絶縁膜７の絶縁破壊電圧が高くなる。
　なお、本実施形態の製造方法では、第１のゲート絶縁膜７ａを形成した後に酸素プラズマを用いて第２のゲート絶縁膜７ｂを形成しているので、酸素プラズマが第１のゲート絶縁膜７ａに遮られて半導体層２まで到達しにくい。したがって、半導体層２は、酸素プラズマの照射によって損傷しにくい。
　次に、図２（Ｆ）に示すように、フォトリソグラフィと真空蒸着法により、第２のゲート絶縁膜７ｂ上に、金やニッケル等を含む材料からなるゲート電極８を形成する。
　次に、図２（Ｇ）に示すように、ＣＶＤ法により、ソース電極５およびドレイン電極６間に窒化ケイ素等からなる保護膜９を形成する。続いて、ゲート電極８上の保護膜９と、ソース電極５およびドレイン電極６上の第１のゲート絶縁膜７ａおよび第２のゲート絶縁膜７ｂおよび保護膜９を、フォトリソグラフィとドライエッチングにより除去することで開口１０を形成し、ゲート電極８およびソース電極５およびドレイン電極６の一部を露出させる。
　次に、図２（Ｈ）に示すように、ソース電極５およびドレイン電極６の抵抗を低減させるために、フォトリソグラフィと真空蒸着法により金やアルミニウム等を含む材料からなる接続用電極１２、１２を形成する。
　最後に、図２（Ｉ）に示すように、保護膜９および接続用電極１２上に、接続用電極１２，１２の一部を露出させて、ポリイミド樹脂等の表面保護樹脂１５を形成し、トランジスタ１００を完成させる。
　以上のように、本発明においては、ゲート絶縁膜７を第１のゲート絶縁膜７ａおよび第２のゲート絶縁膜７ｂで形成することにより、半導体層２への損傷を抑制しつつ、ゲート絶縁膜７中に不純物濃度が小さい層を形成することができる。その結果、トランジスタ１００のドレイン・ソース電極間を流れる電流の低下を抑制しつつ、ゲート絶縁膜７の絶縁破壊電圧を向上させることができる。
　図３は、本発明の方法で形成したゲート絶縁膜の絶縁破壊電圧と、従来の方法で形成したゲート絶縁膜の絶縁破壊電圧を比較したグラフである。図３中の（Ａ）は、第１の反応物質としてＴＭＡを、第２の反応物質としてオゾンを用いた従来の原子堆積法により形成したゲート絶縁膜の絶縁破壊電圧を示している。図３中の（Ｂ）は、第１の反応物質としてＴＭＡを、第２の反応物質として酸素プラズマを用いた従来の原子堆積法により形成したゲート絶縁膜の耐圧を示している。図３中の（Ｃ）は、本実施形態で示した方法により形成した、第１のゲート絶縁膜および第２のゲート絶縁膜からなるゲート絶縁膜の絶縁破壊電圧を示している。
　図３中の（Ａ）～（Ｃ）におけるゲート絶縁膜の膜厚はそれぞれ、同一の３０ｎｍである。図３中の（Ｃ）における第１のゲート絶縁膜および第２のゲート絶縁膜の膜厚はそれぞれ１５ｎｍである。
　図３から分かるように、図３中の（Ｃ）のゲート絶縁膜の絶縁破壊電圧は、図３中の（Ａ）のゲート絶縁膜の絶縁破壊電圧に比べて高く、図３中の（Ｂ）のゲート絶縁膜の絶縁破壊電圧と比べても遜色がない。
　なお、本発明にかかるトランジスタおよび、その製造方法は本実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
　例えば、本実施形態では、半導体層２として窒化ガリウム層２ａや窒化アルミニウムガリウム層２ｂを用いているが、砒化ガリウム層や砒化アルミニウムガリウム層等であっても良い。また、第１の原子堆積法において、第２の反応物質としてオゾンを用いているが、水蒸気等を用いても良い。また、第２の原子堆積法において、第２の反応物質として酸素プラズマを用いているが、プラズマ励起した二酸化炭素、水蒸気等を用いても良い。また、第１のゲート絶縁膜７ａ、第２のゲート絶縁膜７ｂの材料として、酸化アルミニウムを用いているが、酸化ケイ素、酸化ハフニウム等の酸化物や、窒化ケイ素、窒化アルミニウム等の窒化物等の絶縁物材料を用いても良い。また、窒化物材料の形成には、第１の原子層堆積法における第２の反応物質に窒素やアンモニア等を用い、第２の原子層堆積法における第２の反応物質にプラズマ励起した窒素やアンモニア等を用いてもよい。
　１　基板
　２　半導体層
　２ａ　窒化ガリウム層
　２ｂ　窒化アルミニウムガリウム層
　３　溝
　５　ソース電極
　６　ドレイン電極
　７　ゲート絶縁膜
　７ａ　第１のゲート絶縁膜
　７ｂ　第２のゲート絶縁膜
　８　ゲート電極
　９　保護膜
　１０　開口
　１２　接続用電極
　１５　表面保護樹脂
　１００　トランジスタ

Claims (10)

  1. 　半導体層と、
    　前記半導体層上に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜上に形成されたゲート電極と、
    　前記半導体層上に前記ゲート電極を挟んで形成されたソース電極およびドレイン電極を備え、
    　前記ゲート絶縁膜に含まれる不純物の濃度が、前記ゲート絶縁膜の前記半導体層側の表面から前記ゲート絶縁膜の前記ゲート電極側の表面にかけて減少していることを特徴とするトランジスタ。
  2. 　前記不純物が水素原子および炭素原子の少なくとも一方であることを特徴とする請求項１に記載されたトランジスタ。
  3. 　前記ゲート絶縁膜は、
    　第１の反応物質および第２の反応物質を用いた第１の原子層堆積法により形成された第１のゲート絶縁膜と、
    　前記第１のゲート絶縁膜上に、第１の反応物質および第２の反応物質を用いた第２の原子層堆積法により形成された第２のゲート絶縁膜を有し、
    　前記第２の原子層堆積法に用いた前記第２の反応物質は、前記第１の原子層堆積法に用いた前記第２の反応物質よりも反応性が高く、
    　前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜に比べて不純物の濃度が小さいことを特徴とする請求項１または２に記載されたトランジスタ。
  4. 　前記ゲート絶縁膜が酸化物材料からなる、請求項１ないし３のいずれか１項に記載されたトランジスタ。
  5. 　前記酸化物材料が酸化アルミニウムであることを特徴とする請求項４に記載されたトランジスタ。
  6. 　前記第１の反応物質がトリメチルアルミニウムであり、
    　前記第１の原子層堆積法に用いた第２の反応物質がオゾンまたは水蒸気のいずれかであり、
    　前記第２の原子層堆積法に用いた第２の反応物質が酸素プラズマであることを特徴とする請求項３ないし５のいずれか１項に記載されたトランジスタ。
  7. 　前記半導体層は前記ゲート絶縁膜に接する窒化アルミニウムガリウム層と、当該窒化アルミニウムガリウム層に接する窒化ガリウム層を含むことを特徴とする請求項１ないし６のいずれか１項に記載されたトランジスタ。
  8. 　半導体層を準備する工程と、
    　前記半導体層上に、第１の反応物質および第２の反応物質を用いた第１の原子層堆積法により、第１のゲート絶縁膜を形成する工程と、
    　前記第１のゲート絶縁膜上に、第１の反応物質および第２の反応物質を用いた第２の原子層堆積法により、第２のゲート絶縁膜を形成する工程と、
    　前記第２のゲート絶縁膜上にゲート電極を形成する工程と、
    　前記半導体層上に前記ゲート電極を挟んでソース電極およびドレイン電極を形成する工程を備え、
    　前記第２の原子層堆積法に用いた前記第２の反応物質が、前記第１の原子層堆積法に用いた前記第２の反応物質よりも反応性が高く、
    　前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜に比べて不純物の濃度が小さいことを特徴とするトランジスタの製造方法。
  9. 　前記第１の反応物質がトリメチルアルミニウムであり、
    　前記第１の原子層堆積法に用いた第２の反応物質がオゾンまたは水蒸気のいずれかであり、
    　前記第２の原子層堆積法に用いた第２の反応物質が酸素プラズマであることを特徴とする請求項８に記載されたトランジスタの製造方法。
  10. 　前記不純物が水素原子および炭素原子の少なくとも一方であり、
    　前記第１のゲート絶縁膜および前記第２のゲート絶縁膜が酸化アルミニウムからなることを特徴とする請求項８または９に記載されたトランジスタの製造方法。
PCT/JP2013/067319 2012-07-13 2013-06-25 トランジスタおよびトランジスタの製造方法 WO2014010405A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380034703.XA CN104395992A (zh) 2012-07-13 2013-06-25 晶体管以及晶体管的制造方法
JP2014524720A JP6011620B2 (ja) 2012-07-13 2013-06-25 トランジスタの製造方法
US14/573,188 US20150137138A1 (en) 2012-07-13 2014-12-17 Transistor and method for producing transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-157583 2012-07-13
JP2012157583 2012-07-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/573,188 Continuation US20150137138A1 (en) 2012-07-13 2014-12-17 Transistor and method for producing transistor

Publications (1)

Publication Number Publication Date
WO2014010405A1 true WO2014010405A1 (ja) 2014-01-16

Family

ID=49915871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/067319 WO2014010405A1 (ja) 2012-07-13 2013-06-25 トランジスタおよびトランジスタの製造方法

Country Status (4)

Country Link
US (1) US20150137138A1 (ja)
JP (1) JP6011620B2 (ja)
CN (1) CN104395992A (ja)
WO (1) WO2014010405A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018888A (ja) * 2014-07-08 2016-02-01 豊田合成株式会社 半導体装置およびその製造方法
JP2016171117A (ja) * 2015-03-11 2016-09-23 株式会社豊田中央研究所 半導体装置
JPWO2015166572A1 (ja) * 2014-05-01 2017-04-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2019071497A (ja) * 2019-02-13 2019-05-09 豊田合成株式会社 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7178677B2 (ja) * 2019-02-21 2022-11-28 株式会社村田製作所 グラフェントランジスタおよびその製造方法
FR3112422B1 (fr) 2020-07-09 2022-08-12 Commissariat Energie Atomique Procédé de réalisation d’une couche diélectrique sur une structure en matériaux III-V

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288923A (ja) * 2003-03-24 2004-10-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US20090047798A1 (en) * 2007-08-16 2009-02-19 Tokyo Electron Limited Method of forming high dielectric constant films using a plurality of oxidation sources
JP2010267925A (ja) * 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859014B2 (en) * 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
JP4546519B2 (ja) * 2005-02-17 2010-09-15 株式会社日立国際電気 半導体デバイスの製造方法
US8110469B2 (en) * 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
CN101620991B (zh) * 2008-07-02 2011-08-17 中芯国际集成电路制造(上海)有限公司 Tft快闪存储单元的原子层沉积外延硅生长
JP2011171468A (ja) * 2010-02-18 2011-09-01 Mitsui Eng & Shipbuild Co Ltd 薄膜形成装置および薄膜形成方法
CN101937930A (zh) * 2010-08-31 2011-01-05 清华大学 一种高性能场效应晶体管及其形成方法
JP2012134311A (ja) * 2010-12-21 2012-07-12 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288923A (ja) * 2003-03-24 2004-10-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US20090047798A1 (en) * 2007-08-16 2009-02-19 Tokyo Electron Limited Method of forming high dielectric constant films using a plurality of oxidation sources
JP2010267925A (ja) * 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015166572A1 (ja) * 2014-05-01 2017-04-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016018888A (ja) * 2014-07-08 2016-02-01 豊田合成株式会社 半導体装置およびその製造方法
CN105304712A (zh) * 2014-07-08 2016-02-03 丰田合成株式会社 半导体装置及其制造方法
JP2016171117A (ja) * 2015-03-11 2016-09-23 株式会社豊田中央研究所 半導体装置
JP2019071497A (ja) * 2019-02-13 2019-05-09 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150137138A1 (en) 2015-05-21
JP6011620B2 (ja) 2016-10-19
JPWO2014010405A1 (ja) 2016-06-23
CN104395992A (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
JP6528366B2 (ja) 縦型トレンチｍｏｓｆｅｔの製造方法
JP6011620B2 (ja) トランジスタの製造方法
TWI525827B (zh) 半導體結構及其形成方法、化合物半導體結構
CN106663634B (zh) 半导体器件及半导体器件的制造方法
WO2010044430A1 (ja) 半導体装置
US10263071B2 (en) Method of manufacturing semiconductor device
TW201342592A (zh) 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體
JP5991609B2 (ja) 半導体装置の製造方法
JP6106908B2 (ja) 半導体装置の製造方法
US9396928B2 (en) Method for fabricating semiconductor device
JP2006278580A (ja) 半導体装置およびその製造方法、容量素子およびその製造方法、並びにｍｉｓ型半導体装置およびその製造方法。
WO2014003047A1 (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
JP5499319B2 (ja) 半導体デバイス及びその製造方法
JP2019149527A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW201901750A (zh) 半導體裝置之製造方法及半導體裝置
JP2017045943A (ja) 窒化物半導体装置の製造方法
US7135416B2 (en) Method of manufacturing semiconductor device
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
JP2019071497A (ja) 半導体装置およびその製造方法
JP6838257B2 (ja) 半導体装置
US9966447B2 (en) Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device
US20180151356A1 (en) Semiconductor device having high-k dielectric layer and method for manufacturing the same
JP7130986B2 (ja) 半導体装置の製造方法
JP2015198210A (ja) 半導体装置およびその製造方法
JP2017152513A (ja) 半導体装置の製造方法およびエッチング方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13817064

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014524720

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13817064

Country of ref document: EP

Kind code of ref document: A1