JP2016171117A - 半導体装置 - Google Patents

Abstract

【課題】窒化物半導体基板の表面にＡｌ_２Ｏ_３膜を形成してゲート絶縁膜とする場合でも、閾値電圧が安定し、ゲート絶縁膜を通過する電流密度が低く、ゲート絶縁膜の寿命が長い半導体装置の量産を可能とする。
【解決手段】窒化物半導体基板２の表面にオゾン酸化を用いた原子層堆積法によってＡｌ_２Ｏ_３膜の下層８ａを形成する。その後に酸素プラズマ法を用いた原子層堆積法によってＡｌ_２Ｏ_３膜の上層８ｂを形成する。
【選択図】図１

Description

本明細書では、窒化物半導体基板の表面にゲート絶縁膜が形成されている半導体装置を開示する。

窒化物半導体基板の表面にゲート絶縁膜を介してゲート電極を形成する技術が知られている。本明細書では、窒化物半導体基板とゲート絶縁膜とゲート電極の積層構造をＭＯＳという。

ゲート絶縁膜にＡｌ_２Ｏ_３を用いる技術が知られている。窒化物半導体基板の表面にＡｌ_２Ｏ_３膜を形成するために、Ａｌ源にＴＭＡ（トリメチルアルミニウム）を用いる原子層堆積法を利用する技術が知られており、製膜時の酸化方法に、下記の三種が知られている。
ａ）水蒸気酸化
ｂ）酸素プラズマ酸化
ｃ）オゾン酸化

上記の酸化方法のいずれによっても、得られたＭＯＳの特性には課題が残る。例えば、水蒸気酸化法でＡｌ_２Ｏ_３膜を形成するとＡｌ_２Ｏ_３膜の密度が低く、ＭＯＳの耐圧が低下する。酸素プラズマ酸化でＡｌ_２Ｏ_３膜を形成すると、ＭＯＳの閾値電圧が理論値から大きくずれてしまう。オゾン酸化でＡｌ_２Ｏ_３膜を形成すると、ＭＯＳのリーク電流が大きくなってしまう。

特許文献１では、窒化物半導体基板の表面に水蒸気酸化法でＡｌ_２Ｏ_３膜を形成し、その表面に酸素プラズマ法でＡｌ_２Ｏ_３膜を形成する。あるいは、窒化物半導体基板の表面に水蒸気酸化法でＡｌ_２Ｏ_３膜を形成し、その表面にオゾン酸化法でＡｌ_２Ｏ_３膜を形成する。

特開２０１３−１９７２２０号公報

実験の結果、窒化物半導体基板の表面に水蒸気酸化法でＡｌ_２Ｏ_３膜を形成すると、閾値電圧が理論値から大きく外れてしまうことが判明した。水蒸気酸化法で形成したＡｌ_２Ｏ_３膜の表面に酸素プラズマ法またはオゾン酸化法でＡｌ_２Ｏ_３膜を形成しても、その問題は解決されない。従来の技術では、特性の安定したＭＯＳを量産することが難しい。
本明細書では、窒化物半導体を利用して特性の安定したＭＯＳを量産することを可能とする技術を開示する。

本明細書では、特性の安定したＭＯＳの量産を可能とする構造を開示する。そのＭＯＳは、窒化物半導体基板と、その窒化物半導体基板の表面に形成されたゲート絶縁膜を備えている。ゲート絶縁膜は、窒化物半導体基板の表面に接する下層と、その下層の表面に接する上層を備えており、その下層がオゾン酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３であり、その上層が酸素のプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３であることを特徴とする。

実験によって、窒化物半導体基板の表面にオゾン酸化を用いた原子層堆積法によってＡｌ_２Ｏ_３膜を形成すると、閾値電圧が理論値に一致するものを量産できることが判明した。ただし、Ａｌ_２Ｏ_３膜を流れる電流の大きさが理論値からずれ、Ａｌ_２Ｏ_３膜を流れる電流の大きさが安定したＭＯＳを量産するのに適していないことが判明した。
本明細書に開示する技術では、酸素のプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３を上層に利用することで上記の問題に対処する。酸素のプラズマ酸化を用いた原子層堆積法によってＡｌ_２Ｏ_３膜を形成すると、Ａｌ_２Ｏ_３膜を流れる電流の大きさが理論値によく一致する。Ａｌ_２Ｏ_３膜を流れる電流の大きさが安定したＭＯＳを量産することが可能となる。

本明細書に記載の技術によると、閾値電圧とゲート絶縁膜を流れる電流の値が安定したＭＯＳの量産が可能となる。

実施例１の半導体装置の断面図。 ゲート絶縁膜の特性を測定した半導体装置。 ゲート電極の電圧と、ゲート電極下の容量の関係を示す図。 Ａｌ_２Ｏ_３膜に加える電界強度とＡｌ_２Ｏ_３膜を流れる電流の関係を示す図。 実施例２の半導体装置の断面図。 実施例３の半導体装置の断面図。

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）ＧａＮ層の表面にＡｌ_２Ｏ_３膜が形成されている。
（特徴２）ＡｌＧａＮまたはＩｎＡｌＧａＮであって、ＧａＮより広いバッドギャップを持つ窒化物半導体の表面にＡｌ_２Ｏ_３膜が形成されている。
（特徴３）窒化物半導体基板の表面にリセスが形成されており、そのリセスの内外に亘ってＡｌ_２Ｏ_３膜が延びている。

図１は、実施例１のＭＯＳの断面図を示している。参照番号２はサファイア基板、４はｉ型のＧａＮ層、６はｉ型のＡｌＧａＮ層、８はＡｌ_２Ｏ_３膜、１０はソース電極、１２はゲート電極、１４はドレイン電極を示している。ＡｌＧａＮ層６のバンドギャップは、ＧａＮ層４のバンドギャップより広く、ＧａＮ層４のうちのＡｌＧａＮ層６との界面近傍に２次元電子ガスが広がっている。その２次元電子ガスによって、ソース電極１０とドレイン電極１４の間の抵抗は低い。ゲート電極１２に負の電圧を印加すると、Ａｌ_２Ｏ_３膜８を介してゲート電極１２に向い合っている範囲の２次元電子ガスが消失し、ソース電極１０とドレイン電極１４の間が高抵抗となる。図１は、ノーマリオンのＨＥＭＴであることがわかる。Ａｌ_２Ｏ_３膜８は、ゲート電極１２とＡｌＧａＮ層６の間を絶縁するゲート絶縁膜として機能する。

ゲート絶縁膜（Ａｌ_２Ｏ_３膜）８は、ＡｌＧａＮ層６の表面に接する下層８ａと、下層８ａの表面に接する上層８ｂを備えている。下層８ａは、オゾン酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３膜であり、上層８ｂは、酸素を含むガスのプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３膜である。

図２は、ゲート絶縁膜８にＡｌ_２Ｏ_３膜を使用した場合の特性を測定した半導体装置を示す。（ａ）は平面図であり、（ｂ）は断面図である。図２の半導体装置は、特性測定用のものであり、半導体基板の表面に形成されているほぼ円形のゲート絶縁膜８を一巡する範囲に、表面電極２０が形成されている。参照番号２はサファイア基板であり、参照番号４ａはｎ型のＧａＮであり、参照番号１２はゲート電極である。
図３は、図２の半導体装置を利用して計測した結果を示し、横軸はゲート電極１２に印加した電位を示し、縦軸はゲート電極１２の下の容量を示している。容量は、規格化しており、最大値を１．０としている。破線は、理論的に計算される関係を示し、実線が計測結果を示している。
図３の（１）は、ＡｌＧａＮ層６の表面に、水蒸気酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜のみが存在する場合を示す。破線と実線が大きくずれており、実際の特性が理論値から大きくずれている。また、２本の実線が認められる。一方の実線はゲート電圧を上昇させていくときの特性を示し、他方はゲート電圧を下降させていくときの特性を示す。上昇時の特性と下降時の特性が異なってしまう。ゲート電極の電位とゲート電極の下の容量の関係が理論値からずれるほど、図１に示したＭＯＳ構造の閾値電圧が理論値からずれることがわかっている。水蒸気酸化を用いた原子層堆積法によって図１のゲート絶縁膜８を形成すると、閾値電圧が理論値から大きくずれてしまう。図１に示す半導体装置では、ゲート絶縁膜下層８ａが水蒸気酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜でないために、上記のズレが生じない。

図３の（３）は、ＡｌＧａＮ層６の表面に酸素プラズマを用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜のみが存在する場合を示す。破線と実線がずれており、実際の特性が理論値からずれている。図１に示す半導体装置では、ゲート絶縁膜下層８ａが酸素プラズマを用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜でないために、上記のズレが生じない。

図３の（２）は、ＡｌＧａＮ層６の表面にオゾン酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜が存在する場合を示す。破線と実線がよく重なっており、実際の特性が理論値によく一致する。ゲート電極の電位とゲート電極の下の容量の関係が理論値に近いほど、図１に示したＭＯＳ構造の閾値電圧が理論値に近いことがわかっている。図１に示す半導体装置では、ゲート絶縁膜下層８ａがオゾン酸化を用いた原子層堆積法によって形成されているために、実際の閾値電圧が理論値によく一致する。図１の構造は、閾値電圧が安定した半導体装置の量産を可能とすることがわかる。

図４の横軸はＡｌ_２Ｏ_３膜に印加する電界強度を示し、縦軸はＡｌ_２Ｏ_３膜を流れる電流密度を示す。Ａｌ_２Ｏ_３膜はすぐれた絶縁体ではあるが、微小電流が流れる。グラフ２２は、理論式から計算される関係を示す。
グラフ２４は、水蒸気酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜の測定結果を示す。理論式から計算される関係から大きくずれている。また絶縁破壊点２４ａでの電界も低く、電流密度も低い。
グラフ２６は、オゾン酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜の測定結果を示す。理論式から計算される関係からずれている。また絶縁破壊点２６ｂでの電界強度は後記する絶縁破壊点２８ａの電界より高いものの、絶縁破壊点２６ｂでの電流密度は絶縁破壊点２８ａの電流密度より低い。
グラフ２８は、酸素プラズマ法を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜の測定結果を示す。一般的に使用される３ＭＶ/ｃｍ程度の電界の範囲では、理論式から計算される関係によく一致する。グラフ２８とグラフ２６を比較すると明らかに、３ＭＶ/ｃｍ程度の電界の範囲では、グラフ２８が理論値２２に最も近い。もっとも安定した電流特性が得られることがわかる。また、絶縁破壊点２８ａの電流密度は絶縁破壊点２６ｂの電流密度より高い。一般に、絶縁破壊時の電流密度が高いほど絶縁膜の寿命が長い。

図１の構造では、ゲート絶縁膜の上層８ｂに、酸素プラズマ法を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３膜を用いるので、特性の安定した装置を量産できることがわかる。またゲート絶縁膜の寿命が長い装置を得ることができることがわかる。
図1では、電子走行層にＧａＮ層４を用い、電子供給層にＡｌＧａＮ層６を用いる。ＡｌＧａＮに代えて、ＩｎＡｌＧａＮであってＧａＮより広いバッドギャップを持つ窒化物半導体を電子供給層としてもよい。

（第２実施例）
図５は、実施例２の半導体装置の断面図を示す。実施例１との相違点のみを説明する。図５の場合、電子走行層となるＧａＮ層４と、電子供給層となるＡｌＧａＮ層６と、キャップ層となるＧａＮ層１６の積層構造を利用する。ゲート絶縁膜８をＧａＮ層１６の表面に形成する場合も、第１実施例の場合と同様に、オゾン酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３を下層８ａに用い、酸素のプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３を上層８ｂに用いることで、特性が安定した装置の量産が可能となる。

（第３実施例）
図６に示すように、ＧａＮ層４の表面に形成されているＡｌＧａＮ層６の一部にリセスが形成され、そのリセスの内外に亘ってゲート絶縁膜が延びている構造に、本技術を適用することができる。この場合も、オゾン酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３を下層８ａに用い、酸素のプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３を上層８ｂに用いることで、特性が安定した装置の量産が可能となる。なお、図５ではリセスにおいてＡｌＧａＮ層６が除去されてＧａＮ層４が露出しているが、ＡｌＧａＮ層６の表面側だけを除去してリセスとしてもよい。すなわち、リセスの底面にＡｌＧａＮ層６が露出している構造にも本技術を適用することができる。

図６に示すように、リセスの形成範囲外では、ＡｌＧａＮ層６の表面が絶縁膜１８で被覆されていることがある。絶縁膜１８には、ＳｉＯ_２などが利用される。窒化物半導体基板の表面の一部にＳｉＯ_２等の絶縁膜が形成されている半導体装置に本技術を適用することができる。ゲート電極１２がゲート絶縁膜８を介して窒化物半導体基板に対向している範囲において、オゾン酸化を用いた原子層堆積法によって形成したＡｌ_２Ｏ_３下層８ａと酸素のプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３上層８ｂによってゲート絶縁膜が形成されていると、特性が安定した装置の量産が可能となる。

（ゲート絶縁膜の製造方法）
ゲート絶縁膜を形成する窒化物半導体基板の表面が完成したら、Ａｌ_２Ｏ_３膜の形成工程を実施するための前工程を実施する。
（１）最初に窒化物半導体基板をＳＰＭ(Sulfuric acid-hydrogen peroxide mixture)液で洗浄する。
（２）次に窒化物半導体基板をＡＰＭ(Ammonium acid-hydrogen peroxide mixture)液で洗浄する。
（３）次に窒化物半導体基板をＨＰＭ(Hydrochloric acid-hydrogen peroxide mixture)液で洗浄する。
（４）次に窒化物半導体基板をＨＦ(Fluoric acid)を含む洗浄液を用いて表面処理する。
次にオゾン酸化を用いた原子層堆積法を実施する。アルミニウム源にトリメチルアルミニウム（ＴＭＡ）を使用する。製膜温度は１００〜６００℃とする。中でも２００〜５００℃が好ましい。下層８ａの厚みは２〜５０ｎｍとする。
次に酸素プラズマ酸化法を用いた原子層堆積法を実施する。アルミニウム源にトリメチルアルミニウム（ＴＭＡ）を使用する。製膜温度は１００〜６００℃とする。中でも２００〜５００℃が好ましい。下層８ｂの厚みは１０〜２００ｎｍとする。
その後に熱処理する。熱処理温度は、５００〜９００℃とする。中でも６００〜８００℃が好ましい。

上記に先立って、窒化物半導体基板に、イオン注入工程、その活性化工程、アイソレーション形成工程、メタル形成工程、ゲートリセス形成工程、フィールド酸化膜堆積工程、ポリシリコン形成工程等を実施しておくことができる。
また上記の実施後に、コンタクトホール形成工程、電極形成工程、メタル形成工程、パッシベーション膜形成工程、裏面電極形成工程等を実施してもよい。
また上記では、上層８ｂの表面にゲート電極１２が形成されているが、上層８ｂの表面にさらに絶縁膜を積層し、その表面にゲート電極を形成してもよい。ゲート絶縁膜が３層以上を備えていてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：基板
４：ＧａＮ層
６：ＡｌＧａＮ層
８ａ:下層
８ｂ：上層
８：ゲート絶縁膜、Ａｌ_２Ｏ_３膜
１０：ソース電極
１２：ゲート電極
１４：ドレイン電極
１６：ＧａＮ層
１８：絶縁膜

Claims (1)

1. 窒化物半導体基板と、その窒化物半導体基板の表面に形成されたゲート絶縁膜を備えており、
   前記ゲート絶縁膜が、前記窒化物半導体基板の表面に接する下層と、その下層の表面に接する上層を備えており、
   前記下層が、オゾン酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３で形成されており、
   前記上層が、酸素のプラズマ酸化を用いた原子層堆積法によって形成されたＡｌ_２Ｏ_３で形成されていることを特徴とする半導体装置。