CN105304712A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105304712A
CN105304712A CN201510364222.6A CN201510364222A CN105304712A CN 105304712 A CN105304712 A CN 105304712A CN 201510364222 A CN201510364222 A CN 201510364222A CN 105304712 A CN105304712 A CN 105304712A
Authority
CN
China
Prior art keywords
dielectric film
grid dielectric
semiconductor device
semiconductor layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510364222.6A
Other languages
English (en)
Other versions
CN105304712B (zh
Inventor
村上伦章
冈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN105304712A publication Critical patent/CN105304712A/zh
Application granted granted Critical
Publication of CN105304712B publication Critical patent/CN105304712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，在该半导体装置中，实现载流子迁移率的提高以及栅极漏电电流的降低。半导体装置具备：半导体层，其主要由氮化镓(GaN)构成；第一栅极绝缘膜，其通过使用臭氧作为氧化剂的原子层沉积法被形成在半导体层上，且主要由氧化物构成；第二栅极绝缘膜，其通过使用氧等离子体作为氧化剂的原子层沉积法被形成在第一绝缘膜上，主要由氧化物构成，且以比第一绝缘膜低的浓度含有碳(C)；以及栅电极，其被形成在第二栅极绝缘膜上。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
作为半导体装置(半导体器件、半导体元件)，已知有使用了主要由氮化镓(GaN)构成的半导体的MOSFET(Metal-Oxide-SemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)。这样的GaN系的MOSFET具备主要由GaN构成的半导体层、形成在半导体层上的栅极绝缘膜、以及形成在栅极绝缘膜上的栅电极。在MOSFET中，需要充分地确保沟道迁移率，并且抑制栅极漏电电流。这里，沟道迁移率是在半导体层的沟道区域移动的载流子的移动容易度，栅极漏电电流是从半导体层越过栅极绝缘膜向栅电极流通的电流。
专利文献1记载了在GaN系的MOSFET中，为了抑制起因于栅极绝缘膜的形成的沟道迁移率的降低，而在由硅氮化物构成的第一栅极绝缘膜上形成由氧化物构成的第二栅极绝缘膜的技术。专利文献1作为形成第一栅极绝缘膜的方法，记载了催化化学气相沉积法(Cat－CVD：CatalyticChemicalVaporDeposition)。
专利文献2记载了在GaN系的高电子迁移率晶体管(HEMT：HighElectronMobilityTransistor)中为了抑制栅极漏电电流，而在作为栅极绝缘膜的上部绝缘膜和下部绝缘膜之间形成作为p型半导体的氧化物膜的技术。专利文献2作为形成上部绝缘膜以及下部绝缘膜的方法，记载了原子层沉积法(ALD：AtomicLayerDeposition)、等离子体化学气相沉积(PlasmaCVD：Plasma-enhancedChemicalVaporDeposition)、以及溅射(Sputtering)。
专利文献1：日本特开2008－103408号公报
专利文献2：日本特开2013－74069号公报
在专利文献1的技术中，在为了使栅极绝缘膜的膜质提高而使用ALD形成栅极绝缘膜的情况下，存在由于通过ALD形成氮化物膜需要比形成氧化物膜大的等离子体能量，所以反而使沟道迁移率降低这样的课题。另外，在专利文献2的技术中，在上部绝缘膜与下部绝缘膜之间形成p型半导体，所以存在栅极绝缘膜的结构以及制造工序变得复杂这样的课题。因此，在GaN系的MOSFET中，期望能够实现载流子迁移率的提高以及栅极漏电电流的降低的技术。另外，在半导体装置以及其制造方法中，期望细微化、低成本化、省资源化、制造的容易化、使用便利性的提高、以及耐久性的提高等。
发明内容
本发明是为了解决上述的课题的至少一部分而完成的，能够作为以下的方式实现。
(1)根据本发明的一个方式，提供一种半导体装置。该半导体装置具备：半导体层，其主要由氮化镓(GaN)构成；第一栅极绝缘膜，其通过使用臭氧作为氧化剂的原子层沉积法被形成在上述半导体层上，且主要由氧化物构成；第二栅极绝缘膜，其通过使用氧等离子体作为氧化剂的原子层沉积法被形成在上述第一绝缘膜上，主要由氧化物构成，且以比上述第一绝缘膜低的浓度含有碳(C)；以及栅电极，其被形成在上述第二栅极绝缘膜上。根据该方式，通过第一栅极绝缘膜能够抑制起因于第二栅极绝缘膜的形成的沟道迁移率的降低，并且通过第二栅极绝缘膜能够抑制栅极漏电电流。因此，能够实现载流子迁移率的提高以及栅极漏电电流的降低。
(2)在上述方式的半导体装置中，也可以上述第二栅极绝缘膜的碳浓度小于1×1019原子/cm3。根据该方式，通过第二栅极绝缘膜能够充分地抑制栅极漏电电流。
(3)在上述方式的半导体装置中，也可以上述第一栅极绝缘膜的厚度在2nm以上20nm以下。根据该方式，能够防止起因于第一栅极绝缘膜的膜厚不足的沟道迁移率的降低，并且能够抑制起因于第一栅极绝缘膜的膜厚过剩的栅极漏电电流的增加。
(4)在上述方式的半导体装置中，也可以上述第二栅极绝缘膜比上述第一栅极绝缘膜厚。根据该方式，通过第二栅极绝缘膜能够进一步抑制栅极漏电电流。
(5)在上述方式的半导体装置中，也可以上述半导体层具有向上述半导体层的厚度方向下陷的槽部，上述第一栅极绝缘膜以及上述第二栅极绝缘膜被形成从上述槽部的外侧至内侧的范围上。根据该方式，通过形成在槽部的第一以及第二栅极绝缘膜，能够抑制沟道迁移率的降低并且抑制栅极漏电电流。
(6)在上述方式的半导体装置中，也可以上述第一栅极绝缘膜的主成分为二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)以及氧化锆(ZrO2)的任意一种，上述第二栅极绝缘膜的主成分为二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)以及氧化锆(ZrO2)的任意一种。根据该方式，能够容易地实现第一以及第二栅极绝缘膜。
(7)根据本发明的一个方式，提供一种半导体装置的制造方法。该半导体装置的制造方法在主要由氮化镓(GaN)构成的半导体层上，通过使用臭氧作为氧化剂的原子层沉积法形成主要由氧化物构成的第一栅极绝缘膜；在上述第一绝缘膜上，通过使用氧等离子体作为氧化剂的原子层沉积法形成主要由氧化物构成的第二栅极绝缘膜；并在上述第二栅极绝缘膜上形成栅电极。根据该方式，通过第一栅极绝缘膜能够抑制起因于第二栅极绝缘膜的形成的沟道迁移率的降低，并且通过第二栅极绝缘膜能够抑制栅极漏电电流。因此，能够实现载流子迁移率的提高以及栅极漏电电流的降低。
(8)在上述方式的半导体装置的制造方法中，也可以以2nm以上20nm以下的膜厚形成上述第一栅极绝缘膜。根据该方式，能够防止起因于第一栅极绝缘膜的膜厚不足的沟道迁移率的降低，并且能够抑制起因于第一栅极绝缘膜的膜厚过剩的栅极漏电电流的增加。
(9)在上述方式的半导体装置的制造方法中，也可以以比上述第一栅极绝缘膜厚的方式形成上述第二栅极绝缘膜。根据该方式，通过第二栅极绝缘膜能够进一步抑制栅极漏电电流。
(10)在上述方式的半导体装置的制造方法中，也可以在形成上述第一栅极绝缘膜之前，在上述半导体层上形成向上述半导体层的厚度方向下陷的槽部，并在从上述槽部的外侧至内侧的范围上形成上述第一栅极绝缘膜以及上述第二栅极绝缘膜。根据该方式，通过被形成在槽部的第一以及第二栅极绝缘膜，能够抑制沟道迁移率的降低并且抑制栅极漏电电流。
(11)在上述方式的半导体装置的制造方法中，也可以在形成上述第一栅极绝缘膜之前，通过湿式蚀刻处理上述半导体层的表面。根据该方式，能够除去在形成第一栅极绝缘膜之前形成的半导体层的损伤。因此，能够使半导体层的沟道迁移率提高。
(12)在上述方式的半导体装置的制造方法中，也可以在形成上述第一栅极绝缘膜以及上述第二栅极绝缘膜时，将上述半导体层的温度维持在200℃以上600℃以下。根据该方式，能够抑制起因于形成第一以及第二栅极绝缘膜时的温度不足的栅极漏电电流的增加，并且能够抑制起因于形成第一以及第二栅极绝缘膜时的温度过剩的第一以及第二栅极绝缘膜的膜质的降低。
(13)在上述方式的半导体装置的制造方法中，也可以通过使用了含有2原子％以上30原子％以下的臭氧的氧化剂的原子层沉积法形成上述第一栅极绝缘膜。根据该方式，能够防止起因于臭氧不足的第一栅极绝缘膜的形成不良，并且能够抑制起因于臭氧过剩的第一栅极绝缘膜的膜质的降低。
(14)在上述方式的半导体装置的制造方法中，也可以使用基于200W以上2000W以下的高频电源的氧等离子体作为氧化剂的原子层沉积法从而形成上述第二栅极绝缘膜。根据该方式，能够防止起因于高频电源的电力不足的栅极漏电电流的增加，并且能够抑制起因于高频电源的电力过剩的第二栅极绝缘膜的膜质的降低。
(15)在上述方式的半导体装置的制造方法中，也可以对上述第一栅极绝缘膜以及上述第二栅极绝缘膜在300℃以上900℃以下进行退火处理。根据该方式，能够防止起因于由于不充分的退火处理而残留于第一以及第二绝缘膜的碳引起的栅极漏电电流的增加，并且能够防止起因于过度的退火处理所带来的第一以及第二绝缘膜的变质所导致的栅极漏电电流的增加。
本发明也能够以半导体装置及其制造方法以外的各种方式实现。例如，能够以安装了上述方式的半导体装置的电气设备、制造上述方式的半导体装置的制造装置等方式实现。
根据本申请发明的半导体装置及其制造方法，能够通过第一栅极绝缘膜抑制起因于第二栅极绝缘膜的形成的沟道迁移率的降低，并且能够通过第二栅极绝缘膜抑制栅极漏电电流。因此，能够实现载流子迁移率的提高以及栅极漏电电流的降低。
附图说明
图1是示意地表示第一实施方式中的半导体装置的构成的剖视图。
图2是表示第一实施方式中的半导体装置的制造方法的工序图。
图3是示意地表示第二实施方式中的半导体装置的构成的剖视图。
图4是表示第二实施方式中的半导体装置的制造方法的工序图。
图5是示意地表示第一评价试验所使用的半导体装置的构成的剖视图。
图6是表示第一评价试验中的与载流子迁移率有关的评价结果的图。
图7是表示第一评价试验中的与栅极漏电电流有关的评价结果的图。
图8是示意地表示第二评价试验所使用的样本的构成的剖视图。
图9是表示第二评价试验中的退火处理前的元素分析结果的图。
图10是表示第二评价试验中的退火处理后的元素分析结果的图。
具体实施方式
A.第一实施方式
A－1.半导体装置的构成
图1是示意地表示第一实施方式中的半导体装置100的构成的剖视图。半导体装置100是使用氮化镓(GaN)形成的GaN系的半导体装置。在本实施方式中，半导体装置100是横向MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor：金属氧化物半导体场效应晶体管)。在本实施方式中，半导体装置100被用于电力控制，也被称为功率器件。
图1图示了相互正交的XYZ轴。图1的XYZ轴中，X轴是从图1的纸面左方朝向纸面右方的轴。+X轴方向是朝向纸面右方的方向，－X轴方向是朝向纸面左方的方向。图1的XYZ轴中，Y轴是从图1的纸面近前朝向纸面里面的轴。+Y轴方向是朝向纸面里面的方向，－Y轴方向是朝向纸面近前的方向。图1的XYZ轴中，Z轴是从图1的纸面下方朝向纸面上方的轴。+Z轴方向是朝向纸面上方的方向，－Z轴方向是朝向纸面下方的方向。
半导体装置100具备基板110、缓冲层111、半导体层114、半导体层116、半导体层117、以及半导体层118。半导体装置100还具备栅极绝缘膜130、源电极141、栅电极142、以及漏电极143。
半导体装置100的基板110呈沿X轴以及Y轴扩展的板状。在本实施方式中，基板110主要由硅(Si)构成。
半导体装置100的缓冲层111是位于基板110的+Z轴方向侧，并沿X轴以及Y轴扩展的层。缓冲层111夹在基板110与半导体层114之间。缓冲层111是通过外延生长(晶体生长)形成在基板110上的层。在本实施方式中，缓冲层111具备形成在基板110上的主要由氮化铝(AlN)构成的非掺杂层、和形成在该层上的主要由氮化镓(GaN)构成的非掺杂层。
半导体装置100的半导体层114是主要由氮化镓(GaN)构成的p型半导体层。半导体层114是位于缓冲层111的+Z轴方向侧，并沿X轴以及Y轴扩展的层。半导体层114是通过外延生长形成在缓冲层111上的层。在本实施方式中，半导体层114含有镁(Mg)作为受体。
半导体装置100的半导体层116是主要由氮化镓(GaN)构成的n型半导体层。半导体层116是通过对半导体层114的+Z轴方向侧的一部分的离子注入形成的区域。在本实施方式中，半导体层116含有硅(Si)作为给予体。
半导体装置100的半导体层117是主要由氮化镓(GaN)构成的n型半导体层。半导体层117是通过对半导体层114的+Z轴方向侧的一部分的离子注入形成的区域。在本实施方式中，半导体层117与半导体层116相比位于+X轴方向侧，在半导体层116与半导体层117之间夹有半导体层114。在本实施方式中，半导体层117以比半导体层116、118低的浓度含有硅(Si)作为给予体。
半导体装置100的半导体层118是主要由氮化镓(GaN)构成的n型半导体层。半导体层118与半导体层116相同，是通过对半导体层114的+Z轴方向侧的一部分的离子注入形成的区域。在本实施方式中，半导体层118与半导体层117的+X轴方向侧邻接。在本实施方式中，半导体层118以与半导体层116同等的浓度含有硅(Si)作为给予体。
半导体装置100的栅极绝缘膜130是具有电绝缘性的膜。栅极绝缘膜130覆盖半导体层114、116、117、118各半导体层中的+Z轴方向侧的界面。栅极绝缘膜130具备第一栅极绝缘膜131、和第二栅极绝缘膜132。
第一栅极绝缘膜131是具有电绝缘性，且主要由氧化物构成的绝缘膜。在本实施方式中，第一栅极绝缘膜131的主成分是二氧化硅(SiO2)。第一栅极绝缘膜131是在半导体层114、116、117、118各半导体层上，通过使用臭氧作为氧化剂的原子层沉积法(ALD：AtomicLayerDeposition)形成的膜。第一栅极绝缘膜131以比第二栅极绝缘膜132高的浓度含有碳(C)。
第一栅极绝缘膜131的厚度(Z轴方向的长度)从实现载流子迁移率的提高以及栅极漏电电流的降低的观点来看，优选在2nm(纳米)以上20nm以下。根据发明者实施的评价试验，若第一栅极绝缘膜131的厚度小于2nm，则有载流子迁移率降低的趋势，若第一栅极绝缘膜131的厚度超过20nm，则有栅极漏电电流增加的趋势。
第二栅极绝缘膜132是具有电绝缘性，且主要由氧化物构成的绝缘膜。在本实施方式中，第二栅极绝缘膜132的主成分与第一栅极绝缘膜131相同，为二氧化硅(SiO2)。第二栅极绝缘膜132是在第一栅极绝缘膜131上，通过使用了氧等离子体作为氧化剂的原子层沉积法(ALD)形成的膜。
第二栅极绝缘膜132以比第一栅极绝缘膜131低的浓度含有碳(C)。从通过第二栅极绝缘膜132充分地抑制栅极漏电电流的观点来看，优选第二栅极绝缘膜132中的碳浓度小于1×1019原子/cm3。在本实施方式中，栅极绝缘膜130中的碳(C)的平均浓度在第一栅极绝缘膜131大约为4×1019原子/cm3，在第二栅极绝缘膜132大约为3×1018原子/cm3。
第二栅极绝缘膜132的厚度(Z轴方向的长度)从实现栅极漏电电流的降低的观点来看，优选比第一栅极绝缘膜131厚。根据发明者实施的评价试验，进一步优选第二栅极绝缘膜132的厚度在第一栅极绝缘膜131的四倍以上，更优选在九倍以上。
栅极绝缘膜130具有接触孔121、和接触孔123。接触孔121是贯通第一栅极绝缘膜131以及第二栅极绝缘膜132并到达半导体层116的贯通孔。接触孔123是贯通第一栅极绝缘膜131以及第二栅极绝缘膜132并到达半导体层118的贯通孔。在本实施方式中，接触孔121、123是通过对栅极绝缘膜130的蚀刻形成的结构。
半导体装置100的源电极141是形成在接触孔1211的电极。源电极141欧姆接触于半导体层116。在本实施方式中，源电极141是在由钛(Ti)构成的层上层叠由铝(Al)构成的层之后通过退火处理(热处理)而合金化的电极。
半导体装置100的栅电极142是形成在源电极141与漏电极143之间的栅极绝缘膜130上的电极。栅电极142相对于夹在半导体层116与半导体层117之间的半导体层114的区域位于+Z轴方向侧。在本实施方式中，栅电极142主要由铝(Al)构成。在对栅电极142施加了电压的情况下，在夹在半导体层116与半导体层117之间的半导体层114的区域形成反转层，该反转层作为沟道发挥作用，从而在源电极141与漏电极143之间形成导通路径。
半导体装置100的漏电极143是形成在接触孔123的电极。漏电极143相对于半导体层118进行欧姆接触。在本实施方式中，漏电极143是在由钛(Ti)构成的层上层叠由铝(Al)构成的层之后通过退火处理(热处理)而合金化的电极。
A－2.半导体装置的制造方法
图2是表示第一实施方式中的半导体装置100的制造方法的工序图。首先，制造者通过外延生长，在基板110上形成缓冲层111，其后，在缓冲层111上形成半导体层114(工序P110)。
在基板110上形成了半导体层114之后(工序P110)，制造者通过对半导体层114进行离子注入，形成半导体层116、117、118(工序P120)。在其他的实施方式中，制造者也可以使用杂质扩散以及选择再生长等其他的方法，形成半导体层116、117、118的至少一个半导体层。
进行了离子注入之后(工序P120)，制造者通过湿式蚀刻处理半导体层114、116、117、118的各表面(工序P140)。由此，能够除去由于离子注入(工序P120)形成的各半导体层的损伤。在本实施方式中，制造者使用四甲基氢氧化铵(TMAH：Tetramethylammoniumhydroxide)作为蚀刻液。在其他的实施方式中，制造者也可以省略湿式蚀刻(工序P140)。
进行了湿式蚀刻之后(工序P140)，制造者在半导体层114、116、117、118各半导体层上，通过使用了臭氧(O3)作为氧化剂的原子层沉积法(ALD：AtomicLayerDeposition)，形成第一栅极绝缘膜131(工序P152)。在本实施方式中，制造者在半导体层114、116、117、118各半导体层上，使二氧化硅(SiO2)沉积作为第一栅极绝缘膜131。从实现载流子迁移率的提高以及栅极漏电电流的降低的观点来看，优选第一栅极绝缘膜131的厚度在2nm以上20nm以下。
在本实施方式中，在使用臭氧(O3)作为氧化剂的ALD(工序P152)中，制造者在将制造中途的半导体装置100配置到反应室之后，反复下面的工序a1～a4，直到第一栅极绝缘膜131成为所希望的厚度。
(工序a1)将原料气体投入反应室
(工序a2)从反应室清除原料气体
(工序a3)将臭氧(O3)作为氧化剂投入反应室
(工序a4)从反应室清除臭氧
在使用臭氧(O3)作为氧化剂的ALD(工序P152)中，优选氧化剂的臭氧浓度在2原子％以上30原子％以下。根据发明者实施的评价试验，臭氧浓度小于2原子％的情况下，有成膜不稳定的趋势，臭氧浓度超过30原子％的情况下，有膜厚不均匀的趋势。在本实施方式中，氧化剂的臭氧浓度为8原子％。
形成了第一栅极绝缘膜131之后(工序P152)，制造者通过使用了氧等离子体作为氧化剂的原子层沉积法(ALD)，在第一栅极绝缘膜131上形成第二栅极绝缘膜132(工序P154)。在本实施方式中，制造者在第一栅极绝缘膜131上，使二氧化硅(SiO2)沉积作为第二栅极绝缘膜132。从实现栅极漏电电流的降低的观点来看，优选第二栅极绝缘膜132的厚度比第一栅极绝缘膜131厚，进一步优选在第一栅极绝缘膜131的四倍以上，更优选在九倍以上。
在本实施方式中，在使用氧等离子体作为氧化剂的ALD(工序P154)中，制造者接着使用臭氧(O3)作为氧化剂的ALD(工序P152)，反复下面的工序b1～b5，直至第二栅极绝缘膜132成为所希望的厚度。
(工序b1)将原料气体投入反应室
(工序b2)从反应室清除原料气体
(工序b3)将氧(O2)投入反应室作为氧化剂
(工序b4)通过高频电源在反应室内生成等离子体
(工序b5)从反应室清除氧
在使用氧等离子体作为氧化剂的ALD(工序P154)中，优选使等离子体产生的高频电源的电力在200W(瓦)以上2000W以下。根据发明者实施的评价试验，在高频电源的电力小于200W的情况下，有栅极漏电电流增加的趋势，在高频电源的电力超过2000W的情况下，有膜厚不均匀的趋势。在本实施方式中，高频电源的电力为500W。
使用氧等离子体的ALD(工序P154)的氧化力比使用臭氧的ALD(工序P152)强力。因此，使用氧等离子体的ALD(工序P154)的成膜率比使用臭氧的ALD(工序P152)高。因此，认为从大气中取入第二栅极绝缘膜132的碳(C)的量比第一栅极绝缘膜131少。在本实施方式中，使用臭氧的ALD(工序P152)的成膜率大约为3.3×10－2nm/周期，使用氧等离子体的ALD(工序P154)的成膜率大约为6.6×10－2nm/周期。在本实施方式中，使用臭氧的ALD(工序P152)的碳浓度大约为8.0×1021原子/cm3，使用氧等离子体的ALD(工序P154)的碳浓度大约为1.0×1021原子/cm3。
形成第一栅极绝缘膜131以及第二栅极绝缘膜132时(工序P152、P154)，优选将半导体层114、116、117、118各半导体层的温度维持在200℃以上600℃以下。根据发明者实施的评价试验，在各半导体层的温度小于200℃的情况下，有栅极漏电电流增加的趋势，在各半导体层的温度超过600℃的情况下，有成膜中途原料分解而膜厚不均匀的趋势。在本实施方式中，制造者在形成第一栅极绝缘膜131以及第二栅极绝缘膜132时(工序P152、P154)，通过将载置制造中途的半导体装置100的工作台(台)的温度调整为350℃，将半导体层114、116、117、118各半导体层的温度维持为350℃。
形成第二栅极绝缘膜132之后(工序P154)，制造者对第一栅极绝缘膜131以及第二栅极绝缘膜132进行退火处理(热处理)(工序P158)。从通过第二栅极绝缘膜132充分地抑制栅极漏电电流的观点来看，在退火处理(工序P158)中，优选使第二栅极绝缘膜132中的碳浓度小于1×1019原子/cm3。在本实施方式中，通过退火处理(工序P158)，第一栅极绝缘膜131中的碳浓度大约为4×1019原子/cm3，第二栅极绝缘膜132中的碳浓度大约为3×1018原子/cm3。
在本实施方式中，优选退火处理(工序P158)的温度在300℃以上900℃以下。根据发明者实施的评价试验，在退火处理(工序P158)的温度小于300℃的情况下，有由于残留于第一栅极绝缘膜131以及第二栅极绝缘膜132的碳而引起栅极漏电电流增加的趋势，在退火处理(工序P158)的温度超过900℃的情况下，有由于第一栅极绝缘膜131以及第二栅极绝缘膜132的变质而导致栅极漏电电流增加的趋势。
进行了退火处理(工序P158)之后，制造者形成源电极141、栅电极142、以及漏电极143(工序P180)。在本实施方式中，制造者在接触孔121、123形成源电极141以及漏电极143之后，在第二栅极绝缘膜132上形成栅电极142。制造者对各电极进行退火处理(热处理)。经由这些工序，半导体装置100完成。
根据以上说明的第一实施方式，通过第一栅极绝缘膜131能够抑制起因于第二栅极绝缘膜132的形成的沟道迁移率的降低，并且能够通过第二栅极绝缘膜132抑制栅极漏电电流。因此，能够实现载流子迁移率的提高以及栅极漏电电流的降低。
另外，第一栅极绝缘膜131的厚度在2nm以上20nm以下的情况下，能够防止起因于第一栅极绝缘膜131的膜厚不足的沟道迁移率的降低，并且能够抑制起因于第一栅极绝缘膜131的膜厚过剩的栅极漏电电流的增加。
另外，在第二栅极绝缘膜132比第一栅极绝缘膜131厚的情况下，通过第二栅极绝缘膜132能够进一步抑制栅极漏电电流。
另外，由于第一栅极绝缘膜131以及第二栅极绝缘膜132的主成分为二氧化硅(SiO2)，所以能够容易地实现第一栅极绝缘膜131以及第二栅极绝缘膜132。
另外，形成第一栅极绝缘膜131以及第二栅极绝缘膜132时(工序P152、P154)，通过将半导体层114、116、117、118的温度维持在200℃以上600℃以下，能够抑制起因于温度不足的栅极漏电电流的增加，并且能够抑制起因于温度过剩的第一栅极绝缘膜131以及第二栅极绝缘膜132的膜质的降低。
另外，通过使用通过200W以上2000W以下的高频电源的氧等离子体作为氧化剂的原子层沉积法形成第二栅极绝缘膜132的情况下(工序P154)，能够防止起因于高频电源的电力不足的栅极漏电电流的增加，并且能够抑制起因于高频电源的电力过剩的第二栅极绝缘膜132的膜质的降低。
另外，通过对第一栅极绝缘膜131以及第二栅极绝缘膜132在300℃以上900℃以下进行退火处理(工序P158)，能够防止起因于由于不充分的退火处理而残留于第一栅极绝缘膜131以及第二栅极绝缘膜132的碳导致的栅极漏电电流的增加，并且能够防止起因于过度的退火处理所带来的第一栅极绝缘膜131以及第二栅极绝缘膜132的变质导致的栅极漏电电流的增加。
B.第二实施方式
B－1.半导体装置的构成
图3是示意地表示第二实施方式中的半导体装置200的构成的剖视图。半导体装置200是使用氮化镓(GaN)形成的GaN系的半导体装置。在本实施方式中，半导体装置200是纵向沟槽MOSFET。在本实施方式中，半导体装置200被用于电力控制，也被称为功率器件。图3与图1相同，图示了XYZ轴。
半导体装置200具备基板210、半导体层212、半导体层214、以及半导体层216。半导体装置200作为形成在这些半导体层212、214、216的结构，具有沟槽222、和凹陷224。半导体装置200还具备栅极绝缘膜230、源电极241、栅电极242、漏电极243、以及主体电极244。在本实施方式中，半导体装置200的结构是以沟槽222为中心在+X轴方向侧和－X轴方向侧线对称。
半导体装置200的基板210呈沿X轴以及Y轴扩展的板状。基板210主要由氮化镓(GaN)构成。在本实施方式中，基板210含有硅(Si)作为给予体。
半导体装置200的半导体层212是主要由氮化镓(GaN)构成的n型半导体层。半导体层212是位于基板210的+Z轴方向侧，并沿X轴以及Y轴扩展的层。半导体层212是通过外延生长形成在基板210上的层。在本实施方式中，半导体层212以比基板210低的浓度含有硅(Si)作为给予体。
半导体装置200的半导体层214是主要由氮化镓(GaN)构成的p型半导体层。半导体层214是位于半导体层212的+Z轴方向侧，并沿X轴以及Y轴扩展的层。半导体层214是通过外延生长形成在半导体层212上的层。在本实施方式中，半导体层214含有镁(Mg)作为受体。
半导体装置200的半导体层216是主要由氮化镓(GaN)构成的n型半导体层。半导体层216是位于半导体层214的+Z轴方向侧，并沿X轴以及Y轴扩展的层。半导体层216是通过外延生长形成在半导体层214上的层。在本实施方式中，半导体层216以比半导体层212高的浓度含有硅(Si)作为给予体。
半导体装置200的沟槽222是被形成在半导体层212、214、216，并向半导体层212、214、216的厚度方向(－Z轴方向)下陷的槽部。沟槽222从半导体层216的+Z轴方向侧贯通半导体层214并到达半导体层212。在本实施方式中，沟槽222是通过对半导体层212、214、216的蚀刻形成的结构。
半导体装置200的栅极绝缘膜230是具有电绝缘性的膜。栅极绝缘膜230从沟槽222的外侧遍及内侧形成。栅极绝缘膜230覆盖划定沟槽222的半导体层212、214、216的各界面、和半导体层216的+Z轴方向侧的界面。栅极绝缘膜230具备第一栅极绝缘膜231、和第二栅极绝缘膜232。
第一栅极绝缘膜231除了形成在半导体层212、214、216上这一点之外，与第一实施方式中的第一栅极绝缘膜131相同。第一栅极绝缘膜231是通过使用臭氧作为氧化剂的原子层沉积法(ALD)形成的膜。
第二栅极绝缘膜232除了形成在第一栅极绝缘膜231上这一点之外，与第一实施方式中的第二栅极绝缘膜132相同。第二栅极绝缘膜232是通过使用氧等离子体作为氧化剂的原子层沉积法(ALD)形成的膜。
栅极绝缘膜230具有接触孔221。接触孔221是贯通第一栅极绝缘膜231以及第二栅极绝缘膜232并到达半导体层216的贯通孔。在本实施方式中，接触孔221与沟槽222相比形成在+X轴方向侧以及－X轴方向侧这两个位置。在本实施方式中，接触孔221是通过对栅极绝缘膜230的蚀刻形成的结构。
半导体装置200的凹陷224是贯通第一栅极绝缘膜231、第二栅极绝缘膜232以及半导体层216并下陷至半导体层214的凹部。在本实施方式中，凹陷224以沟槽222为中心形成在与两个接触孔221相比靠外侧的两个位置。在本实施方式中，凹陷224是通过对栅极绝缘膜230以及半导体层214、216的蚀刻形成的结构。
半导体装置200的源电极241是形成在接触孔221的电极。源电极241相对于半导体层216进行欧姆接触。在本实施方式中，源电极241是在由钛(Ti)构成的层上层叠由铝(Al)构成的层之后通过退火处理(热处理)而合金化的电极。
半导体装置200的栅电极242是隔着栅极绝缘膜230形成在沟槽222的电极。在本实施方式中，栅电极242主要由铝(Al)构成。在对栅电极242施加了电压的情况下，在半导体层214形成反转层，该反转层作为沟道发挥作用，从而在源电极241与漏电极243之间形成导通路径。
半导体装置200的漏电极243是形成在基板210的－Z轴方向侧的界面的电极。漏电极243相对于基板210进行欧姆接触。在本实施方式中，漏电极243是在由钛(Ti)构成的层上层叠由铝(Al)构成的层之后通过退火处理(热处理)而合金化的电极。
半导体装置200的主体电极244是形成在凹陷224的电极。主体电极244与半导体层214欧姆接触。在本实施方式中，主体电极244是在由钯(Pd)构成的层上层叠由金(Au)构成的层之后通过退火处理(热处理)而合金化的电极。
B－2.半导体装置的制造方法
图4是表示第二实施方式中的半导体装置200的制造方法的工序图。首先，制造者通过外延生长，在基板210上依次形成半导体层212、214、216(工序P210)。
在基板210上形成了半导体层212、214、216之后(工序P210)，制造者通过干式蚀刻形成沟槽222(工序P230)。在本实施方式中，形成沟槽222的干式蚀刻是电感耦合等离子体(ICP：InductivelyCoupledPlasma)干式蚀刻。
进行了干式蚀刻之后(工序P230)，制造者通过湿式蚀刻处理半导体层212、214、216的各表面(工序P240)。由此，能够除去由于干式蚀刻(工序P230)形成的各半导体层的损伤。在本实施方式中，制造者使用四甲基氢氧化铵(TMAH)作为蚀刻液。在其他的实施方式中，制造者也可以省略湿式蚀刻(工序P240)。
进行了湿式蚀刻之后(工序P240)，制造者与第一实施方式中的第一栅极绝缘膜131的形成(工序P152)相同，在半导体层212、214、216各半导体层上，通过使用臭氧(O3)作为氧化剂的原子层沉积法(ALD)，形成第一栅极绝缘膜231(工序P252)。
形成了第一栅极绝缘膜231之后(工序P252)，制造者与第一实施方式中的第二栅极绝缘膜132的形成(工序P154)相同，通过使用氧等离子体作为氧化剂的原子层沉积法(ALD)，在第一栅极绝缘膜231上形成第二栅极绝缘膜232(工序P254)。
形成了第二栅极绝缘膜232之后(工序P254)，制造者与第一实施方式中的退火处理(工序P158)相同，对第一栅极绝缘膜231以及第二栅极绝缘膜232进行退火处理(热处理)(工序P258)。
进行了退火处理(工序P258)之后，制造者形成源电极241、栅电极242、漏电极243、以及主体电极244(工序P280)。在本实施方式中，制造者在接触孔221形成源电极241，在凹陷224形成主体电极244，其后，在第二栅极绝缘膜232上形成栅电极242。其后，制造者在基板210上形成漏电极243。制造者对各电极进行退火处理(热处理)。经由这些工序，半导体装置200完成。
根据以上说明的第二实施方式，与第一实施方式相同，能够通过第一栅极绝缘膜231抑制起因于第二栅极绝缘膜232的形成导致的沟道迁移率的降低，并且能够通过第二栅极绝缘膜232抑制栅极漏电电流。因此，能够实现载流子迁移率的提高以及栅极漏电电流的降低。另外，通过形成在沟槽222的第一栅极绝缘膜231以及第二栅极绝缘膜232，能够抑制沟道迁移率的降低并且抑制栅极漏电电流。
C.第一评价试验
图5是示意地表示第一评价试验所使用的半导体装置300的构成的剖视图。半导体装置300是使用氮化镓(GaN)形成的GaN系的半导体装置。半导体装置300的制造方法依照第二实施方式。图5与图1相同，图示了XYZ轴。
半导体装置300具备半导体层314、和半导体层316。半导体装置300作为形成在这些半导体层314、316的结构，具有沟槽322和凹陷324。半导体装置300还具备栅极绝缘膜330、源电极341、栅电极342、漏电极343、以及主体电极344。
半导体装置300的半导体层314是主要由氮化镓(GaN)构成的p型半导体层。半导体层314是沿X轴以及Y轴扩展的层。半导体层314含有镁(Mg)作为受体。
半导体装置300的半导体层316是主要由氮化镓(GaN)构成的n型半导体层。半导体层316是位于半导体层314的+Z轴方向侧，并沿X轴以及Y轴扩展的层。半导体层316是通过外延生长形成在半导体层314上的层。半导体层316含有硅(Si)作为给予体。
半导体装置300的沟槽322是被形成在半导体层314、316，并向半导体层314、316的厚度方向(－Z轴方向)下陷的槽部。沟槽322从半导体层316的+Z轴方向侧到达半导体层314。沟槽322是通过对半导体层314、316的蚀刻形成的结构。
半导体装置300的栅极绝缘膜330是具有电绝缘性的膜。栅极绝缘膜330从沟槽322的外侧遍及内侧而形成。栅极绝缘膜330覆盖划定沟槽322的半导体层314、316的各界面、和半导体层316的+Z轴方向侧的界面的一部分。栅极绝缘膜330具备第一栅极绝缘膜331、和第二栅极绝缘膜332。
第一栅极绝缘膜331除了形成在半导体层314、316上这一点之外，与第一实施方式中的第一栅极绝缘膜131相同。第一栅极绝缘膜331是通过使用臭氧作为氧化剂的原子层沉积法(ALD)形成的膜。
第二栅极绝缘膜332除了形成在第一栅极绝缘膜331上这一点之外，与第一实施方式中的第二栅极绝缘膜132相同。第二栅极绝缘膜332是通过使用氧等离子体作为氧化剂的原子层沉积法(ALD)形成的膜。
半导体装置300的凹陷324是被形成在半导体层314、316，并向半导体层314、316的厚度方向(－Z轴方向)下陷的凹部。凹陷324是通过对半导体层314、316的蚀刻形成的结构。
半导体装置300的源电极341是与沟槽322相比位于－X轴方向侧，并被形成在半导体层316以及主体电极344上的电极。源电极341相对于半导体层316进行欧姆接触。源电极341是在由钛(Ti)构成的层上层叠由铝(Al)构成的层之后通过退火处理(热处理)而合金化的电极。
半导体装置300的栅电极342是隔着栅极绝缘膜330被形成在沟槽322的电极。栅电极342主要由铝(Al)构成。在对栅电极342施加了电压的情况下，在半导体层314形成反转层，该反转层作为沟道发挥作用，从而在源电极341与漏电极343之间形成导通路径。
半导体装置300的漏电极343是与沟槽322相比位于+X轴方向侧，且被形成在半导体层316上的电极。漏电极343相对于半导体层316进行欧姆接触。漏电极343是在由钛(Ti)构成的层上层叠由铝(Al)构成的层之后通过退火处理(热处理)而合金化的电极。
半导体装置300的主体电极344是被形成在凹陷324的电极。主体电极344与半导体层314欧姆接触。主体电极344是在由钯(Pd)构成的层上层叠由金(Au)构成的层之后通过退火处理(热处理)而合金化的电极。
图6是表示第一评价试验中的与载流子迁移率有关的评价结果的图。图7是表示第一评价试验中的与栅极漏电电流有关的评价结果的图。在第一评价试验中，试验者各准备十个第一栅极绝缘膜331以及第二栅极绝缘膜332各膜厚不同的四种样本S1、S2、S3、S4。各样本的膜厚如下。
样本S1
第二栅极绝缘膜332：50nm
第一栅极绝缘膜331：0nm
样本S2
第二栅极绝缘膜332：40nm
第一栅极绝缘膜331：10nm
样本S3
第二栅极绝缘膜332：45nm
第一栅极绝缘膜331：5nm
样本S4
第二栅极绝缘膜332：0nm
第一栅极绝缘膜331：50nm
试验者对样本S1、S2、S3测定载流子迁移率，得到图6的评价结果。图6按照样本的种类，针对载流子迁移率示出了最大值、最低值以及平均值。根据图6的评价结果，可知通过第一栅极绝缘膜331而载流子迁移率提高。另外，可知在第一栅极绝缘膜331的膜厚在5nm以上的情况下，能够确保超过10cm2/V·s的载流子迁移率。
试验者对样本S2、S3、S4，测定栅极漏电电流超过10－6A/cm2时的绝缘击穿电压，得到图7的评价结果。图7按照样本的种类，针对绝缘击穿电压示出了最大值、最低值以及平均值。示出了绝缘击穿电压的值越大栅极漏电电流越小。根据图7的评价试验，可知通过第二栅极绝缘膜332而绝缘击穿电压提高。换句话说，可知通过形成在第一栅极绝缘膜331上的第二栅极绝缘膜332能够抑制栅极漏电电流。另外，可知在第二栅极绝缘膜332的膜厚在5nm以上的情况下，能够确保超过6mV/cm的绝缘击穿电压。
D.第二评价试验
图8是示意地表示第二评价试验所使用的样本400的构成的剖视图。图8与图1相同，图示了XYZ轴。样本400具备基板410、第一绝缘膜431、以及第二绝缘膜432。
样本400的基板410呈沿X轴以及Y轴扩展的板状。基板410主要由硅(Si)构成。基板410的厚度(Z轴方向的长度)大约为280μm(微米)。
样本400中的第一绝缘膜431是在基板410上，通过使用臭氧作为氧化剂的原子层沉积法(ALD)形成的膜。第一绝缘膜431主要由二氧化硅(SiO2)构成。第一绝缘膜431的厚度(Z轴方向的长度)为100nm。
样本400中的第二绝缘膜432是在第一绝缘膜431上，通过使用氧等离子体作为氧化剂的原子层沉积法(ALD)形成的膜。第二绝缘膜432主要由二氧化硅(SiO2)构成。第二绝缘膜432的厚度(Z轴方向的长度)为100nm。
图9是表示第二评价试验中的退火处理前的元素分析结果的图。图10是表示第二评价试验中的退火处理后的元素分析结果的图。试验者通过二次离子质量分析法(SIMS：SecondaryIonMassSpectrometry)，分析退火处理前的样本400中的第一绝缘膜431以及第二绝缘膜432，得到图9的元素分析结果。试验者通过SIMS分析退火处理后的样本400中的第一绝缘膜431以及第二绝缘膜432，得到图10的元素分析结果。在第二评价试验中，退火温度为700℃，退火处理的时间为30分钟。
第一绝缘膜431的碳浓度在退火处理前大约为1×1020原子/cm3，退火处理后降低至大约4×1019原子/cm3。第一绝缘膜431的氢浓度在退火处理前大约为2×1021原子/cm3，退火处理后降低至大约7×1020原子/cm3。
第二绝缘膜432的碳浓度在退火处理前大约为1×1019原子/cm3，退火处理后降低至大约3×1018原子/cm3。第二绝缘膜432的氢浓度在退火处理前大约为1×1021原子/cm3，退火处理后降低至大约5×1020原子/cm3。
根据第二评价试验的结果，可知在退火处理的前后，对于碳浓度以及氢浓度来说，第二绝缘膜432均比第一绝缘膜431低。另外，可知通过退火处理，第一绝缘膜431以及第二绝缘膜432的碳浓度以及氢浓度均降低。另外，可知通过退火处理，在第一绝缘膜431中碳浓度减少至19次方的数量级，在第二绝缘膜432中碳浓度减少至18次方的数量级。这样，由于第二绝缘膜432的碳浓度比第一绝缘膜431低，所以认为第二绝缘膜432与第一绝缘膜431相比能够抑制栅极漏电电流。
另外，由于使用了氧等离子体的第二绝缘膜432的碳浓度在退火处理前为19次方的数量级，但在退火处理后减少至18次方的数量级，所以能够抑制栅极漏电电流。另一方面，使用了臭氧的第一绝缘膜431的碳浓度在退火处理后也在19次方的数量级，而未减少到18次方的数量级。因此，认为通过将能够使碳浓度减少至小于19次方的数量级的第二绝缘膜432(使用氧等离子体成膜的绝缘膜)层叠在第一绝缘膜431(使用臭氧成膜的绝缘膜)上，能够抑制栅极漏电电流。
E.其他的实施方式
本发明并不限定于上述的实施方式、实施例、变形例，在不脱离其主旨的范围内能够以各种构成实现。例如，对于与在发明内容一栏记载的各方式中的技术特征对应的实施方式、实施例、变形例中的技术特征来说，为了解决上述的课题的一部分或者全部，或者，为了实现上述的效果的一部分或者全部，能够适当地进行替换、组合。另外，若该技术特征在本说明书中未作为必需的特征进行说明，则能够适当地删除。
在上述的实施方式中，基板的材质也可以是氮化镓(GaN)、硅(Si)、蓝宝石(Al2O3)以及炭化硅(SiC)等任意一种。
在上述的实施方式中，n型半导体层所包含的给予体并不限定于硅(Si)，也可以是锗(Ge)、氧(O)等。
在上述的实施方式中，p型半导体层所包含的受体并不限定于镁(Mg)，也可以是锌(Zn)、碳(C)等。
在上述的实施方式中，栅极绝缘膜的材质并不限定于二氧化硅(SiO2)，例如，也可以是氧化铝(Al2O3)、氧化铪(HfO2)以及氧化锆(ZrO2)等其他的氧化膜。在上述的实施方式中，第二栅极绝缘膜并不限定于氧化膜，也可以是氮氧化膜(例如，SiON、AlON、ZrON等)、以及氮化膜(SiN、AlN等)。
在上述的实施方式中，形成沟槽以及凹陷的方法并不限定于ICP干式蚀刻，也可以是电子回旋共振－反应离子蚀刻(ECR－RIE：ElectronCyclotronResonance-ReactiveIonEtching)等其他的干式蚀刻。
在上述的实施方式中，各电极的材质并不限定于上述的材质，也可以是其他的材质。
附图符号说明
100…半导体装置，110…基板，111…缓冲层，114、116、117、118…半导体层，121、123…接触孔，130…栅极绝缘膜，131…第一栅极绝缘膜，132…第二栅极绝缘膜，141…源电极，142…栅电极，143…漏电极，200…半导体装置，210…基板，212、214、216…半导体层，221…接触孔，222…沟槽，224…凹陷，230…栅极绝缘膜，231…第一栅极绝缘膜，232…第二栅极绝缘膜，241…源电极，242…栅电极，243…漏电极，244…主体电极，300…半导体装置，314、316…半导体层，322…沟槽，324…凹陷，330…栅极绝缘膜，331…第一栅极绝缘膜，332…第二栅极绝缘膜，341…源电极，342…栅电极，343…漏电极，344…主体电极，400…样本，410…基板，431…第一绝缘膜，432…第二绝缘膜。

Claims (15)

1.一种半导体装置，其特征在于，具备：
半导体层，其主要由氮化镓(GaN)构成；
第一栅极绝缘膜，其通过使用臭氧作为氧化剂的原子层沉积法被形成在所述半导体层上，且主要由氧化物构成；
第二栅极绝缘膜，其通过使用氧等离子体作为氧化剂的原子层沉积法被形成在所述第一绝缘膜上，主要由氧化物构成，且以比所述第一绝缘膜低的浓度含有碳(C)；以及
栅电极，其被形成在所述第二栅极绝缘膜上。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二栅极绝缘膜的碳浓度小于1×1019原子/cm3。
3.根据权利要求1或者权利要求2所述的半导体装置，其特征在于，
所述第一栅极绝缘膜的厚度在2nm以上20nm以下。
4.根据权利要求1～3中任意一项所述的半导体装置，其特征在于，
所述第二栅极绝缘膜比所述第一栅极绝缘膜厚。
5.根据权利要求1～4中任意一项所述的半导体装置，其特征在于，
所述半导体层具有向所述半导体层的厚度方向下陷的槽部，
所述第一栅极绝缘膜以及所述第二栅极绝缘膜被形成在从所述槽部的外侧至内侧的范围上。
6.根据权利要求1～5中任意一项所述的半导体装置，其特征在于，
所述第一栅极绝缘膜的主成分为二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)以及氧化锆(ZrO2)的任意一种，
所述第二栅极绝缘膜的主成分为二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)以及氧化锆(ZrO2)的任意一种。
7.一种半导体装置的制造方法，其特征在于，
在主要由氮化镓(GaN)构成的半导体层上，通过使用臭氧作为氧化剂的原子层沉积法形成主要由氧化物构成的第一栅极绝缘膜；
在所述第一绝缘膜上，通过使用氧等离子体作为氧化剂的原子层沉积法形成主要由氧化物构成的第二栅极绝缘膜；以及
在所述第二栅极绝缘膜上形成栅电极。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
以2nm以上20nm以下的膜厚形成所述第一栅极绝缘膜。
9.根据权利要求7或者权利要求8所述的半导体装置的制造方法，其特征在于，
以比所述第一栅极绝缘膜厚的方式形成所述第二栅极绝缘膜。
10.根据权利要求7～9中任意一项所述的半导体装置的制造方法，其特征在于，
在形成所述第一栅极绝缘膜之前，在所述半导体层上形成向所述半导体层的厚度方向下陷的槽部，
在从所述槽部的外侧至内侧的范围上形成所述第一栅极绝缘膜以及所述第二栅极绝缘膜。
11.根据权利要求7～10中任意一项所述的半导体装置的制造方法，其特征在于，
在形成所述第一栅极绝缘膜之前，通过湿式蚀刻处理所述半导体层的表面。
12.根据权利要求7～11中任意一项所述的半导体装置的制造方法，其特征在于，
在形成所述第一栅极绝缘膜以及所述第二栅极绝缘膜时，将所述半导体层的温度维持在200℃以上600℃以下。
13.根据权利要求7～12中任意一项所述的半导体装置的制造方法，其特征在于，
通过使用含有2原子％以上30原子％以下的臭氧的氧化剂的原子层沉积法形成所述第一栅极绝缘膜。
14.根据权利要求7～13中任意一项所述的半导体装置的制造方法，其特征在于，
使用基于200W以上2000W以下的高频电源的氧等离子体作为氧化剂的原子层沉积法从而形成所述第二栅极绝缘膜。
15.根据权利要求7～14中任意一项所述的半导体装置的制造方法，其特征在于，
对所述第一栅极绝缘膜以及所述第二栅极绝缘膜在300℃以上900℃以下进行退火处理。
CN201510364222.6A 2014-07-08 2015-06-26 半导体装置及其制造方法 Active CN105304712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014140520A JP6528366B2 (ja) 2014-07-08 2014-07-08 縦型トレンチｍｏｓｆｅｔの製造方法
JP2014-140520 2014-07-08

Publications (2)

Publication Number Publication Date
CN105304712A true CN105304712A (zh) 2016-02-03
CN105304712B CN105304712B (zh) 2018-10-16

Family

ID=55068211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510364222.6A Active CN105304712B (zh) 2014-07-08 2015-06-26 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9466706B2 (zh)
JP (1) JP6528366B2 (zh)
CN (1) CN105304712B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668189A (zh) * 2019-03-07 2020-09-15 西安电子科技大学 一种mis-hemt器件的热电子效应测试结构及其表征方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014185034A1 (ja) * 2013-05-13 2017-02-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP6226004B2 (ja) * 2016-02-29 2017-11-08 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6673125B2 (ja) * 2016-09-30 2020-03-25 豊田合成株式会社 半導体装置
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP7056408B2 (ja) * 2017-06-30 2022-04-19 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
JP7388624B2 (ja) * 2017-12-11 2023-11-29 出光興産株式会社 半導体装置及び半導体装置の製造方法
RU2677500C1 (ru) * 2018-03-07 2019-01-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
EP3627559B1 (en) * 2018-09-19 2022-06-22 Imec Vzw A iii-v semiconductor device and a method for forming a iii-v semiconductor device comprising an edge termination structure
JP7185225B2 (ja) * 2018-11-22 2022-12-07 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
JP7450446B2 (ja) 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置
JP7276247B2 (ja) * 2020-05-22 2023-05-18 豊田合成株式会社 半導体装置の製造方法
JP7498464B2 (ja) 2020-07-07 2024-06-12 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置
FR3112422B1 (fr) 2020-07-09 2022-08-12 Commissariat Energie Atomique Procédé de réalisation d’une couche diélectrique sur une structure en matériaux III-V
JP2022130162A (ja) * 2021-02-25 2022-09-06 株式会社デンソー 窒化物半導体装置とその製造方法
CN115274923B (zh) * 2022-07-20 2024-10-15 无锡松煜科技有限公司 一种光伏N型TOPCon电池ALD钝化膜制造工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689147A (zh) * 2003-04-17 2005-10-26 富士通株式会社 高电介质膜的形成方法
CN101553597A (zh) * 2005-09-21 2009-10-07 应用材料股份有限公司 批次处理原子层沉积反应器的处理制程
US20090291232A1 (en) * 2006-03-30 2009-11-26 Mitsui Engineering & Shipbuilding Co., Ltd. Method and apparatus for growing plasma atomic layer
CN102558221A (zh) * 2010-11-30 2012-07-11 气体产品与化学公司 用于沉积含金属薄膜的金属-烯醇化物前体
CN103311290A (zh) * 2012-03-16 2013-09-18 富士通株式会社 半导体器件及制造半导体器件的方法
WO2014010405A1 (ja) * 2012-07-13 2014-01-16 株式会社村田製作所 トランジスタおよびトランジスタの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675089A (en) * 1985-11-25 1987-06-23 At&T Technologies, Inc. Low temperature deposition method for high quality aluminum oxide films
KR100400246B1 (ko) * 2000-12-29 2003-10-01 주식회사 하이닉스반도체 고집적 디램용 셀 커패시터의 제조방법
JP2004214366A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
JP4277268B2 (ja) * 2003-11-28 2009-06-10 ローム株式会社 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
US7067438B2 (en) * 2004-02-19 2006-06-27 Micron Technology, Inc. Atomic layer deposition method of forming an oxide comprising layer on a substrate
JP3987046B2 (ja) * 2004-02-24 2007-10-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4789713B2 (ja) * 2006-06-29 2011-10-12 株式会社豊田中央研究所 ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP2008028249A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2008103408A (ja) 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
JP2009206312A (ja) 2008-02-28 2009-09-10 Mitsui Eng & Shipbuild Co Ltd 成膜方法および成膜装置
JP2010098141A (ja) 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5839804B2 (ja) 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP5395309B2 (ja) * 2011-03-23 2014-01-22 パナソニック株式会社 半導体装置およびその製造方法
JP2013074069A (ja) 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013140866A (ja) 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN104094418A (zh) * 2012-02-17 2014-10-08 应用材料公司 硅基太阳能电池的钝化薄膜堆叠

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689147A (zh) * 2003-04-17 2005-10-26 富士通株式会社 高电介质膜的形成方法
CN101553597A (zh) * 2005-09-21 2009-10-07 应用材料股份有限公司 批次处理原子层沉积反应器的处理制程
US20090291232A1 (en) * 2006-03-30 2009-11-26 Mitsui Engineering & Shipbuilding Co., Ltd. Method and apparatus for growing plasma atomic layer
CN102558221A (zh) * 2010-11-30 2012-07-11 气体产品与化学公司 用于沉积含金属薄膜的金属-烯醇化物前体
CN103311290A (zh) * 2012-03-16 2013-09-18 富士通株式会社 半导体器件及制造半导体器件的方法
WO2014010405A1 (ja) * 2012-07-13 2014-01-16 株式会社村田製作所 トランジスタおよびトランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668189A (zh) * 2019-03-07 2020-09-15 西安电子科技大学 一种mis-hemt器件的热电子效应测试结构及其表征方法
CN111668189B (zh) * 2019-03-07 2021-09-21 西安电子科技大学 一种mis-hemt器件的热电子效应测试结构及其表征方法

Also Published As

Publication number Publication date
CN105304712B (zh) 2018-10-16
JP2016018888A (ja) 2016-02-01
US9466706B2 (en) 2016-10-11
US20160013282A1 (en) 2016-01-14
JP6528366B2 (ja) 2019-06-12

Similar Documents

Publication Publication Date Title
CN105304712A (zh) 半导体装置及其制造方法
TWI453820B (zh) 半導體裝置及其方法
JP5608840B1 (ja) 炭化珪素半導体装置およびその製造方法
US10153356B2 (en) Method of manufacturing semiconductor device, and semiconductor device
Kambayashi et al. High quality SiO2/Al2O3 gate stack for GaN metal–oxide–semiconductor field-effect transistor
US9548204B2 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
US20110018033A1 (en) Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device
WO2012131898A1 (ja) 炭化珪素半導体装置
WO2014190069A1 (en) Enhancement-mode transistors with increased threshold voltage
TWI597844B (zh) Field effect transistor
Lin et al. Inversion-Mode Self-Aligned $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ N-Channel Metal-Oxide-Semiconductor Field-Effect Transistor With HfAlO Gate Dielectric and TaN Metal Gate
JP2016062910A (ja) 半導体装置
JPWO2013121954A1 (ja) グラフェン電界効果トランジスタおよびグラフェン半導体部材
JP2019071497A (ja) 半導体装置およびその製造方法
Aoki et al. Electrical properties of GaAs metal–oxide–semiconductor structure comprising Al2O3 gate oxide and AlN passivation layer fabricated in situ using a metal–organic vapor deposition/atomic layer deposition hybrid system
US10177234B2 (en) Semiconductor device
Chung et al. Epitaxial Germanium on SOI Substrate and Its Application of Fabricating High ${\rm I} _ {\rm ON}/{\rm I} _ {\rm OFF} $ Ratio Ge FinFETs
WO2016053999A1 (en) Dielectric structures for nitride semiconductor devices
US20170263725A1 (en) Semiconductor device
Oh et al. Thermally robust phosphorous nitride interface passivation for InGaAs self-aligned gate-first n-MOSFET integrated with high-k dielectric
Lee et al. Electrical characteristics of Si 0.8 Ge 0.2 p-MOSFET with TMA pre-doping and NH 3 plasma IL treatment
JP6765651B2 (ja) ダイヤモンド電子素子
KR101811663B1 (ko) 후속 열처리 공정을 이용한 반도체 소자 제조 방법 및 그에 의해 제조된 반도체 소자
Arith 4H-SiC metal oxide semiconductor devices
Kambayashi et al. High Power Normally-Off GaN MOSFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant