CN115148590A - 基于原子层刻蚀的表面处理方法及半导体器件 - Google Patents

基于原子层刻蚀的表面处理方法及半导体器件 Download PDF

Info

Publication number
CN115148590A
CN115148590A CN202210793071.6A CN202210793071A CN115148590A CN 115148590 A CN115148590 A CN 115148590A CN 202210793071 A CN202210793071 A CN 202210793071A CN 115148590 A CN115148590 A CN 115148590A
Authority
CN
China
Prior art keywords
layer
gas
chlorination
region
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210793071.6A
Other languages
English (en)
Inventor
宁殿华
蒋胜
田伟
熊正兵
黄小蕾
李荷琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202210793071.6A priority Critical patent/CN115148590A/zh
Publication of CN115148590A publication Critical patent/CN115148590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种基于原子层刻蚀的表面处理方法及半导体器件,所述表面处理方法包括:采用氯化气体对半导体外延结构表面部分区域进行氯化反应,形成氯化层;采用轰击气体轰击氯化层进行刻蚀反应,去除氯化层;采用表面处理气体修复半导体外延结构表面的损伤。本发明针对原子层刻蚀后的表面损伤,通过表面处理气体对表面进行修复,可以极大程度的抑制电流崩塌及动态电阻效应,明显改善了半导体器件的可靠性。

Description

基于原子层刻蚀的表面处理方法及半导体器件
技术领域
本发明属于半导体技术领域,具体涉及一种基于原子层刻蚀的表面处理方法及半导体器件。
背景技术
第三代半导体材料氮化镓(GaN)具有禁带宽度大、击穿电场强度大、载流子饱和迁移率高等优点,被广泛应用于高效率、高功率及高耐压的电力电子产品。传统的铝镓氮/氮化镓(AlGaN/GaN)高电子迁移率晶体管(HEMT)由于铝镓氮/氮化镓界面可自发极化形成高浓度的载流子,沟道调制机制属于耗尽型(D-mode)。然而,从应用的安全操作和低功耗角度考虑,增强型(E-mode)功率晶体管可避免使用负压电源以简化栅极驱动电路的设计。目前,主流的几种制作氮化镓增强型器件的技术包括栅极凹槽、氟离子注入和P型氮化镓栅极等,其中栅极凹槽和P型氮化镓栅极技术主要是通过对铝镓氮层或P型氮化镓层部分区域刻蚀实现。而常用的刻蚀手段如反应离子刻蚀(RIE)、微波电子回旋共振等离子刻蚀(ECR)、电感耦合等离子(ICP)刻蚀的刻蚀速率较大,难以很好的控制刻蚀的深度及均匀性,且会对氮化镓材料造成极大的损伤。
原子层刻蚀(ALE)是一种利用自限性反应去除超薄层材料的刻蚀技术,其对材料去除深度可以实现原子级别控制。原子层刻蚀氮化镓过程主要包括氯化和刻蚀两个步骤,每两个步骤为一个循环,通过控制循环的数量可以精确控制刻蚀的深度。然而,刻蚀步骤不可避免的会对刻蚀后的氮化镓表面带来氮空位损伤,继而引发器件的电流崩塌、动态电阻增加或可靠性问题等。
因此,针对上述技术问题,有必要提供一种基于原子层刻蚀的表面处理方法及半导体器件。
发明内容
有鉴于此,本发明的目的在于提供一种基于原子层刻蚀的表面处理方法及半导体器件。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种基于原子层刻蚀的表面处理方法,所述表面处理方法包括:
采用氯化气体对半导体外延结构表面部分区域进行氯化反应,形成氯化层;
采用轰击气体轰击氯化层进行刻蚀反应,去除氯化层;
采用表面处理气体修复半导体外延结构表面的损伤。
一实施例中,所述表面处理方法中:
氯化气体为氯气、三氯化硼中的一种或两种的组合;和/或,
氯化反应的气压为40mTorr~150mTorr,氯化时间为2s~60s;和/或,
轰击气体为氩气、氦气中的一种或两种的组合;和/或,
刻蚀反应的气压为5mTorr~30mTorr,偏压为30V~300V,刻蚀时间为 1s~100s;和/或,
表面处理气体为氨气、氮气中的一种或两种的组合;和/或,
表面处理气体的工作气压为50mTorr~500mTorr,偏压为30V~300V,修复时间为2min~20min。
一实施例中,所述表面处理方法包括多个氯化反应及刻蚀反应构成的循环周期,每个循环周期中氯化反应形成氯化层厚度及刻蚀反应去除的氯化层厚度为0.2nm~1.5nm。
一实施例中,所述表面处理方法还包括:
对修复损伤后的半导体外延结构表面进行快速热退火。
一实施例中,所述快速热退火的退火气氛为氮气,退火温度为400℃~600℃,退火时间为5min~20min。
一实施例中,所述半导体外延结构从下向上依次包括衬底、沟道层及势垒层;或,
所述半导体外延结构从下向上依次包括衬底、沟道层、势垒层及P型半导体层。
一实施例中,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述沟道层为氮化镓沟道层,厚度为50nm~2μm;和/或,
所述势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm;和/或,
所述P型半导体层为P型氮化镓层,厚度为60nm~200nm;和/或,
所述衬底与沟道层之间设有缓冲层,缓冲层氮化物缓冲层。
一实施例中,所述半导体外延结构从下向上依次包括衬底、沟道层及势垒层,半导体外延结构表面包括第一区域和第二区域,第一区域为栅极区域,第二区域为栅极区域以外的区域,所述沟道层和势垒层的界面处形成有二维电子气;
所述表面处理方法具体为:
在势垒层的第二区域上形成掩膜,采用氯化气体对势垒层的第一区域进行氯化反应,形成氯化层;
采用轰击气体轰击势垒层第一区域中的氯化层进行刻蚀反应,去除氯化层;
采用表面处理气体修复势垒层第一区域表面的损伤;
去除势垒层第二区域上的掩膜。
一实施例中,所述半导体外延结构从下向上依次包括衬底、沟道层、势垒层及P型半导体层;半导体外延结构表面包括第一区域和第二区域,第一区域为栅极区域,第二区域为栅极区域以外的区域;
所述表面处理方法具体为:
在P型半导体层的第一区域上形成掩膜,采用氯化气体对P型半导体层的第二区域进行氯化反应,形成氯化层;
采用轰击气体轰击P型半导体层第二区域中的氯化层进行刻蚀反应,去除氯化层,在沟道层和势垒层的界面处形成有二维电子气;
采用表面处理气体修复P型半导体层第二区域表面的损伤;
去除P型半导体层第一区域上的掩膜。
本发明另一实施例提供的技术方案如下:
一种半导体器件,所述半导体器件包括半导体外延结构及若干电极,所述半导体外延结构的表面通过上述的表面处理方法处理而得。
本发明具有以下有益效果:
本发明针对原子层刻蚀后的表面损伤,通过表面处理气体对表面进行修复,可以极大程度的抑制电流崩塌及动态电阻效应,明显改善了半导体器件的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中表面处理方法的流程示意图;
图2为本发明实施例1中半导体外延结构的示意图;
图3a~3d为本发明实施例1中表面处理方法的工艺步骤图;
图4为本发明实施例2中半导体外延结构的示意图;
图5a~5d为本发明实施例2中表面处理方法的工艺步骤图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
参图1所示,本发明公开了一种基于原子层刻蚀的表面处理方法,包括:
采用氯化气体对半导体外延结构表面部分区域进行氯化反应,形成氯化层;
采用轰击气体轰击氯化层进行刻蚀反应,去除氯化层;
采用表面处理气体修复半导体外延结构表面的损伤。
本发明还公开了一种半导体器件,包括半导体外延结构及若干电极,半导体外延结构的表面通过上述的表面处理方法处理而得。
以下结合具体实施例对本发明作进一步说明。
实施例1:
参图2所示,本实施例中的半导体外延结构为栅极凹槽和P型氮化镓栅极技术制作增强型氮化镓功率晶体管常用外延结构,从下向上依次包括衬底10、缓冲层20、沟道层30及势垒层40,半导体外延结构表面包括第一区域和第二区域,第一区域为栅极区域,第二区域为栅极区域以外的区域,沟道层和势垒层的界面处形成有二维电子气(2DEG)。
其中,衬底为硅(Si)衬底、蓝宝石(Al2O3)衬底、碳化硅(SiC)衬底等中的任意一种;缓冲层氮化物缓冲层,包括氮化镓、氮化铝、铝镓氮等;沟道层为氮化镓沟道层,厚度为50nm~2μm;势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm。
本实施例同样适用于其它一些包含氮化铝隔离层(AlN spacer)或者氮化镓或氮化硅(SiN)帽层等外延层的外延结构。
本实施例中的表面处理方法具体包括以下步骤:
参图3a所示,在势垒层40的第二区域上形成掩膜60,采用氯化气体对势垒层40的第一区域进行氯化反应,形成氯化层70。
本实施例是以栅极凹槽技术所用衬底为例,栅极凹槽技术是通过刻蚀掉栅极区域铝镓氮势垒层以耗尽栅极区域下方的二维电子气,达到沟道常关的目的。
氯化反应是原子层刻蚀过程中的第一步,刻蚀过程中所用掩膜60可以为光刻胶,也可以为氮化硅、氧化硅、金、镍等硬掩模。氯化反应所用气体可以为氯气或三氯化硼、或二者的混合气体。氯化反应的气压为40mTorr~150mTorr,氯化时间为2s~60s。
氯化气体可以使铝镓氮势垒层表面氯化形成氯化层,该步骤具有自限制性。氯化过程完成后可通入氮气进行吹扫,用于排出多余反应气体及反应副产物。
参图3b所示,采用轰击气体轰击势垒层40第一区域中的氯化层70进行刻蚀反应,去除氯化层。
刻蚀反应为原子层刻蚀过程中的第二步,刻蚀反应是通入轰击气体轰击第一步氯化反应产生的氯化层,可达到去除氯化层而不影响氯化层下方铝镓氮势垒层的效果。
刻蚀反应所用的轰击气体优选地为氩气,也可以为氦气。刻蚀反应的气压为5mTorr~30mTorr,偏压为30V~300V,刻蚀时间为1s~100s。
刻蚀过程完成后可通入氮气进行吹扫,用于排出多余反应气体及反应副产物。
第一步氯化反应及第二步刻蚀反应构成的一个循环周期,每个循环周期中氯化反应形成氯化层厚度及刻蚀反应去除的氯化层厚度为0.2nm~1.5nm,通过控制循环周期的数量可以达到精确控制势垒层刻蚀深度的效果。
对于栅极凹槽技术,需要将栅极区域处铝镓氮势垒层厚度刻蚀到小于10nm 处,也可以刻蚀到铝镓氮势垒层与氮化镓沟道层界面或界面以下小于5nm处。本实施例中以刻蚀到铝镓氮势垒层与氮化镓沟道层界面处为例进行说明。
参图3c所示,采用表面处理气体修复势垒层40第一区域表面的损伤。
该步骤为原子层刻蚀完成后的原位表面处理步骤。该步骤通过通入表面处理气体使刻蚀后的铝镓氮势垒层表面修复损伤。表面处理气体优选地为氨气,也可以为氮气。表面处理气体的工作气压为50mTorr~500mTorr,偏压为 30V~300V,修复时间为2min~20min。
参图3d所示,去除势垒层40第二区域上的掩膜60。
进一步地,为增强损伤修复效果,也可以对外延结构进行快速热退火(RTA),快速热退火的退火气氛为氮气,退火温度为400℃~600℃,退火时间为 5min~20min。
实施例2:
参图4所示,本实施例中的半导体外延结构为P型氮化镓栅极技术制作增强型氮化镓功率晶体管常用外延结构,从下向上依次包括衬底10、缓冲层20、沟道层30、势垒层40及P型半导体层50,半导体外延结构表面包括第一区域和第二区域,第一区域为栅极区域,第二区域为栅极区域以外的区域。
其中,衬底为硅(Si)衬底、蓝宝石(Al2O3)衬底、碳化硅(SiC)衬底等中的任意一种;缓冲层氮化物缓冲层,包括氮化镓、氮化铝、铝镓氮等;沟道层为氮化镓沟道层,厚度为50nm~2μm;势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm;P型半导体层为P型氮化镓层,厚度为60nm~200nm。
本实施例同样适用于其它一些包含氮化铝隔离层(AlN spacer)或者氮化镓或氮化硅(SiN)帽层等外延层的外延结构。
本实施例中的表面处理方法具体包括以下步骤:
参图5a所示,在P型半导体层50的第一区域上形成掩膜60,采用氯化气体对P型半导体层50的第二区域进行氯化反应,形成氯化层70。
本实施例是以P型氮化镓栅极技术所用衬底为例,P型氮化镓技术是刻蚀去除栅极区域以外区域的P型氮化镓层从而恢复栅极区域d以外区域的二维电子气(2DEG),达到沟道常关的目的。
氯化反应是原子层刻蚀过程中的第一步,刻蚀过程中所用掩膜60可以为光刻胶,也可以为氮化硅、氧化硅、金、镍等硬掩模。氯化反应所用气体可以为氯气或三氯化硼、或二者的混合气体。氯化反应的气压为40mTorr~150mTorr,氯化时间为2s~60s。
氯化气体可以使P型氮化镓层表面氯化形成氯化层,该步骤具有自限制性。氯化过程完成后可通入氮气进行吹扫,用于排出多余反应气体及反应副产物。
参图5b所示,采用轰击气体轰击势垒层40第二区域中的氯化层70进行刻蚀反应,去除氯化层。
刻蚀反应为原子层刻蚀过程中的第二步,刻蚀反应是通入轰击气体轰击第一步氯化反应产生的氯化层,可达到去除氯化层而不影响氯化层下方铝镓氮势垒层的效果。
刻蚀反应所用的轰击气体优选地为氩气,也可以为氦气。刻蚀反应的气压为5mTorr~30mTorr,偏压为30V~300V,刻蚀时间为1s~100s。
刻蚀过程完成后可通入氮气进行吹扫,用于排出多余反应气体及反应副产物。
第一步氯化反应及第二步刻蚀反应构成的一个循环周期,每个循环周期中氯化反应形成氯化层厚度及刻蚀反应去除的氯化层厚度为0.2nm~1.5nm,通过控制循环周期的数量可以达到精确控制势垒层刻蚀深度的效果。
对于P型氮化镓技术,需要刻蚀到P型氮化镓层与铝镓氮势垒层的界面处。
参图5c所示,采用表面处理气体修复P型半导体层50第二区域表面的损伤。
该步骤为原子层刻蚀完成后的原位表面处理步骤。该步骤通过通入表面处理气体使刻蚀后的P型氮化镓层表面修复损伤。表面处理气体优选地为氨气,也可以为氮气。表面处理气体的工作气压为50mTorr~500mTorr,偏压为 30V~300V,修复时间为2min~20min。
参图5d所示,去除P型半导体层50第一区域上的掩膜60。
进一步地,为增强损伤修复效果,也可以对外延结构进行快速热退火(RTA),快速热退火的退火气氛为氮气,退火温度为400℃~600℃,退火时间为 5min~20min。
本发明中基于原子层刻蚀的表面处理方法可以应用于增强型氮化镓功率晶体管等半导体器件中,在图3d或图5d的半导体外延结构上制备栅极、源极、漏极,即可得到半导体器件,进一步地,还可以在半导体外延结构上制备若干钝化层及若干场板,此处不再一一进行说明。
由以上技术方案可以看出,本发明具有以下优点:
本发明针对原子层刻蚀后的表面损伤,通过表面处理气体对表面进行修复,可以极大程度的抑制电流崩塌及动态电阻效应,明显改善了半导体器件的可靠性。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于原子层刻蚀的表面处理方法,其特征在于,所述表面处理方法包括:
采用氯化气体对半导体外延结构表面部分区域进行氯化反应,形成氯化层;
采用轰击气体轰击氯化层进行刻蚀反应,去除氯化层;
采用表面处理气体修复半导体外延结构表面的损伤。
2.根据权利要求1所述的表面处理方法,其特征在于,所述表面处理方法中:
氯化气体为氯气、三氯化硼中的一种或两种的组合;和/或,
氯化反应的气压为40mTorr~150mTorr,氯化时间为2s~60s;和/或,
轰击气体为氩气、氦气中的一种或两种的组合;和/或,
刻蚀反应的气压为5mTorr~30mTorr,偏压为30V~300V,刻蚀时间为1s~100s;和/或,
表面处理气体为氨气、氮气中的一种或两种的组合;和/或,
表面处理气体的工作气压为50mTorr~500mTorr,偏压为30V~300V,修复时间为2min~20min。
3.根据权利要求1所述的表面处理方法,其特征在于,所述表面处理方法包括多个氯化反应及刻蚀反应构成的循环周期,每个循环周期中氯化反应形成氯化层厚度及刻蚀反应去除的氯化层厚度为0.2nm~1.5nm。
4.根据权利要求1所述的表面处理方法,其特征在于,所述表面处理方法还包括:
对修复损伤后的半导体外延结构表面进行快速热退火。
5.根据权利要求4所述的表面处理方法,其特征在于,所述快速热退火的退火气氛为氮气,退火温度为400℃~600℃,退火时间为5min~20min。
6.根据权利要求1所述的表面处理方法,其特征在于,所述半导体外延结构从下向上依次包括衬底、沟道层及势垒层;或,
所述半导体外延结构从下向上依次包括衬底、沟道层、势垒层及P型半导体层。
7.根据权利要求6所述的表面处理方法,其特征在于,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述沟道层为氮化镓沟道层,厚度为50nm~2μm;和/或,
所述势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~30nm;和/或,
所述P型半导体层为P型氮化镓层,厚度为60nm~200nm;和/或,
所述衬底与沟道层之间设有缓冲层,缓冲层氮化物缓冲层。
8.根据权利要求6所述的表面处理方法,其特征在于,所述半导体外延结构从下向上依次包括衬底、沟道层及势垒层,半导体外延结构表面包括第一区域和第二区域,第一区域为栅极区域,第二区域为栅极区域以外的区域,所述沟道层和势垒层的界面处形成有二维电子气;
所述表面处理方法具体为:
在势垒层的第二区域上形成掩膜,采用氯化气体对势垒层的第一区域进行氯化反应,形成氯化层;
采用轰击气体轰击势垒层第一区域中的氯化层进行刻蚀反应,去除氯化层;
采用表面处理气体修复势垒层第一区域表面的损伤;
去除势垒层第二区域上的掩膜。
9.根据权利要求6所述的表面处理方法,其特征在于,所述半导体外延结构从下向上依次包括衬底、沟道层、势垒层及P型半导体层;半导体外延结构表面包括第一区域和第二区域,第一区域为栅极区域,第二区域为栅极区域以外的区域;
所述表面处理方法具体为:
在P型半导体层的第一区域上形成掩膜,采用氯化气体对P型半导体层的第二区域进行氯化反应,形成氯化层;
采用轰击气体轰击P型半导体层第二区域中的氯化层进行刻蚀反应,去除氯化层,在沟道层和势垒层的界面处形成有二维电子气;
采用表面处理气体修复P型半导体层第二区域表面的损伤;
去除P型半导体层第一区域上的掩膜。
10.一种半导体器件,所述半导体器件包括半导体外延结构及若干电极,其特征在于,所述半导体外延结构的表面通过权利要求1~9中任一项所述的表面处理方法处理而得。
CN202210793071.6A 2022-07-05 2022-07-05 基于原子层刻蚀的表面处理方法及半导体器件 Pending CN115148590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210793071.6A CN115148590A (zh) 2022-07-05 2022-07-05 基于原子层刻蚀的表面处理方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210793071.6A CN115148590A (zh) 2022-07-05 2022-07-05 基于原子层刻蚀的表面处理方法及半导体器件

Publications (1)

Publication Number Publication Date
CN115148590A true CN115148590A (zh) 2022-10-04

Family

ID=83411587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210793071.6A Pending CN115148590A (zh) 2022-07-05 2022-07-05 基于原子层刻蚀的表面处理方法及半导体器件

Country Status (1)

Country Link
CN (1) CN115148590A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438299A (zh) * 2023-12-21 2024-01-23 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165590A (ja) * 2005-12-14 2007-06-28 New Japan Radio Co Ltd 窒化物半導体装置
CN103682025A (zh) * 2013-10-17 2014-03-26 武汉光电工业技术研究院有限公司 一种深紫外二极管外延片、芯片及其制备方法
US20170338122A1 (en) * 2015-02-12 2017-11-23 Jeffrey W. Daulton Methods and Apparatus for Variable Selectivity Atomic Layer Etching
CN108962751A (zh) * 2018-07-12 2018-12-07 中国科学院微电子研究所 GaN HEMT器件的制备方法
CN109585545A (zh) * 2019-01-15 2019-04-05 中山大学 一种新型增强型半导体器件及其制备方法
CN110021690A (zh) * 2019-03-19 2019-07-16 北京大学 一种降低n型AlGaN系材料的接触电阻的方法及其应用
CN111697113A (zh) * 2020-06-15 2020-09-22 南方科技大学 一种Micro-LED器件的制备方法及Micro-LED器件
CN111710651A (zh) * 2020-08-20 2020-09-25 浙江集迈科微电子有限公司 集成型GaN器件及其制备方法
US20220068653A1 (en) * 2020-09-03 2022-03-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for etching a iii-n material layer
CN114631169A (zh) * 2019-10-30 2022-06-14 加利福尼亚大学董事会 改善含镓发光器件性能的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165590A (ja) * 2005-12-14 2007-06-28 New Japan Radio Co Ltd 窒化物半導体装置
CN103682025A (zh) * 2013-10-17 2014-03-26 武汉光电工业技术研究院有限公司 一种深紫外二极管外延片、芯片及其制备方法
US20170338122A1 (en) * 2015-02-12 2017-11-23 Jeffrey W. Daulton Methods and Apparatus for Variable Selectivity Atomic Layer Etching
CN108962751A (zh) * 2018-07-12 2018-12-07 中国科学院微电子研究所 GaN HEMT器件的制备方法
CN109585545A (zh) * 2019-01-15 2019-04-05 中山大学 一种新型增强型半导体器件及其制备方法
CN110021690A (zh) * 2019-03-19 2019-07-16 北京大学 一种降低n型AlGaN系材料的接触电阻的方法及其应用
CN114631169A (zh) * 2019-10-30 2022-06-14 加利福尼亚大学董事会 改善含镓发光器件性能的方法
CN111697113A (zh) * 2020-06-15 2020-09-22 南方科技大学 一种Micro-LED器件的制备方法及Micro-LED器件
CN111710651A (zh) * 2020-08-20 2020-09-25 浙江集迈科微电子有限公司 集成型GaN器件及其制备方法
US20220068653A1 (en) * 2020-09-03 2022-03-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for etching a iii-n material layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438299A (zh) * 2023-12-21 2024-01-23 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法
CN117438299B (zh) * 2023-12-21 2024-03-29 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法

Similar Documents

Publication Publication Date Title
JP5697012B2 (ja) 溝の形成方法、および電界効果トランジスタの製造方法
JP5496635B2 (ja) 半導体装置の製造方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
JP2011077122A (ja) ゲートリセスの形成方法、AlGaN/GaN−HEMTの製造方法及びAlGaN/GaN−HEMT
TWI676293B (zh) 半導體裝置及其製造方法
CN113990949B (zh) 一种半导体器件及其应用与制造方法
TW202111806A (zh) 乾蝕刻化合物材料的方法
CN113594036A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
TW202025258A (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
CN115148590A (zh) 基于原子层刻蚀的表面处理方法及半导体器件
CN113628964B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
TWI673868B (zh) 半導體裝置及其製造方法
CN114220738B (zh) 一种GaN基半导体器件及其制备方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
JP2008010461A (ja) ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113555283B (zh) 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
RU2694164C1 (ru) Способ сухого травления нитридных слоев
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
TW202044346A (zh) 半導體裝置結構的製造方法
CN117438299B (zh) Iii-v族化合物半导体材料的刻蚀方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法
TWI762346B (zh) 一種iii族氮化物半導體元件之歐姆接觸製造方法
CN116364534A (zh) GaN基器件欧姆接触的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination