CN112993012A - 氮化镓基功率器件外延结构及其制备方法 - Google Patents
氮化镓基功率器件外延结构及其制备方法 Download PDFInfo
- Publication number
- CN112993012A CN112993012A CN202110171622.0A CN202110171622A CN112993012A CN 112993012 A CN112993012 A CN 112993012A CN 202110171622 A CN202110171622 A CN 202110171622A CN 112993012 A CN112993012 A CN 112993012A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- aluminum gallium
- nitride layer
- type cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 231
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims abstract description 187
- 238000000034 method Methods 0.000 claims abstract description 41
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000005253 cladding Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 334
- -1 aluminum ion Chemical class 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000005533 two-dimensional electron gas Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Abstract
本申请提供一种氮化镓基功率器件外延结构及其制备方法，涉及半导体技术领域。该方法包括：在外延结构的P型盖帽层上沉积掩膜层，外延结构包括栅极区域和非栅极区域，P型盖帽层覆盖栅极区域和非栅极区域的第一铝镓氮层；刻蚀掩膜层，以将非栅极区域的P型盖帽层露出；刻蚀露出的P型盖帽层，以露出非栅极区域的第一铝镓氮层；在露出的第一铝镓氮层上外延生长第二铝镓氮层，第二铝镓氮层的铝离子浓度大于第一铝镓氮层的铝离子浓度，第二铝镓氮层的厚度小于P型盖帽层的厚度。该氮化镓基功率器件外延结构的制备方法能够实现势垒层栅极区域铝组分低、非栅极区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种氮化镓基功率器件外延结构及其制备方法。
背景技术
氮化镓作为第三代宽禁带半导体材料的典型代表，由于其拥有较大的禁带宽度、较高的临界击穿电场以及较高的电子饱和速度，在宽带通信、电力电子等领域被广泛应用。其中，应用最广泛的当属高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)。
现有技术中，增强型氮化镓基高电子迁移率晶体管主要通过以下几种方式制得：凹栅结构、氟离子注入技术以及p型盖帽层技术等。其中，p型盖帽技术是目前最常用的实现工业量产增强型氮化镓基高电子迁移率晶体管的方式，即在栅极金属和AlGaN势垒层之间引入P型掺杂的GaN或AlGaN外延材料，以抬高整个异质结的导带从而耗尽栅极下方沟道的二维电子气，使器件由耗尽型转变为增强型。其中，势垒层栅极区域铝组分降低可降低栅极下方二维电子气浓度，提升器件阈值电压，同时也有利于提升栅极可靠性；非栅极区域铝组分高，可增加二维电子气浓度，减小导通电阻。然而，现有的外延结构通常为具有单一铝组分的AlGaN势垒层，因此，其无法满足栅极区域Al组分低，非栅极区域Al组分高的需求。
发明内容
本发明的目的在于提供一种氮化镓基功率器件外延结构及其制备方法，其能够实现势垒层栅极区域铝组分低、非栅极区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。
本发明的实施例是这样实现的：
本发明的一方面，提供一种氮化镓基功率器件外延结构的制备方法，该氮化镓基功率器件外延结构的制备方法包括：在外延结构的P型盖帽层上沉积掩膜层，外延结构包括栅极区域和非栅极区域，P型盖帽层覆盖栅极区域和非栅极区域的第一铝镓氮层；刻蚀掩膜层，以将非栅极区域的P型盖帽层露出；刻蚀露出的P型盖帽层，以露出非栅极区域的第一铝镓氮层；在露出的第一铝镓氮层上外延生长第二铝镓氮层，第二铝镓氮层的铝离子浓度大于第一铝镓氮层的铝离子浓度，第二铝镓氮层的厚度小于P型盖帽层的厚度。该氮化镓基功率器件外延结构的制备方法能够实现势垒层栅极区域铝组分低、非栅极区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。
可选地，第二铝镓氮层与栅极区域的P型盖帽层之间形成有间隙，间隙位于非栅极区域。
可选地，在露出的第一铝镓氮层上外延生长第二铝镓氮层，包括：在掩膜层上形成介质层，介质层覆盖第一铝镓氮层，其中，介质层与掩膜层同材料；通过光刻工艺去除非栅极区域的介质层，并保留包覆P型盖帽层外周壁和掩膜层外周壁的介质层；在非栅极区域的第一铝镓氮层上形成第二铝镓氮层；去除掩膜层和介质层，以在第二铝镓氮层和栅极区域的P型盖帽层之间形成间隙。
可选地，介质层和掩膜层的材料均为二氧化硅。
可选地，在露出的第一铝镓氮层上外延生长第二铝镓氮层，包括：去除掩膜层；在P型盖帽层上外延生长第二铝镓氮层，第二铝镓氮层具有包覆P型盖帽层外周的包覆层和覆盖露出的第一铝镓氮层的覆盖层；在第二铝镓氮层上形成第三光刻胶层；在第三光刻胶层上形成窗口，以使第二铝镓氮层露出，包覆层在第一铝镓氮层上的正投影位于窗口在第一铝镓氮层上的正投影之内；刻蚀第二铝镓氮层，以在第二铝镓氮层和栅极区域的P型盖帽层之间形成间隙。
可选地，栅极区域的P型盖帽层在第一铝镓氮层上的正投影位于间隙在第一铝镓氮层上的正投影的中心。
可选地，栅极区域的P型盖帽层与第二铝镓氮层之间的距离在5nm至1μm之间。
可选地，在露出的第一铝镓氮层上外延生长第二铝镓氮层，包括：去除掩膜层；在P型盖帽层上外延生长第二铝镓氮层，第二铝镓氮层具有包覆P型盖帽层外周的包覆层和覆盖露出的第一铝镓氮层的覆盖层；在第二铝镓氮层上形成第三光刻胶层；在第三光刻胶层上形成窗口，以使第二铝镓氮层露出，窗口在第一铝镓氮层上的正投影位于包覆层在第一铝镓氮层上的正投影之内；刻蚀第二铝镓氮层，以保留位于非栅极区域的第二铝镓氮层。
可选地，第二铝镓氮层的厚度小于50nm。
本发明的另一方面，提供一种氮化镓基功率器件外延结构，该氮化镓基功率器件外延结构由上述的氮化镓基功率器件外延结构的制备方法制得。
本发明的有益效果包括：
本实施例提供了一种氮化镓基功率器件外延结构的制备方法，该方法包括：在外延结构的P型盖帽层上沉积掩膜层，外延结构包括栅极区域和非栅极区域，P型盖帽层覆盖栅极区域和非栅极区域的第一铝镓氮层；刻蚀掩膜层，以将非栅极区域的P型盖帽层露出；刻蚀露出的P型盖帽层，以露出非栅极区域的第一铝镓氮层；在露出的第一铝镓氮层上外延生长第二铝镓氮层，第二铝镓氮层的铝离子浓度大于第一铝镓氮层的铝离子浓度，第二铝镓氮层的厚度小于P型盖帽层的厚度。这样一来，通过本实施例提供的制备方法制备出来的外延结构的势垒层便可以具备非栅极区域的铝离子浓度高，且势垒层的栅极区域的铝离子浓度低的特点，如此，可降低栅极下方二维电子气浓度并增加非栅极区域的二维电子气浓度，提升器件阈值电压，减小导通电阻，同时也有利于提升栅极可靠性，进而可以提高采用本制备方法制备的外延结构的器件的整体性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的氮化镓基功率器件外延结构的制备方法的流程图之一；
图2为本发明实施例提供的氮化镓基功率器件外延结构的制备方法的流程图之二；
图3为本发明实施例提供的氮化镓基功率器件外延结构的制备方法的流程图之三；
图4为本发明实施例提供的氮化镓基功率器件外延结构的制备方法的流程图之四；
图5为本发明实施例提供的氮化镓基功率器件外延结构的状态图之一；
图6为本发明实施例提供的氮化镓基功率器件外延结构的状态图之二；
图7为本发明实施例提供的氮化镓基功率器件外延结构的状态图之三；
图8为本发明实施例提供的氮化镓基功率器件外延结构的状态图之四；
图9为本发明实施例提供的氮化镓基功率器件外延结构的状态图之五；
图10为本发明实施例提供的氮化镓基功率器件外延结构的状态图之六；
图11为本发明实施例提供的氮化镓基功率器件外延结构的状态图之七；
图12为本发明实施例提供的氮化镓基功率器件外延结构的状态图之八；
图13为本发明实施例提供的氮化镓基功率器件外延结构的状态图之九；
图14为本发明实施例提供的氮化镓基功率器件外延结构的状态图之十；
图15为本发明实施例提供的氮化镓基功率器件外延结构的状态图之十一；
图16为本发明实施例提供的氮化镓基功率器件外延结构的状态图之十二；
图17为本发明实施例提供的氮化镓基功率器件外延结构的状态图之十三。
图标：11-衬底；12-缓冲层；13-沟道层；14-第一铝镓氮层；15-P型盖帽层；20-掩膜层；30-第二铝镓氮层；31-包覆层；40-间隙；B-间隙的宽度；50-介质层；61-第一光刻胶层；62-第二光刻胶层；63-第三光刻胶层；631-窗口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常的位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
第一实施例
请参照图1，本实施例提供一种氮化镓基功率器件外延结构的制备方法，该氮化镓基功率器件外延结构的制备方法包括：
S100、在外延结构的P型盖帽层15上沉积掩膜层20，外延结构包括栅极区域和非栅极区域，P型盖帽层15覆盖栅极区域和非栅极区域的第一铝镓氮层14。
需要说明的是，请结合参照图5所示，上述外延结构包括衬底11，以及依次形成于衬底11上的成核层、缓冲层12、沟道层13、第一铝镓氮层14、P型盖帽层15。其中，上述衬底11可以为硅衬底，缓冲层12和沟道层13可以为氮化镓层，第一铝镓氮层14即为势垒层，P型盖帽层15可以为P型氮化镓层。当然，上述外延结构的各层级的材料本领域技术人员也可以根据需要自行选择。本实施例主要针对外延结构的势垒层(即第一铝镓氮层14)进行设计，以得到的外延结构包括具有栅极区域铝组分低、非栅极区域铝组分高的势垒层，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。
另外，需要说明的是，步骤S100中的P型盖帽层15包括覆盖栅极区域的第一铝镓氮层14的部分和覆盖非栅极区域的第一铝镓氮的部分。简言之，在步骤S100中，P型盖帽层15全覆盖第一铝镓氮层14。
可选地，上述掩膜层20的厚度可以在100nm至500nm之间，例如为100nm、200nm、300nm、500nm等。在本实施例中，该掩膜层20为二氧化硅层。当然，掩膜层20除了为SiO2之外也可以为SiN、Al2O3或者HfO2等，本领域技术人员可根据实际需求进行选择。
S200、刻蚀掩膜层20，以将非栅极区域的P型盖帽层15露出。
其中，可以通过在掩膜层20上涂敷光刻胶，进而通过曝光、显影，以保留位于栅极区域上方的光刻胶。然后对掩膜层20进行刻蚀，以露出非栅极区域的P型盖帽层15，请结合参照图6。
S300、刻蚀露出的P型盖帽层15，以露出非栅极区域的第一铝镓氮层14。
上述步骤S300的原理同步骤S200，即在步骤S200的基础上，再次通过光刻工艺，在掩膜层20上涂敷光刻胶，进而通过曝光、显影、刻蚀，以实现露出非栅极区域的第一铝镓氮层14，请结合参照图7。由于光刻工艺属于常规技术，故在此实现不再详述。
上述刻蚀P型盖帽层15非栅极区域的部分时，可以采用干法蚀刻的方法去除。其工艺条件可以为：线圈功率为500W，源功率为120W，源气体Cl2和He分别为25sccm和10sccm，刻蚀时间为15S至25S。
S400、在露出的第一铝镓氮层14上外延生长第二铝镓氮层30，第二铝镓氮层30的铝离子浓度大于第一铝镓氮层14的铝离子浓度，第二铝镓氮层30的厚度小于P型盖帽层15的厚度。
请再结合参照图8，上述露出的第一铝镓氮层14即为位于非栅极区域的第一铝镓氮层14。本实施例通过在非栅极区域的第一铝镓氮层14上外延生长铝离子浓度大于第一铝镓氮层14的铝离子浓度的第二铝镓氮层30，可以实现非栅极区域的铝镓氮层的铝离子整体浓度的增加，进而实现势垒层表面的栅极区域铝组分低、非栅极区域铝组分高，这样便可以提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。
在本实施例中，上述第二铝镓氮层30的厚度小于P型盖帽层15的厚度。应理解，由于通常来说P型盖帽层15的厚度是小于第一铝镓氮层14的厚度的，因此，实际上，第二铝镓氮层30的厚度也小于第一铝镓氮层14的厚度。简言之，第二铝镓氮层30的厚度小于P型盖帽层15的厚度，且P型盖帽层15的厚度小于第一铝镓氮层14的厚度。
示例地，在本实施例中，第二铝镓氮层30的铝离子浓度可以比第一铝镓氮层14的铝离子浓度高1％至5％。例如，第二铝镓氮层30的铝离子浓度比第一铝镓氮层14的铝离子浓度高1％、2％、3％、4％或者5％等，在此不再一一列举。
另外，示例地，生长第二铝镓氮层30时的生长条件可以如下：70torr至100torr压力下，在温度为1000℃至1100℃的条件下通入TMA和SiH4至反应腔体内，生长约5nm厚度的大于第一铝镓氮层14的铝离子浓度的第二铝镓氮层30。应理解，上述生长条件为本申请给出的示例，并非唯一条件，在具体应用时，本领域技术人员可根据实际条件进行合理修改。
综上所述，本实施例提供了一种氮化镓基功率器件外延结构的制备方法，该方法包括：在外延结构的P型盖帽层15上沉积掩膜层20，外延结构包括栅极区域和非栅极区域，P型盖帽层15覆盖栅极区域和非栅极区域的第一铝镓氮层14；刻蚀掩膜层20，以将非栅极区域的P型盖帽层15露出；刻蚀露出的P型盖帽层15，以露出非栅极区域的第一铝镓氮层14；在露出的第一铝镓氮层14上外延生长第二铝镓氮层30，第二铝镓氮层30的铝离子浓度大于第一铝镓氮层14的铝离子浓度，第二铝镓氮层30的厚度小于P型盖帽层15的厚度。这样一来，通过本实施例提供的制备方法制备出来的外延结构的势垒层便可以具备非栅极区域的铝离子浓度高，且势垒层的栅极区域的铝离子浓度低的特点，如此，可降低栅极下方二维电子气浓度并增加非栅极区域的二维电子气浓度，提升器件阈值电压，减小导通电阻，同时也有利于提升栅极可靠性，进而可以提高采用本制备方法制备的外延结构的器件的整体性能。
请再结合参照图13，可选地，第二铝镓氮层30与栅极区域的P型盖帽层15之间形成有间隙40，间隙40位于非栅极区域。
其中，可选地，栅极区域的P型盖帽层15与第二铝镓氮层30之间的间隔在5nm至1μm之间。换言之，上述间隙的宽度B在5nm至1μm之间。栅极区域的低Al组分浓度可降低栅极下方2DEG浓度，非栅极区域的高Al组分浓度可有效降低导通电阻，提升阈值电压，因工艺设计形成间隙，可提升栅极区域器件的可靠性。
在第一种可行的实施例中，请再结合参照图2、图9至图13，可选地，上述步骤S400、在露出的第一铝镓氮层14上外延生长第二铝镓氮层30，可以通过以下步骤实现：
S411、在掩膜层20上形成介质层50，介质层50覆盖第一铝镓氮层14，其中，介质层50与掩膜层20同材料。
请结合参照图9，介质层50沉积于掩膜层20上方，且介质层50全覆盖P型盖帽层15的外周壁和第一铝镓氮层14的上表面。
另外，在本实施例中，上述介质层50和掩膜层20为相同的材料，例如，上述介质层50和掩膜层20的材料可以均为二氧化硅(即SiO2)。当然，也可以都为SiN、Al2O3或者HfO2等。
S412、通过光刻工艺去除非栅极区域的介质层50，并保留包覆P型盖帽层15外周壁和掩膜层20外周壁的介质层50。
例如，在介质层50上涂敷第一光刻胶层61，进而通过曝光、显影，去除位于非栅极区域的第一光刻胶层61，并保留位于栅极区域的第一光刻胶层61。然后，通过刻蚀工艺，以保留包覆P型盖帽层15外周壁和掩膜层20外周壁的介质层50，去除非栅极区域的其他部分的介质层50，如此，可得到如图10所示的结构。
S413、在非栅极区域的第一铝镓氮层14上形成第二铝镓氮层30，请结合参照图11。
需要说明的是，该位于非栅极区域的第二铝镓氮层30，可以是先在图10的结构基础上，在整体结构的上方生长一整层第二铝镓氮层30，经过后期的刻蚀或者其他工艺去除第二铝镓氮层30位于栅极的部分，并保留位于非栅极区域的部分得到的；也可以是直接形成于非栅极区域的。
在本实施例中，也可以在上述步骤S412之后，去除第一光刻胶层61，再在第一铝镓氮层14上形成第二铝镓氮层30，这样，由于栅极区域具有介质层50，其与第二铝镓氮层30的晶格匹配性差而无法生长第二铝镓氮层30；非栅区域因第二铝镓氮层30与第一铝镓氮层14晶格匹配度高，可以正常生长，所以栅极区域便可以得到浓度比原始只有一层第一铝镓氮层14时更高的铝离子浓度。
S414、去除掩膜层20和介质层50，以在第二铝镓氮层30和栅极区域的P型盖帽层15之间形成间隙40。
示例地，请参照图12和图13，可以是先在介质层50上形成第二光刻胶层62，第二光刻胶层62覆盖第二铝镓氮层30。然后通过在第二光刻胶层62上进行开口，以形成如图12所示的结构。再进而对介质层50和掩膜层20进行去除，以得到如图13所示的结构。
在第二种可行的实施例中，请结合参照图3、图14至图15，上述步骤S400、在露出的第一铝镓氮层14上外延生长第二铝镓氮层30，还可以通过如下步骤实现：
S421、去除掩膜层20。
S422、在P型盖帽层15上外延生长第二铝镓氮层30，第二铝镓氮层30具有包覆P型盖帽层15外周的包覆层31和覆盖露出的第一铝镓氮层14的覆盖层。
如图14所示，上述包覆层31覆盖P型盖帽层15的外周壁，覆盖层覆盖露出的第一铝镓氮层14的上表面。
S423、在第二铝镓氮层30上形成第三光刻胶层63。
S424、在第三光刻胶层63上形成窗口631，以使第二铝镓氮层30露出，包覆层31在第一铝镓氮层14上的正投影位于窗口631在第一铝镓氮层14上的正投影之内。
请结合参照图15，上述窗口631是用于为后期刻蚀位于第二铝镓氮层30位于栅极区域的部分预留的。
其中，包覆层31在第一铝镓氮层14上的正投影位于窗口631在第一铝镓氮层14上的正投影之内，也就是说，窗口631的尺寸大于栅极区域的尺寸，这样，经过该窗口631对第二铝镓氮层30进行刻蚀之后，便可以将位于栅极区域的P型盖帽层15和位于非栅极区域的第二铝镓氮层30隔开。
S425、刻蚀第二铝镓氮层30，以在第二铝镓氮层30和栅极区域的P型盖帽层15之间形成间隙40。
请参照图13所示，上述间隙40位于栅极区域的P型盖帽层15和非栅极区域的第二铝镓氮层30之间。
为了便于制备，也为了进一步提高器件的整体性能，可选地，如图13所示，栅极区域的P型盖帽层15在第一铝镓氮层14上的正投影位于间隙40在第一铝镓氮层14上的正投影的中心。
除了上述两种在栅极区域的P型盖帽层15和非栅极区域的第二铝镓氮层30之间形成间隙40之外，请结合参照图4、图16和图17，本实施例的上述步骤S400、在露出的第一铝镓氮层14上外延生长第二铝镓氮层30，还可以包括如下步骤：
S431、去除掩膜层20。
S432、在P型盖帽层15上外延生长第二铝镓氮层30，第二铝镓氮层30具有包覆P型盖帽层15外周的包覆层31和覆盖露出的第一铝镓氮层14的覆盖层。请结合参照图14所示。
S433、在第二铝镓氮层30上形成第三光刻胶层63。
S434、在第三光刻胶层63上形成窗口631，以使第二铝镓氮层30露出，窗口631在第一铝镓氮层14上的正投影位于包覆层31在第一铝镓氮层14上的正投影之内。
请参照图16所示，该窗口631的大小应当等于或者大于栅极区域的大小，这样，才可以通过该窗口631刻蚀掉栅极区域的第二铝镓氮层30，进而只保留位于非栅极区域的第二铝镓氮层30。
S435、刻蚀第二铝镓氮层30，以保留位于非栅极区域的第二铝镓氮层30。请结合参照图17所示。
示例地，在本实施例中，前文提到的第二铝镓氮层30的厚度小于50nm。例如，可以为4nm、5nm、6nm、10nm、20nm、30nm、47nm等等。
第二实施例
该实施例与第一实施例相比，区别在于，将掩膜层20由SiO2层(或者SiN、Al2O3、HfO2中的任意一种)替换为光刻胶层。如此一来，本实施例提供的制备氮化镓基功率器件外延结构的方法将会发生适应性的改变。
这样，该制备氮化镓基功率器件外延结构的制备方法则应该是按照如下原理进行制备：即，先在外延结构的P型盖帽层15上沉积光刻胶层，如图5所示；再通过曝光和显影，去除光刻胶层位于非栅极区域的部分，以露出非栅极区域的P型盖帽层15，如图6所示；然后再刻蚀P型盖帽层15，以露出位于非栅极区域的第一铝镓氮层14，如图7所示；再去除光刻胶层，并在P型盖帽层15和露出的第一铝镓氮层14上外延生长第二铝镓氮层30，如图14所示；最后通过刻蚀工艺去除位于栅极区域的第二铝镓氮层30。
其中，需要说明的是，上述通过刻蚀工艺去除位于栅极区域的第二铝镓氮层30，可以通过执行步骤S423至步骤S425提供的方式去除；也可以通过执行步骤S433至步骤S435提供的方式去除。这样，通过执行步骤S423至步骤S425，可以在第二铝镓氮层30与栅极区域的P型盖帽层15之间形成有间隙40。通过执行步骤S433至步骤S435，最终得到的第二铝镓氮层30将与位于栅极区域的P型盖帽层15邻接。
由于本实施例与第一实施例提供的氮化镓基功率器件外延结构的制备方法的原理是相同的。因此，相同的地方可以参考第一实施例的相关描述，本实施例不再重复说明。
本发明的另一方面，提供一种氮化镓基功率器件外延结构，该氮化镓基功率器件外延结构由上述的氮化镓基功率器件外延结构的制备方法制得。由于上述的氮化镓基功率器件外延结构的制备方法在前文已经进行了详细阐述，故在此不再赘述。
本发明的又一方面，还提供一种氮化镓基功率器件的制备方法，该制备方法包括上述的氮化镓基功率器件外延结构的制备方法，在制备好上述外延结构之后，该器件的制备方法还包括对源极、漏极和栅极的制备，由于源极、漏极以及栅极的制备方式均可采用现有技术，故本实施例不再进行赘述。
以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
Claims (10)
1.一种氮化镓基功率器件外延结构的制备方法，其特征在于，包括：
在外延结构的P型盖帽层上沉积掩膜层，所述外延结构包括栅极区域和非栅极区域，所述P型盖帽层覆盖所述栅极区域和所述非栅极区域的第一铝镓氮层；
刻蚀所述掩膜层，以将所述非栅极区域的P型盖帽层露出；
刻蚀露出的所述P型盖帽层，以露出所述非栅极区域的第一铝镓氮层；
在露出的所述第一铝镓氮层上外延生长第二铝镓氮层，所述第二铝镓氮层的铝离子浓度大于所述第一铝镓氮层的铝离子浓度，所述第二铝镓氮层的厚度小于P型盖帽层的厚度。
2.根据权利要求1所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述第二铝镓氮层与所述栅极区域的所述P型盖帽层之间形成有间隙，所述间隙位于所述非栅极区域。
3.根据权利要求2所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述在露出的所述第一铝镓氮层上外延生长第二铝镓氮层，包括：
在所述掩膜层上形成介质层，所述介质层覆盖所述第一铝镓氮层，其中，所述介质层与所述掩膜层同材料；
通过光刻工艺去除所述非栅极区域的所述介质层，并保留包覆所述P型盖帽层外周壁和所述掩膜层外周壁的所述介质层；
在所述非栅极区域的第一铝镓氮层上形成第二铝镓氮层；
去除所述掩膜层和所述介质层，以在所述第二铝镓氮层和所述栅极区域的所述P型盖帽层之间形成间隙。
4.根据权利要求3所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述介质层和所述掩膜层的材料均为二氧化硅。
5.根据权利要求2所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述在露出的第一铝镓氮层上外延生长第二铝镓氮层，包括：
去除所述掩膜层；
在所述P型盖帽层上外延生长第二铝镓氮层，所述第二铝镓氮层具有包覆所述P型盖帽层外周的包覆层和覆盖露出的所述第一铝镓氮层的覆盖层；
在所述第二铝镓氮层上形成第三光刻胶层；
在所述第三光刻胶层上形成窗口，以使所述第二铝镓氮层露出，所述包覆层在所述第一铝镓氮层上的正投影位于所述窗口在所述第一铝镓氮层上的正投影之内；
刻蚀所述第二铝镓氮层，以在所述第二铝镓氮层和所述栅极区域的所述P型盖帽层之间形成间隙。
6.根据权利要求3或5所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述栅极区域的所述P型盖帽层在所述第一铝镓氮层上的正投影位于所述间隙在所述第一铝镓氮层上的正投影的中心。
7.根据权利要求6所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述栅极区域的所述P型盖帽层与所述第二铝镓氮层之间的距离在5nm至1μm之间。
8.根据权利要求1所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述在露出的所述第一铝镓氮层上外延生长第二铝镓氮层，包括：
去除所述掩膜层；
在所述P型盖帽层上外延生长第二铝镓氮层，所述第二铝镓氮层具有包覆所述P型盖帽层外周的包覆层和覆盖露出的所述第一铝镓氮层的覆盖层；
在所述第二铝镓氮层上形成第三光刻胶层；
在所述第三光刻胶层上形成窗口，以使所述第二铝镓氮层露出，所述窗口在所述第一铝镓氮层上的正投影位于所述包覆层在所述第一铝镓氮层上的正投影之内；
刻蚀所述第二铝镓氮层，以保留位于所述非栅极区域的所述第二铝镓氮层。
9.根据权利要求1所述的氮化镓基功率器件外延结构的制备方法，其特征在于，所述第二铝镓氮层的厚度小于50nm。
10.一种氮化镓基功率器件外延结构，其特征在于，由权利要求1至9中任意一项所述的氮化镓基功率器件外延结构的制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110171622.0A CN112993012A (zh) | 2021-02-08 | 2021-02-08 | 氮化镓基功率器件外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110171622.0A CN112993012A (zh) | 2021-02-08 | 2021-02-08 | 氮化镓基功率器件外延结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112993012A true CN112993012A (zh) | 2021-06-18 |
Family
ID=76347424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110171622.0A Pending CN112993012A (zh) | 2021-02-08 | 2021-02-08 | 氮化镓基功率器件外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112993012A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102318047A (zh) * | 2009-03-23 | 2012-01-11 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN106653825A (zh) * | 2015-10-28 | 2017-05-10 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| US20180248027A1 (en) * | 2015-10-27 | 2018-08-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| CN109585545A (zh) * | 2019-01-15 | 2019-04-05 | 中山大学 | 一种新型增强型半导体器件及其制备方法 |
| CN110061053A (zh) * | 2019-01-15 | 2019-07-26 | 中山大学 | 一种增强型半导体晶体管及其制备方法 |
-
2021
- 2021-02-08 CN CN202110171622.0A patent/CN112993012A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102318047A (zh) * | 2009-03-23 | 2012-01-11 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US20180248027A1 (en) * | 2015-10-27 | 2018-08-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| CN106653825A (zh) * | 2015-10-28 | 2017-05-10 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| CN109585545A (zh) * | 2019-01-15 | 2019-04-05 | 中山大学 | 一种新型增强型半导体器件及其制备方法 |
| CN110061053A (zh) * | 2019-01-15 | 2019-07-26 | 中山大学 | 一种增强型半导体晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157994B2 (en) | High electron mobility transistor and method of forming the same | |
| US10325910B2 (en) | Semiconductor device containing HEMT and MISFET and method of forming the same | |
| US9184259B2 (en) | Semiconductor structure and method of forming the same | |
| US8895992B2 (en) | High electron mobility transistor and method of forming the same | |
| US8507920B2 (en) | Semiconductor structure and method of forming the same | |
| US7906417B2 (en) | Compound semiconductor device with T-shaped gate electrode and its manufacture | |
| US8624296B1 (en) | High electron mobility transistor including an embedded flourine region | |
| US9224829B2 (en) | High electron mobility transistor and method of forming the same | |
| JP2004221325A (ja) | 化合物半導体装置及びその製造方法 | |
| US9343563B2 (en) | Selectively area regrown III-nitride high electron mobility transistor | |
| US11233145B2 (en) | Manufacturing method of semiconductor structure | |
| CN103296077B (zh) | 半导体结构及其形成方法 | |
| US20200212197A1 (en) | Method of manufacturing gate structure for gallium nitride high electron mobility transistor | |
| CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN114496789A (zh) | 一种增强型晶体管的制备方法及增强型晶体管 | |
| JP6609926B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN112993012A (zh) | 氮化镓基功率器件外延结构及其制备方法 | |
| JP5169515B2 (ja) | 化合物半導体装置 | |
| TWI653688B (zh) | 半導體裝置及其製造方法 | |
| CN112786687A (zh) | 半导体外延结构及其制备方法、半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230216 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Applicant after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province Applicant before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210618 |