TWI653688B

TWI653688B - 半導體裝置及其製造方法

Info

Publication number: TWI653688B
Application number: TW106124511A
Authority: TW
Inventors: 林信志; 林鑫成; 林永豪
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2017-07-21
Filing date: 2017-07-21
Publication date: 2019-03-11
Also published as: TW201909276A

Abstract

本揭露提供一種半導體裝置的製造方法，包括：提供一基板；形成一磊晶層於基板上；於磊晶層之一上表面定義出一絕緣區域和一主動區域；透過一離子佈植製程以及一蝕刻製程於絕緣區域內形成一絕緣結構，其中絕緣結構包括一第一絕緣結構和一第二絕緣結構；形成一閘極於磊晶層上，且位於主動區域內；以及形成一源極和一汲極於閘極的相對兩側，且位於主動區域內。本揭露也提供一種半導體裝置。

Description

半導體裝置及其製造方法

本發明係關於一種半導體裝置，特別係關於一種氮化鎵半導體裝置及其製造方法。

在半導體工業中，氮化鎵(GaN)由於其特性常被用來形成各種積體電路元件，例如：高電子遷移率電晶體(high electron mobility transistors；HEMT)元件。氮化鎵半導體裝置中相鄰氮化物層之不同材料使相鄰氮化物層具有不同能帶間隙。能帶差異(band gap discontinuity)與壓電效應(piezo-electric effect)在相鄰氮化物層之界面附近產生具有高移動傳導電子的載子通道，稱為二維電子氣(two-dimensional electron gas；2-DEG)。此二維電子氣在氮化鎵半導體裝置中做為元件通道。

然而，積體電路(IC)係由互相相鄰設置的裝置構成，如果沒有電絕緣，則裝置之間會互相干涉，使積體電路無法正常地作用。因此，在二維方向上需要進行絕緣製程來阻斷相鄰元件之間的導通。目前所使用的絕緣製程存在一些缺點。舉例來說，透過蝕刻截斷材料雖然可提供隔絕效果，但是會造成材料損傷，並形成額外的漏電流路徑。透過離子佈植形成隔離區雖然可降低材料損傷及形成額外漏電流路徑的問題，但是隔離區對於溫度卻為敏感。溫度越高，隔絕效果越差。

因此，在此技術領域中，需要一種新穎的絕緣製程為半導體裝置之間提供良好的隔絕效果，阻斷相鄰元件之間的導通。

本揭露之一實施例係提供一種半導體裝置的製造方法。上述方法包括：提供一基板；形成一磊晶層於基板上；於磊晶層之一上表面定義出一絕緣區域和一主動區域；透過一離子佈植製程以及一蝕刻製程於絕緣區域內形成一絕緣結構，其中絕緣結構包括一第一絕緣結構和一第二絕緣結構；形成一閘極於磊晶層上，且位於主動區域內；以及形成一源極和一汲極於閘極的相對兩側，且位於主動區域內。

本揭露之另一實施例係提供一種半導體裝置。上述半導體裝置包括：一基板；一磊晶層，設置於基板上，且磊晶層具有一絕緣區域和一主動區域；一絕緣結構，包括一第一絕緣結構和一第二絕緣結構，設置於絕緣區域中；一閘極，設置於磊晶層上，且位於主動區域內；以及一源極和一汲極，設置於閘極的相對兩側，且位於主動區域內。其中第一絕緣結構和第二絕緣結構具有不同的組成。

100、200‧‧‧半導體裝置

110、210‧‧‧基板

120、220‧‧‧磊晶層

122、222‧‧‧緩衝層

124、224‧‧‧第一III-V族化合物層

126、226‧‧‧第二III-V族化合物層

130‧‧‧離子摻雜區

130’、250‧‧‧第一絕緣結構

140、230‧‧‧開口

150、242‧‧‧介電層

150’、240‧‧‧第二絕緣結構

160、260‧‧‧絕緣結構

170、270‧‧‧閘極

180、280‧‧‧源極

190、290‧‧‧汲極

230a‧‧‧底部邊界

230b、230c‧‧‧側邊界

H₁、H₁’、H₂、H₂’‧‧‧深度

W、W’‧‧‧寬度

I、Ⅱ‧‧‧絕緣區域

Ⅲ‧‧‧主動區域

第1A~1D圖根據本揭露一些實施例顯示各個製造階段的半導體裝置之一系列剖面示意圖。

第2A~2D圖根據本揭露另一些實施例顯示各個製造階段的半導體裝置之一系列剖面示意圖。

本揭露說明書提供不同的實施例來說明本揭露不同實施方式的技術特徵。本揭露中特定的元件及配置係為了簡化，但本揭露並不以這些實施例為限。舉例來說，於第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，亦包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件並未直接接觸的實施例。此外，為簡明起見，本揭露在不同例子中以重複的元件符號及/或字母表示，但不代表所述各實施例及/或結構間具有特定的關係。要強調的是，根據工業上的標準作業，各個元件未必依照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個元件的尺寸。

除非內文清楚地指明，此處所使用的單數形式“一”和“該”也包括複數形式。可進一步瞭解的是，當說明書中使用“包括”等用語，是為了指出所述特徵、步驟、操作、元件、及/或構件的存在，但不排除額外一或多個其他特徵、步驟、操作、元件、構件及/或上述組合的存在。

全文說明書中所指的“一種實施例”或“一實施例”意味著在實施例中描述到的特定特徵、結構、或特色至少包含在一實施例中。因此，全文說明書不同地方所出現的片語“在一種實施例中”或“在一實施例中”所指不一定為相同的實施例。此外，特定的特徵、結構、或特色可在一或多個的實施例中透過任何合適的方法結合。

本揭露目的在於提供一種能夠良好地阻斷相鄰元件之間的導通之半導體裝置及其製造方法。相較於現有技術，本揭露透過製程的改良，以雙重絕緣製程在半導體裝置中形成具有良好隔絕效果的絕緣區域，進而阻斷相鄰元件之間的導通。本揭露實施例係提供一種半導體裝置及其製造方法。在本一些實施例中，上述半導體裝置為一氮化鎵高電子遷移率電晶體元件。

請參照第1D圖，其根據本揭露一實施例顯示半導體裝置100之剖面示意圖。半導體裝置100包括：基板110；磊晶層120，設置於基板110上，此磊晶層120具有絕緣區域I、Ⅱ和主動區域Ⅲ；絕緣結構160，設置於絕緣區域I、Ⅱ中；閘極170，設置於磊晶層120上，且位於主動區域Ⅲ內；源極180和汲極190，設置於閘極170的相對兩側，且位於主動區域Ⅲ內。在以下段落中，將對上述構造中的每一個以及其製程作更詳細的討論。

在一些實施例中，基板110可包括一藍寶石基板、一矽基板、或一碳化矽基板。在一些實施例中，基板110可包括半導體材料、絕緣體材料、導體材料、或前述組合所組成之一層或多層結構。例如，基板110可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs、和InP所組成的群組中的至少一種半導體材料形成。在一實施例中，基板110也可包括一絕緣層上矽(silicon on insulator；SOI)。在另一實施例中，基板110也可由多層材料組成，例如：Si/SiGe、Si/SiC。在另一實施例中，基板102可包括絕緣體材料，例如：有機絕緣體、無機絕緣體、或前述組合形成之一層或多層結構。在另一實施例中，基板110也可包括導體材料，例如：多晶矽、金屬、合金、或前述組合形成之一層或多層結構。

磊晶層120可包括：緩衝層122，設置於基板110上；第一III-V族化合物層124，設置於緩衝層122上；以及第二III-V族化合物層126，設置於第一III-V族化合物層124上。

緩衝層122之功用為減少基板110與之後形成的III-V族化合物層所產生的應變。緩衝層122可例如為一AlN晶核層。由於AlN晶核層與基板110之晶格差異與熱膨脹係數較小，而使基板110以及之後形成的III-V族化合物層之間的應變得以減少。在一些實施例中，緩衝層122之厚度可介於約10nm至約3000nm。

第一III-V族化合物層124和第二III-V族化合物層126是由週期表上第III-V族的元素所形成的化合物所構成。然而，第一III-V族化合物層124和第二III-V族化合物層126的組成是不同的。第一III-V族化合物層124和第二III-V族化合物層126彼此直接接觸。在一實施例中，第一III-V族化合物層124包括一氮化鎵(GaN)層。在一實施例中，第二III-V族化合物層126包括一氮化鋁鎵(Al_xGa_1-xN)層，其中0<x<1。

第一III-V族化合物層124可使用含鎵的前驅物以及含氮的前驅物，藉由有機金屬氣相磊晶法(metal organic vapor phase epitaxy；MOVPE)磊晶長成。含鎵的前驅物包括三甲基鎵(trimethylgallium；TMG)、三乙基鎵(triethylgallium；TEG)、或其他合適的化學品；含氮的前驅物包括氨(ammonia； NH₃)、叔丁胺(tertiarybutylamine；TBAm)、苯肼(phenyl hydrazine)、或其他合適的化學品。在一實施例中，第一III-V族化合物層124的厚度可介於約0.2μm至約10μm。

第二III-V族化合物層126可使用含鋁的前驅物、含鎵的前驅物以及含氮的前驅物，藉由有機金屬氣相磊晶法(MOVPE)磊晶長成。含鋁的前驅物包含三甲基鋁(trimethylaluminum；TMA)、三乙基鋁(triethylaluminum；TEA)、或其他合適的化學品；含鎵的前驅物包含三甲基鎵(TMG)、三乙基鎵(TEG)或其他合適的化學品；含氮的前驅物包含氨(NH₃)、叔丁胺(TBAm)、苯肼(phenyl hydrazine)、或其他合適的化學品。在一實施例中，第二III-V族化合物層106的厚度可介於約1nm至約100nm。可根據實際需要調整第二III-V族化合物層126之鋁組成比例及厚度以大致控制元件的臨界電壓。

絕緣結構160包括第一絕緣結構130’和第二絕緣結構150’，設置於絕緣區域I、Ⅱ中。第一絕緣結構130’和第二絕緣結構150’具有不同的組成。將形成有絕緣結構160的範圍定義為絕緣區域I、Ⅱ。雖然在第1D圖中，絕緣區域I的寬度小於絕緣區域Ⅱ的寬度，然而，在其他實施例中，絕緣區域I和絕緣區域Ⅱ可根據實際需要而具有相同或不同的寬度。

在一些實施例中，第一絕緣結構130’可包括經離子摻雜的III-V族化合物。III-V族化合物是由週期表上第III-V族的元素所形成的化合物所構成。在一些實施例中，構成第一絕緣結構130’的III-V族化合物與構成第一III-V族化合物層124及第二III-V族化合物層126的III-V族化合物相同，差別在於構成第一絕緣結構130’的III-V族化合物進一步經過離子摻雜。在一些實施例中，第一絕緣結構130’可包括經離子摻雜的氮化鎵和氮化鋁鎵。第一絕緣結構130’中的摻雜物可包括氧(O)、氮(N)、氬(Ar)、矽(Si)、氫(H)、氦(He)、氟(F)、鎂(Mg)、或鋅(Zn)，且上述摻雜物濃度可介於約10¹⁰~10¹⁸cm^-3。

在一些實施例中，第一絕緣結構130’的深度H₁可介於約1nm至約15μm。在一些實施例中，第一絕緣結構130’至少位於部分的磊晶層120中。舉例來說，在一實施例中，第一絕緣結構130’位於第二III-V族化合物層126中及部分的第一III-V族化合物層124中。在另一實施例中，第一絕緣結構130’位於第二III-V族化合物層126中及第一III-V族化合物層124中，此時，深度H₁約等於第二III-V族化合物層126及第一III-V族化合物層124的厚度總和。在另一實施例中，第一絕緣結構130’位於整個磊晶層120中，亦即位於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122中，此時，深度H₁約等於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122的厚度總和。在另一實施例中，第一絕緣結構130’可更延伸至部分或整個基板110中。

在一些實施例中，第二絕緣結構150’可包括介電材料。介電材料可包括如氧化矽(SiO₂)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、氧化鉭(Ta₂O₅)、氧化鈦(TiO₂)、氧化鋅(ZnO₂)、氧化鋯(ZrO₂)、氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、氮化鋁矽(AlSiN₃)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉭鉿 (HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、碳化矽(SiC)、或前述之組合。在一些實施例中，第二絕緣結構150’的深度H₂可介於約0.1μm至約15μm。在一些實施例中，第二絕緣結構150’至少部分的磊晶層120中。舉例來說，在一實施例中，第二絕緣結構150’位於第二III-V族化合物層126中及部分的第一III-V族化合物層124中。在另一實施例中，第二絕緣結構150’位於第二III-V族化合物層126中及第一III-V族化合物層124中，此時，深度H₂約等於第二III-V族化合物層126及第一III-V族化合物層124的厚度總和。在另一實施例中，第二絕緣結構150’位於整個磊晶層120中，亦即位於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122中，此時，深度H₂約等於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122的厚度總和。在另一實施例中，第二絕緣結構150’可更延伸至部分或整個基板110中。

如第1D圖所示，在本揭露實施例中，第一絕緣結構130’和第二絕緣結構150’部分重疊。應注意的是，由第一絕緣結構130’和第二絕緣結構150’所構成的絕緣結構160對相鄰元件之間的導通提供了雙重的隔絕效果。單獨使用透過離子佈植所形成的第一絕緣結構130’時，其片電阻率(sheet resistivity)在高溫下會劣化，導致隔絕效果變差。於本揭露中，第二絕緣結構150’的存在則可彌補第一絕緣結構130’的上述缺點。因此，絕緣結構160相較於單獨的第一絕緣結構130’在高溫下具有較佳的隔絕效果。單獨使用透過蝕刻所形成的第二絕緣結構150’時，由於蝕刻製程所造成的材料損傷會產生額外的漏電流路徑，導致隔絕效果變差。於本揭露中，第一絕緣結構130’形成在第二絕緣結構150’的側壁周圍，可彌補第二絕緣結構150’的上述缺點。因此，絕緣結構160相較於單獨的第二絕緣結構150’，具有較低的漏電流及較佳的隔絕效果。

在本揭露實施例中，第一絕緣結構130’的深度H₁和第二絕緣結構150’的深度H₂之間的關係並未特別限定，只要兩者共同形成絕緣結構160並阻斷存在於第一III-V族化合物層124和第二III-V族化合物層126之間的二維電子氣(2-DEG)，就能互相彌補缺點而增進隔絕效果。雖然第1D圖只繪製出第一絕緣結構130’的深度H₁小於第二絕緣結構150’的深度H₂的結構，可理解的是，在其他實施例中，第一絕緣結構130’的深度H₁也可大於或等於第二絕緣結構150’的深度H₂。只要第二絕緣結構150’的側壁部分地或完全地被第一絕緣結構130’圍繞，就可以阻斷在第二絕緣結構150’側壁上產生的漏電流路徑。當第二絕緣結構150’的側壁完全地被第一絕緣結構130’圍繞時，抑制漏電流的效果較佳。

此外，在本揭露實施例中，第二絕緣結構150’頂部的寬度W小於絕緣區域I或絕緣區域Ⅱ的寬度。若第二絕緣結構150’頂部的寬度W太大，使得第二絕緣結構150’的側壁無法被第一絕緣結構130’圍繞，則絕緣結構160抑制漏電流的效果變差。

如第1D圖所示，在一些實施例中，半導體裝置100更包括介電層150，設置於緩衝層126、第一絕緣結構130’、和第二絕緣結構150’上。介電層150的材料可包括如氧化矽 (SiO₂)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、氧化鉭(Ta₂O₅)、氧化鈦(TiO₂)、氧化鋅(ZnO₂)、氧化鋯(ZrO₂)、氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、氮化鋁矽(AlSiN₃)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、碳化矽(SiC)、或前述之組合。在一實施例中，介電層150和第二絕緣結構150’可在同一個沉積製程中形成。此時，介電層150的材料可與第二絕緣結構150’的材料相同，且第二絕緣結構150’為介電層150的一部分，如第1D圖所示。在另一實施例中，介電層150可在形成第二絕緣結構150’之後的另一沉積步驟形成。此時，介電層150的材料可與第二絕緣結構150’的材料相同或不同，且介電層150和第二絕緣結構150’為各自獨立的結構。在一些實施例中，介電層150的厚度可介於約1nm至約1000nm。

第1A~1D圖根據本揭露一些實施例顯示各個製造階段的半導體裝置100之一系列剖面示意圖。

請參照第1A圖，首先，先提供一基板110，並於基板110上形成磊晶層120。可藉由有機金屬氣相磊晶法(metal organic vapor phase epitaxy,MOVPE)磊晶長成磊晶層120。在一些實施例中，形成磊晶層120的步驟可包括形成緩衝層122於基板110上、形成第一III-V族化合物層124於緩衝層122上、以及形成第二III-V族化合物層126於第一III-V族化合物層124上。基板110及磊晶層120之材料可參照前述相關段落，不在此贅述。

接著，在磊晶層120之一上表面定義出絕緣區域 I、Ⅱ和主動區域Ⅲ。請參照第1B圖，實施離子佈植製程以形成離子摻雜區130。經離子佈植製程實施的範圍形成絕緣區域I、Ⅱ。在一些實施例中，離子佈植製程所使用的摻雜物可包括氧(O)、氮(N)、氬(Ar)、矽(Si)、氫(H)、氦(He)、氟(F)、鎂(Mg)、或鋅(Zn)。在一些實施例中，離子佈植製程的摻雜物濃度可介於約10¹⁰~10¹⁸cm^-3。如第1B圖所示，離子摻雜區130具有深度H₁。在一些實施例中，離子摻雜區130至少位於部分的磊晶層120中。在一實施例中，離子摻雜區130位於第二III-V族化合物層126中及部分的第一III-V族化合物層124中。在另一實施例中，離子摻雜區130位於第二III-V族化合物層126中及第一III-V族化合物層124中。此時，深度H₁約等於第二III-V族化合物層126及第一III-V族化合物層124的厚度總和。在另一實施例中，離子摻雜區130可位於整個磊晶層120中，亦即位於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122中。此時，深度H₁約等於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122的厚度總和。在另一實施例中，離子摻雜區130可更延伸至部分或整個基板110中。

接著，請參照第1C圖，透過蝕刻製程形成開口140於離子摻雜區130中。蝕刻製程可例如為平台蝕刻(mesa etching)、乾蝕刻、或其他合適的蝕刻製程。如第1C圖所示，開口140具有深度H₂，且開口140的頂部具有寬度W。在一些實施例中，開口140頂部的寬度W小於離子佈植製程的實施範圍及絕緣區域I或Ⅱ的範圍。在一些實施例中，開口140穿過離子摻雜區130並至少向下延伸至未經摻雜之磊晶層120。經過蝕刻製程之後，剩餘之離子摻雜區130形成第一絕緣結構130’。在一實施例中，開口140穿過離子摻雜區130並延伸至未經摻雜之第一III-V族化合物層124中，此時，深度H₂約等於第二III-V族化合物層126及第一III-V族化合物層124的厚度總和。在另一實施例中，開口140穿過離子摻雜區130並延伸至未經摻雜之第一III-V族化合物層124及緩衝層122中，此時，深度H₂約等於第二III-V族化合物層126、第一III-V族化合物層124、及緩衝層122的厚度總和。在另一實施例中，開口140穿過離子摻雜區130並延伸至未經摻雜之第一III-V族化合物層124、緩衝層122、以及部分或整個基板110中。

接下來，請參照第1D圖，可藉由金屬有機化學氣相沉積法(MOCVD)、化學氣相沉積法(chemical vapor deposition；CVD)、物理氣相沈積法(physical vapor deposition；PVD)、原子層沉積法(atomic layer deposition；ALD)、熱氧化法、或其他合適的沉積製程形成介電層150。在一些實施例中，可藉由單一沉積製程形成介電層150，此時將位於開口140中的介電層150定義為第二絕緣結構150’。在此實施例中，第二絕緣結構150’為介電層150的一部分。在另一些實施例中，可藉由如沉積製程及平坦化製程在開口140中先形成第二絕緣結構150’，再藉由另一個沉積製程形成介電層150。在此實施例中，介電層150和第二絕緣結構150’為各自獨立的結構。與開口140的尺寸相同，第二絕緣結構150’具有深度H₂，且第二絕緣結構150’的頂部具有寬度W。介電層150位於磊晶層120上方的厚度可介於約1nm至約1000nm。至此，第一絕緣結構130’和第二絕緣結構150’形成絕緣結構160。

如前所述，第一絕緣結構130’的深度H₁和第二絕緣結構150’的深度H₂之間的關係並未特別限定，只要兩者共同形成絕緣結構160並阻斷存在於第一III-V族化合物層124和第二III-V族化合物層126之間的二維電子氣(2-DEG)，就能互相彌補缺點而增進隔絕效果。雖然第1D圖只繪製出第一絕緣結構130’的深度H₁小於第二絕緣結構150’的深度H₂的結構，可理解的是，在其他實施例中，第一絕緣結構130’的深度H₁也可大於或等於第二絕緣結構150’的深度H₂。只要第二絕緣結構150’的側壁部分地或完全地被第一絕緣結構130’圍繞，就可以阻斷在第二絕緣結構150’側壁上產生的漏電流路徑。當第二絕緣結構150’的側壁完全地被第一絕緣結構130’圍繞時，抑制漏電流的效果較佳。

隨後，可藉由微影圖案化製程及蝕刻製程移除主動區域Ⅲ中一部分的介電層150以形成介電層150的開口，藉此將一部分的第二III-V族化合物層126曝露出來。接著，可藉由CVD、PVD、ALD、塗佈、濺鍍、或其他適合的沉積製程、微影圖案化製程、及蝕刻製程於介電層150的開口中形成閘極170，並形成源極180與汲極190於閘極170的相對兩側。至此，完成本揭露一實施例之半導體裝置100。

接著，請參照第2D圖，其根據本揭露另一實施例顯示半導體裝置200之剖面示意圖。半導體裝置200與半導體裝置100的結構相似，其差異在於，半導體裝置200的介電層242是在第二絕緣結構240之後形成的，介電層242和第二絕緣結構 240為各自獨立的結構。

第2A~2D圖根據本揭露一些實施例顯示各個製造階段的半導體裝置200之一系列剖面示意圖。

請參照第2A圖，首先，先提供一基板210，並於基板210上形成磊晶層220。可藉由有機金屬氣相磊晶法(metal organic vapor phase epitaxy,MOVPE)磊晶長成磊晶層220。在一些實施例中，形成磊晶層220的步驟可包括形成緩衝層222於基板210上、形成第一III-V族化合物層224於緩衝層222上、以及形成第二III-V族化合物層226於第一III-V族化合物層224上。基板210及磊晶層220之材料可參照前述相關段落，不在此贅述。接著，在磊晶層220之一上表面定義出絕緣區域I、Ⅱ和主動區域Ⅲ。

接下來，請參照第2B圖，透過蝕刻製程形成開口230於磊晶層220中。蝕刻製程可例如為平台蝕刻(mesa etching)、乾蝕刻、或其他合適的蝕刻製程。如第2B圖所示，開口230具有深度H₂’，且開口230的頂部具有寬度W’。在一些實施例中，開口230至少穿過部分的磊晶層220。在一實施例中，開口230穿過第二III-V族化合物層226及部分的第一III-V族化合物層224。在另一實施例中，開口230穿過第二III-V族化合物層226及第一III-V族化合物層224，此時，深度H₂’約等於第二III-V族化合物層226及第一III-V族化合物層224的厚度總和。在另一實施例中，開口230穿過整個磊晶層220，亦即穿過第二III-V族化合物層226、第一III-V族化合物層224、及緩衝層222，此時，深度H₂’約等於第二III-V族化合物層226第一III-V 族化合物層224、及緩衝層222的厚度總和。在另一實施例中，開口230可進一步穿過部分或整個基板210。

接下來，請參照第2C圖，形成第二絕緣結構240。可藉由金屬有機化學氣相沉積法(MOCVD)、化學氣相沉積法(chemical vapor deposition；CVD)、物理氣相沈積法(physical vapor deposition；PVD)、原子層沉積法(atomic layer deposition；ALD)、熱氧化法、或其他合適的沉積製程沉積介電材料。之後，實施一平坦化製程，例如化學機械平坦化製程或乾蝕刻製程，將多餘的介電材料移除，直到曝露出第二III-V族化合物層226，形成第二絕緣結構240。與開口230的尺寸相同，第二絕緣結構240具有深度H₂’，且第二絕緣結構240的頂部具有寬度W’。

之後，實施離子佈植製程以形成第一絕緣結構250。離子佈植製程實施的範圍等於絕緣區域I或Ⅱ的範圍，且大於第二絕緣結構240頂部的寬度W。在一些實施例中，離子佈植製程所使用的摻雜物可包括氧(O)、氮(N)、氬(Ar)、矽(Si)、氫(H)、氦(He)、氟(F)、鎂(Mg)、或鋅(Zn)。在一些實施例中，離子佈植製程的摻雜物濃度可介於約10¹⁰~10¹⁸cm^-3。如第2C圖所示，第一絕緣結構250具有深度H₁’。在一些實施例中，第一絕緣結構250至少位於部分的磊晶層220中。在一實施例中，第一絕緣結構250位於第二III-V族化合物層226中及部分的第一III-V族化合物層224中。在另一實施例中，第一絕緣結構250位於第二III-V族化合物層226中及第一III-V族化合物層224中，此時，深度H₁’約等於第二III-V族化合物層226及第一 III-V族化合物層224的厚度總和。在另一實施例中，第一絕緣結構250可位於整個磊晶層220中，亦即位於第二III-V族化合物層226、第一III-V族化合物層224、及緩衝層222中，此時，深度H₁’約等於第二III-V族化合物層226、第一III-V族化合物層224、及緩衝層222的厚度總和。在另一實施例中，第一絕緣結構250可更延伸至部分或整個基板210中。至此，第一絕緣結構250和第二絕緣結構240形成絕緣結構260。

應注意的是，半導體裝置200的製程係於第二絕緣結構240形成後才實施離子佈植製程。由於第二絕緣結構240頂部的寬度大於底部邊界230a的寬度，下方材料層可能被阻擋而無法被摻雜。為了避免這種狀況發生，在本實施例中，離子佈植製程的方向與水平方向可具有一傾斜角度，此傾斜角度可與第二絕緣結構240的側邊界230b及230c的角度相同。如此一來，本實施例中的第一絕緣結構250可被均勻地摻雜。

相同地，第一絕緣結構250的深度H₁’第二絕緣結構240的深度H₂’之間的關係並未特別限定，只要兩者共同形成絕緣結構260並阻斷存在於第一III-V族化合物層224和第二III-V族化合物層226之間的二維電子氣(2-DEG)，就能互相彌補缺點而增進隔絕效果。雖然第2D圖只繪製出第一絕緣結構250的深度H₁’小於第二絕緣結構240的深度H₂’的結構，可理解的是，在其他實施例中，第一絕緣結構250的深度H₁’也可大於或等於第二絕緣結構240的深度H₂’。只要第二絕緣結構240的側壁部分地或完全地被第一絕緣結構250圍繞，就可以阻斷在第二絕緣結構240側壁上產生的漏電流路徑。當第二絕緣結構240的側壁完全地被第一絕緣結構250圍繞時，抑制漏電流的效果較佳。

接下來，請參照第2D圖，可藉由金屬有機化學氣相沉積法(MOCVD)、化學氣相沉積法(chemical vapor deposition；CVD)、物理氣相沈積法(physical vapor deposition；PVD)、原子層沉積法(atomic layer deposition；ALD)、熱氧化法、或其他合適的沉積製程形成介電層242於磊晶層220上方。在一些實施例中，介電層242的厚度可介於約1nm至約1000nm。

隨後，可藉由微影圖案化製程及蝕刻製程移除主動區域Ⅲ中一部分的介電層242以形成介電層242的開口，藉此將一部分的第二III-V族化合物層226曝露出來。接著，可藉由CVD、PVD、ALD、塗佈、濺鍍、或其他適合的沉積製程、微影圖案化製程、及蝕刻製程於介電層242的開口中形成閘極270，並形成源極280與汲極290於閘極270的相對兩側。至此，完成本揭露一實施例之半導體裝置200。

本揭露實施例透過製程的改良，以雙重絕緣製程在半導體裝置中形成具有良好隔絕效果的絕緣區域，進而阻斷相鄰元件之間的導通。藉由實施雙重絕緣製程(離子佈植製程和蝕刻製程)，本揭露提供之半導體裝置100、200具有由第一絕緣結構和第二絕緣結構所構成的絕緣結構。第一絕緣結構和第二絕緣結構的不同組成為相鄰元件之間的導通提供了雙重的隔絕效果。相較於以習知技術形成之半導體裝置，隔離區的片阻率(sheet resistivity)在高溫下劣化以及因製程而產生漏電流路徑的問題在本揭露中獲得改善。因此，本揭露提供之半導體裝置100、200具有較低的漏電流，且即使在高溫下也具有較佳的隔絕效果。

雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種半導體裝置的製造方法，包括：提供一基板；形成一磊晶層於該基板上；於該磊晶層之一上表面定義出一絕緣區域和一主動區域；透過一離子佈植製程以及一蝕刻製程於該絕緣區域內形成一絕緣結構，其中該絕緣結構包括一第一絕緣結構和一第二絕緣結構；形成一閘極於該磊晶層上，且位於該主動區域內；以及形成一源極和一汲極於該閘極的相對兩側，且位於該主動區域內。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該基板包括一藍寶石基板、一矽基板、或一碳化矽基板。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該形成一磊晶層於該基板上之步驟包括：形成一緩衝層於該基板上；形成一第一III-V族化合物層於該緩衝層上；以及形成一第二III-V族化合物層於該第一III-V族化合物層上。
如申請專利範圍第3項所述之半導體裝置的製造方法，其中該第一III-V族化合物層包括一氮化鎵(GaN)層。
如申請專利範圍第3項所述之半導體裝置的製造方法，其中該第二III-V族化合物層包括一氮化鋁鎵(Al_xGa_1-xN)層，其中0<x<1。
如申請專利範圍第3項所述之半導體裝置的製造方法，其中該透過一離子佈植製程以及一蝕刻製程於該絕緣區域內形成一絕緣結構之步驟依序包括：實施該離子佈植製程以形成一離子摻雜區，其中該離子摻雜區至少位於部分的該磊晶層中；透過該蝕刻製程形成一開口於該離子摻雜區中，其中該開口穿過該離子摻雜區並至少向下延伸至未經摻雜之該磊晶層，其中剩餘之該離子摻雜區形成該第一絕緣結構；以及於該開口中形成該第二絕緣結構。
如申請專利範圍第3項所述之半導體裝置的製造方法，其中該透過一離子佈植製程以及一蝕刻製程於該絕緣區域內形成一絕緣結構之步驟依序包括：透過該蝕刻製程形成一開口於該磊晶層中，其中該開口至少穿過部分的該磊晶層；於該開口中形成該第二絕緣結構；以及實施該離子佈植製程以形成該第一絕緣結構，其中該第一絕緣結構至少位於部分的該磊晶層中。
如申請專利範圍第6或7項所述之半導體裝置的製造方法，其中該離子佈植製程的實施範圍等於該絕緣區域的範圍且大於該開口的寬度。
如申請專利範圍第6或7項所述之半導體裝置的製造方法，其中該開口至少穿過該第二III-V族化合物層。
如申請專利範圍第6或7項所述之半導體裝置的製造方法，其中該第一絕緣結構位於該第二III-V族化合物層中及部分的該第一III-V族化合物層中。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一絕緣結構和該第二絕緣結構的深度各自為0.1μm至15μm。
一種半導體裝置，包括：一基板；一磊晶層，設置於該基板上，且該磊晶層具有一絕緣區域和一主動區域，其中該磊晶層包括：一緩衝層，設置於該基板上；一第一III-V族化合物層，設置於該緩衝層上；以及一第二III-V族化合物層，設置於該第一III-V族化合物層上；一絕緣結構，包括一第一絕緣結構和一第二絕緣結構，設置於該絕緣區域中，其中該第一絕緣結構及該第二絕緣結構至少位於該第二III-V族化合物層中及部分的該第一III-V族化合物層中；一閘極，設置於該磊晶層上，且位於該主動區域內；以及一源極和一汲極，設置於該閘極的相對兩側，且位於該主動區域內；其中該第一絕緣結構和該第二絕緣結構具有不同的組成。
如申請專利範圍第12項所述之半導體裝置，其中該基板包括一藍寶石基板、一矽基板、或一碳化矽基板。
如申請專利範圍第12項所述之半導體裝置，其中該第一絕緣結構包括經離子摻雜的一III-V族化合物。
如申請專利範圍第12項所述之半導體裝置，其中該第二絕緣結構包括一介電材料。
如申請專利範圍第12項中所述之半導體裝置，其中該第一絕緣結構和該第二絕緣結構的深度各自為0.1μm至15μm。
如申請專利範圍第12項所述之半導體裝置，其中該第一III-V族化合物層包括一氮化鎵(GaN)層。
如申請專利範圍第12項所述之半導體裝置，其中該第二III-V族化合物層包括一氮化鋁鎵(Al_xGa_1-xN)層，其中0<x<1。