WO2015083304A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2015083304A1
WO2015083304A1 PCT/JP2014/004423 JP2014004423W WO2015083304A1 WO 2015083304 A1 WO2015083304 A1 WO 2015083304A1 JP 2014004423 W JP2014004423 W JP 2014004423W WO 2015083304 A1 WO2015083304 A1 WO 2015083304A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
forming
suppression layer
channel formation
collapse
Prior art date
Application number
PCT/JP2014/004423
Other languages
English (en)
French (fr)
Inventor
土屋　義規
真一 星
冨田　一義
伊藤　健治
樹神　雅人
上杉　勉
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201480066141.1A priority Critical patent/CN105814673B/zh
Priority to US15/101,156 priority patent/US10381469B2/en
Publication of WO2015083304A1 publication Critical patent/WO2015083304A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Definitions

  • the present disclosure relates to a semiconductor device including a switching device using a compound semiconductor whose main component is a nitride of a Group 3 element such as Ga (gallium), Al (aluminum), and In (indium), and a manufacturing method thereof.
  • the present disclosure is preferably applied to a semiconductor device having a lateral HEMT that is one of GaN-HEMT (High-electron mobility-transistor) devices as a switching device.
  • Patent Document 1 discloses a method for easily forming an insulating isolation structure between elements in a structure in which a plurality of elements are formed using a nitride semiconductor layer of a group 3 element. Specifically, ion implantation is performed around the element region (hereinafter referred to as element isolation region) of the nitride semiconductor layer of the group 3 element to form a modified region, and the modified region is formed during the oxidation process. The oxidation reaction is promoted. As a result, an insulating oxide film is easily formed in the element isolation region, and an insulating isolation structure between the elements can be easily formed.
  • a structure in which a GaN layer and an AlGaN layer are formed on a substrate via a buffer layer and a plurality of elements are formed using the GaN layer and the AlGaN layer, between the elements, from the surface of the AlGaN layer to the substrate or in the vicinity of the substrate There is also a structure having a trench isolation structure that extends to the end.
  • the trench must be formed deeply by etching, which increases the manufacturing process and increases the manufacturing cost.
  • the mask material used for the etching also requires a thick film resist or a metal mask so that a deep trench can be formed, which makes it difficult to achieve high integration of the semiconductor device.
  • an insulating film disposed in the element isolation region is formed by deposition.
  • a semiconductor device is manufactured by the following process.
  • an AlGaN layer is formed on a GaN layer, and a mesa structure is formed by recessing an element isolation region around the element region from the element region.
  • a silicon oxide film is deposited as an insulating film on the surfaces of the element region and the element isolation region.
  • a silicon oxide film is opened at a position where the gate electrode is to be formed using a desired mask to form a recess reaching the AlGaN layer, and the gate electrode is disposed in the recess via the gate insulating film.
  • the source electrode and drain electrode that is, the silicon oxide film is opened on both sides of the gate electrode to form a recess reaching the AlGaN layer, and the source electrode and drain are formed in each recess. Arrange the electrodes. Thereby, a semiconductor device having a structure in which the insulating film disposed in the element isolation region is formed by deposition is completed.
  • a silicon nitride film can be formed instead of the silicon oxide film as an insulating film formed on the surface of the element region and the element isolation region.
  • the insulating film is a silicon oxide film, it has been confirmed that although there is an effect for preventing leakage between elements, a sufficient effect cannot be obtained for current collapse. In addition, when the insulating film is a silicon nitride film, it is confirmed that although there is an effect on current collapse, a sufficient effect cannot be obtained for preventing leakage between elements.
  • the current collapse is a phenomenon in which the drain current takes a long time to recover due to the effect of increasing the electrical resistance accompanying the switching operation of the switching device, and the drain current is greatly reduced.
  • An object of the present disclosure is to provide a semiconductor device having a structure capable of obtaining an effect on a current collapse phenomenon while preventing leakage between elements, and a manufacturing method thereof.
  • a switching device comprising: a gate structure in which a gate electrode is formed through a gate insulating film; and a source electrode and a drain electrode disposed on both sides of the gate structure on the channel formation layer, and a channel A collapse suppression layer composed of an insulating material formed on the channel formation layer in the element region, wherein the region where the switching device is formed in the formation layer is the element region, and the periphery of the element region is the element isolation region, and the element isolation And a leak suppression layer formed on the channel formation layer in a region and formed of an insulating material different from the collapse suppression layer. It is set to.
  • both the collapse suppression layer and the leak suppression layer made of different materials are provided. For this reason, it is possible to obtain a semiconductor device having a structure capable of obtaining an effect on the current collapse phenomenon while preventing leakage between elements.
  • FIG. 1 is a cross-sectional view of a semiconductor device having a lateral HEMT according to a first embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1. It is sectional drawing of the semiconductor device which has horizontal type
  • FIG. 4 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 3. It is sectional drawing of the semiconductor device which has horizontal type
  • FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 5.
  • the semiconductor device according to the present embodiment includes a lateral HEMT as a switching device using a compound semiconductor mainly composed of a nitride of a group 3 element.
  • This HEMT is configured as follows.
  • the horizontal HEMT is formed using a structure in which a GaN layer 2 and an n-type AlGaN layer 3 are stacked on the surface of a substrate 1 as a compound semiconductor substrate.
  • the lateral HEMT is operated by inducing a two-dimensional electron gas (hereinafter referred to as 2DEG) carrier on the GaN layer side of the AlGaN / GaN interface in the compound semiconductor substrate by a piezoelectric effect and a polarization effect.
  • 2DEG two-dimensional electron gas
  • the substrate 1 is made of a semi-insulating material such as Si (111), SiC, and sapphire, or a semiconductor material, and a GaN layer 2 and an AlGaN layer 3 are formed thereon by, for example, heteroepitaxial growth.
  • the specific resistance value of the substrate 1 may be arbitrarily adjusted according to the impurity concentration in the substrate 1 according to the characteristics of the target device.
  • it is also effective to make the GaN layer 2 have good crystallinity by interposing an AlGaN-GaN superlattice layer or the like between the GaN layer 2 and the substrate 1.
  • the crystallinity here refers to defects and dislocations in the GaN layer 2 and affects the electrical and optical characteristics.
  • a portion of the substrate 1 where device formation is performed is used as an element region, and a recess 4 is formed in an element isolation region located around the element region to form a mesa structure.
  • the recess 4 has a depth reaching the GaN layer 2 from the surface of the AlGaN layer 3, and the side wall surface of the recess 4 is inclined with respect to the substrate surface.
  • the AlGaN layer 3 is formed with a thickness of about 20 nm, the recess 4 has a depth greater than that.
  • grooves 3 a and 3 b are formed on the surface of the AlGaN layer 3.
  • a gate structure including a gate insulating film 5 and a gate electrode 6 formed thereon is provided between the groove portions 3a and 3b in the surface of the AlGaN layer 3.
  • the gate insulating film 5 is made of an oxide film or the like
  • the gate electrode 6 is made of Poly-Si doped with impurities, a metal material, or the like.
  • the material of the gate electrode 6 and the gate insulating film 5 may be selected from an optimum material and structure in consideration of the threshold voltage, gate breakdown voltage, long-term reliability, and the like of the target device.
  • the gate insulating film 5 it is also effective to use a Si dielectric film, a high dielectric constant material such as SiON, Al 2 O 3 , La 2 O 3 or the like in addition to the Si oxide film.
  • a laminated film may be used.
  • nitrogen, Si, or the like may be doped using a high temperature heat treatment or a plasma process in order to suppress polycrystallization.
  • the source electrode 7 is formed in the surface of the AlGaN layer 3 where the groove 3a is disposed so as to enter the groove 3a, and enters the groove 3b where the groove 3b is disposed.
  • the drain electrode 8 is formed.
  • These source electrode 7 and drain electrode 7 are made of, for example, an electrode material such as Al, and are in ohmic contact with the surfaces of the groove portions 3a and 3b, respectively.
  • a collapse suppression layer 9 is formed with a thickness of, for example, 50 nm so as to cover a portion of the surface of the AlGaN layer 2 other than the gate structure and the source electrode 7 and the drain electrode 8.
  • the collapse suppression layer 9 is a protective film for suppressing current collapse, and is an insulating material containing nitrogen or Al, for example, a silicon nitride film, a silicon oxynitride film, alumina (Al 2 O 3 ), or aluminum silicate (AlSiO). Etc.
  • the thickness of the collapse suppression layer 9 needs to be equal to or greater than the thickness at which a continuous film can be formed. When the film is discontinuous, a collapse phenomenon occurs in the discontinuous region. Typically, it needs to be 1 nm or more. However, if the film thickness can be controlled with good controllability by ALD (atomic layer deposition) method or the like, it is desirable if one or more collapse suppression layers 9 are formed. The effect of can be achieved.
  • ALD atomic layer deposition
  • the leak suppression layer 10 is formed with a thickness of, for example, 100 nm on the surface of the collapse suppression layer 9 and the exposed surface of the GaN layer 2 and the AlGaN layer 3 in the recess 4.
  • This leakage suppression layer 10 is a protective film for suppressing leakage between elements, and is made of an insulating material different from that of the collapse suppression layer 9, for example, a silicon oxide film or a material mainly composed of Ga oxide. It is comprised by.
  • the leak suppression layer 10 is made of a material containing at least 1% oxygen because defects localized on the surface of the GaN layer can be O-terminated and the leak current can be effectively suppressed.
  • the lower limit value of the thickness of the leak suppression layer 10 needs to be 1 nm or more like the collapse suppression layer 9, and when the ALD method is used, if one or more layers are formed, a desired effect is achieved. it can.
  • a horizontal HEMT according to the present embodiment is configured.
  • the horizontal HEMT configured as described above performs a switching operation by applying a gate voltage to the gate electrode 6. Specifically, when a gate voltage is applied to the gate electrode 6, the density of an electron layer (channel) composed of 2DEG on the GaN layer side of the GaN layer 2 and the AlGaN layer 3 below the gate electrode 6. And a voltage is applied between the source and the drain. Thereby, the horizontal HEMT performs an operation of passing a current between the source and the drain.
  • the semiconductor device of this embodiment includes both the collapse suppression layer 9 and the leak suppression layer 10 made of different materials. For this reason, it is possible to obtain a semiconductor device having a structure capable of obtaining an effect on the current collapse phenomenon while preventing leakage between elements. In addition, by forming the collapse suppression layer 9 and the leak suppression layer 10, it is possible to reduce the parasitic capacitance of the device and to obtain an effect of enabling high-speed operation.
  • a compound semiconductor substrate having a structure in which a GaN layer 2 and an n-type AlGaN layer 3 are stacked on the surface of a substrate 1 made of Si (111), SiC, sapphire, or the like is prepared.
  • a GaN layer 2 and an AlGaN layer 3 are formed on the surface of the substrate 1 by MOCVD (Metal Organic Chemical Vapor Deposition), ultra-high purity and high precision MBE (Molecular Beam Epitaxy). It is formed by the law.
  • a collapse suppression layer 9 made of an insulating material containing, for example, nitrogen or Al is formed on the surface of the AlGaN layer 3 by LPCVD (Low Pressure Chemical Vapor Deposition) method or the like. Then, after the resist film 20 is formed by spin coating or the like, the resist film 20 is patterned through a photolithography process, and the resist film 20 is left only in a portion to be an element region.
  • LPCVD Low Pressure Chemical Vapor Deposition
  • Step shown in FIG. 2 (b)] Using the resist film 20 as a mask, etching is performed from the surface of the collapse suppression layer 9 by RIE (Reactive Ion Etching) or the like, and the recess 4 having a depth reaching the GaN layer 2 through the AlGaN layer 3 is formed. Constitute. Thereby, the recesses 4 are formed in the AlGaN layer 3 and the GaN layer 2, and the collapse suppression layer 9 is left on the AlGaN layer 3 left in the element region. Thereafter, the resist film 20 is removed.
  • RIE Reactive Ion Etching
  • the surface of the collapse suppression layer 9 and the surface of the exposed portion of the GaN layer 2 or AlGaN layer 3 in the recess 4 are made of, for example, a material mainly composed of a silicon oxide film or a Ga oxide by LPCVD or the like.
  • a leak suppression layer 10 is formed.
  • a resist film is formed on the surface of the leak suppression layer 10, this is patterned to leave the resist film in a portion other than the region where the gate structure is to be formed. Then, using this resist film as a mask, the leak suppression film 10 and the collapse suppression film 9 are removed to expose the AlGaN layer 3. Then, after removing the resist film, a gate insulating film 5 is formed so as to cover at least the exposed surface of the AlGaN layer 3, and a gate electrode 6 is formed on the gate insulating film 5.
  • this is patterned to leave the resist film in portions other than the regions where the source electrode 7 and the drain electrode 8 are to be formed.
  • this resist film as a mask, the leak suppression film 10 and the collapse suppression film 9 are removed, and a part of the AlGaN layer 3 is removed to form the grooves 3a and 3b.
  • the source electrode 7 and the drain electrode 8 are formed in the groove portions 3a and 3b. In this way, the semiconductor device shown in FIG. 1 is completed.
  • both the collapse suppression layer 9 and the leak suppression layer 10 made of different materials are provided. For this reason, it is possible to obtain a semiconductor device having a structure capable of obtaining an effect on the current collapse phenomenon while preventing leakage between elements.
  • the collapse suppression layer 9 is formed so that the side wall surface of the recessed part 4 which comprises a mesa structure is covered. That is, a portion of the collapse suppression layer 9 formed on the AlGaN layer 3 is a surface portion 9a, and the side wall portion 9b is provided so as to cover the side surface of the surface portion 9a and the side wall surface of the recess 4.
  • Step shown in FIG. 4 (a) First, the steps shown in FIGS. 2A and 2B described in the first embodiment are performed. That is, the surface forming film 30 for forming the surface portion 9a of the GaN layer 2, the AlGaN layer 3, and the collapse suppression layer 9 is formed on the substrate 1, and the surface forming film 30 and the AlGaN layer 3 are formed in the element isolation region. Alternatively, the recess 4 is formed by removing the surface portion of the GaN layer 2.
  • a sidewall formation film 31 for forming the sidewall portion 9 b of the collapse suppression layer 9 is formed on the surface of the surface formation film 30 and on the surface of the exposed portion of the GaN layer 2 and the AlGaN layer 3 in the recess 4.
  • the sidewall formation film 31 made of an insulating material containing, for example, nitrogen or Al is formed by the LPCVD method or the like.
  • the sidewall portion 9 b is formed so as to cover the side surface of the surface portion 9 a and the sidewall surface of the recess 4.
  • the collapse suppression layer 9 is configured, and the collapse suppression layer 9 covers the edge portion of the element region, that is, the position of the side wall surface of the recess 4. It may be formed so as to cover the side wall portion 9b and the AlGaN / GaN interface portion exposed to the mesa inclined portion.
  • Step shown in FIG. 4 (d) The process shown in FIG. 2C described in the first embodiment is performed.
  • a leak composed of a material mainly composed of a silicon oxide film or an oxide of Ga, etc.
  • the suppression layer 10 is formed.
  • the semiconductor device according to this embodiment shown in FIG. 3 can be manufactured.
  • the collapse suppression layer 9 is formed so as to cover the side wall surface of the recess 4 that constitutes the mesa structure, but the leak suppression layer 10 is above the collapse suppression layer 9. Is formed only on the surface of the bottom surface of the recess 4. That is, the leakage suppression layer 10 is formed only in the element isolation region.
  • the leak suppression layer 10 is formed only in the element isolation region, since the side wall portion 9b is provided in addition to the surface portion 9a, the edge portion of the element region, That is, current collapse can be suppressed even at the position of the side wall surface of the recess 4. For this reason, similarly to the second embodiment, in addition to obtaining the effects shown in the first embodiment, it is possible to more effectively suppress the current collapse.
  • the same steps as in FIGS. 4A to 4C described in the second embodiment are performed, and the side surface of the surface portion 9a and the side wall surface of the concave portion 4 are processed.
  • the collapse suppression layer 9 in which the sidewall portion 9b is formed so as to cover is formed.
  • a thermal oxidation process is performed to thermally oxidize a portion of the bottom surface of the recess 4 where the GaN layer 2 is exposed, and is made of gallium oxide (Ga 2 O 2 ).
  • the leak suppression layer 10 is formed.
  • the thickness of the collapse suppression layer 9 needs to be equal to or greater than the thickness at which the AlGaN layer 3 in the element region is not oxidized in the oxidation process of the leak suppression layer 10, and typically 50 nm or more. Adjustment may be made in view of the process conditions of the process.
  • the leak suppression layer 10 configured as described above is formed of a film containing a thermal oxide of Ga as a main component, the unbonded main density at the interface can be reduced as compared with the deposition film, and the leakage through the interface can be reduced. The effect which can suppress an electric current component effectively can be acquired.
  • the leak suppression layer 10 can be formed only in the element isolation region and it is not necessary to form the leak suppression layer 10 so as to cover the step of the mesa structure, the thickness of the leak suppression layer 10 can be reduced. For this reason, compared with the case where the leak suppression layer 10 becomes thick, the heat dissipation effect can be improved, and the device can be operated with a large current.
  • the side wall surface of the concave portion 4 constituting the mesa structure is inclined with respect to the substrate surface. This is because the side wall forming film 31 and the leak suppression layer 10 to be formed later easily adhere to the side wall surface of the recess 4, and the side wall surface of the recess 4 may be perpendicular to the substrate surface. Absent. Further, the mesa structure is not necessarily required.
  • a leak prevention element for example, F (fluorine), Fe (iron), etc.
  • F fluorine
  • Fe iron
  • a switching device having another structure may be applied.
  • a switching device having a structure in which the GaN layer 2 is formed on the substrate 1 and the gate structure, the source electrode 7 and the drain electrode 8 are formed so as to be in contact with the GaN layer 2 can be applied.
  • a switching device in which a recess portion in which a channel forming layer such as the GaN layer 2 is partially recessed is provided and a gate structure is disposed in the recess portion can be applied.
  • the AlGaN layer 3 inside the recess may be completely removed by etching or may be left partially, and an optimal layer may be used as appropriate depending on the design of the operation threshold voltage and channel resistance of the device to be formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　半導体装置は、半絶縁性もしくは半導体にて構成される基板（１）と、基板上に形成された３族元素の窒化物を主成分とする化合物半導体にて構成されたチャネル形成層（２、３）と、チャネル形成層上に、ゲート絶縁膜（５）を介してゲート電極（６）が形成されたゲート構造と、チャネル形成層上において、ゲート構造を挟んだ両側に配置されたソース電極（７）およびドレイン電極（８）と、を備えたスイッチングデバイスを含む。チャネル形成層のうち、スイッチングデバイスが形成される領域を素子領域、素子領域の周囲を素子分離領域とすると、絶縁材料で構成されるコラプス抑制層（９）が素子領域においてチャネル形成層上に形成され、コラプス抑制層とは異なる絶縁材料で構成されるリーク抑制層（１０）が素子分離領域においてチャネル形成層上に形成される。

Description

半導体装置およびその製造方法 関連出願の相互参照
　本開示は、２０１３年１２月６日に出願された日本出願番号２０１３－２５３３６５号に基づくもので、ここにその記載内容を援用する。
　本開示は、Ｇａ（ガリウム）、Ａｌ（アルミニウム）、Ｉｎ（インジウム）などの３族元素の窒化物を主成分とする化合物半導体を用いたスイッチングデバイスを含む半導体装置およびその製造方法に関する。例えば、本開示は、スイッチングデバイスとして、ＧａＮ－ＨＥＭＴ（High electron mobility transistor：高電子移動度トランジスタ）デバイスの一つである横型ＨＥＭＴを有する半導体装置に適用されると好適である。
　従来、特許文献１において、３族元素の窒化物半導体層を用いて複数の素子形成を行う構造において、各素子間の絶縁分離構造の形成を容易に行えるようにする方法が開示されている。具体的には、３族元素の窒化物半導体層のうちの素子領域の周囲（以下、素子分離領域という）にイオン注入を行って改質領域を形成し、酸化処理の際に改質領域での酸化反応が促進させられるようにしている。これにより、素子分離領域に絶縁酸化膜が形成され易くなり、各素子間の絶縁分離構造の形成を容易に行うことが可能になる。しかしながら、このような方法では、素子分離領域において絶縁酸化膜が形成され易くなるものの、素子領域にも熱酸化によって部分的に絶縁酸化膜が形成され、表面の凹凸を増大させてしまう。このため、素子領域にスイッチングデバイスを形成したときに、移動度が低下してデバイス性能が低下するという問題がある。
　また、基板上にバッファ層を介してＧａＮ層およびＡｌＧａＮ層を形成し、それを用いて複数の素子形成を行う構造において、各素子の間に、ＡｌＧａＮ層の表面から基板まで、あるいは基板の近傍まで至るトレンチ分離構造を備える構造もある。しかしながら、エッチングによってトレンチを深く形成しなければならず、製造工程の長時間化を招き、製造コストが高くなってしまう。また、エッチングの際に用いるマスク材料も、深いトレンチが掘れるように厚膜レジストもしくはメタルマスクが必要になり、半導体装置の高集積化が難しくなる。
　このため、素子分離領域に配置する絶縁膜をデポジションによって形成することが行われている。例えば、絶縁膜をデポジションによって形成する場合、次のような工程によって半導体装置が製造される。
　まず、ＧａＮ層の上にＡｌＧａＮ層を形成し、素子領域の周囲となる素子分離領域を素子領域よりも凹ませることでメサ構造にする。続いて、素子領域および素子分離領域の表面上に絶縁膜としてシリコン酸化膜をデポジションする。そして、所望のマスクを用いてゲート電極の形成予定位置においてシリコン酸化膜を開口させてＡｌＧａＮ層に達する凹部を形成し、この凹部内にゲート絶縁膜を介してゲート電極を配置する。さらに、所望のマスクを用いてソース電極およびドレイン電極の形成予定位置、つまりゲート電極を挟んだ両側においてシリコン酸化膜を開口させてＡｌＧａＮ層に達する凹部を形成し、各凹部内にソース電極やドレイン電極を配置する。これにより、素子分離領域に配置する絶縁膜をデポジションにて形成した構造の半導体装置が完成する。また、素子領域および素子分離領域の表面上に形成する絶縁膜として、シリコン酸化膜に代えてシリコン窒化膜を形成することもできる。
特開２００６－６６４８０号公報
　上記したように、素子領域および素子分離領域の表面上に配置する絶縁膜をデポジションにて形成することで、熱酸化によって発生する問題、つまり素子領域まで部分的に絶縁酸化膜が形成されることで表面の凹凸を増大させるという問題を解消できる。
　しかしながら、絶縁膜をシリコン酸化膜とする場合には、素子間のリーク防止については効果があるものの、電流コラプスについては十分な効果が得られないことが確認されている。また、絶縁膜をシリコン窒化膜とする場合には、電流コラプスについては効果があるものの、素子間のリーク防止については十分な効果が得られないことが確認されている。
　なお、電流コラプスとは、スイッチングデバイスのスイッチング動作に伴う電気抵抗増大効果により、ドレイン電流量の回復に時間が掛かり、ドレイン電流が大幅に減少する現象をいう。
　本開示は素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置およびその製造方法を提供することを目的とする。
　本開示では、半絶縁性もしくは半導体にて構成される基板と、基板上に形成された３族元素の窒化物を主成分とする化合物半導体にて構成されたチャネル形成層と、チャネル形成層上に、ゲート絶縁膜を介してゲート電極が形成されたゲート構造と、チャネル形成層上において、ゲート構造を挟んだ両側に配置されたソース電極およびドレイン電極と、を備えたスイッチングデバイスを含み、チャネル形成層のうちスイッチングデバイスが形成される領域を素子領域、該素子領域の周囲を素子分離領域として、素子領域においてチャネル形成層上に形成された絶縁材料で構成されるコラプス抑制層と、素子分離領域においてチャネル形成層上に形成され、コラプス抑制層とは異なる絶縁材料で形成されたリーク抑制層と、を有することを特徴としている。
　このように、互いに異なる材質で構成されたコラプス抑制層とリーク抑制層の両方を備えている。このため、素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置とすることが可能となる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
本開示の第１実施形態にかかる横型のＨＥＭＴを有する半導体装置の断面図である。 図１に示す半導体装置の製造工程を示した断面図である。 本開示の第２実施形態にかかる横型のＨＥＭＴを有する半導体装置の断面図である。 図３に示す半導体装置の製造工程を示した断面図である。 本開示の第３実施形態にかかる横型のＨＥＭＴを有する半導体装置の断面図である。 図５に示す半導体装置の製造工程を示した断面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　本開示の第１実施形態について説明する。図１に示すように、本実施形態にかかる半導体装置は、３族元素の窒化物を主成分とする化合物半導体を用いたスイッチングデバイスとして、横型のＨＥＭＴを備えている。このＨＥＭＴは、以下のように構成されている。
　横型ＨＥＭＴは、基板１の表面に、ＧａＮ層２およびｎ型のＡｌＧａＮ層３が積層された構造を化合物半導体基板として用いて形成されている。この化合物半導体基板におけるＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に、ピエゾ効果及び分極効果により２次元電子ガス（以下、２ＤＥＧ）キャリアが誘起されることで横型ＨＥＭＴが動作するようになっている。
　基板１は、Ｓｉ（１１１）やＳｉＣおよびサファイヤなどの半絶縁性材料や半導体材料によって構成されており、この上にＧａＮ層２とＡｌＧａＮ層３が例えばヘテロエピタキシャル成長によって形成されている。基板１の比抵抗値は目的とするデバイスの特性に合わせて、基板１内の不純物濃度により任意に調整すればよい。また、図示していないが、ＧａＮ層２と基板１との間にＡｌＧａＮ－ＧａＮ超格子層などを介在させ、ＧａＮ層２の結晶性を良好なものにすることも有効である。ここでの結晶性とは、ＧａＮ層２中の欠陥や転位などであり、電気的及び光学的な特性に対して影響を及ぼすものである。
　基板１のうちデバイス形成が行われる部分を素子領域として、この素子領域の周囲に位置する素子分離領域に、凹部４が形成されることでメサ構造が構成されている。凹部４は、ＡｌＧａＮ層３の表面からＧａＮ層２に達する深さとされ、凹部４の側壁面は基板表面に対して傾斜させられている。例えば、ＡｌＧａＮ層３を２０ｎｍ程度の厚みで形成しているが、凹部４はそれ以上の深さとされている。
　また、ＡｌＧａＮ層３の表面には溝部３ａ、３ｂが形成されている。ＡｌＧａＮ層３の表面のうち両溝部３ａ、３ｂの間には、ゲート絶縁膜５およびその上に形成されたゲート電極６にて構成されるゲート構造が備えられている。ゲート絶縁膜５は、酸化膜などによって構成されており、ゲート電極６は、不純物がドープされたＰｏｌｙ－Ｓｉや金属材料などによって構成されている。ただし、ゲート電極６及びゲート絶縁膜５の材料は、目的とするデバイスの閾値電圧及びゲート耐圧、長期信頼性等を鑑みて、最適な材料及びその構造を選べばよい。例えば、ゲート絶縁膜５としては、Ｓｉ酸化膜の他に、Ｓｉ窒化膜やＳｉＯＮ、Ａｌ2Ｏ3やＬａ2Ｏ3などの高誘電率材料を用いることも有効であるし、それらの混合膜、積層膜でもよい。ゲート絶縁膜５を高誘電率膜とする場合、多結晶化抑制のために、窒素やＳｉなどを高温熱処理やプラズマプロセスを用いてドープしてもよい。
　一方、ＡｌＧａＮ層３の表面のうち溝部３ａが配置された場所には、溝部３ａ内に入り込むようにソース電極７が形成されており、溝部３ｂが配置された場所には、溝部３ｂ内に入り込むようにドレイン電極８が形成されている。これらソース電極７やドレイン電極７は、例えばＡｌなどの電極材料で構成されており、それぞれ溝部３ａ、３ｂの表面とオーミック接触させられている。
　そして、素子領域において、ＡｌＧａＮ層２の表面のうちゲート構造やソース電極７およびドレイン電極８以外の部分を覆うように、コラプス抑制層９が例えば５０ｎｍの厚さで形成されている。このコラプス抑制層９は、電流コラプスを抑制するための保護膜であり、窒素もしくはＡｌを含む絶縁材料、例えばシリコン窒化膜やシリコン酸化窒化膜、アルミナ（Ａｌ2Ｏ3）もしくはアルミシリケート（ＡｌＳｉＯ）等により構成されている。このような絶縁材料を用いたコラプス抑制層９を備えることによって、素子領域に形成されるスイッチングデバイスのスイッチング動作に伴う電気抵抗増大を抑制でき、ドレイン電流量の回復時間の縮小を図れることで、ドレイン電流の減少を抑制することが可能となる。コラプス抑制層９の厚さは、連続膜が形成できる厚さ以上である必要がある。膜が不連続である場合には、不連続領域においてコラプス現象が生じてしまう。典型的には、１ｎｍ以上である必要があるが、ＡＬＤ（atomic layer deposition）法などにより、制御性良く膜厚制御できる場合は、１層以上のコラプス抑制層９が形成されていれば、所望の効果が達成できる。
　さらに、コラプス抑制層９の表面および凹部４内におけるＧａＮ層２やＡｌＧａＮ層３の露出部分の表面上に、リーク抑制層１０が例えば１００ｎｍの厚さで形成されている。このリーク抑制層１０は、素子間のリークを抑制するためのもの保護膜であり、コラプス抑制層９とは異なる材質の絶縁材料、例えばシリコン酸化膜やＧａの酸化物を主成分とする材料等により構成されている。特に、リーク抑制層１０については酸素を少なくとも１％以上含む材料で構成すると、ＧａＮ層表面に局在する欠陥をＯ終端でき、それを介したリーク電流が効果的に抑制できるため好ましい。このような絶縁材料を用いたリーク抑制層１０を備えることにより、隣接する素子間の絶縁分離が的確に行え、素子間のリークを抑制することが可能となる。リーク抑制層１０の膜厚下限値は、コラプス抑制層９と同様に、１ｎｍ以上である必要があり、ＡＬＤ法を用いる場合には、１層以上が形成されていれば、所望の効果が達成できる。
　このような構成により、本実施形態にかかる横型のＨＥＭＴが構成されている。このように構成される横型のＨＥＭＴは、ゲート電極６に対してゲート電圧が印加されることでスイッチング動作を行う。具体的には、ゲート電極６に対してゲート電圧が印加されることで、ゲート電極６の下方におけるＧａＮ層２とＡｌＧａＮ層３のＧａＮ層側に２ＤＥＧで構成される電子層（チャネル）の密度が制御され、ソース－ドレイン間に電圧が加えられる。これにより、横型のＨＥＭＴは、ソース－ドレイン間に電流を流すという動作を行う。
　そして、本実施形態の半導体装置においては、互いに異なる材質で構成されたコラプス抑制層９とリーク抑制層１０の両方を備えている。このため、素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置とすることが可能となる。また、コラプス抑制層９およびリーク抑制層１０を形成することで、デバイスの寄生容量を低減でき、高速動作化が可能になるという効果も得られる。
　以下、本実施形態にかかる横型のＨＥＭＴを有する半導体装置の製造方法について、図２を参照して説明する。
　〔図２（ａ）に示す工程〕
　Ｓｉ（１１１）やＳｉＣおよびサファイヤなどで構成された基板１の表面に、ＧａＮ層２およびｎ型のＡｌＧａＮ層３が積層された構造を有する化合物半導体基板を用意する。例えば、基板１の表面に、ＧａＮ層２およびＡｌＧａＮ層３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法や超高純度、高精度にしたＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法などによって形成する。
　次に、ＡｌＧａＮ層３の表面に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition：減圧気相成長）法等により、例えば窒素もしくはＡｌを含む絶縁材料で構成されるコラプス抑制層９を成膜する。そして、スピンコートなどによってレジスト膜２０を成膜したのち、フォトリソグラフィ工程を経てレジスト膜２０をパターニングし、レジスト膜２０を素子領域となる部分にのみ残す。
　〔図２（ｂ）に示す工程〕
　レジスト膜２０をマスクとして、コラプス抑制層９の表面からＲＩＥ（Reactive Ion Etching）などによってエッチングし、ＡｌＧａＮ層３を貫通してＧａＮ層２に達する深さの凹部４を形成することでメサ構造を構成する。これにより、ＡｌＧａＮ層３およびＧａＮ層２に凹部４が形成されると共に、素子領域に残されたＡｌＧａＮ層３の上にコラプス抑制層９が残される。この後、レジスト膜２０を除去する。
　〔図２（ｃ）に示す工程〕
　コラプス抑制層９の表面および凹部４内におけるＧａＮ層２やＡｌＧａＮ層３の露出部分の表面上に、ＬＰＣＶＤ法等により、例えばシリコン酸化膜やＧａの酸化物を主成分とする材料等により構成されるリーク抑制層１０を成膜する。
　この後の工程については従来と同様であるため図示しないが、例えば以下の工程を行っている。リーク抑制層１０の表面にレジスト膜を成膜したのち、これをパターニングしてゲート構造の形成予定領域以外の部分にレジスト膜を残す。そして、このレジスト膜をマスクとしてリーク抑制膜１０およびコラプス抑制膜９を除去してＡｌＧａＮ層３を露出させる。そして、レジスト膜を除去したのち、少なくともＡｌＧａＮ層３の露出した表面を覆うようにゲート絶縁膜５を形成し、さらにゲート絶縁膜５の上にゲート電極６を形成する。さらに、再度リーク抑制層１０やゲート構造の上にレジスト膜を成膜したのち、これをパターニングしてソース電極７およびドレイン電極８の形成予定領域以外の部分にレジスト膜を残す。このレジスト膜をマスクとしてリーク抑制膜１０やコラプス抑制膜９を除去すると共にＡｌＧａＮ層３の一部を除去することで溝部３ａ、３ｂを形成する。そして、レジスト膜を除去したのち、溝部３ａ、３ｂ内にソース電極７およびドレイン電極８を形成する。このようにして、図１に示す半導体装置が完成する。
　以上説明したように、本実施形態では、互いに異なる材質で構成されたコラプス抑制層９とリーク抑制層１０の両方を備えている。このため、素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置とすることが可能となる。
　（第２実施形態）
　本開示の第２実施形態について説明する。本実施形態は、第１実施形態に対してコラプス抑制層９の構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
　図３に示すように、本実施形態では、メサ構造を構成する凹部４の側壁面が覆われるようにコラプス抑制層９を形成している。つまり、コラプス抑制層９のうちＡｌＧａＮ層３の上に形成された部分を表面部９ａとして、この表面部９ａの側面および凹部４の側壁面を覆うようにサイドウォール部９ｂを備えている。
　このように、表面部９ａに加えてサイドウォール部９ｂを備えることにより、素子領域のエッジ部、つまり凹部４の側壁面の位置においても電流コラプスを抑制することができる。このため、第１実施形態に示した効果が得られるのに加えて、より効果的に電流コラプスを抑制することが可能となる。
　次に、図４を参照して、本実施形態にかかる横型ＨＥＭＴを有する半導体装置の製造方法について説明する。
　〔図４（ａ）に示す工程〕
　まず、第１実施形態で説明した図２（ａ）、（ｂ）に示す工程を行う。すなわち、基板１の上に、ＧａＮ層２、ＡｌＧａＮ層３およびコラプス抑制層９の表面部９ａを形成するための表面形成膜３０を形成すると共に、素子分離領域において表面形成膜３０およびＡｌＧａＮ層３やＧａＮ層２の表面部を除去することで凹部４を形成する。
　〔図４（ｂ）に示す工程〕
　表面形成膜３０の表面および凹部４内におけるＧａＮ層２やＡｌＧａＮ層３の露出部分の表面上に、コラプス抑制層９のうちのサイドウォール部９ｂを構成するためのサイドウォール形成膜３１を形成する。例えば、ＬＰＣＶＤ法等により、例えば窒素もしくはＡｌを含む絶縁材料によりで構成されるサイドウォール形成膜３１を形成する。
　〔図４Ｃに示す工程〕
　サイドウォール形成膜３１を異方性エッチングすることで、表面部９ａの側面および凹部４の側壁面を覆うようにサイドウォール部９ｂを形成する。これにより、コラプス抑制層９が構成され、コラプス抑制層９によって、素子領域のエッジ部、つまり凹部４の側壁面の位置が覆われた構造となる。サイドウォール部９ｂ、メサ傾斜部分に露出したＡｌＧａＮ／ＧａＮ界面部分が覆われるように形成されていればよい。
　〔図４（ｄ）に示す工程〕
　第１実施形態で説明した図２（ｃ）に示す工程を行う。これにより、コラプス抑制層９の表面および凹部４内におけるＧａＮ層２やＡｌＧａＮ層３の露出部分の表面上に、例えばシリコン酸化膜やＧａの酸化物を主成分とする材料等により構成されるリーク抑制層１０を成膜する。
　この後は、第１実施形態で説明した方法によって、ゲート構造やソース電極７およびドレイン電極８を形成することで、図３に示した本実施形態にかかる半導体装置を製造することができる。
　（第３実施形態）
　本開示の第３実施形態について説明する。本実施形態は、第２実施形態に対してリーク抑制層１０の構造を変更したものであり、その他については第２実施形態と同様であるため、第２実施形態と異なる部分についてのみ説明する。
　図５に示すように、本実施形態でも、メサ構造を構成する凹部４の側壁面が覆われるようにコラプス抑制層９を形成しているが、リーク抑制層１０についてはコラプス抑制層９の上には形成しておらず、凹部４の底面部の表面上にのみ形成してある。つまり、リーク抑制層１０が素子分離領域のみに形成された構造としている。
　このように、リーク抑制層１０が素子分離領域のみに形成された構造としても、第２実施形態と同様、表面部９ａに加えてサイドウォール部９ｂを備えているため、素子領域のエッジ部、つまり凹部４の側壁面の位置においても電流コラプスを抑制することができる。このため、第２実施形態と同様、第１実施形態に示した効果が得られるのに加えて、より効果的に電流コラプスを抑制することが可能となる。
　次に、図６を参照して、本実施形態にかかる横型ＨＥＭＴを有する半導体装置の製造方法について説明する。
　まず、図６（ａ）～（ｃ）に示す工程において、第２実施形態で説明した図４（ａ）～（ｃ）と同様の工程を行い、表面部９ａの側面および凹部４の側壁面を覆うようにサイドウォール部９ｂを形成したコラプス抑制層９を構成する。この後、図６（ｄ）に示す工程として、熱酸化工程を行うことで、凹部４の底面においてＧａＮ層２が露出している部分を熱酸化して酸化ガリウム（Ｇａ2Ｏ2）からなるリーク抑制層１０を形成する。本実施形態では、リーク抑制層１０の酸化工程の際に素子領域がコラプス抑制層９に覆われているため、素子形成領域の酸化処理に伴う表面あれは生じない。この場合、コラプス抑制層９の膜厚は、リーク抑制層１０の酸化工程にて素子領域のＡｌＧａＮ層３が酸化されない膜厚以上である必要があり、典型的には５０ｎｍ以上であるが、酸化工程のプロセス条件を鑑みて調整すればよい。
　このように構成されるリーク抑制層１０は、Ｇａの熱酸化物を主成分とする膜によって構成されるため、デポジション膜にくらべて界面の未結合主密度が低減でき、界面を介したリーク電流成分を効果的に抑制できる効果を得ることができる。また、素子分離領域にのみリーク抑制層１０を形成でき、メサ構造の段差を覆うようにリーク抑制層１０を形成する必要がないため、リーク抑制層１０の膜厚を薄くできる。このため、リーク抑制層１０が厚くなる場合と比較して放熱効果を改善でき、素子の大電流動作化が可能となる。
　（変形例）
　本開示は、実施形態に準拠して記述されたが、当該実施形態や構造に限定されるものではない。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記実施形態では、メサ構造を構成する凹部４の側壁面が基板表面に対して傾斜させられた状態としている。これは、後で形成するサイドウォール形成膜３１やリーク抑制層１０が凹部４の側壁面にも付着し易くするためであり、凹部４の側壁面が基板表面に対して垂直であっても構わない。また、必ずしもメサ構造としなくても良い。
　また、リーク抑制層１０によって素子分離が可能であるが、素子分離領域においてＧａＮ層２の表面に補助的にリーク阻止元素（例えば、Ｆ（フッ素）やＦｅ（鉄）など）をイオン注入しておけば、より効果的にリーク抑制が可能となる。
　さらに、上記各実施形態では、スイッチングデバイスとして、基板１上にチャネル形成膜としてＧａＮ層２およびＡｌＧａＮ層３を形成した構造を例に挙げた。これに対して他の構造のスイッチングデバイスを適用しても良い。例えば、基板１の上にＧａＮ層２が形成され、ＧａＮ層２に接触するようにゲート構造やソース電極７およびドレイン電極８が形成された構造のスイッチングデバイスを適用することもできる。また、ＧａＮ層２などのチャネル形成層を部分的に凹ませたリセス部を設け、このリセス部内にゲート構造が配置されるスイッチングデバイスを適用することもできる。リセス内部のＡｌＧａＮ層３は完全にエッチング除去してもよいし、部分的に残してもよく、形成するデバイスの動作閾値電圧、チャネル抵抗の設計によって、適宜最適なものを用いればよい。

Claims (9)

  1. 　半絶縁性もしくは半導体にて構成される基板（１）と、
    　前記基板上に形成された３族元素の窒化物を主成分とする化合物半導体にて構成されたチャネル形成層（２、３）と、
    　前記チャネル形成層上に、ゲート絶縁膜（５）を介してゲート電極（６）が形成されたゲート構造と、
    　前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配置されたソース電極（７）およびドレイン電極（８）と、を備えたスイッチングデバイスを含み、
    　前記チャネル形成層のうち前記スイッチングデバイスが形成される領域を素子領域、該素子領域の周囲を素子分離領域として、
    　前記素子領域において前記チャネル形成層上に形成された絶縁材料で構成されるコラプス抑制層（９）と、
    　前記素子分離領域において前記チャネル形成層上に形成され、前記コラプス抑制層とは異なる絶縁材料で形成されたリーク抑制層（１０）と、を有する半導体装置。
  2. 　前記コラプス抑制層は窒素もしくはアルミニウムを含む絶縁材料によって構成されており、
    　前記リーク抑制層は少なくとも酸素を１％含む絶縁材料によって構成されている請求項１に記載の半導体装置。
  3. 　前記チャネル形成層のうち前記素子分離領域に凹部（４）が形成されることでメサ構造とされ、
    　前記リーク抑制層は、少なくとも前記凹部の底面上に形成されている請求項１または２に記載の半導体装置。
  4. 　前記素子領域では、前記コラプス抑制層と前記リーク抑制層とが順に積層された積層構造とされ、
    　前記素子分離領域では、前記リーク抑制層のみが形成された構造とされている請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 　前記コラプス抑制層は、前記素子領域において前記チャネル形成層の表面上に形成された表面部（９ａ）と、前記メサ構造を構成する凹部の側壁面に形成されたサイドウォール部（９ｂ）とを有して構成され、
    　前記素子領域では、前記コラプス抑制層と前記リーク抑制層とが順に積層された積層構造とされ、
    　前記素子分離領域では、前記リーク抑制層のみが形成された構造とされている請求項３に記載の半導体装置。
  6. 　前記コラプス抑制層は、前記素子領域において前記チャネル形成層の表面上に形成された表面部（９ａ）と、前記メサ構造を構成する凹部の側壁面に形成されたサイドウォール部（９ｂ）とを有して構成され、
    　前記素子領域では、前記コラプス抑制層のみが形成された構造とされ、
    　前記素子分離領域では、前記リーク抑制層のみが形成された構造とされている請求項３に記載の半導体装置。
  7. 　請求項４に記載の半導体装置の製造方法であって、
    　前記基板上に前記チャネル形成層を形成する工程と、
    　前記チャネル形成層の上に、前記コラプス抑制層を形成する工程と、
    　前記コラプス抑制層の上にマスク（２０）を配置したのち、該マスクを用いて、前記素子分離領域において前記コラプス抑制層および前記チャネル形成層をエッチングし、前記チャネル形成層に凹部（４）を形成すると共に前記素子領域に残された前記チャネル形成層の上に前記コラプス抑制層を残す工程と、
    　前記コラプス抑制層の上を含め、前記凹部内における前記チャネル形成層の上に、前記コラプス抑制層とは異なる絶縁材料で構成される前記リーク抑制層を形成する工程と、を含んでいる半導体装置の製造方法。
  8. 　請求項５に記載の半導体装置の製造方法であって、
    　前記基板上に前記チャネル形成層を形成する工程と、
    　前記チャネル形成層の上に、前記コラプス抑制層のうちの前記表面部を形成するための表面形成膜（３０）を形成する工程と、
    　前記表面形成膜の上にマスク（２０）を配置したのち、該マスクを用いて、前記素子分離領域において前記表面形成膜および前記チャネル形成層をエッチングし、前記チャネル形成層に凹部（４）を形成すると共に前記素子領域に残された前記チャネル形成層の上に前記表面部を残す工程と、
    　前記表面部を含め、前記凹部内における前記チャネル形成層の上に、前記コラプス抑制層のうちの前記サイドウォール部を形成するためのサイドウォール形成膜（３１）を形成する工程と、
    　前記サイドウォール形成膜を異方性エッチングすることで、前記表面部および前記凹部の側壁面を覆うように前記サイドウォール部を形成する工程と、
    　前記コラプス抑制層の上を含め、前記凹部内における前記チャネル形成層の上に、前記コラプス抑制層とは異なる絶縁材料で構成される前記リーク抑制層を形成する工程と、を含んでいる半導体装置の製造方法。
  9. 　請求項６に記載の半導体装置の製造方法であって、
    　前記基板上に前記チャネル形成層を形成する工程と、
    　前記チャネル形成層の上に、前記コラプス抑制層のうちの前記表面部を形成するための表面形成膜（３０）を形成する工程と、
    　前記表面形成膜の上にマスク（２０）を配置したのち、該マスクを用いて、前記素子分離領域において前記表面形成膜および前記チャネル形成層をエッチングし、前記チャネル形成層に凹部（４）を形成すると共に前記素子領域に残された前記チャネル形成層の上に前記表面部を残す工程と、
    　前記表面部を含め、前記凹部内における前記チャネル形成層の上に、前記コラプス抑制層のうちの前記サイドウォール部を形成するためのサイドウォール形成膜（３１）を形成する工程と、
    　前記サイドウォール形成膜を異方性エッチングすることで、前記表面部および前記凹部の側壁面を覆うように前記サイドウォール部を形成する工程と、
    　熱酸化を行うことにより、前記凹部内における前記チャネル形成層の表面上に、前記コラプス抑制層とは異なる絶縁材料で構成される前記リーク抑制層を形成する工程と、を含んでいる半導体装置の製造方法。
PCT/JP2014/004423 2013-12-06 2014-08-28 半導体装置およびその製造方法 WO2015083304A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201480066141.1A CN105814673B (zh) 2013-12-06 2014-08-28 半导体装置及其制造方法
US15/101,156 US10381469B2 (en) 2013-12-06 2014-08-28 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013253365A JP6287143B2 (ja) 2013-12-06 2013-12-06 半導体装置およびその製造方法
JP2013-253365 2013-12-06

Publications (1)

Publication Number Publication Date
WO2015083304A1 true WO2015083304A1 (ja) 2015-06-11

Family

ID=53273095

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/004423 WO2015083304A1 (ja) 2013-12-06 2014-08-28 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10381469B2 (ja)
JP (1) JP6287143B2 (ja)
CN (1) CN105814673B (ja)
WO (1) WO2015083304A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
WO2018195261A1 (en) * 2017-04-19 2018-10-25 Macom Technology Solutions Holdings, Inc. Device isolation design rules for hast improvement
US11251162B2 (en) 2017-10-27 2022-02-15 Nissan Motor Co., Ltd. Semiconductor device with reduced thermal resistance
WO2019160598A1 (en) * 2018-02-14 2019-08-22 Hrl Laboratories, Llc HIGHLY SCALED LINEAR GaN HEMT STRUCTURES
US11404541B2 (en) 2018-02-14 2022-08-02 Hrl Laboratories, Llc Binary III-nitride 3DEG heterostructure HEMT with graded channel for high linearity and high power applications
CN109103098B (zh) * 2018-04-04 2021-04-30 北京大学 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法
JP2020061414A (ja) * 2018-10-05 2020-04-16 ローム株式会社 窒化物半導体装置および窒化物半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173241A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2006173595A (ja) * 2004-11-22 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びそれを用いた車載レーダシステム
JP2010045343A (ja) * 2008-07-15 2010-02-25 Imec 半導体デバイス
JP2012049216A (ja) * 2010-08-25 2012-03-08 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630019B2 (ja) 2004-08-25 2011-02-09 パナソニック株式会社 半導体装置の製造方法
US7476918B2 (en) 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5242068B2 (ja) 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
JP5470705B2 (ja) 2007-12-28 2014-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
US9601638B2 (en) * 2011-10-19 2017-03-21 Nxp Usa, Inc. GaN-on-Si switch devices
JP5920255B2 (ja) 2013-03-18 2016-05-18 株式会社デンソー 半導体装置の製造方法およびそれに用いられるドライエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173595A (ja) * 2004-11-22 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びそれを用いた車載レーダシステム
JP2006173241A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2010045343A (ja) * 2008-07-15 2010-02-25 Imec 半導体デバイス
JP2012049216A (ja) * 2010-08-25 2012-03-08 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
CN105814673B (zh) 2018-11-09
US20160372587A1 (en) 2016-12-22
CN105814673A (zh) 2016-07-27
JP6287143B2 (ja) 2018-03-07
JP2015111633A (ja) 2015-06-18
US10381469B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
JP6287143B2 (ja) 半導体装置およびその製造方法
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
US9093354B1 (en) Three-dimensional quantum well transistor
JP5906004B2 (ja) 電界効果トランジスタおよびその製造方法
JP5217157B2 (ja) 電界効果トランジスタおよびその製造方法
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
KR101575407B1 (ko) 채널 후면 패시베이션층을 갖는 ｆⅰｎｆｅｔ 디바이스 및 관련 방법
TWI592983B (zh) 形成iii-v族通道的方法
JP6337726B2 (ja) 半導体装置およびその製造方法
JP2010118556A (ja) 半導体装置および半導体装置の製造方法
TWI578532B (zh) 場效電晶體及其製備方法
JPWO2006080109A1 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
KR20110122525A (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
JP2009231458A (ja) 電界効果トランジスタ
TW201947766A (zh) 高電子遷移率電晶體
JP2016058721A (ja) 半導体装置
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
WO2015198512A1 (ja) 半導体装置およびその製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
CN106920748A (zh) 鳍式场效应晶体管及其形成方法
KR101811808B1 (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
KR101680767B1 (ko) 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
TW202010125A (zh) 半導體裝置及其製造方法
TWI653688B (zh) 半導體裝置及其製造方法
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14868366

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15101156

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14868366

Country of ref document: EP

Kind code of ref document: A1