TWI502626B - 單次曝光自行對準雙重、三重及四重圖案化方法 - Google Patents

單次曝光自行對準雙重、三重及四重圖案化方法 Download PDF

Info

Publication number
TWI502626B
TWI502626B TW101144001A TW101144001A TWI502626B TW I502626 B TWI502626 B TW I502626B TW 101144001 A TW101144001 A TW 101144001A TW 101144001 A TW101144001 A TW 101144001A TW I502626 B TWI502626 B TW I502626B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
substrate
pitch
defining
Prior art date
Application number
TW101144001A
Other languages
English (en)
Other versions
TW201338016A (zh
Inventor
Fitih M Cinnor
Charles H Wallace
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201338016A publication Critical patent/TW201338016A/zh
Application granted granted Critical
Publication of TWI502626B publication Critical patent/TWI502626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Description

單次曝光自行對準雙重、三重及四重圖案化方法
本發明係關於單次曝光自行對準雙重、三重及四重圖案化方法。
多重圖案化意指為微影術開發以增強特徵密度的技術。在雙重圖案化中，微影製程增強以產生使預期的特徵數目加倍。取得雙重圖案化的技術包含微影蝕刻、微影蝕刻方式，如同名稱所示般，要求兩次曝光及二次蝕刻操作。第二技術是微影凍結技術，僅要求一次蝕刻操作及使用化學修改製程以在進行第二光阻圖阻及曝光之前「凍結」曝光/顯影的光阻。由於凍結使用第一曝光/顯影光阻的化學修改，所以，不受到後續的微影處理不利地影響。雖然類似於微影蝕刻、微影蝕刻技術，僅要求單次蝕刻操作，但是，微影凍結技術要求兩次曝光。另一方式是使用間隔器為基礎的圖案化，雖然其使用單次曝光，但是，其涉及多個處理步驟。
揭示大致上涉及單次曝光以界定主圖案之界定積體電路特徵的方法。在進行至後續處理之前，主圖案保持或是轉至另一材料。藉由利用刻意地導入的角表面及體積修改方法以產生修改過及未修改的區域組成的差異組件，此圖 案用以直接地界定自行對準的雙重、三重或四重圖案。導入的角表面或體積修改方法用於主圖案間隔的分割。
圖1顯示積體電路結構的部份的實施例。此結構可為指定用於數百個離散積體電路晶片之晶圓的一部份。舉例而言，圖1顯示包含例如矽等半導體材料之基底110的結構。硬掩罩層120覆蓋基底110的表面(如所示的上表面)。在一實施例中，舉例而言，硬掩罩層120是氮化矽(Six Ny )或類似材料。例如第一抗反射材料的第一基底層130覆蓋硬掩罩層120的表面。舉例而言，例如第二抗反射材料的第二基底層140覆蓋第一基底層130的表面，在一實施例中，第二抗反射材料具有的蝕刻特徵不同於基底層130的材料。第一基底層130及第二基底層140都被選擇成相對於彼此及相對於硬掩罩層120具有選擇性的材料。將瞭解，包含抗反射材料等已知用於積體電路處理的很多材料的蝕刻特性與它們的沉積方法是所知悉的。光阻層150覆蓋第二基底層140。光阻層150可為正型或負型光阻。
圖2顯示光阻層150圖案化後圖1的結構。在圖2中，光阻層150圖案化成為離散結構1500A、1500B及1500C。應瞭解，僅為了說明而呈現少數離散結構。各離散結構圖案化成具有相對立的側壁，各側壁相對於第二基底層140的表面而界定歪斜角α。在圖2中，相對於表面之各側壁的歪斜角具有小於90度的角度。代表的角度α為45°等級。如同所示，光阻材料的離散結構具有長度維 度，在此表示中此維度係進入頁面中。相對立側壁降低相對於結構的頂部或高峰之寬度之離散結構的寬度維度基礎。依此方式，離散結構1500A、1500B及1500C類似倒轉的等邊梯形稜鏡。以微影技術，例如，使攝影層150受經過產生歪斜角圖案的光罩之光源曝照，而形成歪斜角。圖2也顯示離散結構1500A、1500B及1500C以間距P1圖案化，間距P1是在圖案的上邊緣之間(例如離散結構的最寬部份)測量到的。
應瞭解，可以以多種方式，完成形成例如離散結構1500A、1500B及1500C等離散結構。圖3-5顯示一替代技術，起初，均設有歪斜角結構1500AA、1500BB、及1500CC的相對立側壁由光阻層150形成，均相對於第二基底層140的表面具有歪斜角β。在本實施例中，相對立的側壁的歪斜角與對結構1500A、1500B及1500C之圖2中所示的歪斜角α是相反的。結構1500AA、1500BB及1500CC的相對立的側壁均相對於表面而界定角度β，大於90度。代表的角度β是在135°的等級。
在形成離散結構1500AA、1500BB及1500CC之後，保護層(例如氮化矽層的)沉積於結構的表面上。在圖4中，顯示具有以互補方式沉積的保護層160之結構；互補意指保護層160補足或完成設有離散光阻結構1500AA、1500BB及1500CC之結構的表面上之層。一旦在結構上形成保護層160，則藉由例如拋光以將層平坦化。光阻結構1500AA、1500BB及1500CC接著被移除，留下保護層作 為基底的表面上的材料。圖5顯示在結構的表面上具有保護層材料的離散結構1600A、1600B及1600C之結構。圖5顯示包含相對立側壁的離散結構，各對立側壁相對於結構的表面界定小於90°(例如45°)的角度α。離散結構也具有間距P1，間距P1是與圖3中的光阻材料的離散結構1500AA、1500BB、及1500CC形成的間距相同。
在參考圖3的上述說明中，光阻的有角度側壁圖案化被說明成產生設有具有大於90度的角度β之相對立的歪斜側壁之離散結構。形成設有歪斜角側壁的此離散結構之一方式是經由各向等性蝕刻技術(例如，濕蝕刻)。在另一實施例中，此離散側壁結構由二操作處理形成。參考圖6，起初，使用例如各向異性蝕刻技術，將光阻圖案化以界定設有平行相對立側壁的結構。圖6顯示離散結構1500AAA、1500BBB及1500CCC。各結構具有相對於第二基底層140的表面之相對立的垂直側壁。此垂直側壁以90度的角度α表示。從各離散結構的頂部邊緣至相鄰的離散結構的類似邊緣之間距以P1表示。在形成離散結構1500AAA、1500BBB及1500CCC之後，如圖7所示，各結構被各向等性地蝕刻以形成相對於基底的表面之所需歪斜角度相對立的側壁結構。以維持一離散結構的頂部邊緣與相鄰的離散結構的相同邊緣之間的間距P1之方式，進行各向等性蝕刻。
在基底上形成具有歪斜對立的側壁角之離散結構(光阻材料之圖2的離散結構1500A、1500B及1500C或是保 護層材料的圖5的離散結構1600A、1600B、1600C)後。使用圖案，以在複合結構中界定圖案(在此情形中，複合結構是構成基底110、硬掩罩層120、基底層130及基底層140的組合)。在初始蝕刻時，使用離散結構作為圖案，以例如電漿蝕刻，各向異性地蝕刻結構。圖8顯示經過第二基底層140及第一基底層130至硬掩罩層120(例如，硬掩罩層120作為蝕刻阻截)之各向異性蝕刻。因此，在一實施例中，選取用於各向異性蝕刻的蝕刻化學品，以相對於硬掩罩層的材料，對第一基底層130及第二基底層140的材料具有蝕刻化學選擇性。接在各向異性蝕刻之後的是相對於第一基底層130而對第二基底層140有選擇性之各向等性蝕刻。圖9顯示使用離散結構作為圖案之各向等性蝕刻後之結構。
圖10顯示在結構的表面上沉積保護層後的結構。以與第一基底層130及第二基底層140中的二開口互補的方式，在基底的表面上沉積保護層170(互補之意在於保護層170補足或完成設有第一基底層130及第二基底層140的已圖案化結構上的層)。舉例而言，保護層170是氧化矽。保護層170形成為曝露已圖案化基底層140的多個部份。藉由沉積基底層170以致於已圖案化的第二基底層140的較高部份(如所示)維持曝露或是在沉積保護層170後拋光或蝕刻基底以曝露已圖案化的第二基底層140，而完成此點。在保護層170的沉積及任何圖案化之後，如圖11所示，執行蝕刻以移除已圖案化的第二基底 層140及在已圖案化第二基底層140之下的已圖案化第一基底層130部份。
圖12顯示保護層170移除後的結構，圖13顯示藉由已圖案化的第一基底層130的硬掩罩層120圖案化後的結構。在圖13中，已圖案化的第一基底層130被移除。
如圖13所示，已圖案化的硬掩罩層120的離散結構的間距是圖案掩罩的初始間距P1的二倍。硬掩罩層120作為圖案以在基底110上形成離散結構。圖14顯示代表實施例，其中，由已圖案化硬掩罩層120界定的圖案被用以在基底110上形成電晶體電極195作為積體電路的一部份。將瞭解，使用圖案，可以替代地或增加地形成其它裝置(例如，電阻器、電容器)。替代地，例如藉由界定基底110中的隔離或擴散區，圖案可用以界定基底的主動區。
使用已圖案化的離散結構作為用於蝕刻基底層130和基底層140的掩罩之一替代是使用利用離散結構之基底層的表面修改來產生掩罩，對於此掩罩，基底層可被修改。參考圖15-17，說明此技術。參考圖15，在本實施例中，在形成離散結構1500A/1600A、1500B/1600B及1500C/1600C之前，為了離散結構，在基部位置，修改第二基底層140的曝露表面。這些區域180A、180B及180C可被修改，以致於可以隨著在未被修改的區域之材料的生長而促進在這些修改的區域之未來生長。經由基底上的掩罩及圖案化至從第一結構的邊緣的基部至相鄰的第二結構 的邊緣的基部測得間距P1，而界定這些區域。代表的修改技術包含但不限於觸媒修改或是化學修改，觸媒修改允許在指定區域中物品生長(例如磊晶生長)，化學修改係藉由例如施加至表面的材料相之反隔離而在指定區域中促進導引的自行組合。在基底層140中的區域修改後，根據參考圖2-7所述的技術，形成離散結構1500A/1600A、1500B/1600B及1500C/1600C。
在基底層140的修改區域上形成離散結構1500A/1600A、1500B/1600B及1500C/1600C後，使用離散結構作為掩罩以圖案化第二基底層140中增加的表面修改區。圖16顯示形成在基底層140中的表面修改區190A、190B及190C。在基底層140中形成表面修改區190A、190B及190C後，移除離散結構1500A/1600A、1500B/1600B及1500C/1600C，留下第二基底層140曝露而具有界定在其表面中的表面修改區。圖17顯示移除離散結構1500A/1600A、1500B/1600B及1500C/1600C以及在先前界定於基底層140上的修改區180A、180B、180C、190A、190B及190C上生長材料185之後的結構。舉例而言，材料185是在觸媒方式修改的表面或是與化學修改表面的反隔離相上之磊晶生長材料，且在第二基底層140的表面上形成圖案。圖17顯示材料185的已圖案化結構具有初始圖案的間距P1的二倍之間距。
圖18-28說明界定結構特徵的另一實施例。所述方法是自行對準有角度的側壁為基礎的三重圖案化。參考圖 18，顯示結構的一部份的側視圖。在本實施例中，結構包含例如矽等半導體材料的基部基底210。例如氮化矽的硬掩罩層220覆蓋基部基底210。例如第一抗反射材料的第一基底層230覆蓋硬掩罩層220，例如第二抗反射材料的第二基底層240覆蓋第一基底層230。在結構的表面上，例如光阻材料的離散結構2500A、2500B及2500C覆蓋第二基底層240。所示的結構具有相對立側壁，各對立側壁相對於第二基底層240的表面均具有大於90度的歪斜角。如同參考圖3及圖6和圖7所述般，直接藉由例如各向等性蝕刻圖案化(圖3)或是依涉及各向異性蝕刻圖案化及接著是各向同性蝕刻圖案化(圖6及圖7)之序列，形成有角度的側壁。一旦形成時，離散結構2500A、2500B及2500C具有間距P1，間距P1是從一結構的頂部邊緣至相鄰結構的相同邊緣測量的。
圖19顯示在離散結構上犠牲層的保角導入後圖18的結構。在一實施例中，犠牲層260是由例如化學汽相沉積(CVD)沉積至厚度為P1/6的等級之氧化矽。由於犠牲層260遮蓋結構的表面及與曝露的第二基底層240的表面以及離散結構2500A、2500B及2500C的側壁及曝露表面相符，所以，犠牲層260被說明成保角的。在形成犠牲層260之後，在結構的表面上，互補地導入(例如沉積)保護層270。圖19顯示以互補方式(與離散結構2500A、2500B及2500C互補)形成的保護層270。用於保護層270之一適當的保護層材料是氮化矽。
圖20顯示複合結構的較高表面平坦化後圖19的結構。平坦化移除如所示之離散結構2500A、2500B及2500C的較高表面上的犠牲層，而曝露離散結構2500A、2500B及2500C。經由化學機械研磨或蝕刻，完成平坦化。
圖21顯示離散結構2500A、2500B及2500C的部份之各向異性蝕刻後圖20的結構。在一實施例中，選取用於各向異性蝕刻的蝕刻化學品，所述蝕刻化學品相對於犠牲層260的材料及保護層270的材料，對於離散結構的材料是有選擇的。除了移除離散結構的部份之外，各向異性蝕刻進行經過基底層230及基底層240而使硬掩罩220曝露。
圖22顯示保護層270移除後圖21的結構。藉由相對於犠牲層260的材料及硬掩罩層200的材料而對保護層材料選擇性蝕刻，完成此移除。
圖23顯示由相鄰於離散結構2500A、2500B、及2500C的區域中犠牲層260及第二基底層240之各向異性蝕刻後圖22的結構。
圖24顯示保護層280沉積後圖22的結構。在一實施例中，在基底上以例如CVD沉積保護層280，以填充蝕刻至結構中而產生的開口。舉例而言，用於保護層280的一適當材料是碳化矽。
圖25顯示餘留的犠牲層260移除後圖24的結構。各向等性蝕刻適合移除材料。
圖26顯示藉由蝕刻先前被移除的犠牲層260所界定的區域中第二基底層240與第一基底層230的移除後圖25的結構。在此情形中，相對於保護層280，蝕刻對基底層是有選擇性的。
圖27顯示藉由例如離散結構2500A、2500B及2500C的餘留部份及保護層280之蝕刻的移除後圖26的結構。圖27顯示覆蓋硬掩罩層220的第一基底層230及第二基底層240的已圖案化的部份。將瞭解，離散結構2500A、2500B及2500C的餘留部份也存在但不影響圖案。
圖28顯示使用第一基底層230及第二基底層240形成的已圖案化結構之硬掩罩層220的圖案化後的結構。根據本實施例，硬掩罩層220具有間距P3，間距P3是原始間距P1的三分之一。
圖29-37說明使用自行對準表面/體積修改以取得三重間距圖案化之方法。參考圖29，圖29顯示例如矽材料的基底310的複合結構。例如氮化矽的硬掩罩層320覆蓋基底310。例如抗反射材料的基層330覆蓋硬掩罩層320。光阻層340覆蓋基底層330。在圖29中所示的顯示中，光阻層340被圖案化成在離散光阻結構的側壁的一邊緣與相鄰結構的相同側壁邊緣之間具有間距P1。各結構的相對立的側壁彼此平行且垂直於基底層330的表面。
圖30顯示犠牲層350的保角導入後圖29的結構。在一實施例中，犠牲層350是由例如化學汽相沉積(CVD)沉積至厚度為P1/6的等級之氧化矽。藉由保角沉積，意指 犠牲層350與曝露的基底層330的表面以及光阻層340形成的離散光阻結構的側壁及較高表面(如所示)相符。
圖31顯示第二光阻360或任何其它可修改材料的互補導入後圖30的結構。在本實施例中，在光阻層340界定的離散光阻結構之間，沉積光阻材料360。舉例而言，達成此點的一方式是藉由在結構上(包含在光阻層340及犠牲層350的離散結構上)旋轉塗敷沉積，接著藉由移除(例如，平坦化拋光或氧灰化)以從光阻層340的離散結構的較高表面移除第二光阻材料360(如所示，從頂表面移除)。在一實施例中，在光阻層340的離散結構上的犠牲層350將用以遮蔽修改物有角度導入至第二光阻材料360中。因此，在一實施例中，設有犠牲層360的離散結構的高度(舉例而言，從基底層330測量)大於第二光阻材料360的高度(厚度)。
圖32顯示進行歪斜角修改之圖31的結構。依此方式，修改物的佈植被導入以改變第二光阻材料360的材料特性。代表地，例如高能離子、電子、或光子等修改物可以被導入正光阻材料中，以改變材料的特性。參考圖32，以角度ω導入佈植材料。圖32顯示修改物如同所示從左方(由左至右)第一次佈植至第二光阻層360中以及由右方(由右至左)第二次佈植相同的物種。參考圖32，圖32顯示從結構的相對立側以歪斜角ω導入之修改物365。在一實施例中，將角度ω選擇成其相對於結構的較高表面為小於90度。代表角是在45°的等級。光阻材料360的深 度或厚度被選擇成光阻層340所界定的側壁結構及犠牲層350遮蔽、干擾或阻隔物365的導入之一部份。
圖33顯示修改物365導入至第二光阻層360中後圖32的結構。如同所示，修改物365修改第二光阻層360的特性。在一實施例中，修改物365修改第二光阻層360以致於修改後之第二光阻材料360的被修改部份包含修改區3600A及未修改區3600B。在修改及未修改區之間的分界限形成角度θ，角度θ相對於複合結構是小於90度(如所示為犠牲層350的水平表面)。代表角度θ是在45°的等級。
圖34顯示第二光阻材料360的未修改部份3600B移除後圖33的結構。舉例而言，移除未修改區3600B的一方式是藉由例如氧灰化。圖34顯示未修改部份3600B的移除後的結構。
圖35顯示以各向異性蝕刻選擇性移除一部份犠牲層350後圖34的結構。依此方式，由修改光阻區3600A保護的犠牲層350的部份未被移除。光阻層340的離散結構及修改光阻部3600A的離散結構在結構上界定圖案。
圖36顯示使用光阻層340及修改的光阻區3600A之來自圖35的圖案之第二基底層330的蝕刻後圖35的結構。圖36也顯示圖案移除後的結構。最後，圖37顯示硬掩罩層320圖案化以界定離散結構後的結構。如同所示，結構的間距是初始間距P1的三倍。
圖38-45顯示根據四重圖案化技術之自行對準的有角 度表面/本體修改。參考圖38，在一實施例中，複合結構包含半導體或其它基底410，硬掩罩層420及基底層430加至基底410的表面上。舉例而言，硬掩罩層420具有氮化矽。舉例而言，基底層420具有抗反射材料。已圖案化光阻層440覆蓋第二基底層430，已圖案化光阻層440在相鄰的離散光阻結構的類似側壁之間界定具有間距P1的主圖案。雖然被說明成光阻結構的圖案，但是，應瞭解，主圖案可被界定於光阻中或是轉換至另一材料中。例如氧化矽的犠牲層450覆蓋第一光阻層440的離散結構。犠牲層450是保角的，其遮蓋光阻層440離散結構的側壁及表面以及複合結構的複合結構表面(在第二基底層430的表面上)。
圖39顯示以互補方式沉積第二光阻層460或其它可修改材料後圖38的結構。在一實施例中，第二光阻層460可為類似於第一光阻層440的材料(例如，二者均為正型光阻)。在本實施例中，第二光阻層460沉積至小於第一光阻層440的厚度之厚度，以致於犠牲層450的側壁部分被曝露。
圖40顯示犠牲層450的各向異性蝕刻後的圖39的結構。各向異性蝕刻一直繼續直到覆蓋第一光阻層440界定的離散結構的表面之犠牲層450的部份被移除為止，以及部份地進行至光阻層440的離散結構中直到層具有與第二光阻層460的厚度類似的厚度為止。依此方式，犠牲層450的離散側壁部份將從複合結構的表面突出及作為後續 的有角度佈植之濾幕。
圖41顯示進行歪斜角修改之圖40的結構。依此方式，導入修改物的佈植以改變第一光阻層440的材料及第二光阻層460的材料之特性。如同所示，從如同所示之結構的左及右方，以角度，導入例如離子、光子、或電子等修改佈植。代表的歪斜角是45°。犠牲層450的突部作為濾幕以阻擋修改物470抵達第一光阻層440及第二光阻層460的部份。
圖42顯示第一光阻層440及第二光阻層460的修改後圖41的結構。如同所示，第一光阻層440被修改成修改部4400A及未修改部4400B，第二光阻層460被修改成修改部4600A及未修改部4600B，在修改及未修改部之間的區分相對於複合結構的表面(如所示，相對於犠牲層450的水平表面)而界定歪斜角Ω。圖42的插圖顯示角度Ω小於90°(例如45°)。
圖43顯示以例如氧灰化移除未修改部4400B及4600B後圖42的結構。圖44顯示移除犠牲層450的曝露部份之各向異性蝕刻後圖43的結構。用於各向異性蝕刻的蝕刻化學品被選擇成相對於第一光阻層440及第二光阻層460的修改部的材料及相對於基底層430，對犠牲層450的材料有選擇性。圖45顯示使用餘留圖案以蝕刻至基底層430中及移除修改的光阻部4400A和4600A以及移除犠牲層450的餘留部份後的結構。圖46顯示使用基底層430中界定的圖案之第一基底層420的圖案化。如同所 示，形成在第一基底層420中的離散結構具有的間距是初始間距P1的四分之一。圖41顯示從結構的左方及右方(如所示)導入修改物以改變第一光阻層440的材料及第二光阻層460的材料之特性的雙向歪斜角修改。將瞭解，使用相同方法，但使用修改物的雙向歪斜角修改(例如左或右)以改變第一光阻層440的材料及第二光阻層460的材料之特性，可以取得例如初始間距P1的至少一半之較大間距。
在上述說明中，為了說明，揭示眾多具體細節以助於完整瞭解實施例。但是，習於此技藝者應瞭解，沒有這些具體細節的某些細節，仍可實施一或更多其它實施例。所述之特定的實施例並非限定本發明而僅是說明本發明。本發明的範圍非由上述具體實例決定，而是僅由下述申請專利範圍決定。在其它情形中，以方塊圖形式或未以細節來顯示習知的結構、裝置、及操作，以免模糊說明之瞭解。在圖式之間重複代號的數字或尾端部份以表示可以選加地具有類似特徵之對應的或類比的元件。
也應瞭解，在本說明書中述及「一實施例」、「實施例」、「一或更多實施例」、或「不同實施例」，舉例而言，意指特定特點可以包含在發明的實施中。類似地，應瞭解，為了使揭示簡明及助於瞭解各式各樣的發明態樣，說明中各種特點有時在單一實施例、圖式、或其說明中被分組在一起。但是，本揭示的方法不應被解釋成本發明要求比各申請專利範圍項中明確記載的還多的特點。相反 地，如同後述申請專利範圍中所反應般，發明的態樣在於比單一揭示的實施例的所有特點更少。因此，於此將依循實施方式的申請專利範圍併入此實施方式中，各項申請專利範圍依據它自己作為本發明的分別實施例。
110‧‧‧基底
120‧‧‧硬掩罩層
130‧‧‧第一基底層
140‧‧‧第二基底層
150‧‧‧光阻層
160‧‧‧保護層
170‧‧‧保護層
180A‧‧‧修改區
180B‧‧‧修改區
180C‧‧‧修改區
185‧‧‧材料
190A‧‧‧修改區
190B‧‧‧修改區
190C‧‧‧修改區
195‧‧‧電晶體電極
210‧‧‧基部基底
220‧‧‧硬掩罩層
230‧‧‧第一基底層
240‧‧‧第二基底層
260‧‧‧犠牲層
270‧‧‧保護層
280‧‧‧保護層
310‧‧‧基底
320‧‧‧硬掩罩層
330‧‧‧基底層
340‧‧‧光阻層
350‧‧‧牲犠層
360‧‧‧第二光阻材料
365‧‧‧修改物
410‧‧‧基底
420‧‧‧硬掩罩層
430‧‧‧第二基底層
440‧‧‧第一光阻層
450‧‧‧犠牲層
460‧‧‧第二光阻層
470‧‧‧修改物
1500A‧‧‧離散結構
1500B‧‧‧離散結構
1500C‧‧‧離散結構
1500AA‧‧‧離散結構
1500BB‧‧‧離散結構
1500CC‧‧‧離散結構
1500AAA‧‧‧離散結構
1500BBB‧‧‧離散結構
1500CCC‧‧‧離散結構
1600A‧‧‧離散結構
1600B‧‧‧離散結構
1600C‧‧‧離散結構
2500A‧‧‧離散結構
2500B‧‧‧離散結構
2500C‧‧‧離散結構
3600A‧‧‧修改區
3600B‧‧‧未修改區
4400A‧‧‧修改部
4400B‧‧‧未修改部
4600A‧‧‧修改部
4600B‧‧‧未修改部
圖1顯示包含基部基底、硬掩罩層、第一及第二基底層及光阻層的積體電路結構的一部份的實施例之側視圖。
圖2顯示光阻層圖案化成具有相對立的側壁之離散結構後圖1的結構，各對立的側壁與下層基底層的表面界定小於90°的歪斜角。
圖3顯示包含積體電路結構的一部份的另一實施例之側視圖，其中，離散結構由光阻層形成且各離散結構包含相對立的側壁，各對立的側壁與下層基底層的表面界定小於90°的歪斜角。
圖4顯示在結構的表面上以互補方式導入保護層之後圖3的結構。
圖5顯示形成保護層材料的離散結構以及移除光阻材料的離散結構之後圖4的結構。
圖6顯示包含基部基底、硬掩罩層、第一及第二基底層及光阻材料的積體電路結構的一部份的實施例之側視圖，光阻材料係圖型化成離散結構，各離散結構具有彼此平行且與下層基底層的表面垂直之對立的側壁。
圖7顯示光阻材料的離散結構圖案化成具有相對立的 側壁之離散結構後圖6的結構，各對立的側壁與下層基底層的表面界定大於90°的歪斜角。
圖8顯示在經過基底層至硬掩罩層之各向異性蝕刻之後的圖2或圖5的結構。
圖9顯示在使用光阻材料的離散結構作為圖案以及接著移除離散結構之各向等性蝕刻之後圖8的結構。
圖10顯示在與第一及第二基底層互補的結構上沉積保護層後圖9的結構。
圖11顯示在移除第二基底層及圖案化保護層成為離散結構之蝕刻之後圖10的結構。
圖12顯示保護層移除後圖11的結構。
圖13顯示藉由已圖案化的第一基底層的硬掩罩層圖案化及移除第一基底層後之圖12的結構。
圖14顯示代表實施例，其中，由圖13中的已圖案化硬掩罩層界定的圖案被用以在基底上形成電晶體電極作為積體電路的一部份。
圖15顯示包含基部基底、硬掩罩層、二基底層及光阻材料的已圖案化離散結構之積體電路結構的一部份的實施例之側視圖，其中，在沉積光阻層及形成離散結構之前，為了離散結構，第二基底層的曝露表面在基部位置被修改。
圖16顯示使用離散結構作為圖案之第二基底層的表面修改後圖15的結構。
圖17顯示移除離散結構以及在第二基底層上先前界 定的修改區域上形成已圖案化層(已圖案化離散結構)之後的圖16的結構。
圖18顯示包含硬掩罩層、二基底層及光阻材料的已圖案化離散結構之積體電路結構的一部份的另一實施例之側視圖，各離散結構具有均與基底層的表面界定大於90°的歪斜角之相對立的側壁。
圖19顯示以互補方式導入保護層以及離散結構上犠牲層的保角圖案化之後圖18的結構。
圖20顯示結構的較高表面平坦化以曝露光阻材料的離散結構之後的圖19的結構。
圖21顯示離散結構及基底層的多個部份各向異性蝕刻之後圖20的結構。
圖22顯示保護層移除後圖21的結構。
圖23顯示犠牲層及僅由犠牲層保護的區域中的第二基底層之各向異性蝕刻之後圖22的結構。
圖24顯示以互補方式在結構上沉積保護層之後圖22的結構。
圖25顯示餘留的犠牲層移除後圖24的結構。
圖26顯示先前被移除的犠牲層界定的區域中第二基底層與第一基底層的材料移除後圖25的結構。
圖27顯示光阻材料的離散結構的餘留部份及保護層移除後圖26的結構。
圖28顯示使用第一基底層及第二基底層形成的已圖案化結構之硬掩罩層的圖案化之後圖27的結構。
圖29顯示包含基部基底、硬掩罩層、基底層及光阻材料的已圖案化離散結構之積體電路結構的一部份的另實施例之側視圖。
圖30顯示犠牲層的保角導入後圖29的結構。
圖31顯示結構上第二可修改材料的可修改互補後圖30的結構。
圖32顯示進行歪斜角修改之圖31的結構。
圖33顯示修改物導入至第二光阻材料中後圖32的結構。
圖34顯示第二光阻材料的未修改部份移除後圖33的結構。
圖35顯示以各向異性蝕刻選擇性移除犠牲層的一部份後圖34的結構。
圖36顯示第二基底層圖案化及圖案移除後圖35的結構。
圖37顯示使用第二基底層中的圖案之硬掩罩層的圖案化及移除圖案後圖36的結構。
圖38顯示包含基部基底、硬掩罩層、第一基底層、第一光阻材料的已圖案化及離散的結構、以及較高表面上保角犠牲層之積體結構的一部份的另一實施例之側視圖。
圖39顯示在結構的表面上以互補方式導入第二可修改材料後圖38的結構。
圖40顯示犠牲材料的各向異性蝕刻及第一光阻材料的一部份移除後圖39的結構。
圖41進行歪斜角修改之圖40的結構。
圖42顯示修改物導入第一及第二光阻材料後圖41的結構。
圖43顯示第一及第二光阻材料的未修改部份移除後圖42的結構。
圖44顯示犠牲層的一部份移除後圖43的結構。
圖45顯示第一基底層圖案化及圖案移除後圖44的結構。
圖46顯示使用基底層中界定的圖案之硬掩罩層的圖案化及圖案移除後圖45的結構。
450‧‧‧犠牲層
4600A‧‧‧修改部
4600B‧‧‧未修改部

Claims (17)

  1. 一種圖案化方法，包括：在基底的表面上形成圖案，該圖案包括包含至少一側壁的複數個離散結構中之一，相對於該表面及由介於複數個離散結構之間的材料層補足之複數個離散結構，該至少一側壁界定歪斜角，該材料層包括修改成由相對於該表面的至少一歪斜角分開的不同區域之體積；以及使用該圖案，在該基底上界定複數個電路特徵，該複數個特徵具有的間距小於該圖案的間距，其中，該基底的該表面包括特徵層，以及，覆蓋該特徵層的是第一犠牲基底層及第二犠牲基底層，該圖案包括該包含界定歪斜角的至少一側壁之複數個離散結構且形成在該第二基底層上，在該基底上界定複數個特徵包括在該第一犠牲基底層及該第二犠牲基底層中形成複數個差異區域，以及，在該第一犠牲基底層及該第二犠牲基底層中形成複數個差異區域之後，經由一系列選擇性蝕刻，在具有的間距小於該圖案的間距之該特徵層中界定複數個電路特徵。
  2. 如申請專利範圍第1項之方法，其中，該圖案包括由該修改材料層補足的該複數個離散結構，以及，界定該複數個電路特徵包括選擇性地蝕刻該複數個離散結構及該修改的材料層。
  3. 如申請專利範圍第1項之方法，其中，該複數個電路特徵的間距是該圖案的間距的一半。
  4. 如申請專利範圍第1項之方法，其中，該複數個電路特徵的該間距是該圖案的該間距的三分之一。
  5. 如申請專利範圍第1項之方法，其中，該複數個電路特徵的該間距是該圖案的該間距的四分之一。
  6. 如申請專利範圍第1項之方法，其中，該圖案包括在該基底的該表面上複數個自由立起的結構，該複數個自由立起的結構包括相對立的側壁對，各該側壁相對於該表面界定小於90度的歪斜角。
  7. 如申請專利範圍第6項之方法，其中，該基底的該表面包括特徵層，以及，該圖案形成於覆蓋該特徵層的複數犠牲層上，該方法又包括經由複數個犠牲層的一系列選擇性蝕刻，在具有的間距小於該圖案的間距之該特徵層中界定複數個電路特徵。
  8. 如申請專利範圍第1項之方法，其中，該圖案包括該複數個離散結構，該複數個離散結構包括界定歪斜角的至少一側壁，以及，在形成該圖案之後，於該基底的該表面上沉積與該圖案互補的犠牲材料，以及，在該基底上界定複數個電路特徵包括藉由選擇性地蝕刻該圖案及該第二犠牲材料，界定具有的間距是該圖案的該間距的三分之一的複數個電路特徵。
  9. 如申請專利範圍第1項之方法，其中，該圖案是第二圖案，以及，在形成該第二圖案之前，該方法包括在該基底的該表面上形成包括複數個離散結構的第一圖案，以及，形成該第二圖案包括沉積與該第一圖案互補的第二圖 案材料以及修改第二圖案材料的體積的一部份，以及，在該基底上界定複數個電路特徵包括藉由選擇性地蝕刻該第一圖案及該第二圖案材料以界定具有的間距是該第一圖案的該間距的三分之一或四分之一的複數個電路特徵。
  10. 一種圖案化方法，包括：在基底的表面上沉積犠牲材料；在該犠牲材料中形成圖案，該圖案相對於該表面具有至少一歪斜側壁；以及以該圖案在該基底上界定複數個電路特徵，該複數個電路特徵具有的間距小於該圖案的間距，其中，該犠牲材料包括第二犠牲材料，以及，該圖案包括第二圖案，以及，在沉積該第二犠牲材料之前，該方法包括在該基底的該表面上形成第一犠牲材料的第一圖案，以及，沉積該第二犠牲材料包括沉積與該第一圖案互補的該第二犠牲材料以及修改該第二犠牲材料的體積的一部份，以及，在該基底上界定複數個電路特徵包括藉由選擇性地蝕刻該第一圖案及該第二犠牲材料以界定具有的間距是該第一圖案的該間距的三分之一或四分之一的複數個電路特徵。
  11. 如申請專利範圍第10項之方法，其中，在形成圖案之前，該方法包括修改該基底上的該犠牲材料的一部份，以及，形成該圖案包括選擇性地蝕刻該修改層。
  12. 如申請專利範圍第11項之方法，其中，該犠牲材料的一部份包括該犠牲材料的體積。
  13. 如申請專利範圍第11項之方法，其中，一部份包括該犠牲材料的表面。
  14. 如申請專利範圍第10項之方法，其中，界定複數個電路特徵包括藉由該圖案界定的交替之各向等性及各向異性蝕刻，以界定具有的間距是該圖案的該間距的一半之複數個電路特徵。
  15. 如申請專利範圍第10項之方法，其中，該圖案包括包含界定歪斜角的至少一側壁之複數個離散結構，界定複數電路特徵包括：藉由該圖案界定的交替之各向等性及各向異性蝕刻，蝕刻該至少一犠牲層，以產生具有的間距是該圖案的該間距的至少一半之圖案的該至少一犠牲層的複數個離散犠牲結構；以及使用該複數個犠牲結構作為圖案，蝕刻特徵層。
  16. 如申請專利範圍第10項之方法，其中，該圖案包括由該修改的材料層補足的複數個離散結構，以及，界定該複數個電路特徵包括選擇性地蝕刻該複數個離散結構及該修改的材料層。
  17. 一種圖案化方法，包括：在基底的表面上沉積至少一犠牲層；在該至少一犠牲層上形成圖案，該圖案包括包含至少一側壁的複數個離散結構，相對於該表面及由介於複數個離散結構之間的材料層補足之複數個離散結構，該至少一側壁界定歪斜角，該材料層包括修改成由相對於該表面的 至少一歪斜角所分開的不同區域之一部份；以及使用該圖案，在該基底上界定複數個電路特徵，該複數個特徵具有的間距小於該圖案的間距，其中，該犠牲層包括第二犠牲材料，以及，該圖案包括第二圖案，以及，在沉積該第二犠牲材料之前，該方法包括在該基底的該表面上形成第一犠牲材料的第一圖案，以及，沉積該第二犠牲材料包括沉積與該第一圖案互補的該第二犠牲材料以及修改該第二犠牲材料的體積的一部份，以及，在該基底上界定複數個電路特徵包括藉由選擇性地蝕刻該第一圖案及該第二犠牲材料以界定具有的間距是該第一圖案的該間距的三分之一或四分之一的複數個電路特徵。
TW101144001A 2011-12-15 2012-11-23 單次曝光自行對準雙重、三重及四重圖案化方法 TWI502626B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/065079 WO2013089727A1 (en) 2011-12-15 2011-12-15 Methods for single exposure - self-aligned double, triple, and quadruple patterning

Publications (2)

Publication Number Publication Date
TW201338016A TW201338016A (zh) 2013-09-16
TWI502626B true TWI502626B (zh) 2015-10-01

Family

ID=48613011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144001A TWI502626B (zh) 2011-12-15 2012-11-23 單次曝光自行對準雙重、三重及四重圖案化方法

Country Status (5)

Country Link
US (2) US8980757B2 (zh)
KR (1) KR101624814B1 (zh)
CN (1) CN103999191B (zh)
TW (1) TWI502626B (zh)
WO (1) WO2013089727A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136162B2 (en) * 2013-12-05 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation using horn shaped spacer
KR102169557B1 (ko) 2014-01-15 2020-10-26 케이엘에이 코포레이션 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정
US10685846B2 (en) * 2014-05-16 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated circuit fabrication with pattern-reversing process
KR102323251B1 (ko) 2015-01-21 2021-11-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
US9443731B1 (en) 2015-02-20 2016-09-13 Tokyo Electron Limited Material processing to achieve sub-10nm patterning
US9825116B1 (en) 2015-03-11 2017-11-21 Hrl Laboratories, Llc Formation of high-resolution patterns inside deep cavities and applications to RF SI-embedded inductors
KR20160120964A (ko) 2015-04-09 2016-10-19 삼성전자주식회사 반도체 소자
CN105428245B (zh) * 2016-01-26 2019-03-01 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板和显示装置
CN107703722B (zh) * 2016-08-08 2020-12-15 中芯国际集成电路制造(上海)有限公司 图案化光阻的形成方法
US9887127B1 (en) * 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
KR101900181B1 (ko) 2017-01-25 2018-09-18 인천대학교 산학협력단 이종원소 합금화를 통한 고품질 사중패터닝 물질의 제조방법
US10304680B1 (en) * 2017-12-22 2019-05-28 Macronix International Co., Ltd. Fabricating semiconductor devices having patterns with different feature sizes
US10903329B2 (en) * 2018-02-13 2021-01-26 Wisconsin Alumni Research Foundation Contact photolithography-based nanopatterning using photoresist features having re-entrant profiles
CN111656283B (zh) * 2019-01-03 2021-09-14 京东方科技集团股份有限公司 模板制备方法
CN111490152B (zh) * 2019-01-28 2023-12-22 上海磁宇信息科技有限公司 一种制作超小型磁性随机存储器阵列的方法
CN113314400A (zh) 2020-02-27 2021-08-27 长鑫存储技术有限公司 半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129702A (ja) * 2003-10-23 2005-05-19 Toshiba Corp 微細パターンの形成方法
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
US20070202697A1 (en) * 2006-02-24 2007-08-30 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US20090104786A1 (en) * 2007-10-17 2009-04-23 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092914B2 (ja) * 2001-01-26 2008-05-28 セイコーエプソン株式会社 マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法
JP4652140B2 (ja) * 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
KR100861212B1 (ko) * 2006-02-24 2008-09-30 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US8024676B2 (en) * 2009-02-13 2011-09-20 Tokyo Electron Limited Multi-pitch scatterometry targets
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
FR2971652A1 (fr) * 2011-02-11 2012-08-17 Commissariat Energie Atomique Dispositif acoustique comprenant une structure de cristal phononique a inclusions de type conique et procede de realisation dudit dispositif
EP2701181A2 (de) * 2011-08-26 2014-02-26 Espros Photonics AG Verfahren zur Herstellung von Halbleiterbauelementen auf einem Substrat sowie Substrat mit Halbleiterbauelementen
US9059250B2 (en) * 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
JP5898587B2 (ja) * 2012-08-09 2016-04-06 株式会社東芝 パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129702A (ja) * 2003-10-23 2005-05-19 Toshiba Corp 微細パターンの形成方法
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
US20070202697A1 (en) * 2006-02-24 2007-08-30 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US20090104786A1 (en) * 2007-10-17 2009-04-23 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US8980757B2 (en) 2015-03-17
CN103999191A (zh) 2014-08-20
US20150187592A1 (en) 2015-07-02
WO2013089727A1 (en) 2013-06-20
US20140073137A1 (en) 2014-03-13
KR20140100960A (ko) 2014-08-18
CN103999191B (zh) 2016-10-19
KR101624814B1 (ko) 2016-05-26
TW201338016A (zh) 2013-09-16
US9666442B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
TWI502626B (zh) 單次曝光自行對準雙重、三重及四重圖案化方法
US10276381B2 (en) Semiconductor methods and devices
TWI505324B (zh) 形成高密度圖案的方法
US20130217233A1 (en) Methods for Controlling Line Dimensions in Spacer Alignment Double Patterning Semiconductor Processing
KR102111418B1 (ko) 자기 정렬 스페이서 패터닝을 사용하여 형성되는 플렉서블 스페이스를 가진 메탈 라우팅
TW200834660A (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
JPH03116753A (ja) 高度に平面化された集積回路構造を作るための方法
JPH1092798A (ja) 単結晶シリコンのエッチング方法
US9443756B2 (en) Methods of forming a substrate opening
US11037788B2 (en) Integration of device regions
CN111640659B (zh) 半导体器件及其形成方法
US8937018B2 (en) Methods of forming a pattern on a substrate
US7332419B2 (en) Structure and method of fabricating a transistor having a trench gate
WO2022007405A1 (zh) 自对准双重图形的形成方法及半导体结构
JPH0582636A (ja) 反応性イオン・エツチング用緩衝マスク
US10879082B2 (en) Wavelike hard nanomask on a topographic feature and methods of making and using
CN111668093B (zh) 半导体器件及其形成方法
KR100886004B1 (ko) 반도체 소자 제조 방법
EP4181172A1 (en) Method for forming self-aligned double pattern, and semiconductor structure
TW200421528A (en) Fabrication method for shallow trench isolation region
CN111106003A (zh) 沟槽顶部圆角化的方法
CN112053946A (zh) 半导体器件及其形成方法
CN112053947A (zh) 图形化方法及其形成的半导体器件
KR19980036489A (ko) 반도체소자의 얼라인 키 형성방법
KR20000000536A (ko) 반도체장치의 트렌치 형성방법