JPH03116753A - 高度に平面化された集積回路構造を作るための方法 - Google Patents
高度に平面化された集積回路構造を作るための方法Info
- Publication number
- JPH03116753A JPH03116753A JP2176102A JP17610290A JPH03116753A JP H03116753 A JPH03116753 A JP H03116753A JP 2176102 A JP2176102 A JP 2176102A JP 17610290 A JP17610290 A JP 17610290A JP H03116753 A JPH03116753 A JP H03116753A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- layer
- integrated circuit
- mask
- conformal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000005498 polishing Methods 0.000 claims abstract description 26
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 73
- 238000000151 deposition Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000000873 masking effect Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 4
- 239000000126 substance Substances 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000007943 implant Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910004273 TeO3 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- -1 KOH or NaOH Chemical compound 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Amplifiers (AREA)
- Formation Of Insulating Films (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
関連出願の相互参照
この出願は、１９８８年５月１２日に出願された米国特
許出願番号箱１９３，４７８号の一部継続である。
許出願番号箱１９３，４７８号の一部継続である。
発明の背景
発明の分野
この発明は集積回路構造の平面化に関するものである。
より特定的には、この発明は集積回路構造内に高度に平
面化された酸化物部分を形成するための改良された方法
に関するものである。
面化された酸化物部分を形成するための改良された方法
に関するものである。
関連技術の説明
集積回路構造の従来の構造において、たとえばフィール
ド酸化物は通常、基板の活性素子領域をマスクし、かつ
それから基板の残った部分を酸化することによって隣接
する活性素子の間に酸化物絶縁を与えるためにシリコン
基板の表面上および中に成長させられる。
ド酸化物は通常、基板の活性素子領域をマスクし、かつ
それから基板の残った部分を酸化することによって隣接
する活性素子の間に酸化物絶縁を与えるためにシリコン
基板の表面上および中に成長させられる。
シリコン基板の酸化、すなわちデポジションよりもむし
ろ酸化物成長によるこのような酸化物領域の形成におい
て、酸化物は表面から上に拡張するのみならず基板の中
の方に成長する。たとえば、約１ミクロンの厚さの酸化
物層を成長させるとき、結晶性シリコン内のシリコン原
子の所与の数は同じ数のシリコン原子の酸化物より低な
い容量を占めるという事実から、酸化物成長は基板の中
にその距離の約半分延び、すなわち、元のシリコン基板
表面の下に約０．５ミクロン延び、かつまた元のシリコ
ン基板表面の上に約０，５ミクロン延びるであろう。
ろ酸化物成長によるこのような酸化物領域の形成におい
て、酸化物は表面から上に拡張するのみならず基板の中
の方に成長する。たとえば、約１ミクロンの厚さの酸化
物層を成長させるとき、結晶性シリコン内のシリコン原
子の所与の数は同じ数のシリコン原子の酸化物より低な
い容量を占めるという事実から、酸化物成長は基板の中
にその距離の約半分延び、すなわち、元のシリコン基板
表面の下に約０．５ミクロン延び、かつまた元のシリコ
ン基板表面の上に約０，５ミクロン延びるであろう。
この現象が集積回路構造の垂直トポロギをいくぶん変化
させる一方、より大きな問題は、酸化物の体積のこの拡
大はまた垂直のみならず横方向にも起こるということで
ある。このように、第１図に示される先行技術構造にお
いて示されるように、基板のマスクされない領域におい
て成長させられるフィールド酸化物はまた、酸化物の下
向きおよび上向きの範囲の両方が先細りになりながら、
基板のマスクされた領域に部分的に延び、さらに酸化物
は横に延び、こうして産業界で“バーズビーク”として
知られているものを形成する。
させる一方、より大きな問題は、酸化物の体積のこの拡
大はまた垂直のみならず横方向にも起こるということで
ある。このように、第１図に示される先行技術構造にお
いて示されるように、基板のマスクされない領域におい
て成長させられるフィールド酸化物はまた、酸化物の下
向きおよび上向きの範囲の両方が先細りになりながら、
基板のマスクされた領域に部分的に延び、さらに酸化物
は横に延び、こうして産業界で“バーズビーク”として
知られているものを形成する。
この“バーズビーク”領域は、次に、第１図に示される
ように、活性素子がその中において構成され得るフィー
ルド酸化物部分間の基板の活性領域を幅Ｘまで狭め、マ
スクの幅マイナスＸが成長させられた酸化物の横の浸食
領域を示す。これを直すために、マスクの大きさはこの
浸食を調整するために変えられなければならない、すな
わち、フィールド酸化物のための開口はより小さくされ
なければならない。
ように、活性素子がその中において構成され得るフィー
ルド酸化物部分間の基板の活性領域を幅Ｘまで狭め、マ
スクの幅マイナスＸが成長させられた酸化物の横の浸食
領域を示す。これを直すために、マスクの大きさはこの
浸食を調整するために変えられなければならない、すな
わち、フィールド酸化物のための開口はより小さくされ
なければならない。
これは、集積回路構造の密度がＶＬＳＩで増加するに従
って順次問題になる。たとえば、ラインおよび間隔が１
ミクロンより小さくなるときりソグラフィの問題が起こ
る。さらに、もしフィールドインブラントすなわちフィ
ールド酸化物の下のドーピングが、それが成長するに従
ってフィールド酸化物とともに横に移動し、そうして活
性素子領域をさらに減少させるなら、まださらに浸食が
あるかもしれない。
って順次問題になる。たとえば、ラインおよび間隔が１
ミクロンより小さくなるときりソグラフィの問題が起こ
る。さらに、もしフィールドインブラントすなわちフィ
ールド酸化物の下のドーピングが、それが成長するに従
ってフィールド酸化物とともに横に移動し、そうして活
性素子領域をさらに減少させるなら、まださらに浸食が
あるかもしれない。
集積回路構造における“成長する”フィールド酸化物領
域に関連する問題は認識され、かつこれらの問題を取除
くために試みがなされてきた。たとえばＩＤＥＭ８２の
頁２３３から２３６において発表された「光−ＣＶＤ酸
化物を用いた十分に窪みが設けられたフィールド分離技
術」 （ＡＦＵＬＬＹ ＲＥＣＥＳＳＥＤ ＦＩＥ
ＬＤ ｌ５ＯＬＡＴＩＯＮ ＴＥＣＨＮＯＬＯＧＹ
ＵＳＩＮＧ ＰＨ０ＴＯ−ＣＶＤ ０ＸＩＤＥ
’）と名付けられた論文においてチェノ（ｃｈｅｎ）他
は、フォトレジストマスクを除去する前に次にフォト−
ＣＶＤ酸化物（フォトツクス：ｐｈｏｔ。
域に関連する問題は認識され、かつこれらの問題を取除
くために試みがなされてきた。たとえばＩＤＥＭ８２の
頁２３３から２３６において発表された「光−ＣＶＤ酸
化物を用いた十分に窪みが設けられたフィールド分離技
術」 （ＡＦＵＬＬＹ ＲＥＣＥＳＳＥＤ ＦＩＥ
ＬＤ ｌ５ＯＬＡＴＩＯＮ ＴＥＣＨＮＯＬＯＧＹ
ＵＳＩＮＧ ＰＨ０ＴＯ−ＣＶＤ ０ＸＩＤＥ
’）と名付けられた論文においてチェノ（ｃｈｅｎ）他
は、フォトレジストマスクを除去する前に次にフォト−
ＣＶＤ酸化物（フォトツクス：ｐｈｏｔ。
Ｘ）によりて満たされる溝をエツチングするためのフォ
トレジスト層の使用について論じている。
トレジスト層の使用について論じている。
過剰な“フォトックス“はそれから、リフトオフによっ
てフォトレジストで除去される。
てフォトレジストで除去される。
シバタ、（Ｓｈｉｂａｔａ）他は、ＩＤＥＭ８３の頁２
７から３０において発表されている「メガビットダイナ
ミックメモリのための簡略化されたボックス（埋込酸化
物）分離技術」 （“Ａ ＳＩＭＰＬＩＦＩＥＤ
ＢＯＸ（ＢＵＲＩＥＤ−ＯＸＩＤＥ）ＩＳＯＬＡＴＩＯ
Ｎ ＴＥＣＨＮＯＬＯＧＹ ＦＯＲＭＥＧＡＢＩＴ
ＤＹＮＡＭＩＣＭＥＭＯＲＩＥＳ″）と名付けられ
た論文の中で、シリコン基板内の異方性エツチングされ
た凹部に、堆積された酸化物を再充填することによって
分離酸化物を形成することを論じている。元のボックス
（ＢＯＸ）工程は、第１段階においてプラズマ５ｉ０２
リフトオフおよび、第２段階においてＣＶＤ Ｓ ｉ
０２の再デポジションに続く平面化ニッパツクという２
つの段階を用いた。著者は、この手順は幅の狭い凹部に
対しては有効に働くが、幅の広い開かれた領域にフィー
ルド酸化物を残すことができないことに注目した。著者
は第２レジストが広い開かれた領域にある酸化物を覆う
マスクを与え、かつ第２レジスト層が明らかに平面化層
としての役割を果たす状態の２つのレジスト層を用いる
ことを示唆する。
７から３０において発表されている「メガビットダイナ
ミックメモリのための簡略化されたボックス（埋込酸化
物）分離技術」 （“Ａ ＳＩＭＰＬＩＦＩＥＤ
ＢＯＸ（ＢＵＲＩＥＤ−ＯＸＩＤＥ）ＩＳＯＬＡＴＩＯ
Ｎ ＴＥＣＨＮＯＬＯＧＹ ＦＯＲＭＥＧＡＢＩＴ
ＤＹＮＡＭＩＣＭＥＭＯＲＩＥＳ″）と名付けられ
た論文の中で、シリコン基板内の異方性エツチングされ
た凹部に、堆積された酸化物を再充填することによって
分離酸化物を形成することを論じている。元のボックス
（ＢＯＸ）工程は、第１段階においてプラズマ５ｉ０２
リフトオフおよび、第２段階においてＣＶＤ Ｓ ｉ
０２の再デポジションに続く平面化ニッパツクという２
つの段階を用いた。著者は、この手順は幅の狭い凹部に
対しては有効に働くが、幅の広い開かれた領域にフィー
ルド酸化物を残すことができないことに注目した。著者
は第２レジストが広い開かれた領域にある酸化物を覆う
マスクを与え、かつ第２レジスト層が明らかに平面化層
としての役割を果たす状態の２つのレジスト層を用いる
ことを示唆する。
これによって相互参照がなされる米国特許原出願番号第
１９３．４７８号において、先行技術のフィールド酸化
物成長で経験される“バーズビーク”浸食の形成を除去
する一方で、基板の活性領域の間に高度に平面化された
フィールド酸化物領域を形成するより満足のいく方法が
説明され、かつその権利が主張される。
１９３．４７８号において、先行技術のフィールド酸化
物成長で経験される“バーズビーク”浸食の形成を除去
する一方で、基板の活性領域の間に高度に平面化された
フィールド酸化物領域を形成するより満足のいく方法が
説明され、かつその権利が主張される。
その出願で説明され、かつ権利を主張される方法は、酸
化物層上に与えられ、次に酸化物の最も高いレベルまで
磨かれるポリシリコン層のような機械的に磨き可能な平
面化層を利用した。露呈された酸化物は次に下にある集
積回路構造上の予め定めたレベルまでエツチングされ、
その後残るポリシリコンはさらなる磨き段階によって除
去される。酸化物は、それから下にある集積回路構造の
最も高い部分のレベルまでエツチングされてもよい。
化物層上に与えられ、次に酸化物の最も高いレベルまで
磨かれるポリシリコン層のような機械的に磨き可能な平
面化層を利用した。露呈された酸化物は次に下にある集
積回路構造上の予め定めたレベルまでエツチングされ、
その後残るポリシリコンはさらなる磨き段階によって除
去される。酸化物は、それから下にある集積回路構造の
最も高い部分のレベルまでエツチングされてもよい。
結果は、たとえば基板に形成される活性素子のような活
性領域の間の、または導電線が基板上に形成されるとき
起こるもののような集積回路構造の段になった領域間の
どちらか一方の高度に平面化されたフィールド酸化物タ
イプの分離であり、それによって、結果として生じる構
造のトポロギはそのような段または他の非平面構造の形
成を最少化する、すなわち高度に平面化された集積回路
構造に終わるであろう。
性領域の間の、または導電線が基板上に形成されるとき
起こるもののような集積回路構造の段になった領域間の
どちらか一方の高度に平面化されたフィールド酸化物タ
イプの分離であり、それによって、結果として生じる構
造のトポロギはそのような段または他の非平面構造の形
成を最少化する、すなわち高度に平面化された集積回路
構造に終わるであろう。
この方法はほとんどの場合高度に平面化された構造を提
供するということがわかったが、ポリシリコン層を平面
化する磨き段階を使用すれば、下にある酸化物部分が非
常に広い、すなわち２００ミクロンの幅を超えるとき、
問題を生じかねない、なぜならば磨き手段は通常ポリシ
リコンの下の酸化物のいくらかをそのような広い範囲で
露呈されないようにするには十分に平坦でないからであ
る。
供するということがわかったが、ポリシリコン層を平面
化する磨き段階を使用すれば、下にある酸化物部分が非
常に広い、すなわち２００ミクロンの幅を超えるとき、
問題を生じかねない、なぜならば磨き手段は通常ポリシ
リコンの下の酸化物のいくらかをそのような広い範囲で
露呈されないようにするには十分に平坦でないからであ
る。
発明の概要
したがって、この発明の目的は、集積回路構造上に共形
酸化物（ｃｏｎｆｏｒｍａｌ ｏｘｉｄｅ）の層を堆
積させることにより集積回路構造の隣接する部分に関し
予め定められたレベルに平面化される堆積された酸化物
の共形層（ｃｏｎｆ。
酸化物（ｃｏｎｆｏｒｍａｌ ｏｘｉｄｅ）の層を堆
積させることにより集積回路構造の隣接する部分に関し
予め定められたレベルに平面化される堆積された酸化物
の共形層（ｃｏｎｆ。
ｒｍａｌ １ａｙｅｒ）を使用し、酸化物層の隆起部
分と揃った開口を有する、酸化物層上にパターン化され
たマスク層を与え、隆起酸化物部分を酸化物層の低い部
分とおよそ同じ高さまでエツチングし、マスク層を除去
し、かつそれから高度に平面化された層を得るために酸
化物層の残る部分を磨いて、ポリシリコンの平面化層を
利用することな（、または２つの異なる材料が平面化手
段に露呈される平面化段階を伴なわずに、集積回路構造
に高度に平面化された酸化物部分を生じるための工程を
提供することである。
分と揃った開口を有する、酸化物層上にパターン化され
たマスク層を与え、隆起酸化物部分を酸化物層の低い部
分とおよそ同じ高さまでエツチングし、マスク層を除去
し、かつそれから高度に平面化された層を得るために酸
化物層の残る部分を磨いて、ポリシリコンの平面化層を
利用することな（、または２つの異なる材料が平面化手
段に露呈される平面化段階を伴なわずに、集積回路構造
に高度に平面化された酸化物部分を生じるための工程を
提供することである。
この発明の別の目的は、最初に基板にそのような浅い開
口を形成し、基板上に酸化物の共形層を形成するように
浅い開口の深さより厚い酸化物の層を堆積させ、下にあ
る共形酸化物層の隆起部分に対応する開口を有する堆積
された酸化物層上にマスク層を形成し、マスク層を通し
露呈された酸化物を酸化物層の露呈されない領域の最も
低い部分の高さにおよそ等しいレベルまでエツチングし
、酸化物層の残る部分を露呈するようにマスク層を除去
し、酸化物層の任意の残る隆起部分を除去するように酸
化物層を機械的に磨き、かつそれから残る酸化物層を基
板の活性領域の頂部表面のレベルまで任意にエツチング
し、それによって基板の活性領域の基板のレベルと同じ
高さの基板の酸化物部分を含む高度に平面化された構造
を形成することにより、前記基板の活性領域の間の下に
あるシリコン基板に与えられる浅い開口に堆積される集
積回路構造ための高度に平面化されたフィールド酸化物
を提供することである。
口を形成し、基板上に酸化物の共形層を形成するように
浅い開口の深さより厚い酸化物の層を堆積させ、下にあ
る共形酸化物層の隆起部分に対応する開口を有する堆積
された酸化物層上にマスク層を形成し、マスク層を通し
露呈された酸化物を酸化物層の露呈されない領域の最も
低い部分の高さにおよそ等しいレベルまでエツチングし
、酸化物層の残る部分を露呈するようにマスク層を除去
し、酸化物層の任意の残る隆起部分を除去するように酸
化物層を機械的に磨き、かつそれから残る酸化物層を基
板の活性領域の頂部表面のレベルまで任意にエツチング
し、それによって基板の活性領域の基板のレベルと同じ
高さの基板の酸化物部分を含む高度に平面化された構造
を形成することにより、前記基板の活性領域の間の下に
あるシリコン基板に与えられる浅い開口に堆積される集
積回路構造ための高度に平面化されたフィールド酸化物
を提供することである。
この発明のさらなる目的は、構造の上に酸化物の共形層
を形成するように、酸化物層が隆起パターンの厚さより
大きい厚さへ堆積される状態で、そのような隆起パター
ンを含む集積回路構造上に酸化物層を堆積させ、共形酸
化物層の下の隆起したまたは段を付けられたパターンと
適合する開口を伴なう堆積された酸化物層上にマスク層
を形成し、酸化物層の露呈されない領域の最も低い部分
の高さとおよそ等しいレベルまで露呈された酸化物をエ
ツチングし、マスク層を除去し酸化物層のエツチングさ
れない部分を露呈し、かつそれから高度に平面化された
頂部表面に終わるように酸化物層を機械的に磨き、酸化
物層の任意の残る隆起部分を除去することにより形成さ
れる酸化物部分が差込まれた隆起したまたは段を付けら
れたパターンを含む高度に平面化された集積回路構造を
提供することである。任意に、残る酸化物層は隆起パタ
ーンの頂部表面のレベルまでエツチングされ、それによ
って露呈された隆起パターンの間の空間に酸化物がある
状態で高度に平面化された構造を形成してもよい。
を形成するように、酸化物層が隆起パターンの厚さより
大きい厚さへ堆積される状態で、そのような隆起パター
ンを含む集積回路構造上に酸化物層を堆積させ、共形酸
化物層の下の隆起したまたは段を付けられたパターンと
適合する開口を伴なう堆積された酸化物層上にマスク層
を形成し、酸化物層の露呈されない領域の最も低い部分
の高さとおよそ等しいレベルまで露呈された酸化物をエ
ツチングし、マスク層を除去し酸化物層のエツチングさ
れない部分を露呈し、かつそれから高度に平面化された
頂部表面に終わるように酸化物層を機械的に磨き、酸化
物層の任意の残る隆起部分を除去することにより形成さ
れる酸化物部分が差込まれた隆起したまたは段を付けら
れたパターンを含む高度に平面化された集積回路構造を
提供することである。任意に、残る酸化物層は隆起パタ
ーンの頂部表面のレベルまでエツチングされ、それによ
って露呈された隆起パターンの間の空間に酸化物がある
状態で高度に平面化された構造を形成してもよい。
この発明のこれらおよび他の目的は以下の説明および添
付の図面から明らかとなるであろう。
付の図面から明らかとなるであろう。
発明の詳細な説明
この発明は、集積回路構造に高度に平面化されたトボロ
ギを形成するための改良された方法を提供し、そこで酸
化物は集積回路構造の中にまたはその上に形成される活
性領域または伝導性領域の間で使用される。示される実
施例において、この発明の工程は、シリコン基板の活性
領域の間に堆積されるフィールド酸化物を有する高度に
平面化された集積回路構造の形成に、または隆起パター
ンの上に、および／または隆起パターンの間に酸化物が
ある状態で、基板の中に、かつ基板の上に前もって形成
された集積回路構造上に形成される金属線のような、し
かしそれに制限されない隆起パターンを伴なう高度に平
面化された構造を形成することに適用されるものとして
、実例として、かつ制限としてではなく示される。
ギを形成するための改良された方法を提供し、そこで酸
化物は集積回路構造の中にまたはその上に形成される活
性領域または伝導性領域の間で使用される。示される実
施例において、この発明の工程は、シリコン基板の活性
領域の間に堆積されるフィールド酸化物を有する高度に
平面化された集積回路構造の形成に、または隆起パター
ンの上に、および／または隆起パターンの間に酸化物が
ある状態で、基板の中に、かつ基板の上に前もって形成
された集積回路構造上に形成される金属線のような、し
かしそれに制限されない隆起パターンを伴なう高度に平
面化された構造を形成することに適用されるものとして
、実例として、かつ制限としてではなく示される。
次に第２図を参照すると、その上のフォトレジストマス
ク１０が基板に形成されるべき活性領域の上にある状態
で、かつシリコン基板２に形成されるべき所望されるフ
ィールド酸化物領域と適合するマスク１０の開口１４を
有してシリコン基板２が示される。第２図に示されるよ
うに、開口まはスロット８ａ、８ｂおよび８ｃはシリコ
ン基板２においてマスク開口１４を通し、たとえば約０
゜４５から約０，５５ミクロンの深さまですでにエツチ
ングされている。
ク１０が基板に形成されるべき活性領域の上にある状態
で、かつシリコン基板２に形成されるべき所望されるフ
ィールド酸化物領域と適合するマスク１０の開口１４を
有してシリコン基板２が示される。第２図に示されるよ
うに、開口まはスロット８ａ、８ｂおよび８ｃはシリコ
ン基板２においてマスク開口１４を通し、たとえば約０
゜４５から約０，５５ミクロンの深さまですでにエツチ
ングされている。
基板２上にマスク１０を形成する前に、酸化物層４は第
２図に示されるようにたとえば３００−５００人の厚さ
まで基板２の表面上で成長させられてもよく、以下に説
明されるであろうように、次に続くエツチング段階のた
めの任意のエツチングブロックを形成することができる
窒化シリコン６の約１０００から約２０００人、好まし
くは約１３００から約１５００Ａのデポジションが続く
。
２図に示されるようにたとえば３００−５００人の厚さ
まで基板２の表面上で成長させられてもよく、以下に説
明されるであろうように、次に続くエツチング段階のた
めの任意のエツチングブロックを形成することができる
窒化シリコン６の約１０００から約２０００人、好まし
くは約１３００から約１５００Ａのデポジションが続く
。
酸化物層４は任意の窒化物エツチングブロック層のため
の下層として使用されるにすぎないので、窒化物層６の
除去は、望まれるなら、同様に酸化物層４の除去にも帰
着し得る。代替的に、望まれるならば、酸化物層４は、
たとえ窒化物層６が省略されるときにでさえレジストマ
スク１０下で使用されることができる。
の下層として使用されるにすぎないので、窒化物層６の
除去は、望まれるなら、同様に酸化物層４の除去にも帰
着し得る。代替的に、望まれるならば、酸化物層４は、
たとえ窒化物層６が省略されるときにでさえレジストマ
スク１０下で使用されることができる。
開口８ａ−８ｃは第２図に示されるように１つの実施例
において反応性イオンエツチング（ＲＩＥ）のような異
方性エツチングによってシリコン基板２でエツチングさ
れ、実質的に直角の側壁、すなわち、エツチングの前の
基板表面の面に直角で、かつ開口８ａ−８ｃの底部に直
角である側壁を形成する。
において反応性イオンエツチング（ＲＩＥ）のような異
方性エツチングによってシリコン基板２でエツチングさ
れ、実質的に直角の側壁、すなわち、エツチングの前の
基板表面の面に直角で、かつ開口８ａ−８ｃの底部に直
角である側壁を形成する。
基板２でエツチングされる開口８ ａ ｓ ８ ｂおよ
び／または８ｃで形成されるべきフィールド酸化物領域
の下でフィールドインブラントを行うことが望まれるこ
の実施例の変形において、たとえば、基板の望まれない
反転が起こり得るｎチャネル素子を形成するとき、基板
は、第２Ａ図および第２Ｂ図に示されるようにフィール
ド酸化物を形成する前にインブラントされてもよい。
び／または８ｃで形成されるべきフィールド酸化物領域
の下でフィールドインブラントを行うことが望まれるこ
の実施例の変形において、たとえば、基板の望まれない
反転が起こり得るｎチャネル素子を形成するとき、基板
は、第２Ａ図および第２Ｂ図に示されるようにフィール
ド酸化物を形成する前にインブラントされてもよい。
第２Ａ図に示されるように、基板２の第１の注入および
拡散ドープはマスク１０の開口１４を通した任意のエツ
チング段階の前に行なわれてもよい。エツチング段階の
前にこのドープ段階を行なうことにより、ドーパントの
いくらかは、電圧の反転が回避されるべき重要な領域を
表わす２０で示されるように基板の隣接する活性素子領
域の端縁へと横に散乱し、かつ拡散するであろう。この
ドープ段階は、たとえば、ホウ素をインブラントするこ
とにより行なわれ、それに続いてフィールド反転、典型
的に１０ｃｍ−’を防ぐのに十分高い最終のホウ素濃度
に終わるように少なくとも１５分間の間約８００℃と９
００℃との間での拡散により行なわれることができる。
拡散ドープはマスク１０の開口１４を通した任意のエツ
チング段階の前に行なわれてもよい。エツチング段階の
前にこのドープ段階を行なうことにより、ドーパントの
いくらかは、電圧の反転が回避されるべき重要な領域を
表わす２０で示されるように基板の隣接する活性素子領
域の端縁へと横に散乱し、かつ拡散するであろう。この
ドープ段階は、たとえば、ホウ素をインブラントするこ
とにより行なわれ、それに続いてフィールド反転、典型
的に１０ｃｍ−’を防ぐのに十分高い最終のホウ素濃度
に終わるように少なくとも１５分間の間約８００℃と９
００℃との間での拡散により行なわれることができる。
代替的に、第２Ｂ図に示されるように、（開口８ａ−８
ｃと同じ深さまで行なわれてもよい）開口８′のエツチ
ングの後、第２のドープ段階は新しく露呈された基板表
面をドープするように行なわれてもよく、その上でまた
はそれに対してフィールド酸化物は堆積されるであろう
。ｍ２Ｂ図に示されるように、開口８′の側壁９の次の
ドープを容易にするようにおよそ３−５度の内部に向か
う勾配を伴なう側壁を形成するように異方性エツチング
をわずかに調節することにより、基板開口８′の側壁９
は勾配で有利に形成されるであろう。
ｃと同じ深さまで行なわれてもよい）開口８′のエツチ
ングの後、第２のドープ段階は新しく露呈された基板表
面をドープするように行なわれてもよく、その上でまた
はそれに対してフィールド酸化物は堆積されるであろう
。ｍ２Ｂ図に示されるように、開口８′の側壁９の次の
ドープを容易にするようにおよそ３−５度の内部に向か
う勾配を伴なう側壁を形成するように異方性エツチング
をわずかに調節することにより、基板開口８′の側壁９
は勾配で有利に形成されるであろう。
開口８′により露呈された基板２の底部および側壁は、
次にフィールド反転、典型的に１０ｃｏ＋−３を防ぐの
に十分な濃度までホウ素でドープされてもよい。
次にフィールド反転、典型的に１０ｃｏ＋−３を防ぐの
に十分な濃度までホウ素でドープされてもよい。
さらに別の実施例において、第２Ｃ図において示される
ように、開口８ａ−８ｃの任意のものまたはすべてを表
わすことができる開口８′の側壁および底部壁は、ホウ
ケイ酸ガラスのようなドープされたガラスの薄い層１２
を開口に堆積させ、次にガラスの中のドーパントが開口
の側壁および底部へ拡散するのを許容することにより、
垂直側壁でもってさえ開口の形成の後にドープされるこ
とができる。ドープされたガラスは次に構造を平面化す
るさらなる処理の前に開口８′から除去される。ｎチャ
ネルに隣接する基板のチャネルブロックを形成すること
が所望されるにすぎないので、ｐチャネル領域を含む基
板の他の領域はそのようなドープされたガラスのデポジ
ションおよび次の除去段階の間熱的に成長させられた二
酸化ケイ素によってマスクされるであろうということが
注目されるべきである。しかしながら、リンガラスもま
た同様の方法によりｐチャネル領域を塞ぐように使用さ
れてもよい。
ように、開口８ａ−８ｃの任意のものまたはすべてを表
わすことができる開口８′の側壁および底部壁は、ホウ
ケイ酸ガラスのようなドープされたガラスの薄い層１２
を開口に堆積させ、次にガラスの中のドーパントが開口
の側壁および底部へ拡散するのを許容することにより、
垂直側壁でもってさえ開口の形成の後にドープされるこ
とができる。ドープされたガラスは次に構造を平面化す
るさらなる処理の前に開口８′から除去される。ｎチャ
ネルに隣接する基板のチャネルブロックを形成すること
が所望されるにすぎないので、ｐチャネル領域を含む基
板の他の領域はそのようなドープされたガラスのデポジ
ションおよび次の除去段階の間熱的に成長させられた二
酸化ケイ素によってマスクされるであろうということが
注目されるべきである。しかしながら、リンガラスもま
た同様の方法によりｐチャネル領域を塞ぐように使用さ
れてもよい。
開口８ａ−８ｃ（または８′または８′）を形成した後
、フォトレジストマスク層１０は除去され、かつ第３図
で示されるように、酸化物の共形層３０は、全体の構造
にわたって開口８ａ−８ｃの深さを十分に超過する厚さ
に堆積され、その結果最も広い開口８ｂの最も低い地点
での酸化物のレベルは基板の隣接する活性領域の最も高
い地点より上であり、第２図に示されるようにまだその
上に任意に存在してもよい酸化物４または窒化物６のよ
うな任意のエツチングストップ層を含む。
、フォトレジストマスク層１０は除去され、かつ第３図
で示されるように、酸化物の共形層３０は、全体の構造
にわたって開口８ａ−８ｃの深さを十分に超過する厚さ
に堆積され、その結果最も広い開口８ｂの最も低い地点
での酸化物のレベルは基板の隣接する活性領域の最も高
い地点より上であり、第２図に示されるようにまだその
上に任意に存在してもよい酸化物４または窒化物６のよ
うな任意のエツチングストップ層を含む。
広い開口８ｂの上の酸化物層３０の高さはより狭いエツ
チングされた開口８ａおよび８Ｃ上のものほど高くはな
いということが注目されるであろう。先行技術に関して
前に説明されたように、広い開口がエツチングされ、次
に酸化物で充填されフィールド酸化物領域を形成すると
き、酸化物層３０は下にある地勢と適合する傾向にある
。この発明にしたがった最終的な構造は高度に平面化さ
れるであろうので、広い開口８ｂ上の酸化物層３０の厚
さは基板のエツチングされない表面からの開口８ｂの深
さを超えることがこの発明の実施にとって重要である。
チングされた開口８ａおよび８Ｃ上のものほど高くはな
いということが注目されるであろう。先行技術に関して
前に説明されたように、広い開口がエツチングされ、次
に酸化物で充填されフィールド酸化物領域を形成すると
き、酸化物層３０は下にある地勢と適合する傾向にある
。この発明にしたがった最終的な構造は高度に平面化さ
れるであろうので、広い開口８ｂ上の酸化物層３０の厚
さは基板のエツチングされない表面からの開口８ｂの深
さを超えることがこの発明の実施にとって重要である。
これは第４図に示される第３図の拡大された領域で図示
され、そこで表面からのエツチングされた開口８ｂの深
さはＸ、で表わされる一方で、開口８ｂの上の酸化物層
３０の厚さはＸ２によって表わされる。
され、そこで表面からのエツチングされた開口８ｂの深
さはＸ、で表わされる一方で、開口８ｂの上の酸化物層
３０の厚さはＸ２によって表わされる。
この発明に従って、広い開口８ｂ上の酸化物層３０の厚
さ（Ｘ２）は開口８ｂの深さＸ、より大きくなければな
らない。Ｘ、とＸ２との間の差異は好ましくはおよそ最
少の約０．１５ミクロンから約０，４５ミクロンである
。より大きい厚さの酸化物はもし望まれるなら使用され
てもよいが、必要ではない。このように、たとえば、開
口８ｂの厚さがおよそ０．５ミクロンのとき、開口８ｂ
上の酸化物層３０の厚さはおよそ０．６５から０゜９５
ミクロンの範囲にあるであろう。
さ（Ｘ２）は開口８ｂの深さＸ、より大きくなければな
らない。Ｘ、とＸ２との間の差異は好ましくはおよそ最
少の約０．１５ミクロンから約０，４５ミクロンである
。より大きい厚さの酸化物はもし望まれるなら使用され
てもよいが、必要ではない。このように、たとえば、開
口８ｂの厚さがおよそ０．５ミクロンのとき、開口８ｂ
上の酸化物層３０の厚さはおよそ０．６５から０゜９５
ミクロンの範囲にあるであろう。
好ましくは、堆積された酸化物はたとえばおよそ７００
℃からおよそ７５０℃の温度で堆積されるテトラエチル
オルトシリケート（ＴＥＯＳ）のような高度に共形の酸
化物である。代替的に、堆積された酸化物はおよそ３５
０℃からおよそ４５０℃の温度で堆積される低圧気相成
長（ｃＶＤ）酸化物層を含んでもよい。
℃からおよそ７５０℃の温度で堆積されるテトラエチル
オルトシリケート（ＴＥＯＳ）のような高度に共形の酸
化物である。代替的に、堆積された酸化物はおよそ３５
０℃からおよそ４５０℃の温度で堆積される低圧気相成
長（ｃＶＤ）酸化物層を含んでもよい。
第５図に示されるように、マスク部分５２−５６と、開
口８ａ−８ｃの間の基板２の部分と整合している開口５
８とを含む包括的に５０で示される第２のマスク層は次
に共形酸化物層３０上に形成される。マスク層５０は好
ましくはフォトレジストマスクを含むが、下にある共形
酸化物層と適合性があり、かつ次の酸化物エツチングに
耐えることができる任意の材料を含んでもよい。実例と
して、かつ制限としてではなく、マスク層５０はフォト
レジストマスクとして以下に説明されるであろう。
口８ａ−８ｃの間の基板２の部分と整合している開口５
８とを含む包括的に５０で示される第２のマスク層は次
に共形酸化物層３０上に形成される。マスク層５０は好
ましくはフォトレジストマスクを含むが、下にある共形
酸化物層と適合性があり、かつ次の酸化物エツチングに
耐えることができる任意の材料を含んでもよい。実例と
して、かつ制限としてではなく、マスク層５０はフォト
レジストマスクとして以下に説明されるであろう。
フォトレジストマスク層５０は、フォトレジスト層１０
をパターン化するのに使用されるマスクの逆であるフォ
トリソグラフィマスクを使用してパターン化されること
ができる。代替的に同じフォトリソグラフィマスクはフ
ォトレジスト層１０のそれと反対の感度のフォトレジス
ト層５０で、たとえば、層１０のために使用される正の
ジオ下レジストおよび層５０のために使用される負のフ
ォトレジスト、またはイメージ反転フォトリソグラフィ
技術を使用することにより使用され得るであろう。
をパターン化するのに使用されるマスクの逆であるフォ
トリソグラフィマスクを使用してパターン化されること
ができる。代替的に同じフォトリソグラフィマスクはフ
ォトレジスト層１０のそれと反対の感度のフォトレジス
ト層５０で、たとえば、層１０のために使用される正の
ジオ下レジストおよび層５０のために使用される負のフ
ォトレジスト、またはイメージ反転フォトリソグラフィ
技術を使用することにより使用され得るであろう。
この発明に従って、第６図に示されるように、次に共形
酸化物層３０の露呈された部分は好ましくは、たとえば
、４０部のフッ化アンモニウム（ＮＨ，Ｆ）および１部
のフッ化水素酸（ＨＦ）の水溶液を含む緩衝化酸化物エ
ツチングのようなウェットエツチングを使用して酸化物
層３０の露呈されない部分のレベル、すなわちレベルＸ
２のあたりまでエツチングされる。
酸化物層３０の露呈された部分は好ましくは、たとえば
、４０部のフッ化アンモニウム（ＮＨ，Ｆ）および１部
のフッ化水素酸（ＨＦ）の水溶液を含む緩衝化酸化物エ
ツチングのようなウェットエツチングを使用して酸化物
層３０の露呈されない部分のレベル、すなわちレベルＸ
２のあたりまでエツチングされる。
たとえば、酸化物除去に好都合であるように調整された
酸素レベルでＣＨＦ、の化学的性質を使用する反応性イ
オンエツチング（ＲＩ Ｅ）のようなドライエツチング
剤系は共形酸化物層３０をエツチングするように使用さ
れることもできるであろう。しかしながら、第６図の３
４および３６で示されるようにフォトレジストマスク部
分５２−５６をアンダーカットするであろうウェットエ
ツチングのような等方性タイプのエツチングが好ましい
、なぜならば以下に説明されるであろうようにそのよう
な隆起部分の次の除去を順々に簡単にするであろうフォ
トレジストマスクの端縁に隣接する隆起部分に残る酸化
物はより少なくなるであろうからである。
酸素レベルでＣＨＦ、の化学的性質を使用する反応性イ
オンエツチング（ＲＩ Ｅ）のようなドライエツチング
剤系は共形酸化物層３０をエツチングするように使用さ
れることもできるであろう。しかしながら、第６図の３
４および３６で示されるようにフォトレジストマスク部
分５２−５６をアンダーカットするであろうウェットエ
ツチングのような等方性タイプのエツチングが好ましい
、なぜならば以下に説明されるであろうようにそのよう
な隆起部分の次の除去を順々に簡単にするであろうフォ
トレジストマスクの端縁に隣接する隆起部分に残る酸化
物はより少なくなるであろうからである。
この点で、等方性エツチングによるこのアンダーカット
は、ある場合において、マスク部分５６が完全にアンダ
ーカットされている第６図の３６で示されるようにフォ
トレジストマスクを完全にアンダーカットするであろう
ということが注目されるであろう。次の段階はマスク５
０の除去であるので、マスク５０の部分のそのような完
全なアンダーカットは有害ではない。
は、ある場合において、マスク部分５６が完全にアンダ
ーカットされている第６図の３６で示されるようにフォ
トレジストマスクを完全にアンダーカットするであろう
ということが注目されるであろう。次の段階はマスク５
０の除去であるので、マスク５０の部分のそのような完
全なアンダーカットは有害ではない。
エツチング段階の完了の後、フォトレジストマスク５０
は、たとえば濃（１８モルの）硫酸および過酸化水素の
熱い溶液を使用し、第７図に示される構造にエツチング
段階から残った隆起部分３０ａ−３０ｄで示される残る
共形酸化物層３０′を残して除去される。
は、たとえば濃（１８モルの）硫酸および過酸化水素の
熱い溶液を使用し、第７図に示される構造にエツチング
段階から残った隆起部分３０ａ−３０ｄで示される残る
共形酸化物層３０′を残して除去される。
一構造は、次に機械的磨き手段または、好ましくは化学
的／機械的磨き手段のどちらか一方を使用して磨かれ、
共形酸化物層３０の残る部分３０′の表面上に残ってい
る隆起酸化物部分３０ａ−３０ｄを除去する。
的／機械的磨き手段のどちらか一方を使用して磨かれ、
共形酸化物層３０の残る部分３０′の表面上に残ってい
る隆起酸化物部分３０ａ−３０ｄを除去する。
磨き段階で使用される研磨手段はたとえば、磨き材料と
して、平坦な高分子ディスク上に拡げられた、ｐＨが約
７に調整された状態の細かく分割されたＡ１゜Ｏｌまた
は５ｉ０２粒子の水性スラリを使用する純粋に機械的な
磨きを含んでもよい。
して、平坦な高分子ディスク上に拡げられた、ｐＨが約
７に調整された状態の細かく分割されたＡ１゜Ｏｌまた
は５ｉ０２粒子の水性スラリを使用する純粋に機械的な
磨きを含んでもよい。
代替的に、化学的／機械的磨きのために、磨き材料は、
およそ９−１１へｐＨを増加させるのに十分な量に付加
されたＫＯＨまたはＮａＯＨのような少量の水酸化物を
含んでもよく、または、好ましくは、磨き材料は、望ま
しい化学的／機械的磨きを提供するためにおよそ２まで
ｐＨを調整するようにＨＣＬを含んでもよい。
およそ９−１１へｐＨを増加させるのに十分な量に付加
されたＫＯＨまたはＮａＯＨのような少量の水酸化物を
含んでもよく、または、好ましくは、磨き材料は、望ま
しい化学的／機械的磨きを提供するためにおよそ２まで
ｐＨを調整するようにＨＣＬを含んでもよい。
この磨き段階は、下にある共形酸化物層３０′の高い酸
化物部分３０ａ−３０ｄが除去されるまで実行され、第
８図で示されるように高度に平面化された表面３０′を
残し、それは第４図で示されるレベルＸ３程度、すなわ
ち、共形酸化物層３０の最も低い最初の高さを表わす最
初のレベルＸ２よりわずかに下で、しかし下にある集積
回路構造より上であってもよい。
化物部分３０ａ−３０ｄが除去されるまで実行され、第
８図で示されるように高度に平面化された表面３０′を
残し、それは第４図で示されるレベルＸ３程度、すなわ
ち、共形酸化物層３０の最も低い最初の高さを表わす最
初のレベルＸ２よりわずかに下で、しかし下にある集積
回路構造より上であってもよい。
第８図に示されるようにこの磨き段階の結果は高度に平
面化された共形酸化物層３０″であるので、たとえば、
もし下にあるシリコン構造のさらなる処理が必要でない
かまたは望まれないならば、この点で工程の平面化部分
を終えるのが望ましいかもしれしない。そのような場合
、たとえば、バイヤは平面化された酸化物層３０′を通
って切開かれ望まれる場所で下にあるシリコン基板の適
当な部分への接触を提供してもよい。
面化された共形酸化物層３０″であるので、たとえば、
もし下にあるシリコン構造のさらなる処理が必要でない
かまたは望まれないならば、この点で工程の平面化部分
を終えるのが望ましいかもしれしない。そのような場合
、たとえば、バイヤは平面化された酸化物層３０′を通
って切開かれ望まれる場所で下にあるシリコン基板の適
当な部分への接触を提供してもよい。
工程の平面化部分がこの段階で終えられるとすれば、窒
化物層６は好ましくは共形酸化物層３０のデポジション
の前に工程のより早期の段階で除去されるであろうとい
うことが指摘されるべきである。
化物層６は好ましくは共形酸化物層３０のデポジション
の前に工程のより早期の段階で除去されるであろうとい
うことが指摘されるべきである。
代替的に、酸化物層３０′は、さらに、第９図で示され
るように基板の隣接する活性領域を露呈し、酸化物部分
３０ｅ−３０ｇを基板２の露呈された部分の間に残すよ
うにさらにエツチングされてもよい。そのような場合、
窒化物マスク部分６の存在はシリコン基板２の意図しな
いエツチングを防ぐ便利なエツチングストップを提供す
るのに望ましいかもしれない。もし最初の酸化物デポジ
ションの間形成される継目をエツチングするようにウェ
ットエツチングを選択的に制御することができるならば
ウェットエツチングが使用されてもよいが、このエツチ
ング段階は好ましくは前に説明されたＲＩＥエツチング
方法を使用して実行される異方性エツチングである。
るように基板の隣接する活性領域を露呈し、酸化物部分
３０ｅ−３０ｇを基板２の露呈された部分の間に残すよ
うにさらにエツチングされてもよい。そのような場合、
窒化物マスク部分６の存在はシリコン基板２の意図しな
いエツチングを防ぐ便利なエツチングストップを提供す
るのに望ましいかもしれない。もし最初の酸化物デポジ
ションの間形成される継目をエツチングするようにウェ
ットエツチングを選択的に制御することができるならば
ウェットエツチングが使用されてもよいが、このエツチ
ング段階は好ましくは前に説明されたＲＩＥエツチング
方法を使用して実行される異方性エツチングである。
平面化工程が第８図に示される構造または第９図に示さ
れる構造のいずれで完了されても、好ましくは、残る酸
化物は次におよそ３０分間酸化性雰囲気でおよそ８００
−９００℃、好ましくはおよそ９００℃の温度へ構造を
加熱することにより濃度を高められる。
れる構造のいずれで完了されても、好ましくは、残る酸
化物は次におよそ３０分間酸化性雰囲気でおよそ８００
−９００℃、好ましくはおよそ９００℃の温度へ構造を
加熱することにより濃度を高められる。
次に第１０図−第１６図を参照すると、第１０図で始ま
るこの発明の工程の別の実施例が示され、そこで、シリ
コン基板のような基板の表面の中にまたはその上に前に
形成された活性素子を含むことができる集積回路構造６
０が基板表面上の隆起パターン７０が設けられて示され
る。
るこの発明の工程の別の実施例が示され、そこで、シリ
コン基板のような基板の表面の中にまたはその上に前に
形成された活性素子を含むことができる集積回路構造６
０が基板表面上の隆起パターン７０が設けられて示され
る。
パターン化された層７０は、たとえば、導体の３０００
から１０．０００人層、たとえば、金属線または相互接
続を形成するようにパターン化された金属を含んでもよ
いであろう。層７０が導体を含むとき、それは、たとえ
ばその上の共形、かつ平面化層を堆積する際に次に使用
される温度に耐えることができるアルミニウム、ポリシ
リコンまたはタングステンのような集積回路構造を形成
するときに従来使用される任意の導体を含んでもよい。
から１０．０００人層、たとえば、金属線または相互接
続を形成するようにパターン化された金属を含んでもよ
いであろう。層７０が導体を含むとき、それは、たとえ
ばその上の共形、かつ平面化層を堆積する際に次に使用
される温度に耐えることができるアルミニウム、ポリシ
リコンまたはタングステンのような集積回路構造を形成
するときに従来使用される任意の導体を含んでもよい。
隆起パターン７０はまた導体の隆起パターンと導体上に
形成される絶縁層との組合わせを含んでもよいであろう
し、またはそれは絶縁材料を含むにすぎないかもしれな
い。しかしながら、パターン化された層７０は金属パタ
ーンとして実例のために、かつ制限のためにではなく以
下に説明されるであろう。
形成される絶縁層との組合わせを含んでもよいであろう
し、またはそれは絶縁材料を含むにすぎないかもしれな
い。しかしながら、パターン化された層７０は金属パタ
ーンとして実例のために、かつ制限のためにではなく以
下に説明されるであろう。
第１１図に示されるように、酸化物の共形層８０は、金
属線の間の最も広い領域で、再び第１の実施例のように
Ｘ７、金属パターン７０の厚さより大きい厚さＸ２であ
ろう厚さまで構造６０および金属パターン７０上で堆積
される。通常、厚さＸ２はおよそ０．２ミクロンからお
よそ１．２ミクロンだけ厚さＸｌより大きいであろう。
属線の間の最も広い領域で、再び第１の実施例のように
Ｘ７、金属パターン７０の厚さより大きい厚さＸ２であ
ろう厚さまで構造６０および金属パターン７０上で堆積
される。通常、厚さＸ２はおよそ０．２ミクロンからお
よそ１．２ミクロンだけ厚さＸｌより大きいであろう。
共形酸化物層の厚さはたとえばおよそ７０００からおよ
そ１５．０００人まで変化してもよい。
そ１５．０００人まで変化してもよい。
共形酸化物層８０は前に説明されたＴｅ０Ｓ酸化物のよ
うな酸化物材料を含んでもよく、それは７００℃より上
から７５０℃の温度に耐えることができる材料上で使用
されてもよい。ここで、もしアルミニウムのような低溶
融金属が金属パターン７０ために使用されれば、より低
いデポジション温度のＴｅＯ３酸化物、たとえば、プラ
ズマＴｅＯ３のようなおよそ３５０℃で堆積されたもの
は、前述の共形酸化物で取替えられてもよいか、または
（たとえば、およそ３５０℃で堆積された）より低い温
度のＣＶＤ酸化物が使用されてもよいということが注目
されるべきである。
うな酸化物材料を含んでもよく、それは７００℃より上
から７５０℃の温度に耐えることができる材料上で使用
されてもよい。ここで、もしアルミニウムのような低溶
融金属が金属パターン７０ために使用されれば、より低
いデポジション温度のＴｅＯ３酸化物、たとえば、プラ
ズマＴｅＯ３のようなおよそ３５０℃で堆積されたもの
は、前述の共形酸化物で取替えられてもよいか、または
（たとえば、およそ３５０℃で堆積された）より低い温
度のＣＶＤ酸化物が使用されてもよいということが注目
されるべきである。
第１の実施例でのように、たとえば、フォトレジストマ
スクのようなマスク材料の層９０は、次に開口１００が
マスク部分９２−９８の間に設けられた状態で第１２図
に示されるように構造上に形成される。マスク開口１０
０は共形酸化物層８０の下の隆起パターン部分７０と揃
うように形成される。
スクのようなマスク材料の層９０は、次に開口１００が
マスク部分９２−９８の間に設けられた状態で第１２図
に示されるように構造上に形成される。マスク開口１０
０は共形酸化物層８０の下の隆起パターン部分７０と揃
うように形成される。
この発明に従って、第１３図で示されるように、共形酸
化物層８０の露呈された部分は、次に、前の実施例で説
明されたように、再び好ましくは、８４で示されるよう
に酸化物８０の露呈された部分を除去するためだけでな
くマスク部分９２−９８をアンダーカットするために前
述の緩衝化酸化物エツチング溶液のような等方性ウェッ
トエツチングを使用して酸化物層８０の露呈されない部
分のレベルまでエツチングされる。
化物層８０の露呈された部分は、次に、前の実施例で説
明されたように、再び好ましくは、８４で示されるよう
に酸化物８０の露呈された部分を除去するためだけでな
くマスク部分９２−９８をアンダーカットするために前
述の緩衝化酸化物エツチング溶液のような等方性ウェッ
トエツチングを使用して酸化物層８０の露呈されない部
分のレベルまでエツチングされる。
エツチング段階の完了の後、前の実施例でのようにフォ
トレジストマスク９０は除去され、第１４図に示される
構造にエツチング段階からの結果として生じる隆起部分
８０ａ−８Ｏｆで示される残る共形酸化物層８０′を残
す。
トレジストマスク９０は除去され、第１４図に示される
構造にエツチング段階からの結果として生じる隆起部分
８０ａ−８Ｏｆで示される残る共形酸化物層８０′を残
す。
次に、構造は前の実施例に関して説明されたように機械
的磨き手段または、好ましくは、化学的／機械的磨き手
段のどちらか一方を使用して磨かれ、最初の共形酸化物
層８０の残る部分８０’の表面上に残った隆起酸化物部
分８０ａ−８Ｏｆを除去し、第１５図の平面化された構
造となる。
的磨き手段または、好ましくは、化学的／機械的磨き手
段のどちらか一方を使用して磨かれ、最初の共形酸化物
層８０の残る部分８０’の表面上に残った隆起酸化物部
分８０ａ−８Ｏｆを除去し、第１５図の平面化された構
造となる。
第８図に示される実施例に関し前に述べられたように、
工程の平面化部分はここで停止され、残る共形酸化物層
８０′は前述のように濃度を高められてもよく、または
構造はさらに好ましくは前述の異方性ドライエツチング
を使用しエツチングされてもよく、第１６図に示される
構造を生じ、そこで隆起パターン部分７０の頂部は露呈
され、その間に平面化された酸化物部分８０ｇ−８０３
を残す。
工程の平面化部分はここで停止され、残る共形酸化物層
８０′は前述のように濃度を高められてもよく、または
構造はさらに好ましくは前述の異方性ドライエツチング
を使用しエツチングされてもよく、第１６図に示される
構造を生じ、そこで隆起パターン部分７０の頂部は露呈
され、その間に平面化された酸化物部分８０ｇ−８０３
を残す。
このように、この発明は集積回路構造に高度に平面化さ
れたトポロギを形成するための改良された方法を提供し
、それは、下にある構造の隆起部分と揃ってその上のマ
スクの開口を通し選択的にエツチングされ、次にマスク
の除去の後、共形酸化物の任意の残る隆起部分を除去し
高度に平面化された表面を残すように磨かれる共形酸化
物層を利用することにより、基板の活性素子領域に隣接
する高度に平面化された酸化物領域または酸化物が差込
まれた金属線のような隆起パターンの高度に平面化され
た構造を形成する際に使用されることができる。
れたトポロギを形成するための改良された方法を提供し
、それは、下にある構造の隆起部分と揃ってその上のマ
スクの開口を通し選択的にエツチングされ、次にマスク
の除去の後、共形酸化物の任意の残る隆起部分を除去し
高度に平面化された表面を残すように磨かれる共形酸化
物層を利用することにより、基板の活性素子領域に隣接
する高度に平面化された酸化物領域または酸化物が差込
まれた金属線のような隆起パターンの高度に平面化され
た構造を形成する際に使用されることができる。
第１図は、基板の活性素子領域に浸食するシリコン基板
のフィールド酸化物領域の成長による４バーズビーク”
の形成を示す先行技術の構造の断片的な垂直断面図であ
る。 第２図は、シリコン基板が基板の活性領域をカバーする
ようにマスクされており、かつ開口がマスク開口を通し
シリコン基板でエツチングされているこの発明の第１の
実施例の初期段階を示す断片的な垂直断面図である。 第２Ａ図は、フィールド酸化物のためのＩＩＪ口を形成
する前に任意のフィールドインブラントを示す第２図の
構造を生じる工程での交互の段階の断片的な垂直断面図
である。 第２Ｂ図は、フィールド酸化物のための開口を形成した
後フィールドインブラントの示された使用を容易にする
テーバを付けられた側壁開口を示す第２図の構造の交互
の実施例の断片的な垂直断面図である。 第２Ｃ図は、チャネルストップを形成するｎチャネル領
域の垂直側壁のドープが、最初にドープされたガラスの
薄い膜を共形に堆積させ、かつ次にドーパントを垂直側
壁へと拡散することにより達成されるまた別の実施例の
断片的な垂直断面図である。 第３図は、少なくともマスクの頂部層が除去され、かつ
共形酸化物層が基板上で、かつ基板のエツチングされた
開口中に堆積された状態での工程の後の段階での第２図
に示される構造を示す断片的な垂直断面図である。 第４図は、Ｘ、がＸ、とＸ２との間の中間レベルを表わ
す状態で、エツチングされた領域の深さＸ、と構造上に
堆積された共形酸化物層の最低の厚さＸ２との間の差異
を示す第３図の構造の部分の拡大された断片的な垂直断
面図である。 第５図は、マスク層が共形酸化物層上に形成された後の
第３図の構造の断片的な垂直断面図である。 第６図は、共形酸化物層の露呈されない部分のレベル（
第４図のレベルＸ２）とおよそ同じ高さのレベルまでの
マスク層を通した共形酸化物層の露呈された部分のエツ
チングの後の第５図の構造を示す断片的な垂直断面図で
ある。 第７図は、マスク層の除去の後の第６図の構造を示す断
片的な垂直断面図である。 第８図は、共形酸化物層の任意の残る隆起部分を除去し
、高度に平面化された構造を残すための化学的／機械的
磨き段階の後の第７図の構造を示す断片的な垂直断面図
である。 第９図は、集結回路構造の活性領域の頂部表面が露呈さ
れるまでさらなる共形酸化物が第２のエツチングによっ
て除去される状態でこの実施例の任意の最終のエツチン
グ段階を行なった後の第８図の平面化された構造を示す
断片的な垂直断面図である。 第１０図は、隆起パターンが集積回路構造上に形成され
るこの発明の別の実施例の断片的な垂直断面図である。 第１１図は、酸化物の共形層が隆起パターン上に堆積さ
れた状態で第１０図の構造を示す断片的な垂直断面図で
ある。 第１２図は、マスク層が第１１図に示される共形層上に
形成される状態でこの実施例のさらなる段階を示す断片
的な垂直断面図である。 第１３図は、共形酸化物層の露呈されない部分のレベル
までのマスクを通した共形酸化物層の露呈された部分の
エツチングを示す断片的な垂直断面図である。 第１４図は、マスク層の除去の後の第１３図の構造を示
す断片的な垂直断面図である。 第１５図は、共形酸化物層の任意の残る隆起部分を除去
し、高度に平面化された構造を残すための化学的／機械
的磨き段階の後の第１４図の構造を示す断片的な垂直断
面図である。 第１６図は、十分な付加的共形酸化物を除去しその下の
隆起パターンの頂部表面を露呈するように第１５図の平
面化された構造上で行なわれるさらなる、しかし任意の
エツチング段階を示す断片的な垂直断面図である。 図において、２はシリコン基板、４は酸化物層、６は窒
化物層、８ａ−８ｃは開口、９は側壁、１２はドープさ
れたガラスである。
のフィールド酸化物領域の成長による４バーズビーク”
の形成を示す先行技術の構造の断片的な垂直断面図であ
る。 第２図は、シリコン基板が基板の活性領域をカバーする
ようにマスクされており、かつ開口がマスク開口を通し
シリコン基板でエツチングされているこの発明の第１の
実施例の初期段階を示す断片的な垂直断面図である。 第２Ａ図は、フィールド酸化物のためのＩＩＪ口を形成
する前に任意のフィールドインブラントを示す第２図の
構造を生じる工程での交互の段階の断片的な垂直断面図
である。 第２Ｂ図は、フィールド酸化物のための開口を形成した
後フィールドインブラントの示された使用を容易にする
テーバを付けられた側壁開口を示す第２図の構造の交互
の実施例の断片的な垂直断面図である。 第２Ｃ図は、チャネルストップを形成するｎチャネル領
域の垂直側壁のドープが、最初にドープされたガラスの
薄い膜を共形に堆積させ、かつ次にドーパントを垂直側
壁へと拡散することにより達成されるまた別の実施例の
断片的な垂直断面図である。 第３図は、少なくともマスクの頂部層が除去され、かつ
共形酸化物層が基板上で、かつ基板のエツチングされた
開口中に堆積された状態での工程の後の段階での第２図
に示される構造を示す断片的な垂直断面図である。 第４図は、Ｘ、がＸ、とＸ２との間の中間レベルを表わ
す状態で、エツチングされた領域の深さＸ、と構造上に
堆積された共形酸化物層の最低の厚さＸ２との間の差異
を示す第３図の構造の部分の拡大された断片的な垂直断
面図である。 第５図は、マスク層が共形酸化物層上に形成された後の
第３図の構造の断片的な垂直断面図である。 第６図は、共形酸化物層の露呈されない部分のレベル（
第４図のレベルＸ２）とおよそ同じ高さのレベルまでの
マスク層を通した共形酸化物層の露呈された部分のエツ
チングの後の第５図の構造を示す断片的な垂直断面図で
ある。 第７図は、マスク層の除去の後の第６図の構造を示す断
片的な垂直断面図である。 第８図は、共形酸化物層の任意の残る隆起部分を除去し
、高度に平面化された構造を残すための化学的／機械的
磨き段階の後の第７図の構造を示す断片的な垂直断面図
である。 第９図は、集結回路構造の活性領域の頂部表面が露呈さ
れるまでさらなる共形酸化物が第２のエツチングによっ
て除去される状態でこの実施例の任意の最終のエツチン
グ段階を行なった後の第８図の平面化された構造を示す
断片的な垂直断面図である。 第１０図は、隆起パターンが集積回路構造上に形成され
るこの発明の別の実施例の断片的な垂直断面図である。 第１１図は、酸化物の共形層が隆起パターン上に堆積さ
れた状態で第１０図の構造を示す断片的な垂直断面図で
ある。 第１２図は、マスク層が第１１図に示される共形層上に
形成される状態でこの実施例のさらなる段階を示す断片
的な垂直断面図である。 第１３図は、共形酸化物層の露呈されない部分のレベル
までのマスクを通した共形酸化物層の露呈された部分の
エツチングを示す断片的な垂直断面図である。 第１４図は、マスク層の除去の後の第１３図の構造を示
す断片的な垂直断面図である。 第１５図は、共形酸化物層の任意の残る隆起部分を除去
し、高度に平面化された構造を残すための化学的／機械
的磨き段階の後の第１４図の構造を示す断片的な垂直断
面図である。 第１６図は、十分な付加的共形酸化物を除去しその下の
隆起パターンの頂部表面を露呈するように第１５図の平
面化された構造上で行なわれるさらなる、しかし任意の
エツチング段階を示す断片的な垂直断面図である。 図において、２はシリコン基板、４は酸化物層、６は窒
化物層、８ａ−８ｃは開口、９は側壁、１２はドープさ
れたガラスである。
Claims (21)
- （１）ポリシリコンの平面化層を利用することなく、ま
たは２つの異なる材料が平面化手段に露呈される平面化
段階を利用することなく、集積回路構造の隣接する部分
に関し予め定められたレベルに平面化される堆積された
酸化物の共形層を使用し、高度に平面化された酸化物部
分を有する高度に平面化された集積回路構造を作るため
の方法であって、 （ａ）前記集積回路構造上に前記共形酸化物層を堆積し
、 （ｂ）前記酸化物層の隆起部分に揃う開口を有する前記
酸化物層上にパターン化されたマスク層を与え、 （ｃ）前記隆起酸化物部分を前記酸化物層の低い部分と
およそ同じ高さまでエッチングし、（ｄ）前記マスク層
を除去し、かつ （ｅ）前記酸化物層の残る部分を磨き高度に平面化され
た層を得ることを含む、高度に平面化された集積回路構
造を作るための方法。 - （２）集積回路構造の部分に隣接するレベルに平面化さ
れる堆積された酸化物を使用して高度に平面化された酸
化物部分を有する高度に平面化された集積回路構造を作
るための方法であって、（ａ）前記集積回路構造の残り
より高い高さで第１の部分を有する集積回路構造上に、
前記集積回路構造の残りの上で前記第１の部分の高さを
超える厚さを有する共形酸化物層を堆積し、（ｂ）その
開口が前記集積回路構造の前記より高い高さの第１の部
分と揃った状態で、パターン化されたマスク層を前記堆
積された酸化物層上に形成し、 （ｃ）前記共形酸化物層の露呈されない部分のレベルに
およそ等しいレベルへ前記マスク開口を通し前記共形酸
化物層の露呈された部分をエッチングし、 （ｄ）前記マスク層を除去し、かつ （ｅ）前記エッチング段階の後残る前記共形酸化物層の
隆起部分を除去するように前記酸化物層を磨き高度に平
面化された構造を形成することを含む、高度に平面化さ
れた集積回路構造を作るための方法。 - （３）前記共形酸化物層を堆積する前記段階はおよそ７
００℃からおよそ７５０℃の温度で実行される、請求項
２記載の方法。 - （４）前記共形酸化物層を堆積する前記段階はさらに前
記集積回路構造上におよそ７０００Åからおよそ１５，
０００Åの共形酸化物を堆積することを含む、請求項２
記載の方法。 - （５）前記マスク層を堆積する前記段階は前記共形酸化
物層上にフォトレジストのパターン化された層を堆積す
ることを含む、請求項２記載の方法。 - （６）前記共形酸化物層をエッチングする前記段階はさ
らに前記共形酸化物層を等方性にエッチングしその上の
前記マスク層の隣接する部分をアンダーカットすること
を含む、請求項５記載の方法。 - （７）前記共形酸化物層を等方性にエッチングする前記
段階はさらに前記共形酸化物層をウェットエッチングす
ることを含む、請求項６記載の方法。 - （８）前記下にある集積回路構造の部分が露呈されるま
で前記磨かれた共形酸化物層をエッチングするさらなる
段階を含む、請求項２記載の方法。 - （９）前記磨かれた共形酸化物層をエッチングする前記
段階はさらに前記共形酸化物の異方性エッチングを含む
、請求項８記載の方法。 - （１０）前記集積回路構造の残りより高い高さを有する
前記集積回路構造の前記第１の部分上に窒化物マスクを
形成する段階を含み、それによって前記窒化物マスクは
下にある集積回路構造のエッチングを防ぐ前記磨かれた
共形酸化物層の前記異方性エッチングのためのエッチン
グストップとして作用するであろう、請求項９記載の方
法。 - （１１）前記磨かれた共形酸化物層を異方性にエッチン
グする前記段階の後前記窒化物マスク層を除去するさら
なる段階を含む、請求項１０記載の方法。 - （１２）最初に前記集積回路構造の活性領域をマスクし
、およそ０．４５からおよそ０．５５ミクロンの深さを
有する１つまたはそれより多い開口を形成するように前
記マスクを通し前記集積回路構造の露呈された部分をエ
ッチングし、かつマスクを除去する付加的な段階をさら
に含み、それによって共形酸化物層を堆積する前記次の
段階は前記エッチングされた開口の深さを超える厚さま
で前記共形酸化物をエッチングされた開口中に、かつ前
記集積回路構造の前記エッチングされない活性領域上に
堆積することを含み、それによって前記次の平面化段階
は、前記フィールド酸化物領域の頂部表面が前記活性領
域の頂部表面と同じ高さである状態でそこでフィールド
酸化物領域を有する平面化された集積回路構造を形成す
る、請求項９記載の方法。 - （１３）最初に前記集積回路構造上に酸化物層を形成し
、かつ前記基板の前記活性領域をマスクする前記段階の
前に前記酸化物層上に窒化物層を形成するさらなる段階
を含み、かつ前記マスクを通した前記集積回路構造をエ
ッチングする前記段階は、さらに前記マスクの下に形成
される前記窒化物および酸化物層をエッチングすること
を含む、請求項１２記載の方法。 - （１４）隆起パターンを前記集積回路基板上に形成する
さらなる段階を含み、かつ前記共形酸化物層を堆積する
前記段階は、さらに前記集積回路構造上で前記隆起パタ
ーンの高さを超える深さに前記共形酸化物を堆積するこ
とを含む、請求項２記載の方法。 - （１５）前記隆起パターンが、前記隆起パターンの間の
前記共形酸化物部分の頂部表面が前記隆起パターンの頂
部表面と同じ高さである状態で露呈されるまで前記磨か
れた共形酸化物層をエッチングするさらなる段階を含む
、請求項１４記載の方法。 - （１６）隆起パターンを形成する前記段階は、さらに前
記共形酸化物層を堆積する前記段階で使用される温度に
耐えることができる伝導性材料のパターンを形成するこ
とを含む、請求項１５記載の方法。 - （１７）基板の活性領域の間に、かつ活性領域と同じ高
さにそこで形成されるフィールド酸化物領域を有する高
度に平面化された集積回路構造を作るための方法であっ
て、 （ａ）前記活性領域の間の前記基板のフィールド酸化物
領域の所望形成に適合してそこで開口を有する第１のフ
ォトレジストマスクでシリコン基板をパターン化し、 （ｂ）およそ０．４５ミクロンからおよそ０．５５ミク
ロンの深さを有する前記基板の開口を形成するように前
記フォトレジストマスクを通し前記シリコン基板をエッ
チングし、 （ｃ）前記第１のフォトレジストマスクを除去し、 （ｄ）前記基板上におよそ７０００からおよそ９０００
Åの共形酸化物層を堆積し、 （ｅ）前記共形酸化物層上に第２のフォトレジストマス
クを形成することを含み、前記マスクは前記基板でエッ
チングされた前記開口の間の前記基板の部分と揃ってそ
こに開口を有し、 （ｆ）前記共形酸化物層のマスクされた部分のレベルに
実質的に等しいレベルに前記第２のマスクを通し前記共
形酸化物層を等方性にエッチングし、 （ｇ）前記第２のフォトレジストマスクを除去し、 （ｈ）前記共形酸化物層の隆起部分を除去するように前
記共形酸化物層を磨き、かつ （ｉ）前記基板の前記活性領域を露呈し、前記フィール
ド酸化物領域の上部表面が前記活性領域の表面と実質的
に同じ高さである状態で、前記基板の前記活性領域の間
にそこに形成されたフィールド酸化物領域を有する高度
に平面化された構造を形成するように前記共形酸化物層
を異方性にエッチングすることをさらに含む、高度に平
面化された集積回路構造を作るための方法。 - （１８）前記基板を前記第１のフォトレジストマスクで
パターン化する前に前記基板上に窒化物層を形成するさ
らなる段階を含み、前記基板をパターン化する前記段階
はさらに前記窒化物層をパターン化することを含み、か
つ前記パターン化された窒化物層は前記異方性エッチン
グ段階の間前記基板を前記異方性エッチングから守るよ
うにエッチングブロックとしての機能を果たす、請求項
１７記載の方法。 - （１９）その上に隆起パターンを有する高度に平面化さ
れた集積回路構造を作るための方法であって、 （ａ）集積回路構造上に隆起パターンを形成し、 （ｂ）前記隆起パターンに損傷を与えないであろう温度
で、その最も低い地点で前記隆起パターンの高さを超え
るのに十分な厚さを有する前記隆起パターン上に共形酸
化物層を堆積し、 （ｃ）前記共形酸化物層上にパターン化されたマスク層
を形成することを含み、前記マスクは前記基板上の前記
隆起パターンと揃ってそこに開口を有し、 （ｄ）前記共形酸化物層のマスクされた部分のレベルに
実質的に等しいレベルへ前記マスクを通し前記共形酸化
物層を等方性にエッチングし、（ｅ）前記第２のマスク
を除去し、 （ｆ）前記共形酸化物層の隆起部分を除去するように前
記共形酸化物層を磨き、かつ （ｇ）前記基板上の前記隆起パターンの上部表面を露呈
し、前記酸化物領域の上部表面が前記隆起パターンの上
部表面と実質的に同じ高さである状態で前記基板の前記
隆起パターン部分の間にそこに形成される酸化物領域を
有する高度に平面化された構造を形成するように前記共
形酸化物層を異方性にエッチングすることをさらに含む
、高度に平面化された集積回路構造を作るための方法。 - （２０）集積回路構造上に隆起パターンを形成する前記
段階は前記構造上に伝導性パターンを形成する段階を含
む、請求項１９記載の方法。 - （２１）伝導性パターンを形成する前記段階はさらに前
記構造上に金属パターンを形成することを含む、請求項
２０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US376,176 | 1989-07-03 | ||
| US07/376,176 US4954459A (en) | 1988-05-12 | 1989-07-03 | Method of planarization of topologies in integrated circuit structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116753A true JPH03116753A (ja) | 1991-05-17 |
Family
ID=23484000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176102A Pending JPH03116753A (ja) | 1989-07-03 | 1990-07-02 | 高度に平面化された集積回路構造を作るための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4954459A (ja) |
| EP (1) | EP0407047B9 (ja) |
| JP (1) | JPH03116753A (ja) |
| AT (1) | ATE161656T1 (ja) |
| DE (1) | DE69031849T2 (ja) |
| ES (1) | ES2110960T3 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236526A (ja) * | 1994-12-22 | 1996-09-13 | Siemens Ag | 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法 |
| JP2010157699A (ja) * | 2008-12-29 | 2010-07-15 | Internatl Business Mach Corp <Ibm> | トレンチ形成方法及び構造体 |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58908781D1 (de) * | 1989-09-08 | 1995-01-26 | Siemens Ag | Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen. |
| US5290396A (en) * | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
| US5248625A (en) * | 1991-06-06 | 1993-09-28 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5252503A (en) * | 1991-06-06 | 1993-10-12 | Lsi Logic Corporation | Techniques for forming isolation structures |
| EP0545263B1 (en) * | 1991-11-29 | 2002-06-19 | Sony Corporation | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
| JP2874486B2 (ja) * | 1991-11-29 | 1999-03-24 | ソニー株式会社 | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 |
| US5215937A (en) * | 1992-05-07 | 1993-06-01 | Advanced Micro Devices, Inc. | Optimizing doping control in short channel MOS |
| US5212106A (en) * | 1992-05-07 | 1993-05-18 | Advanced Micro Devices, Inc. | Optimizing doping control in short channel MOS |
| JP3321864B2 (ja) * | 1992-11-24 | 2002-09-09 | ヤマハ株式会社 | 半導体装置とその製法 |
| JP3256623B2 (ja) * | 1993-05-28 | 2002-02-12 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07235537A (ja) * | 1994-02-23 | 1995-09-05 | Mitsubishi Electric Corp | 表面が平坦化された半導体装置およびその製造方法 |
| FR2717307B1 (fr) * | 1994-03-11 | 1996-07-19 | Maryse Paoli | Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant |
| FR2717306B1 (fr) * | 1994-03-11 | 1996-07-19 | Maryse Paoli | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant. |
| US5516729A (en) * | 1994-06-03 | 1996-05-14 | Advanced Micro Devices, Inc. | Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate |
| US5527423A (en) * | 1994-10-06 | 1996-06-18 | Cabot Corporation | Chemical mechanical polishing slurry for metal layers |
| JP3180599B2 (ja) * | 1995-01-24 | 2001-06-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2734402B1 (fr) * | 1995-05-15 | 1997-07-18 | Brouquet Pierre | Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant |
| JP3300203B2 (ja) * | 1995-07-04 | 2002-07-08 | 松下電器産業株式会社 | 半導体マスク装置、その製造方法及び半導体装置の製造方法 |
| US5840623A (en) * | 1995-10-04 | 1998-11-24 | Advanced Micro Devices, Inc. | Efficient and economical method of planarization of multilevel metallization structures in integrated circuits using CMP |
| JP2687948B2 (ja) * | 1995-10-05 | 1997-12-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5869385A (en) * | 1995-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Selectively oxidized field oxide region |
| TW428244B (en) * | 1996-04-15 | 2001-04-01 | United Microelectronics Corp | Planarization method for self-aligned contact process |
| US5993686A (en) * | 1996-06-06 | 1999-11-30 | Cabot Corporation | Fluoride additive containing chemical mechanical polishing slurry and method for use of same |
| WO1997048132A1 (en) * | 1996-06-11 | 1997-12-18 | Advanced Micro Devices, Inc. | Method for forming co-planar conductor and insulator features using chemical mechanical planarization |
| US5851899A (en) * | 1996-08-08 | 1998-12-22 | Siemens Aktiengesellschaft | Gapfill and planarization process for shallow trench isolation |
| WO1998007189A1 (en) * | 1996-08-13 | 1998-02-19 | Advanced Micro Devices, Inc. | Semiconductor trench isolation structure having improved upper surface planarity |
| US5783489A (en) * | 1996-09-24 | 1998-07-21 | Cabot Corporation | Multi-oxidizer slurry for chemical mechanical polishing |
| US6039891A (en) | 1996-09-24 | 2000-03-21 | Cabot Corporation | Multi-oxidizer precursor for chemical mechanical polishing |
| US6033596A (en) * | 1996-09-24 | 2000-03-07 | Cabot Corporation | Multi-oxidizer slurry for chemical mechanical polishing |
| US6395620B1 (en) * | 1996-10-08 | 2002-05-28 | Micron Technology, Inc. | Method for forming a planar surface over low density field areas on a semiconductor wafer |
| US5721172A (en) * | 1996-12-02 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers |
| US6126853A (en) | 1996-12-09 | 2000-10-03 | Cabot Microelectronics Corporation | Chemical mechanical polishing slurry useful for copper substrates |
| US5954997A (en) | 1996-12-09 | 1999-09-21 | Cabot Corporation | Chemical mechanical polishing slurry useful for copper substrates |
| EP0855739A1 (en) * | 1997-01-24 | 1998-07-29 | Texas Instruments Inc. | Tapered dielectric etch process for moat etchback |
| US5792707A (en) * | 1997-01-27 | 1998-08-11 | Chartered Semiconductor Manufacturing Ltd. | Global planarization method for inter level dielectric layers of integrated circuits |
| US6025270A (en) * | 1997-02-03 | 2000-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization process using tailored etchback and CMP |
| US5926723A (en) * | 1997-03-04 | 1999-07-20 | Advanced Micro Devices, Inc. | Generation of a loose planarization mask having relaxed boundary conditions for use in shallow trench isolation processes |
| KR100253083B1 (ko) * | 1997-03-15 | 2000-04-15 | 윤종용 | 반도체용웨이퍼의일렉트론왁스제거를위한왁스세정조성물및이를이용한일렉트론왁스제거방법 |
| US6121143A (en) * | 1997-09-19 | 2000-09-19 | 3M Innovative Properties Company | Abrasive articles comprising a fluorochemical agent for wafer surface modification |
| DE19741704A1 (de) * | 1997-09-22 | 1999-04-01 | Siemens Ag | Verfahren zur Erzeugung von Isolationen in einem Substrat |
| US5880007A (en) * | 1997-09-30 | 1999-03-09 | Siemens Aktiengesellschaft | Planarization of a non-conformal device layer in semiconductor fabrication |
| TW398040B (en) * | 1997-10-20 | 2000-07-11 | United Microelectronics Corp | A method to improve inequivalent metal etching rate |
| US6087243A (en) * | 1997-10-21 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of forming trench isolation with high integrity, ultra thin gate oxide |
| US6395619B2 (en) * | 1997-12-05 | 2002-05-28 | Sharp Kabushiki Kaisha | Process for fabricating a semiconductor device |
| US6093656A (en) * | 1998-02-26 | 2000-07-25 | Vlsi Technology, Inc. | Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device |
| US6057207A (en) * | 1998-03-25 | 2000-05-02 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide |
| US6004863A (en) * | 1998-05-06 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer |
| US6815336B1 (en) | 1998-09-25 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing |
| US6365523B1 (en) * | 1998-10-22 | 2002-04-02 | Taiwan Semiconductor Maufacturing Company | Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers |
| US6869858B2 (en) * | 1999-01-25 | 2005-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation planarized by wet etchback and chemical mechanical polishing |
| US6376361B1 (en) | 1999-10-18 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Method to remove excess metal in the formation of damascene and dual interconnects |
| US6291030B1 (en) * | 1999-12-21 | 2001-09-18 | Promos Technologies, Inc. | Method for reducing capacitance in metal lines using air gaps |
| KR100363093B1 (ko) * | 2000-07-28 | 2002-12-05 | 삼성전자 주식회사 | 반도체 소자의 층간 절연막 평탄화 방법 |
| US6664190B2 (en) | 2001-09-14 | 2003-12-16 | Chartered Semiconductor Manufacturing Ltd. | Pre STI-CMP planarization scheme |
| US6869857B2 (en) | 2001-11-30 | 2005-03-22 | Chartered Semiconductor Manufacturing Ltd. | Method to achieve STI planarization |
| KR100444307B1 (ko) * | 2001-12-28 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택플러그 형성방법 |
| US7164837B2 (en) * | 2002-12-06 | 2007-01-16 | Agency For Science, Technology And Research | Method of fabricating optical waveguide devices with smooth and flat dielectric interfaces |
| US6617241B1 (en) | 2003-01-15 | 2003-09-09 | Institute Of Microelectronics | Method of thick film planarization |
| US8497210B2 (en) | 2010-10-04 | 2013-07-30 | International Business Machines Corporation | Shallow trench isolation chemical mechanical planarization |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53148988A (en) * | 1977-05-31 | 1978-12-26 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor substrate |
| IE52971B1 (en) * | 1979-07-23 | 1988-04-27 | Fujitsu Ltd | Method of manufacturing a semiconductor device wherein first and second layers are formed |
| JPS5830136A (ja) * | 1981-08-14 | 1983-02-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5848936A (ja) * | 1981-09-10 | 1983-03-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59124142A (ja) * | 1982-12-29 | 1984-07-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0620098B2 (ja) * | 1983-01-27 | 1994-03-16 | 日本電気株式会社 | 半導体装置の素子分離方法 |
| JPS59175137A (ja) * | 1983-03-23 | 1984-10-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4662064A (en) * | 1985-08-05 | 1987-05-05 | Rca Corporation | Method of forming multi-level metallization |
| SE8603126L (sv) * | 1985-08-05 | 1987-02-06 | Rca Corp | Cmos-integrerad krets och metod att tillverka en sadan |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| NL8701717A (nl) * | 1987-07-21 | 1989-02-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw. |
-
1989
- 1989-07-03 US US07/376,176 patent/US4954459A/en not_active Expired - Fee Related
-
1990
- 1990-06-14 DE DE69031849T patent/DE69031849T2/de not_active Expired - Lifetime
- 1990-06-14 ES ES90306496T patent/ES2110960T3/es not_active Expired - Lifetime
- 1990-06-14 EP EP90306496A patent/EP0407047B9/en not_active Expired - Lifetime
- 1990-06-14 AT AT90306496T patent/ATE161656T1/de not_active IP Right Cessation
- 1990-07-02 JP JP2176102A patent/JPH03116753A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236526A (ja) * | 1994-12-22 | 1996-09-13 | Siemens Ag | 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法 |
| JP2010157699A (ja) * | 2008-12-29 | 2010-07-15 | Internatl Business Mach Corp <Ibm> | トレンチ形成方法及び構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4954459A (en) | 1990-09-04 |
| EP0407047A2 (en) | 1991-01-09 |
| EP0407047B9 (en) | 2005-11-30 |
| ES2110960T3 (es) | 1998-03-01 |
| EP0407047B1 (en) | 1997-12-29 |
| EP0407047A3 (en) | 1991-01-30 |
| DE69031849D1 (de) | 1998-02-05 |
| DE69031849T2 (de) | 1998-07-30 |
| ATE161656T1 (de) | 1998-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03116753A (ja) | 高度に平面化された集積回路構造を作るための方法 | |
| US4962064A (en) | Method of planarization of topologies in integrated circuit structures | |
| US4671970A (en) | Trench filling and planarization process | |
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| KR960016502B1 (ko) | 집적 회로 분리 방법 | |
| US6174785B1 (en) | Method of forming trench isolation region for semiconductor device | |
| US4835584A (en) | Trench transistor | |
| US7015086B2 (en) | Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| US5004703A (en) | Multiple trench semiconductor structure method | |
| US6143623A (en) | Method of forming a trench isolation for semiconductor device with lateral projections above substrate | |
| CA1258141A (en) | Integrated circuits having stepped dielectric regions | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| JP2002151689A (ja) | 半導体素子及びその形成方法 | |
| US5981355A (en) | Method of forming isolating region | |
| US5830773A (en) | Method for forming semiconductor field region dielectrics having globally planarized upper surfaces | |
| JP2669724B2 (ja) | 半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| US6699772B1 (en) | Hybrid trench isolation technology for high voltage isolation using thin field oxide in a semiconductor process | |
| KR19980060855A (ko) | 반도체의 소자의 소자분리 방법 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
| JPH05190565A (ja) | 半導体装置の製造方法 |