JP3300203B2 - 半導体マスク装置、その製造方法及び半導体装置の製造方法 - Google Patents

半導体マスク装置、その製造方法及び半導体装置の製造方法

Info

Publication number
JP3300203B2
JP3300203B2 JP16843495A JP16843495A JP3300203B2 JP 3300203 B2 JP3300203 B2 JP 3300203B2 JP 16843495 A JP16843495 A JP 16843495A JP 16843495 A JP16843495 A JP 16843495A JP 3300203 B2 JP3300203 B2 JP 3300203B2
Authority
JP
Japan
Prior art keywords
mask
semiconductor
insulating film
pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16843495A
Other languages
English (en)
Other versions
JPH0922906A (ja
Inventor
高明 受田
達也 山田
義明 加藤
明夫 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP16843495A priority Critical patent/JP3300203B2/ja
Priority to US08/665,622 priority patent/US5858578A/en
Publication of JPH0922906A publication Critical patent/JPH0922906A/ja
Priority to US09/151,288 priority patent/US6008105A/en
Application granted granted Critical
Publication of JP3300203B2 publication Critical patent/JP3300203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板上の凹凸により形成された絶
縁膜の段差部を完全に平坦化することができる半導体マ
スク装置及びその製造方法並びに前記半導体マスク装置
を用いる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の高密度化及び微細化に伴っ
て絶縁膜の表面を平坦化する技術が重要になってくる。
【０００３】以下、図１３を参照しながら、多層配線構
造を有する半導体装置の従来の製造方法について説明す
る。
【０００４】まず、図１３（ａ）に示すように、半導体
素子が形成された半導体基板９０の上に配線９１を形成
した後、図１３（ｂ）に示すように、半導体基板９０の
上に配線９１を覆うように例えば酸化珪素膜よりなる層
間絶縁膜９２を堆積する。
【０００５】次に、図１３（ｂ）に示すように、層間絶
縁膜９２の表面を平坦にするため、平坦化材として例え
ばレジストを塗布してレジスト膜９３を形成する。
【０００６】次に、第１段階のエッチバックとして、図
１３（ｄ）に示すように、レジスト膜９３に対してエッ
チングを行なう。このエッチングは、通常、エンドポイ
ントディテクターを用い、層間絶縁膜９２の表面が現れ
たところでエッチングを停止する。その後、第２段階の
エッチバックとして、図１３（ｅ）に示すように、層間
絶縁膜９２及びレジスト膜９３に対するエッチング速度
が等しくなる条件でエッチングを行なって、層間絶縁膜
９２の平坦化を図る。
【０００７】
【発明が解決しようとする課題】ところが、前記の方法
により層間絶縁膜の平坦化を行なった場合、下地の段差
を形成している配線９１における配線同士の間隔が数μ
ｍ以上になると、レジスト膜９３の塗布特性により、エ
ッチング後の層間絶縁膜９２の表面に凹部が生じてしま
う。エッチバック法は、レジスト膜９３の最表面の平坦
性をそのまま最終形状として層間絶縁膜９２に転写する
技術であるため、得られる最終形状である層間絶縁膜９
２の表面にも凹部が生じてしまう。
【０００８】すなわち、前記従来の半導体装置の製造方
法によると、層間絶縁膜９２の表面に形成される絶対段
差を緩和することは不可能である。
【０００９】さらに、現在、素子の微細化に伴って、リ
ソグラフィー工程における焦点深度の確保が重要な課題
となっているが、前記従来の半導体装置の製造方法によ
ると、層間絶縁膜の表面に形成される絶対段差を緩和で
きないため、焦点深度を改善することができないので、
素子の微細化には自ずと限界がある。
【００１０】そこで、前記の課題を解決するために、層
間絶縁膜の完全平坦化技術の導入が必要不可欠となって
おり、近時、層間絶縁膜の完全平坦化技術として化学機
械研磨法が注目を浴びている。ところが、化学機械研磨
法による層間絶縁膜の平坦化は、新規設備導入が必要
であること、パターン依存性が顕著であり、制御が非
常に困難であること等の問題を有している。
【００１１】前記に鑑み、本発明は、素子の微細化に対
応した絶縁膜の完全平坦化を既存の設備により実現でき
ると共に、絶縁膜の平坦化に対する制御性に優れたレジ
ストエッチバックを行なえるようにすることを目的とす
る。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明が講じた解決手段は、半導体マスク
装置を、半導体基板上に凸状又は凹状の第１のパターン
を形成するための第１のマスク領域を有する第１の半導
体マスクと、前記半導体基板及び前記第１のパターンの
上の絶縁膜に前記第１のパターンによって形成された凹
部を埋める第２のパターンを形成するための第２のマス
ク領域を有する第２の半導体マスクとを備え、前記第１
の半導体マスクと前記第２の半導体マスクとを重ねたと
きに形成される前記第１のマスク領域の外形線と前記第
２のマスク領域の外形線との間隔は所定の一定寸法に設
定されている構成とするものである。
【００１３】請求項１の構成により、第１の半導体マス
クと第２の半導体マスクとを重ねたときに形成される第
１の半導体マスクの第１のマスク領域の外形線と第２の
半導体マスクの第２のマスク領域の外形線との間隔は所
定の一定寸法に設定されているため、第１の半導体マス
クにより形成される第１のパターンと第２の半導体マス
クにより形成される第２のパターンとの間隔は一定であ
る。このため、絶縁膜に形成される凹部の側面と第２の
パターンの側面との距離を一定にできるので、前記所定
の一定寸法を適当に設定することにより、絶縁膜に形成
される凹部をほぼ完全に埋めることができる。
【００１４】請求項２の発明は、請求項１の構成に、前
記所定の一定寸法は、前記絶縁膜に形成された前記凹部
の周囲のサイドウォールの幅寸法以上である構成を付加
するものである。
【００１５】請求項２の構成によると、所定の一定寸法
は、絶縁膜に形成された凹部の周囲のサイドウォールの
幅寸法以上であるため、第１の半導体マスクと第２の半
導体マスクとの間に若干のマスク合わせずれが発生して
も、第２のパターンが凹部の周囲のサイドウォールに乗
り上げることがない。
【００１６】請求項３の発明が講じた解決手段は、半導
体基板上に凸状又は凹状の第１のパターンを形成するた
めの第１のマスク領域を有する第１の半導体マスクと、
前記半導体基板及び第１のパターンの上の絶縁膜に前記
第１のパターンによって形成された凹部を埋める第２の
パターンを形成するための第２のマスク領域を有する第
２の半導体マスクとを備えた半導体マスク装置の製造方
法を対象とし、前記第１の半導体マスクの第１のマスク
領域を第１の所定寸法だけ拡大して第１の中間マスク領
域を形成した後、該第１の中間マスク領域を第２の所定
寸法だけ縮小して第２の中間マスク領域を形成し、その
後、該第２の中間マスク領域を反転することにより、前
記第２のマスク領域を有する第２の半導体マスクを製造
する工程を備えている構成とするものである。
【００１７】請求項３の構成によると、第１の半導体マ
スクの第１のマスク領域を第１の所定寸法だけ拡大して
第１の中間マスク領域を形成すると、第１のマスク領域
同士の間隔が第１の所定寸法の２倍以下である場合に
は、第１のマスク領域同士は図形的に合成されるため、
第１の所定寸法の２倍以下の間隔を持つ第１のマスク領
域同士の間の領域つまり第１の所定寸法の２倍よりも互
いに接近している第１のパターン同士の間の領域は、無
視されてしまい、第１の中間マスク領域を縮小して第２
の中間マスク領域を形成しても復活しない。このため、
第１の所定寸法の２倍よりも互いに接近している第１の
パターン同士の間の領域においては、第２の中間マスク
領域を反転して得られる第２の半導体マスクの第２のマ
スク領域が存在しないので第２のパターンは形成されな
い。
【００１８】請求項４の発明が講じた解決手段は、半導
体基板上に凸状又は凹状の第１のパターンを形成するた
めの第１のマスク領域を有する第１の半導体マスクと、
前記半導体基板及び第１のパターンの上の絶縁膜に前記
第１のパターンによって形成された凹部を埋める第２の
パターンを形成するための第２のマスク領域を有する第
２の半導体マスクとを備えた半導体マスク装置の製造方
法を対象とし、前記第１半導体マスクの第１のマスク領
域を第１の所定寸法だけ拡大して第１の中間マスク領域
を形成した後、該第１の中間マスク領域を反転させて第
２のマスク領域を形成し、その後、該第２のマスク領域
を第２の所定寸法だけ拡大することにより、前記第２の
マスク領域を有する第２の半導体マスクを製造する工程
を備えている構成とするものである。
【００１９】請求項４の構成によると、請求項３の構成
と同様、第１の半導体マスクの第１のマスク領域を第１
の所定寸法だけ拡大して第１の中間マスク領域を形成す
るため、第１のマスク領域同士の間隔が第１の所定寸法
の２倍以下である場合には、第１のマスク領域同士は図
形的に合成されるので、第１の所定寸法の２倍以下の間
隔を持つ第１のマスク領域同士の間の領域つまり第１の
所定寸法の２倍よりも互いに接近している第１のパター
ン同士の間の領域は、無視されてしまい、第１の中間マ
スク領域を反転した後、縮小しても復活しない。このた
め、第１の所定寸法の２倍よりも互いに接近している第
１のパターン同士の間の領域においては、第２の半導体
マスクの第２のマスク領域は存在しないので第２のパタ
ーンは形成されない。
【００２０】請求項５の発明が講じた解決手段は、半導
体基板上に凸状又は凹状の第１のパターンを形成するた
めの第１のマスク領域を有する第１の半導体マスクと、
前記半導体基板及び第１のパターンの上の絶縁膜に前記
第１のパターンによって形成された凹部を埋める第２の
パターンを形成するための第２のマスク領域を有する第
２の半導体マスクとを備えた半導体マスク装置の製造方
法を対象とし、前記第１半導体マスクの第１のマスク領
域を反転して第１の中間マスク領域を形成した後、該第
１の中間マスク領域を第１の所定寸法だけ縮小して第２
の中間マスク領域を形成し、その後、該第２の中間マス
ク領域を第２の所定寸法だけ拡大することにより、前記
第２のマスク領域を有する第２の半導体マスクを製造す
る工程とを備えている構成とするものである。
【００２１】請求項５の構成により、第１半導体マスク
の第１のマスク領域を反転して第１の中間マスク領域を
形成した後、該第１の中間マスク領域を第１の所定寸法
だけ縮小して第２の中間マスク領域を形成し、その後、
該第２の中間マスク領域を第２の所定寸法だけ拡大する
と、第１のマスク領域同士の間隔が第１の所定寸法の２
倍以下である場合には、第１のマスク領域同士は図形的
に合成されるので、第１の所定寸法の２倍以下の間隔を
持つ第１のマスク領域同士の間の領域つまり第１の所定
寸法の２倍よりも互いに接近している第１のパターン同
士の間の領域は、無視されてしまう。このため、第１の
所定寸法の２倍よりも互いに接近している第１のパター
ン同士の間の領域においては、第２の半導体マスクの第
２のマスク領域は存在しないので第２のパターンは形成
されない。
【００２２】請求項６の発明は、請求項３〜５の構成
に、前記第２の所定寸法は前記第１の所定寸法よりも小
さいという構成を付加するものである。
【００２３】請求項６の構成により、第２の所定寸法は
第１の所定寸法よりも小さいため、第１の半導体マスク
の第１のマスク領域と第２の半導体マスクの第２のマス
ク領域とが重なることがない。
【００２４】請求項７の発明が講じた解決手段は、半導
体装置の製造方法を、第１のマスク領域を持つ第１の半
導体マスクと、第２のマスク領域を持つ第２の半導体マ
スクとを有し、前記第１の半導体マスクと前記第２の半
導体マスクとを重ねたときに形成される前記第１のマス
ク領域の外形線と前記第２のマスク領域の外形線との間
隔が所定の一定寸法に設定されている半導体マスク装置
を準備する第１の工程と、半導体素子が形成されている
半導体基板上に導電膜を堆積する第２の工程と、前記導
電膜に対して前記第１の半導体マスクを用いてエッチン
グを行なって配線を形成する第３の工程と、前記配線及
び前記半導体基板の上に層間絶縁膜を堆積する第４の工
程と、前記層間絶縁膜の上に第１のレジスト膜を堆積す
る第５の工程と、前記第１のレジスト膜に対して前記第
２の半導体マスクを用いてレジストパターンを形成する
第６の工程と、前記レジストパターンに対して、１５０
℃以上の温度で焼き締めをすると同時に紫外線を照射し
て、前記レジストパターンの表面部に硬化層を形成する
第７の工程と、前記第７の工程の後に、前記レジストパ
ターン及び前記層間絶縁膜の上に第２のレジスト膜を堆
積する第８の工程と、前記第２のレジスト膜に対してエ
ッチングを行なって該第２のレジスト膜をほぼ完全に除
去する第９の工程と、残存する前記第２のレジスト膜、
前記レジストパターン及び前記層間絶縁膜に対してエッ
チングを行なって、残存する前記第２のレジスト膜及び
前記レジストパターンを除去すると共に前記層間絶縁膜
の表面を平坦にする第１０の工程とを備えている構成と
するものである。
【００２５】請求項７の構成により、層間絶縁膜の上に
堆積された第１のレジスト膜に対して第２の半導体マス
クを用いてレジストパターンを形成すると、第１の半導
体マスクにより形成される配線と第２の半導体マスクに
より形成されるレジストパターンとの間隔が一定になる
ため、層間絶縁膜に形成される凹部をレジストパターン
によってほぼ完全に埋めることができる。
【００２６】
【００２７】また、レジストパターンの表面部に硬化層
を形成する工程を備えているため、レジストパターンと
該レジストパターンの上に堆積される第２のレジスト膜
とが混じり合わない。
【００２８】請求項８の発明は、請求項７の構成に、前
記第９の工程は、前記層間絶縁膜が露出する前に前記第
２のレジスト膜に対するエッチングを終了するという構
成を付加するものである。
【００２９】請求項８の構成により、層間絶縁膜が露出
する前に第２のレジスト膜に対するエッチングを終了す
るため、配線以外の半導体素子等によって形成される層
間絶縁膜表面の僅かな凹凸も除去される。
【００３０】請求項９の発明は、請求項７又は８の構成
に、前記第１０の工程は、前記第２の半導体マスクのマ
スク開口率に基づき求められた混合比を有するエッチン
グガスを用いて、残存する前記第２のレジスト膜、前記
レジストパターン及び前記層間絶縁膜に対してドライエ
ッチングを行なう工程を含むという構成を付加するもの
である。
【００３１】請求項９の構成により、第２の半導体マス
クのマスク開口率に基づき求められた混合比を有するエ
ッチングガスを用いてドライエッチングを行なうため、
レジストパターンに対するエッチングレートと層間絶縁
膜に対するエッチングレートとの比を最適化できる。
【００３２】請求項１０の発明は、請求項９の構成に、
前記エッチングガスは、前記レジストパターンに対する
エッチングレートと前記層間絶縁膜に対するエッチング
レートとがほぼ等しくなるような混合比を有していると
いう構成を付加するものである。
【００３３】請求項１０の構成により、エッチングガス
が、レジストパターンに対するエッチングレートと層間
絶縁膜に対するエッチングレートとがほぼ等しくなるよ
うな混合比を有しているため、レジストパターンに対す
るエッチングと層間絶縁膜に対するエッチングとが同じ
速度で進行する。
【００３４】請求項１１の発明が講じた解決手段は、半
導体装置の製造方法を、第１のマスク領域を持つ第１の
半導体マスクと、第２のマスク領域を持つ第２の半導体
マスクとを有し、前記第１の半導体マスクと前記第２の
半導体マスクとを重ねたときに形成される前記第１のマ
スク領域の外形線と前記第２のマスク領域の外形線との
間隔が所定の一定寸法に設定されている半導体マスク装
置を準備する第１の工程と、半導体基板に対して前記第
１の半導体マスクを用いてエッチングを行なって前記半
導体基板上に凹部を形成する第２の工程と、前記凹部を
有する半導体基板上に絶縁膜を堆積する第３の工程と、
前記絶縁膜の上に第１のレジスト膜を堆積する第４の工
程と、前記第１のレジスト膜に対して前記第２の半導体
マスクを用いてレジストパターンを形成する第５の工程
と、前記レジストパターンに対して、１５０℃以上の温
度で焼き締めをすると同時に紫外線を照射して、前記レ
ジストパターンの表面部に硬化層を形成する第６の工程
と、前記第６の工程の後に、前記レジストパターン及び
前記絶縁膜の上に第２のレジスト膜を堆積する第７の工
程と、前記第２のレジスト膜に対してエッチングを行な
って該第２のレジスト膜をほぼ完全に除去する第８の工
程と、残存する前記第２のレジスト膜、前記レジストパ
ターン及び前記絶縁膜に対してエッチングを行なって、
残存する前記第２のレジスト及び前記レジストパターン
を除去すると共に前記絶縁膜の表面を前記半導体基板の
表面と面一で且つ平坦にする第９の工程とを備えている
構成とするものである。
【００３５】請求項１１の構成により、凹部を有する半
導体基板の上の絶縁膜の上に堆積された第１のレジスト
膜に対して第２の半導体マスクを用いてレジストパター
ンを形成すると、第１の半導体マスクにより形成される
凹部と第２の半導体マスクにより形成されるレジストパ
ターンとの間隔が一定になるため、絶縁膜に形成される
凹部をレジストパターンによってほぼ完全に埋めること
ができる。
【００３６】
【００３７】また、請求項７の構成と同様、レジストパ
ターンと該レジストパターンの上に堆積される第２のレ
ジスト膜とが混じり合わない。
【００３８】請求項１２の発明は、請求項１１の構成
に、前記第８の工程は、前記絶縁膜が露出する前に前記
第２のレジスト膜に対するエッチングを終了する工程を
含むという構成を付加するものである。
【００３９】請求項１２の構成により、請求項８の構成
と同様、絶縁膜が露出する前に第２のレジスト膜に対す
るエッチングを終了するため、絶縁膜表面の僅かな凹凸
も除去される。
【００４０】請求項１３の発明は、請求項１１又は１２
の構成に、前記第９の工程は、前記第２の半導体マスク
のマスク開口率に基づき求められた混合比を有するエッ
チングガスを用いて、残存する前記第２のレジスト膜、
前記レジストパターン及び前記絶縁膜に対してドライエ
ッチングを行なう工程を含むという構成を付加するもの
である。
【００４１】請求項１３の構成により、請求項９の構成
と同様、レジストパターンに対するエッチングレートと
絶縁膜に対するエッチングレートとの比を最適化するこ
とができる。
【００４２】請求項１４の発明は、請求項１３の構成
に、前記エッチングガスは、前記レジストパターンに対
するエッチングレートと前記絶縁膜に対するエッチング
レートとがほぼ等しくなるような混合比を有していると
いう構成を付加するものである。
【００４３】請求項１４の構成により、請求項１０の構
成と同様、レジストパターンに対するエッチングと絶縁
膜に対するエッチングとが同じ速度で進行する。
【００４４】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体マスク装置について図面を参照しながら説明す
る。
【００４５】図１（ａ）は一実施形態に係る半導体マス
ク装置の一部の平面構造を示しており、該半導体マスク
装置は、配線領域又は素子分離領域形成用レジストパタ
ーン領域をマスクする第１の半導体マスク１と、絶縁膜
の上に形成されるレジストパターン領域をマスクする第
２の半導体マスク２とからなる。第１の半導体マスク１
はマスク領域１Ａ、マスク領域１Ｂ及びマスク領域１Ｃ
を有しており、第２の半導体マスク２はマスク領域２Ａ
及びマスク領域２Ｂを有している。第１の半導体マスク
１と第２の半導体マスク２とを重ねたときに形成され
る、第１の半導体マスク１のマスク領域１Ａ，１Ｂ，１
Ｃと第２の半導体マスク２のマスク領域２Ａ，２Ｂとの
各間隔であるマスク領域間隔ｄはすべて等しくなるよう
に、第２の半導体マスク２は形成されている。
【００４６】図１（ｂ）は、半導体基板３の上に堆積さ
れた導電膜に対して第１の半導体マスク１によりパター
ン化して配線４を形成した後、半導体基板３の上に全面
に亘って絶縁膜５を堆積し、その後、絶縁膜５の上に堆
積されたレジスト膜に対して第２の半導体マスク２を用
いてレジストパターン６を形成した状態を示し、図１
（ａ）におけるＩ−Ｉ線の断面に相当する図である。
【００４７】この場合、本実施形態においては、前記の
マスク領域間隔ｄは、絶縁膜５に形成されるサイドウォ
ール５ａの幅ｄ1 と等しくなるように設定されている。
サイドウォール５ａの幅ｄ1 は絶縁膜５の膜厚によって
変化するので、絶縁膜５の膜厚に対応してマスク領域間
隔ｄを設定する。
【００４８】尚、マスク領域間隔ｄがサイドウォール５
ａの幅ｄ1 と等しい場合には、平坦化処理された後の絶
縁膜５の平坦性は最も優れているが、マスク領域間隔ｄ
はサイドウォール５ａの幅ｄ1 よりも大きくてもよい。
その理由は、第１の半導体マスク１のマスク領域１Ａ〜
１Ｃによりパターン化される配線４の段差の大きさ又は
レジストパターン６を構成するレジスト材の粘性によ
り、絶縁膜５の平坦性を或る程度制御できるためであ
る。逆に、マスク領域間隔ｄがサイドウォール５ａの幅
ｄ1 よりも小さい場合には、第１の半導体マスク１と第
２の半導体マスク２との間に合わせずれが生じると、レ
ジストパターン６がサイドウォール５ａに乗り上げるこ
とになり、絶縁膜５の平坦性を維持することができな
い。通常、第１の半導体マスク１と第２の半導体マスク
２との合わせずれは０．３μｍ程度であるため、マスク
領域間隔ｄをサイドウォール５ａの幅ｄ1 と等しくして
おくと、第１の半導体マスク１と第２の半導体マスク２
との合わせずれが生じても、絶縁膜５の平坦性に影響を
与えることはない。
【００４９】尚、前記一実施形態に係るマスク装置にお
いては、第１の半導体マスク１及び第２の半導体マスク
２はいずれもポジ型のマスクであったが、第１及び第２
の半導体マスクのうちの少なくとも１つがネガ型のマス
クである場合には、ネガ型となるマスクにおいては前記
のマスク領域は開口領域となる。第１及び第２の半導体
マスクのうちの一方がポジ型で他方がネガ型のマスクで
ある場合には、一方の半導体マスクのマスク領域の外形
線と他方の半導体マスクの開口領域の外径線との距離を
所定の一定寸法とし、第１及び第２の半導体マスクの両
方がネガ型のマスクである場合には、一方の半導体マス
クの開口領域の外径線と他方の半導体マスクの開口領域
の外径線との距離を所定の一定寸法に設定する。
【００５０】以下、前記一実施形態に係る半導体マスク
装置の第１の製造方法について図２及び図３を参照しな
がら説明する。
【００５１】図２（ａ）は、第１の半導体マスク１のマ
スク領域１Ａ，１Ｂ，１Ｃ，１Ｄの平面構造を示してい
る。尚、マスク領域１Ａ，１Ｂ，１Ｃは図１（ａ）にお
いて示したものと同様のものであり、マスク領域１Ｄは
図２（ａ）において新しく示したものである。
【００５２】まず、第１の半導体マスク１のマスク領域
１Ａ，１Ｂ，１Ｃ，１Ｄに対して演算処理を行なうこと
により、図２（ｂ）の矢印に示すように、ｘ方向及びｙ
方向にそれぞれ等しい拡大幅ａだけ拡大して、第１の中
間マスク領域１Ａａ，１Ｂａ，１Ｃａ，１Ｄａを形成す
る。尚、第１の中間マスク領域１Ｃａは図示の都合上破
線で示している。この場合、マスク領域１Ｂとマスク領
域１Ｃとの間隔は拡大幅ａの２倍以下であるので、第１
の中間マスク領域１Ｂａと第１の中間マスク領域１Ｃａ
とは重なり合う。このように第１の中間マスク領域同士
が重なることにより図形的に合成された領域を第１の中
間マスク領域１Ｅａと称する。
【００５３】次に、第１の中間マスク領域１Ａａ，１Ｅ
ａ，１Ｄａに対して演算処理を行なうことにより、図３
（ａ）の矢印に示すように、ｘ方向及びｙ方向にそれぞ
れ等しい縮小幅ｂだけ縮小して、第２の中間マスク領域
１Ａｂ，１Ｅｂ，１Ｄｂを形成する。尚、縮小幅ｂは拡
大幅ａよりも小さくしておく。
【００５４】次に、図３（ｂ）に示すように、第２の中
間マスク領域１Ａｂ，１Ｅｂ，１Ｄｂを反転させると、
第２の半導体マスク２のマスク領域２Ａ，２Ｂ，２Ｃが
形成される。尚、図３（ｂ）においては、第１の半導体
マスク１のマスク領域１Ａ，１Ｂ，１Ｃ，１Ｄも図示し
ている。
【００５５】以上説明したように、第１の製造方法にお
いては、第２の半導体マスク２のマスク領域２Ａ，２
Ｂ，２Ｃの作成処理は、すべてＣＡＤ装置を用いる演算
処理により自動的に行なうことが可能であり、新たにマ
スク入力を行なう必要はない。尚、第１の製造方法にお
いて形成される第１の中間マスク領域１Ａａ，１Ｅａ，
１Ｄａ及び第２の中間半導体マスク領域１Ａｂ，１Ｅ
ｂ，１Ｄｂは、演算の途中で形成される仮領域にすぎ
ず、最終的に出力される図形は、第２の半導体マスク２
のマスク領域２Ａ，２Ｂ，２Ｃのみである。
【００５６】以下、前記第１の製造方法を具体的な数値
を挙げて説明する。
【００５７】図１（ｂ）において、絶縁膜５のサイドウ
ォール５ａの幅ｄ1 が０．８μｍであり、第２の半導体
マスク２のマスク領域２Ａの最小幅が０．８μｍである
と仮定する。この仮定の下、第２の半導体マスク２のマ
スク領域２Ｂの幅が０．８μｍ以下のときには第２の半
導体マスク２のマスク領域は形成されないとする。つま
り、第１の半導体マスク１のマスク領域１Ａとマスク領
域１Ｂとの間隔が２．４μｍを越える場合のみ、第１の
半導体マスク１のマスク領域１Ａとマスク領域１Ｂとの
間に、第２の半導体マスク２のマスク領域２Ａが存在す
ることになる。第１の製造方法において、拡大幅ａを
１．２μｍ、縮小幅ｂを０．４μｍに設定すれば、所望
の第２の半導体マスク２を作製することができる。
【００５８】以下、前記一実施形態に係る半導体マスク
装置の第２の製造方法について図４及び図５を参照しな
がら説明する。
【００５９】図４（ａ）は、第１の半導体マスク１のマ
スク領域１Ａ，１Ｂ，１Ｃ，１Ｄの平面構造を示してい
る。尚、マスク領域１Ａ，１Ｂ，１Ｃは図１（ａ）にお
いて示したものと同様のものであり、マスク領域１Ｄは
図４（ａ）において新しく示したものである。
【００６０】まず、第１の半導体マスク１のマスク領域
１Ａ，１Ｂ，１Ｃ，１Ｄに対して演算処理を行なうこと
により、図４（ｂ）の矢印に示すように、ｘ方向及びｙ
方向にそれぞれ等しい拡大幅ａだけ拡大して、第１の中
間マスク領域１Ａａ，１Ｂａ，１Ｃａ，１Ｄａを形成す
る。尚、第１の中間マスク領域１Ｃａは図示の都合上破
線で示している。この場合、マスク領域１Ｂとマスク領
域１Ｃとの間隔は拡大幅ａの２倍以下であるので、第１
の中間マスク領域１Ｂａと第１の中間マスク領域１Ｃａ
とは重なり合う。このように第１の中間マスク領域同士
が重なることにより図形的に合成された領域を第１の中
間マスク領域１Ｅａと称する。
【００６１】次に、図５（ａ）に示すように、第１の中
間マスク領域１Ａａ，１Ｅａ，１Ｄａを図形的に反転さ
せて第２の中間マスク領域１Ｆ，１Ｇ，１Ｈを形成す
る。
【００６２】次に、第２の中間マスク領域１Ｆ，１Ｇ，
１Ｈを図５（ｂ）の矢印に示すように、ｘ方向及びｙ方
向にそれぞれ等しい拡大幅ｃだけ拡大すると、第２の半
導体マスク２のマスク領域２Ａ，２Ｂ，２Ｃが形成され
る。尚、拡大幅ｃは拡大幅ａよりも小さくしておく。ま
た、図５（ａ），（ｂ）においては、第１の半導体マス
ク１のマスク領域１Ａ，１Ｂ，１Ｃ，１Ｄも図示してい
る。
【００６３】以上説明したように、第２の製造方法にお
いては、第２の半導体マスク２のマスク領域２Ａ，２
Ｂ，２Ｃの作成処理は、第１の製造方法と同様に、すべ
てＣＡＤ装置を用いる演算処理により自動的に行なうこ
とが可能であり、新たにマスク入力を行なう必要はな
い。尚、第２の製造方法において形成される第１の中間
マスク領域１Ａａ，１Ｅａ，１Ｄａ及び第２の中間マス
ク領域１Ｆ，１Ｇ，１Ｈは、演算の途中で形成される仮
領域にすぎず、最終的に出力される図形は、第２の半導
体マスク２のマスク領域２Ａ，２Ｂ，２Ｃのみである。
【００６４】以下、前記第２の製造方法を具体的な数値
を挙げて説明する。
【００６５】図１（ｂ）において、絶縁膜５のサイドウ
ォール５ａの幅ｄ1 が０．８μｍであり、第２の半導体
マスク２のマスク領域２Ａの最小幅が０．８μｍである
と仮定する。この仮定の下、第２の半導体マスク２のマ
スク領域２Ｂの幅が０．８μｍ以下のときには第２の半
導体マスク２のマスク領域は形成されないとする。つま
り、第１の半導体マスク１のマスク領域１Ａとマスク領
域１Ｂとの間隔が２．４μｍを越える場合のみ、第１の
半導体マスク１のマスク領域１Ａとマスク領域１Ｂとの
間に、第２の半導体マスク２のマスク領域２Ａが存在す
ることになる。第２の製造方法において、拡大幅ａを
１．２μｍ、拡大幅ｃを０．４μｍに設定すれば、所望
の第２の半導体マスク２を作成することができる。
【００６６】以下、前記一実施形態に係る半導体マスク
装置の第３の製造方法について図６及び図７を参照しな
がら説明する。
【００６７】図６（ａ）は、第１の半導体マスク１のマ
スク領域１Ａ，１Ｂ，１Ｃ，１Ｄの平面構造を示してい
る。尚、マスク領域１Ａ，１Ｂ，１Ｃは図１（ａ）にお
いて示したものと同様のものであり、マスク領域１Ｄは
図６（ａ）において新しく示したものである。
【００６８】まず、図６（ｂ）に示すように、第１の半
導体マスク１のマスク領域１Ａ，１Ｂ，１Ｃ，１Ｄを反
転させて、第１の中間マスク領域１Ｌ，１Ｍ，１Ｎを形
成する。
【００６９】次に、第１の半導体マスク１のマスク領域
１Ｌ〜１Ｎに対して演算処理を行なうことにより、図４
（ｂ）の矢印に示すように、ｘ方向及びｙ方向にそれぞ
れ等しい縮小幅ｄだけ縮小して、第２の中間マスク領域
１Ｌｄ，１Ｍｄ，１Ｎｄを形成する。この場合、マスク
領域１Ｂとマスク領域１Ｃとの間隔は縮小幅ｄの２倍以
下であるので、マスク領域１Ｂとマスク領域１Ｃとの間
には第２の中間マスク領域は存在しなくなる。
【００７０】次に、第２の中間マスク領域１Ｌｄ，１Ｍ
ｄ，１Ｎｄをｘ方向及びｙ方向にそれぞれ等しい拡大幅
ｅだけ拡大すると、第２の半導体マスク２のマスク領域
２Ａ，２Ｂ，２Ｃが形成される。尚、拡大幅ｅは縮小幅
ｄよりも小さくしておく。また、図６（ａ）及び図７
（ａ），（ｂ）においては、第１の半導体マスク１のマ
スク領域１Ａ，１Ｂ，１Ｃ，１Ｄも図示している。
【００７１】以上説明したように、第３の製造方法にお
いては、第２の半導体マスク２のマスク領域２Ａ，２
Ｂ，２Ｃの作成処理は、第１の製造方法と同様に、すべ
てＣＡＤ装置を用いる演算処理により自動的に行なうこ
とが可能であり、新たにマスク入力を行なう必要はな
い。尚、第３の製造方法において形成される第１の中間
マスク領域１Ｌ，１Ｍ，１Ｎ及び第２の中間マスク領域
１Ｌｄ，１Ｍｄ，１Ｎｄは、演算の途中で形成される仮
領域にすぎず、最終的に出力される図形は、第２の半導
体マスク２のマスク領域２Ａ，２Ｂ，２Ｃのみである。
【００７２】以下、前記第３の製造方法を具体的な数値
を挙げて説明する。
【００７３】図１（ｂ）において、絶縁膜５のサイドウ
ォール５ａの幅ｄ1 が０．８μｍであり、第２の半導体
マスク２のマスク領域２Ｂの最小幅が０．８μｍである
と仮定する。第３の製造方法において、縮小幅ｄを１．
２μｍ、縮小幅ｅを０．４μｍに設定すれば、所望の第
２の半導体マスク２を作成することができる。
【００７４】尚、前記第１〜第３の製造方法において、
拡大幅ａ、縮小幅ｂ、拡大幅ｃ、縮小幅ｄ及び縮小幅ｅ
については、絶縁膜５のサイドウォール５ａの幅及び第
２の半導体マスク２のマスク領域の最小幅によって決定
されるものであり、適用される半導体装置の製造プロセ
スに応じてそれぞれ適切な値を設定すればよいことは言
うまでもない。
【００７５】以下、前記一実施形態に係る半導体マスク
装置を用いて、絶縁膜を完全に平坦化できる半導体装置
の第１の製造方法について図８及び図９を参照しながら
説明する。
【００７６】まず、図８（ａ）に示すように、周知の技
術によりトランジスタ等が形成された半導体基板１０の
上に金属膜を全面に堆積した後、該金属膜に対して配線
領域形成用の第１の半導体マスク１を用いてエッチング
することにより配線１１を形成する。この配線１１の高
さは０．６μｍであるとする。
【００７７】次に、図８（ｂ）に示すように、例えば酸
化珪素膜よりなる層間絶縁膜１２を全面に亘って２．０
μｍの厚さに堆積する。その後、層間絶縁膜１２の上に
第１のレジスト膜を全面に亘って堆積した後、該第１の
レジスト膜に対してレジストパターン形成用の第２の半
導体マスク２を用いて平坦化用のレジストパターン１３
を形成する。このレジストパターン１３の高さは、配線
１１の高さと同じく０．６μｍであるとする。
【００７８】層間絶縁膜１２の膜厚が２．０μｍの場
合、配線１１の段差により形成される層間絶縁膜１２の
サイドウォールの幅は０．８μｍになる。従って、前述
した半導体マスク装置の第１〜第３の製造方法により製
造される、マスク領域の最小間隔が０．８μｍである第
２の半導体マスク２をそのまま用いることができる。従
って、隣り合う配線１１同士の間隔が２．４μｍ以下で
ある配線パターンの領域においては、第２の半導体マス
ク２のマスク領域ひいてはレジストパターン１３は存在
しない。
【００７９】次に、レジストパターン１３に含まれてい
る溶剤を取り除くため、レジストパターン１３に対して
ポストベークを行なう。ここで、レジスト材の焼き絞め
温度は１５０℃以上とし、同時に紫外線照射を行なう。
処理時間は焼き絞め温度が１５０℃に達してから５０秒
以上とする。紫外線照射により、図８（ｄ）に示すよう
に、レジストパターン１３の表面に硬化層１４が形成さ
れる。
【００８０】次に、レジストパターン１３により埋め込
むことができなかった小さな凹部を埋め込むために、図
９（ａ）に示すように、第２のレジスト膜１５を１．５
μｍの厚さに均一に塗布する。レジストパターン１３の
表面に硬化層１４が形成されているため、第２のレジス
ト膜１５に含まれる溶剤によって該第２のレジスト膜１
５とレジストパターン１３とが混ざり合うことはない。
レジストパターン１３の焼き絞め温度が１５０℃未満で
あるか又は紫外線照射を行わなかった場合には、第２の
レジスト膜１５とレジストパターン１３とが混ざり合っ
てしまい、表面の平坦性を向上させることができない。
【００８１】次に、図９（ｂ）に示すように、第２のレ
ジスト膜１５に対してのみ酸素プラズマによりエッチン
グを行なう。
【００８２】通常の場合には、エッチングの終点検出は
エンドポイントディテクターを用い、層間絶縁膜１２の
表面が露出した時点でエッチングを停止する。
【００８３】ところが、多層配線の場合、配線１１によ
る段差のほか、形成されているトランジスタによる段差
もあるため、半導体装置全体として見た場合、配線１１
の段差である０．６μｍ以上の段差が存在する場合があ
る。この場合には、多層配線におけるパターンの微細化
は焦点深度の不足により困難になる。また、エンドポイ
ントディテクターを用いる場合、層間絶縁膜１２である
酸化珪素膜による発光を検出するため、第２のレジスト
膜１５に対するエッチングにおいてオーバーエッチング
状態にする必要があるので、表面に凹凸が発生すること
になる。前記のように配線１１の線幅が０．６μｍ以下
である微細パターンの形成に対応させるためには、わず
かな凹凸も除去する必要がある。そこで、第２のレジス
ト膜１５に対するエッチングは、エッチングレート及び
エッチング膜厚からエッチング時間を算出する時間エッ
チング法を採用すると共に、層間絶縁膜１２が露出する
前にエッチングを停止する。例えば、第２のレジスト膜
１５の膜厚のばらつきが最大１０％であるとすれば、第
２のレジスト膜１５の目標塗布膜厚１．５μｍに対して
１０％少ない１．３５μｍだけエッチングしたところで
エッチングを停止すればよい。
【００８４】次に、図９（ｃ）に示すように、残存する
第２のレジスト膜１５、レジストパターン１３及び層間
絶縁膜１２に対して、層間絶縁膜１２の膜厚が所望の膜
厚になるまでエッチングを行なう。
【００８５】ところで、レジストのエッチングレートは
レジストの開口率に大きく依存する。図１２は、酸化珪
素膜のエッチングレートを１としたときにおける、レジ
スト材のエッチングレートのレジスト開口率に対する依
存性の実例を示したものである。図１２から明らかなよ
うに、レジスト開口率が大きくなり、レジストパターン
領域が小さくなるほど、エッチングレートは速くなる。
これに対し、酸化珪素膜においては開口率依存性はな
い。
【００８６】前記一実施形態に係る半導体マスク装置を
用いる場合には、第２の半導体マスク２のマスク開口率
からレジスト開口率を求めることができるので、第２の
半導体マスク２により形成されたレジストパターン１３
に対するエッチングレートと酸化珪素膜に対するエッチ
ングレートとが等しくなるように、エッチングガスの混
合比を調整すればよい。このようにすると、図９（ａ）
に示す工程において得られた表面の平坦性が反映され、
表面が平坦であって凹凸がない絶縁膜１２を形成するこ
とができる。
【００８７】尚、前述した半導体装置の第１の製造方法
においては、層間絶縁膜１２として酸化珪素膜を用いて
いるが、下層の配線と上層の配線とを絶縁できる膜であ
るならば、酸化珪素膜に限定されるものではない。ま
た、酸化珪素膜以外の層間絶縁膜を形成する場合でも、
前記第１の製造方法のようにして、層間絶縁膜に対する
エッチングレートとレジストに対するエッチングレート
との比を調整し、エッチングレート比が等しくなるよう
にすれば、表面に凹凸のない層間絶縁膜を形成できる。
【００８８】以下、前記一実施形態に係る半導体マスク
装置を用いて、絶縁膜を完全に平坦化できる半導体装置
の第２の製造方法について図１０及び図１１を参照しな
がら説明する。
【００８９】まず、図１０（ａ）に示すように、トラン
ジスタ等が形成された半導体基板２０の上に第１のレジ
スト膜を全面に堆積した後、該第１のレジスト膜に対し
て第１の半導体マスク１を用いて第１のレジストパター
ン２１を形成する。その後、半導体基板２０に対して第
１のレジストパターン２１をマスクとしてエッチングを
行なって、図１０（ｂ）に示すように、半導体基板２０
に素子分離領域となる深さが０．６μｍの凹部２０ａを
形成する。
【００９０】次に、図１０（ｃ）に示すように、半導体
基板２０の上に全面に亘って酸化珪素膜よりなる絶縁膜
２２を０．７μｍの膜厚に堆積する。この場合、半導体
装置の第１の製造方法における層間絶縁膜と異なり、絶
縁膜２２における凹部２０ａ以外の領域は除去するの
で、絶縁膜２２を膜厚は第１の製造方法よりも薄くても
よい。
【００９１】次に、絶縁膜２２の上に全面的に第２のレ
ジスト膜を堆積した後、該第２のレジスト膜に対して第
１の半導体マスク２を用いて第２のレジストパターン２
３を形成する。該第２のレジストパターン２３の膜厚
は、半導体基板２０の凹部２０ａの深さと同じ０．６μ
ｍである。この場合、絶縁膜２２の膜厚が０．７μｍの
とき、凹部２０ａの段差により形成される絶縁膜２２の
サイドウォールの幅は０．４μｍとなる。従って、前記
半導体マスク装置の第１〜第３の製造方法により製造さ
れる、マスク領域の最小間隔が０．８μｍである第２の
半導体マスク２をそのまま用いることができる。従っ
て、幅が１．６μｍ以下である凹部２０ａの領域におい
ては、第２の半導体マスク２のマスク領域ひいては第２
のレジストパターン２３は存在しない。
【００９２】次に、第２のレジストパターン２３に含ま
れている溶剤を取り除くため、第２のレジストパターン
２３に対してポストベークを行なう。ここで、レジスト
材の焼き絞め温度は１５０℃以上とし、同時に紫外線照
射を行なう。処理時間は焼き絞め温度が１５０℃に達し
てから５０秒以上とする。紫外線照射により、図１１
（ａ）に示すように、第２のレジストパターン２３の表
面に硬化層２４が形成される。
【００９３】次に、第２のレジストパターン２３により
埋め込むことができなかった小さな凹部を埋め込むため
に、図１１（ｂ）に示すように、第３のレジスト膜２５
を１．２μｍの厚さに均一に塗布する。第２のレジスト
パターン２３の表面に硬化層２４が形成されているた
め、第３のレジスト膜２５に含まれる溶剤によって第３
のレジスト膜２５と第２のレジストパターン２３とが混
ざり合うことはない。第２のレジストパターン２３の焼
き絞め温度が１５０℃未満であるか又は紫外線照射を行
わなかった場合には、第３のレジスト膜２５と第２のレ
ジストパターン２３とが混ざり合ってしまい、表面の平
坦性を向上させることができない。
【００９４】次に、図１１（ｃ）に示すように、第３の
レジスト膜２５に対してのみ酸素プラズマによりエッチ
ングを行なう。半導体装置の第１の製造方法と異なり、
半導体基板２０の凹部２０ａ以外に段差が存在しないた
め、エッチングの終点検出をエンドポイントディテクタ
ーを用いて行ない、絶縁膜２２の表面が露出した時点で
エッチングを停止しても差し支えない。もっとも、より
優れた平坦性を得るため、半導体装置の第１の製造方法
と同様に時間エッチングを行なってもよい。
【００９５】次に、残存する第３のレジスト膜２５及び
絶縁膜２２を除去するために、これら第３のレジスト膜
２５及び絶縁膜２２に対して半導体基板２０の表面が露
出するまでエッチングを行なう。半導体装置の第１の製
造方法と同様、第２の半導体マスク２のマスク開口率か
らレジスト開口率を求めることができるので、第２の半
導体マスク２により形成された第２のレジストパターン
２３に対するエッチングレートと酸化珪素膜に対するエ
ッチングレートとが等しくなるように、エッチングガス
の混合比を調整すればよい。このようにすると、図１１
（ｂ）に示す工程において得られた表面の平坦性が反映
され、表面が平坦であって凹凸がない素子分離領域２６
を形成することができる。
【００９６】尚、半導体装置の第２の製造方法において
は、絶縁膜２２として酸化珪素膜を用いているが、素子
分離領域としての機能を有する膜であるならば、酸化珪
素膜に限定されるものではない。また、酸化珪素膜以外
の絶縁膜を形成する場合でも、前記第２の製造方法のよ
うにして、絶縁膜に対するエッチングレートと第２のレ
ジストに対するエッチングレートとの比を調整し、エッ
チングレートが等しくなるようにすれば、表面に凹凸の
ない絶縁膜を形成できる。
【００９７】以上説明したように、前記一実施形態に係
る半導体マスク装置を用いると、多層配線工程のみなら
ず素子分離工程においても、表面に凹凸がなく完全に平
坦化された絶縁膜を有する半導体装置を製造することが
できる。
【００９８】また、半導体装置の第１〜第３の製造方法
によると、従来の工程にリソグラフィー工程を１工程追
加するだけですみ、新たに装置を導入することなく安価
に半導体装置を製造することができる。
【００９９】さらに、エッチバックには制御が容易なド
ライエッチング技術を用いるため、素子の微細化に拘ら
ず高歩留り且つ高信頼性の半導体装置を製造できる。
【０１００】
【発明の効果】請求項１の発明に係る半導体マスク装置
によると、絶縁膜に形成される凹部を第２のパターンに
よりほぼ完全に埋めることができるため、絶縁膜の絶対
段差が緩和され、リソグラフィ工程において焦点深度を
改善することができると共に、第２のパターン及び絶縁
膜に対してエッチバックを行なうと絶縁膜の表面は完全
に平坦になるので、素子の超微細化に十分に対応できる
と共に、化学機械研磨を行なうことなく絶縁膜の完全平
坦化を実現することができる。
【０１０１】請求項２の発明に係る半導体マスク装置に
よると、第１の半導体マスクと第２の半導体マスクとの
間に若干のマスク合わせずれが発生しても、第２のパタ
ーンが凹部の周囲のサイドウォールに乗り上げることが
ないので、エッチバック後の絶縁膜の表面の平坦性が影
響を受けることがない。
【０１０２】請求項３の発明に係る半導体マスク装置の
製造方法によると、第１の半導体マスクの第１のマスク
領域を第１の所定寸法だけ拡大して第１の中間マスク領
域を形成した後、該第１の中間マスク領域を第２の所定
寸法だけ縮小して第２の中間マスク領域を形成し、その
後、該第２の中間マスク領域を反転することにより、第
２のマスク領域を有する第２の半導体マスクを製造する
ため、第１の半導体マスクと第２の半導体マスクとを重
ねたときに形成される第１のマスク領域の外形線と第２
のマスク領域の外形線との間隔が一定寸法になるので、
第１の所定寸法及び第２の所定寸法を適当に設定するこ
とにより、請求項１の発明に係る半導体マスクを確実に
製造することができる。
【０１０３】請求項４の発明に係る半導体マスク装置の
製造方法によると、第１半導体マスクの第１のマスク領
域を第１の所定寸法だけ拡大して第１の中間マスク領域
を形成した後、該第１の中間マスク領域を反転させて第
２のマスク領域を形成し、その後、該第２のマスク領域
を第２の所定寸法だけ拡大することにより、第２のマス
ク領域を有する第２の半導体マスクを製造するため、第
１の半導体マスクと第２の半導体マスクとを重ねたとき
に形成される第１のマスク領域の外形線と第２のマスク
領域の外形線との間隔が一定寸法になるので、第１の所
定寸法及び第２の所定寸法を適当に設定することによ
り、請求項１の発明に係る半導体マスクを確実に製造す
ることができる。
【０１０４】請求項５の発明に係る半導体マスク装置の
製造方法によると、第１半導体マスクの第１のマスク領
域を反転して第１の中間マスク領域を形成した後、該第
１の中間マスク領域を第１の所定寸法だけ縮小して第２
の中間マスク領域を形成し、その後、該第２の中間マス
ク領域を第２の所定寸法だけ拡大することにより、第２
のマスク領域を有する第２の半導体マスクを製造するた
め、第１の半導体マスクと第２の半導体マスクとを重ね
たときに形成される第１のマスク領域の外形線と第２の
マスク領域の外形線との間隔が一定寸法になるので、第
１の所定寸法及び第２の所定寸法を適当に設定すること
により、請求項１の発明に係る半導体マスク装置を確実
に製造することができる。
【０１０５】請求項６の発明に係る半導体マスク装置の
製造方法によると、第１の半導体マスクの第１のマスク
領域と第２の半導体マスクの第２のマスク領域とが重な
ることがないため、第２のパターンは絶縁膜に形成され
る凹部内に納まるので、該凹部をほぼ完全に埋めること
ができるので、層間絶縁膜の表面を確実に平坦化するこ
とができる。
【０１０６】請求項７の発明に係る半導体装置の製造方
法によると、第１の半導体マスクにより形成される配線
と第２の半導体マスクにより形成されるレジストパター
ンとの間隔が一定になり、層間絶縁膜に形成される凹部
をレジストパターンによってほぼ完全に埋めることがで
きるので、レジストパターン及び層間絶縁膜に対してエ
ッチバックを行なうと層間絶縁膜の表面は完全に平坦に
なる。このため、請求項７の発明によると、微細なパタ
ーンを有する高歩留りで且つ高信頼性の半導体装置を製
造することができる。
【０１０７】また、レジストパターンと該レジストパタ
ーンの上に堆積される第２のレジスト膜とが混じり合わ
ないので、エッチバックを行なった後の層間絶縁膜の表
面は完全に平坦になる。
【０１０８】請求項８の発明に係る半導体装置の製造方
法によると、配線以外の半導体素子によって形成される
層間絶縁膜表面の僅かな凹凸も除去されるので、焦点深
度の不足に起因して超微細なパターンが形成できないと
いう事態を回避できる。
【０１０９】請求項９の発明に係る半導体装置の製造方
法によると、レジストパターンに対するエッチングレー
トと層間絶縁膜に対するエッチングレートとの比を最適
化できるので、平坦な表面を有する層間絶縁膜を確実に
得ることができる。
【０１１０】請求項１０の発明に係る半導体装置の製造
方法によると、レジストパターンに対するエッチングと
層間絶縁膜に対するエッチングとが同じ速度で行なわれ
るので、極めて平坦な表面を有する層間絶縁膜を確実に
得ることができる。
【０１１１】請求項１１の発明に係る半導体装置の製造
方法によると、第１の半導体マスクにより形成される凹
部と第２の半導体マスクにより形成されるレジストパタ
ーンとの間隔が一定になり、絶縁膜に形成される凹部を
レジストパターンによってほぼ完全に埋めることができ
るので、レジストパターン及び絶縁膜に対してエッチバ
ックを行なうと、絶縁膜の表面を半導体基板の表面と面
一で且つ平坦にすることができる。このため、請求項１
１の発明によると、微細なパターンを有する高歩留りで
且つ高信頼性の半導体装置を製造することができる。
【０１１２】また、請求項７の発明と同様、エッチバッ
クを行なった後の絶縁膜の表面を半導体基板の表面と面
一で且つ完全に平坦にすることができる。
【０１１３】請求項１２の発明に係る半導体装置の製造
方法によると、請求項８の発明と同様、絶縁膜表面の僅
かな凹凸も除去されるので、焦点深度の不足に起因して
超微細なパターンが形成できないという事態を回避でき
る。
【０１１４】請求項１３の発明に係る半導体装置の製造
方法によると、請求項９の発明と同様、表面が半導体基
板の表面と面一で且つ完全に平坦な絶縁膜を確実に得る
ことができる。
【０１１５】請求項１４の発明に係る半導体装置の製造
方法によると、請求項１０の発明と同様、表面が半導体
基板の表面と完全に面一で且つ極めて平坦な絶縁膜を確
実に得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態に係る半導体マス
ク装置の一部の平面図であり、（ｂ）は、前記一実施形
態に係る半導体マスク装置により形成したレジストパタ
ーンを示す断面図である。
【図２】（ａ），（ｂ）は、前記一実施形態に係る半導
体マスク装置の第１の製造方法を示す平面図である。
【図３】（ａ），（ｂ）は、前記一実施形態に係る半導
体マスク装置の第１の製造方法を示す平面図である。
【図４】（ａ），（ｂ）は、前記一実施形態に係る半導
体マスク装置の第２の製造方法を示す平面図である。
【図５】（ａ），（ｂ）は、前記一実施形態に係る半導
体マスク装置の第２の製造方法を示す平面図である。
【図６】（ａ），（ｂ）は、前記一実施形態に係る半導
体マスク装置の第３の製造方法を示す平面図である。
【図７】（ａ），（ｂ）は、前記一実施形態に係る半導
体マスク装置の第３の製造方法を示す平面図である。
【図８】（ａ）〜（ｄ）は、前記一実施形態に係る半導
体マスク装置を用いて行なう半導体装置の第１の製造方
法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は、前記一実施形態に係る半導
体マスク装置を用いて行なう半導体装置の第１の製造方
法の各工程を示す断面図である。
【図１０】（ａ）〜（ｄ）は、前記一実施形態に係る半
導体マスク装置を用いて行なう半導体装置の第２の製造
方法の各工程を示す断面図である。
【図１１】（ａ）〜（ｄ）は、前記一実施形態に係る半
導体マスク装置を用いて行なう半導体装置の第２の製造
方法の各工程を示す断面図である。
【図１２】レジストパターンのエッチングレートのレジ
ストパターン開口率に対する依存性を示す特性図であ
る。
【図１３】（ａ）〜（ｅ）は、従来の半導体マスク装置
を用いて行なう半導体装置の製造方法の各工程を示す断
面図である。
【符号の説明】
１ 第１の半導体マスク １Ａ，１Ｂ，１Ｃ，１Ｄ 第１の半導体マスクのマスク
領域 １Ａａ，１Ｂａ，１Ｃａ，１Ｄａ，１Ｅａ，１Ｌ，１
Ｍ，１Ｎ 第１の中間マスク領域 １Ａｂ，１Ｄｂ，１Ｅｂ，１Ｆ，１Ｇ，１Ｈ，１Ｌｄ，
１Ｍｄ，１Ｎｄ 第２の中間マスク領域 ２ 第２の半導体マスク ２Ａ，２Ｂ 第２の半導体マスクのマスク領域 ３ 半導体基板 ４ 配線 ５ 絶縁膜 ５ａ サイドウォール ６ レジストパターン １０ 半導体基板 １１ 配線 １２ 層間絶縁膜 １３ レジストパターン １４ 硬化層 １５ 第２のレジスト膜 ２０ 半導体基板 ２０ａ 凹部 ２１ 第１のレジストパターン ２２ 絶縁膜 ２３ 第２のレジストパターン（レジストパターン） ２４ 硬化層 ２５ 第３のレジスト膜 ２６ 素子分離領域
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/30 ５７８ 21/3213 21/302 Ｌ 21/88 Ｄ (72)発明者 宮島 明夫 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−116861（ＪＰ，Ａ) 特開 平２−271617（ＪＰ，Ａ) 特開 昭62−189734（ＪＰ，Ａ) 特開 平２−16752（ＪＰ，Ａ) 特開 平８−181115（ＪＰ，Ａ) 特開 平４−359544（ＪＰ，Ａ) 特開 平３−104221（ＪＰ，Ａ) 特開 昭64−66939（ＪＰ，Ａ) 特開 平７−161715（ＪＰ，Ａ) 特開 平７−142350（ＪＰ，Ａ) 特開 平６−69199（ＪＰ，Ａ) 特開 平５−315308（ＪＰ，Ａ) 特開 平４−361521（ＪＰ，Ａ) 特開 平３−116753（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 G03F 1/08 G03F 7/11 502 G03F 7/40 521 H01L 21/027 H01L 21/3065 H01L 21/3213

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に凸状又は凹状の第１のパ
    ターンを形成するための第１のマスク領域を有する第１
    の半導体マスクと、前記半導体基板及び前記第１のパタ
    ーンの上の絶縁膜に前記第１のパターンによって形成さ
    れた凹部を埋める第２のパターンを形成するための第２
    のマスク領域を有する第２の半導体マスクとを備え、 前記第１の半導体マスクと前記第２の半導体マスクとを
    重ねたときに形成される前記第１のマスク領域の外形線
    と前記第２のマスク領域の外形線との間隔は所定の一定
    寸法に設定されていることを特徴とする半導体マスク装
    置。
  2. 【請求項２】 前記所定の一定寸法は、前記絶縁膜に形
    成された前記凹部の周囲のサイドウォールの幅寸法以上
    であることを特徴とする請求項１に記載の半導体マスク
    装置。
  3. 【請求項３】 半導体基板上に凸状又は凹状の第１のパ
    ターンを形成するための第１のマスク領域を有する第１
    の半導体マスクと、前記半導体基板及び第１のパターン
    の上の絶縁膜に前記第１のパターンによって形成された
    凹部を埋める第２のパターンを形成するための第２のマ
    スク領域を有する第２の半導体マスクとを備えた半導体
    マスク装置の製造方法であって、 前記第１の半導体マスクの第１のマスク領域を第１の所
    定寸法だけ拡大して第１の中間マスク領域を形成した
    後、該第１の中間マスク領域を第２の所定寸法だけ縮小
    して第２の中間マスク領域を形成し、その後、該第２の
    中間マスク領域を反転することにより、前記第２のマス
    ク領域を有する第２の半導体マスクを製造する工程を備
    えていることを特徴とする半導体マスク装置の製造方
    法。
  4. 【請求項４】 半導体基板上に凸状又は凹状の第１のパ
    ターンを形成するための第１のマスク領域を有する第１
    の半導体マスクと、前記半導体基板及び第１のパターン
    の上の絶縁膜に前記第１のパターンによって形成された
    凹部を埋める第２のパターンを形成するための第２のマ
    スク領域を有する第２の半導体マスクとを備えた半導体
    マスク装置の製造方法であって、 前記第１半導体マスクの第１のマスク領域を第１の所定
    寸法だけ拡大して第１の中間マスク領域を形成した後、
    該第１の中間マスク領域を反転させて第２のマスク領域
    を形成し、その後、該第２のマスク領域を第２の所定寸
    法だけ拡大することにより、前記第２のマスク領域を有
    する第２の半導体マスクを製造する工程を備えているこ
    とを特徴とする半導体マスク装置の製造方法。
  5. 【請求項５】 半導体基板上に凸状又は凹状の第１のパ
    ターンを形成するための第１のマスク領域を有する第１
    の半導体マスクと、前記半導体基板及び第１のパターン
    の上の絶縁膜に前記第１のパターンによって形成された
    凹部を埋める第２のパターンを形成するための第２のマ
    スク領域を有する第２の半導体マスクとを備えた半導体
    マスク装置の製造方法であって、 前記第１半導体マスクの第１のマスク領域を反転して第
    １の中間マスク領域を形成した後、該第１の中間マスク
    領域を第１の所定寸法だけ縮小して第２の中間マスク領
    域を形成し、その後、該第２の中間マスク領域を第２の
    所定寸法だけ拡大することにより、前記第２のマスク領
    域を有する第２の半導体マスクを製造する工程を備えて
    いることを特徴とする半導体マスク装置の製造方法。
  6. 【請求項６】 前記第２の所定寸法は前記第１の所定寸
    法よりも小さいことを特徴とする請求項３〜５のいずれ
    か１項に記載の半導体マスク装置の製造方法。
  7. 【請求項７】 第１のマスク領域を持つ第１の半導体マ
    スクと、第２のマスク領域を持つ第２の半導体マスクと
    を有し、前記第１の半導体マスクと前記第２の半導体マ
    スクとを重ねたときに形成される前記第１のマスク領域
    の外形線と前記第２のマスク領域の外形線との間隔が所
    定の一定寸法に設定されている半導体マスク装置を準備
    する第１の工程と、 半導体素子が形成されている半導体基板上に導電膜を堆
    積する第２の工程と、 前記導電膜に対して前記第１の半導体マスクを用いてエ
    ッチングを行なって配線を形成する第３の工程と、 前記配線及び前記半導体基板の上に層間絶縁膜を堆積す
    る第４の工程と、 前記層間絶縁膜の上に第１のレジスト膜を堆積する第５
    の工程と、 前記第１のレジスト膜に対して前記第２の半導体マスク
    を用いてレジストパターンを形成する第６の工程と、前記レジストパターンに対して、１５０℃以上の温度で
    焼き締めをすると同時 に紫外線を照射して、前記レジス
    トパターンの表面部に硬化層を形成する第７の工程と、 前記第７の工程の後に、 前記レジストパターン及び前記
    層間絶縁膜の上に第２のレジスト膜を堆積する第８の工
    程と、 前記第２のレジスト膜に対してエッチングを行なって該
    第２のレジスト膜をほぼ完全に除去する第９の工程と、 残存する前記第２のレジスト膜、前記レジストパターン
    及び前記層間絶縁膜に対してエッチングを行なって、残
    存する前記第２のレジスト膜及び前記レジストパターン
    を除去すると共に前記層間絶縁膜の表面を平坦にする第
    １０の工程とを備えていることを特徴とする半導体装置
    の製造方法。
  8. 【請求項８】 前記第９の工程は、前記層間絶縁膜が露
    出する前に前記第２のレジスト膜に対するエッチングを
    終了する工程を含むことを特徴とする請求項７に記載の
    半導体装置の製造方法。
  9. 【請求項９】 前記第１０の工程は、前記第２の半導体
    マスクのマスク開口率に基づき求められた混合比を有す
    るエッチングガスを用いて、残存する前記第２のレジス
    ト膜、前記レジストパターン及び前記層間絶縁膜に対し
    てドライエッチングを行なう工程を含むことを特徴とす
    る請求項７又は８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記エッチングガスは、前記レジスト
    パターンに対するエッチングレートと前記層間絶縁膜に
    対するエッチングレートとがほぼ等しくなるような混合
    比を有していることを特徴とする請求項９に記載の半導
    体装置の製造方法。
  11. 【請求項１１】 第１のマスク領域を持つ第１の半導体
    マスクと、第２のマスク領域を持つ第２の半導体マスク
    とを有し、前記第１の半導体マスクと前記第２の半導体
    マスクとを重ねたときに形成される前記第１のマスク領
    域の外形線と前記第２のマスク領域の外形線との間隔が
    所定の一定寸法に設定されている半導体マスク装置を準
    備する第１の工程と、 半導体基板に対して前記第１の半導体マスクを用いてエ
    ッチングを行なって前記半導体基板上に凹部を形成する
    第２の工程と、 前記凹部を有する半導体基板上に絶縁膜を堆積する第３
    の工程と、 前記絶縁膜の上に第１のレジスト膜を堆積する第４の工
    程と、 前記第１のレジスト膜に対して前記第２の半導体マスク
    を用いてレジストパターンを形成する第５の工程と、前記レジストパターンに対して、１５０℃以上の温度で
    焼き締めをすると同時に紫外線を照射して、前記レジス
    トパターンの表面部に硬化層を形成する第６の工程と、 前記第６の工程の後に、 前記レジストパターン及び前記
    絶縁膜の上に第２のレジスト膜を堆積する第７の工程
    と、 前記第２のレジスト膜に対してエッチングを行なって該
    第２のレジスト膜をほぼ完全に除去する第８の工程と、 残存する前記第２のレジスト膜、前記レジストパターン
    及び前記絶縁膜に対してエッチングを行なって、残存す
    る前記第２のレジスト及び前記レジストパターンを除去
    すると共に前記絶縁膜の表面を前記半導体基板の表面と
    面一で且つ平坦にする第９の工程とを備えていることを
    特徴とする半導体装置の製造方法。
  12. 【請求項１２】 前記第８の工程は、前記絶縁膜が露出
    する前に前記第２のレジスト膜に対するエッチングを終
    了する工程を含むことを特徴とする請求項１１に記載の
    半導体装置の製造方法。
  13. 【請求項１３】 前記第９の工程は、前記第２の半導体
    マスクのマスク開口率に基づき求められた混合比を有す
    るエッチングガスを用いて、残存する前記第２のレジス
    ト膜、前記レジストパターン及び前記絶縁膜に対してド
    ライエッチングを行なう工程を含むことを特徴とする請
    求項１１又は１２に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記エッチングガスは、前記レジスト
    パターンに対するエッチングレートと前記絶縁膜に対す
    るエッチングレートとがほぼ等しくなるような混合比を
    有していることを特徴とする請求項１３に記載の半導体
    装置の製造方法。
JP16843495A 1995-07-04 1995-07-04 半導体マスク装置、その製造方法及び半導体装置の製造方法 Expired - Fee Related JP3300203B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16843495A JP3300203B2 (ja) 1995-07-04 1995-07-04 半導体マスク装置、その製造方法及び半導体装置の製造方法
US08/665,622 US5858578A (en) 1995-07-04 1996-06-18 Photo masks for developing planar layers in a semiconductor device, and methods of forming the same
US09/151,288 US6008105A (en) 1995-07-04 1998-09-11 Method of planarizing an insulator film using multiple etching steps

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16843495A JP3300203B2 (ja) 1995-07-04 1995-07-04 半導体マスク装置、その製造方法及び半導体装置の製造方法
US08/665,622 US5858578A (en) 1995-07-04 1996-06-18 Photo masks for developing planar layers in a semiconductor device, and methods of forming the same

Publications (2)

Publication Number Publication Date
JPH0922906A JPH0922906A (ja) 1997-01-21
JP3300203B2 true JP3300203B2 (ja) 2002-07-08

Family

ID=26492138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16843495A Expired - Fee Related JP3300203B2 (ja) 1995-07-04 1995-07-04 半導体マスク装置、その製造方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US5858578A (ja)
JP (1) JP3300203B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645851B1 (en) 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
US6818555B2 (en) * 2002-10-07 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for metal etchback with self aligned etching mask
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
JP4084312B2 (ja) * 2004-01-16 2008-04-30 株式会社東芝 リソグラフィプロセス評価システム、リソグラフィプロセス評価方法、露光装置評価方法、マスクパターン設計方法及び半導体装置の製造方法
JP4859227B2 (ja) * 2006-12-01 2012-01-25 東京エレクトロン株式会社 パターン形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615949A (en) * 1968-11-05 1971-10-26 Robert E Hicks Crossover for large scale arrays
US4804575A (en) * 1987-01-14 1989-02-14 Kollmorgen Corporation Multilayer printed wiring boards
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
JP3120474B2 (ja) * 1991-06-10 2000-12-25 株式会社日立製作所 半導体集積回路装置の製造方法
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5683939A (en) * 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication
KR0145369B1 (ko) * 1993-11-17 1998-08-17 가네꼬 히사시 반도체 장치의 제조방법
US5635428A (en) * 1994-10-25 1997-06-03 Texas Instruments Incorporated Global planarization using a polyimide block

Also Published As

Publication number Publication date
US6008105A (en) 1999-12-28
US5858578A (en) 1999-01-12
JPH0922906A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
US5254218A (en) Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
US5573837A (en) Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
JP3406302B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US5047117A (en) Method of forming a narrow self-aligned, annular opening in a masking layer
JPS59104131A (ja) 半導体装置の製造方法
JP3300203B2 (ja) 半導体マスク装置、その製造方法及び半導体装置の製造方法
JPH11162982A (ja) 半導体装置の製造方法
JPH08279488A (ja) 半導体装置の製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JP2628339B2 (ja) 半導体装置の製造方法
JPH0637090A (ja) 半導体装置の製造方法
JP2555958B2 (ja) 半導体装置の製造方法
JP2856489B2 (ja) 半導体装置の製造方法
KR100361173B1 (ko) 캐패시터콘택홀을 갖는 반도체장치 제조방법
JP2969109B1 (ja) 二重波型模様プロセスを使用した半導体装置の製造方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
JPH0661354A (ja) 半導体装置の製造方法
JPH0729886A (ja) 半導体装置のコンタクトホール形成方法
JPS61147547A (ja) 半導体装置の製造方法
JPH03132028A (ja) 半導体装置の製造方法
JP2989369B2 (ja) 半導体装置の製造方法
JPH05315242A (ja) 微細レジストパターンの形成方法
JPH01111336A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees