JPH08236526A - 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法 - Google Patents
集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法Info
- Publication number
- JPH08236526A JPH08236526A JP7335342A JP33534295A JPH08236526A JP H08236526 A JPH08236526 A JP H08236526A JP 7335342 A JP7335342 A JP 7335342A JP 33534295 A JP33534295 A JP 33534295A JP H08236526 A JPH08236526 A JP H08236526A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wafer
- mask layer
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000005530 etching Methods 0.000 claims abstract description 71
- 238000012876 topography Methods 0.000 claims abstract description 15
- 238000001459 lithography Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 79
- 238000005498 polishing Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000005360 phosphosilicate glass Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000012856 packing Methods 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 239000011800 void material Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 55
- 150000004767 nitrides Chemical class 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 241000251730 Chondrichthyes Species 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012074 organic phase Substances 0.000 description 1
- OJMIONKXNSYLSR-UHFFFAOYSA-N phosphorous acid Chemical compound OP(O)O OJMIONKXNSYLSR-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【課題】 集積回路を有する半導体ウェファーを大域的
に平面化する方法。 【解決手段】 ウェファーの表面上に亘って充填層を配
置し、構造体を被覆させ；該充填層の表面上に亘ってエ
ッチングマスク層を配置し；該エッチングマスク層中に
開口を形成させ、エッチングすべき充填層の領域を露光
し；該充填層の露光した領域をエッチングし、前記ウェ
ファーの表面上に定義された高い地形と比較して実質的
に僅かに高い地形を有する第２の表面を備えさせ；かつ
第２の表面の高い地形を除去し、平面化されたウェファ
ー表面を備えさせる。 【効果】 誘電材料中のボイド、フォトリソグラフィー
の分解能問題を引き起こす焦点深度における変動、膜厚
および膜の高さの変化に基づくエッチングによって引き
起こされる損傷、ならびに収率の減少をの問題を、集積
回路層を平面化することによってさらに改善して回避す
ることができる。
に平面化する方法。 【解決手段】 ウェファーの表面上に亘って充填層を配
置し、構造体を被覆させ；該充填層の表面上に亘ってエ
ッチングマスク層を配置し；該エッチングマスク層中に
開口を形成させ、エッチングすべき充填層の領域を露光
し；該充填層の露光した領域をエッチングし、前記ウェ
ファーの表面上に定義された高い地形と比較して実質的
に僅かに高い地形を有する第２の表面を備えさせ；かつ
第２の表面の高い地形を除去し、平面化されたウェファ
ー表面を備えさせる。 【効果】 誘電材料中のボイド、フォトリソグラフィー
の分解能問題を引き起こす焦点深度における変動、膜厚
および膜の高さの変化に基づくエッチングによって引き
起こされる損傷、ならびに収率の減少をの問題を、集積
回路層を平面化することによってさらに改善して回避す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェファー
上で大域的平面化を実施する方法、より詳述すれば、化
学的機械的研磨（ＣＭＰ）またはフォトリソグラフィー
および場合によってはスペーサーの析出および異方性エ
ッチング、引き続く等方性エッチングを使用することに
より、半導体ウェファーを大域的に平面化する方法に関
する。
上で大域的平面化を実施する方法、より詳述すれば、化
学的機械的研磨（ＣＭＰ）またはフォトリソグラフィー
および場合によってはスペーサーの析出および異方性エ
ッチング、引き続く等方性エッチングを使用することに
より、半導体ウェファーを大域的に平面化する方法に関
する。
【０００２】
【従来の技術】一般に、集積回路の大量生産は、単一の
半導体ウェファー上に数百の同一の回路パターンを二次
加工する過程を包含している。更に、半導体ウェファー
は、数百の同一のチップまたはダイにのこ引きされる。
この半導体ウェファー上に形成された集積回路は、次第
に複雑になってきている。現在の集積回路は、導電性材
料の多重層または相互に連結した層の多重層として形成
されている。相互に連結した層の多重層を使用する場合
には、集積回路は、平坦でない表面地形を展開してい
る。表面が平坦でないことにより、集積回路中に数多く
の問題が起こる。これらの問題は、誘電材料中のボイ
ド、フォトリソグラフィーの分解能問題を引き起こす焦
点深度における変動、膜厚および膜の高さの変化に基づ
くエッチングによって引き起こされる損傷、ならびに収
率の減少を含んでいる。
半導体ウェファー上に数百の同一の回路パターンを二次
加工する過程を包含している。更に、半導体ウェファー
は、数百の同一のチップまたはダイにのこ引きされる。
この半導体ウェファー上に形成された集積回路は、次第
に複雑になってきている。現在の集積回路は、導電性材
料の多重層または相互に連結した層の多重層として形成
されている。相互に連結した層の多重層を使用する場合
には、集積回路は、平坦でない表面地形を展開してい
る。表面が平坦でないことにより、集積回路中に数多く
の問題が起こる。これらの問題は、誘電材料中のボイ
ド、フォトリソグラフィーの分解能問題を引き起こす焦
点深度における変動、膜厚および膜の高さの変化に基づ
くエッチングによって引き起こされる損傷、ならびに収
率の減少を含んでいる。
【０００３】前記問題は、集積回路層を平面化すること
によって回避することができる。詳述すれば、半導体加
工に間に実施されるドーピング、マスキングおよびエッ
チング技術は、ウェファー表面を平面化する場合には、
よりいっそう正確に実施される。例えば、平面化された
表面は、フォトリソグラフィー乳濁液中でパターンを露
光する場合には、ウェファーの表面を横切って一定の焦
点深度を維持している。このことは、焦点深度がフォト
リソグラフィー過程の間に減少される極微小の範囲内で
の半導体構造体の製造のためには、極めて望ましいこと
である。また、相互に連結した層は、それぞれの処理過
程の後の平面化によって最適化される。殊に、それぞれ
の相互に連結した層の平面化により、ウェファーの表面
を横切って一定の厚さを有する層がそのつど得られる。
このことにより、表面が平坦でなく、かつキャビティを
数多く有する場合には、いずれにせよ非連続的であるウ
ェファー表面を横切って連続して相互に連結した線が得
られる。更に、それぞれ集積回路層を平面化することに
より、微細に相互に連結した線は、所定の領域内で二次
加工することができ、こうして回路密度が増加される。
付加的に、平面構造を有するデバイスは、よりいっそう
簡単に加工される。それというのも、レジストおよび他
の残留物が残存しうるウェファー表面上には、実質的に
かどもへりも存在しないからである。
によって回避することができる。詳述すれば、半導体加
工に間に実施されるドーピング、マスキングおよびエッ
チング技術は、ウェファー表面を平面化する場合には、
よりいっそう正確に実施される。例えば、平面化された
表面は、フォトリソグラフィー乳濁液中でパターンを露
光する場合には、ウェファーの表面を横切って一定の焦
点深度を維持している。このことは、焦点深度がフォト
リソグラフィー過程の間に減少される極微小の範囲内で
の半導体構造体の製造のためには、極めて望ましいこと
である。また、相互に連結した層は、それぞれの処理過
程の後の平面化によって最適化される。殊に、それぞれ
の相互に連結した層の平面化により、ウェファーの表面
を横切って一定の厚さを有する層がそのつど得られる。
このことにより、表面が平坦でなく、かつキャビティを
数多く有する場合には、いずれにせよ非連続的であるウ
ェファー表面を横切って連続して相互に連結した線が得
られる。更に、それぞれ集積回路層を平面化することに
より、微細に相互に連結した線は、所定の領域内で二次
加工することができ、こうして回路密度が増加される。
付加的に、平面構造を有するデバイスは、よりいっそう
簡単に加工される。それというのも、レジストおよび他
の残留物が残存しうるウェファー表面上には、実質的に
かどもへりも存在しないからである。
【０００４】半導体ウェファー表面の平面性は、ウェフ
ァーと関連した幾何学的パターンまたはパターン要因に
より特徴付けることができる。ウェファー上の平面性が
全ウェファー表面上を横切って達成される程度に前記パ
ターン要因とは無関係に達成される場合には、このよう
な平面化は、大域的な表面として特徴付けられる。他
面、平面性がウェファー表面上で特殊なパターン構造体
にのみ達成される場合には、それによってウェファー表
面の他の領域に大小の構造で段および瘤が存在し、この
ような平面性は、局所的な平面性として特徴付けられ
る。
ァーと関連した幾何学的パターンまたはパターン要因に
より特徴付けることができる。ウェファー上の平面性が
全ウェファー表面上を横切って達成される程度に前記パ
ターン要因とは無関係に達成される場合には、このよう
な平面化は、大域的な表面として特徴付けられる。他
面、平面性がウェファー表面上で特殊なパターン構造体
にのみ達成される場合には、それによってウェファー表
面の他の領域に大小の構造で段および瘤が存在し、この
ような平面性は、局所的な平面性として特徴付けられ
る。
【０００５】一般に、現在、当業界で使用されている大
域的な平面化技術には、２つのタイプが存在する。第１
の技術は、レジスト上への回転塗布または酸化物の再流
動化によって平面化される。第２の技術は、研磨を用い
ての層の化学的機械的除去（ＣＭＰ）による平面化であ
る。
域的な平面化技術には、２つのタイプが存在する。第１
の技術は、レジスト上への回転塗布または酸化物の再流
動化によって平面化される。第２の技術は、研磨を用い
ての層の化学的機械的除去（ＣＭＰ）による平面化であ
る。
【０００６】レジスト上への回転塗布による平面化は、
本質的に平面化すべき相互に連結した層上への誘電層の
析出を伴なっている。これに引き続いて、フォトレジス
トまたはポリアミドのような有機膜は、粗い誘電層上に
回転塗布される。誘電層およびフォトレジスト層は、複
合層を形成し、この複合層は再エッチングされ、ウェフ
ァーの表面をレベリングする。このことは、誘電層およ
び有機相を同速度でエッチングする反応性イオンエッチ
ング技術を使用することにより達成される。
本質的に平面化すべき相互に連結した層上への誘電層の
析出を伴なっている。これに引き続いて、フォトレジス
トまたはポリアミドのような有機膜は、粗い誘電層上に
回転塗布される。誘電層およびフォトレジスト層は、複
合層を形成し、この複合層は再エッチングされ、ウェフ
ァーの表面をレベリングする。このことは、誘電層およ
び有機相を同速度でエッチングする反応性イオンエッチ
ング技術を使用することにより達成される。
【０００７】酸化物の再流動化による平面化は、平面化
すべき相互に連結した層上に亘っての化学蒸着（ＣＶ
Ｄ）によって薄い誘電層を析出することを伴なってい
る。更に、誘電層は、少なくとも部分的に誘電層を溶融
するのに十分な温度に加熱され、間隙に流入してこれを
充填し、それによって表面をレベリングする。
すべき相互に連結した層上に亘っての化学蒸着（ＣＶ
Ｄ）によって薄い誘電層を析出することを伴なってい
る。更に、誘電層は、少なくとも部分的に誘電層を溶融
するのに十分な温度に加熱され、間隙に流入してこれを
充填し、それによって表面をレベリングする。
【０００８】レジスト上への回転塗布技術および酸化物
の再流動化技術の双方において、平面化の程度は、双方
ともに再流動の長さに依存する。再流動の長さよりも著
しく長いウェファー上の構造について、平面化層の厚さ
は、ウェファー上のよりいっそう小さい構造体と比較し
て増加している。この厚さのずれは、任意のその後の再
エッチング操作で再現されてしまう。従って、このよう
なずれを回避するために、付加的なフォトリソグラフィ
ー工程が使用され、ウェファー上のキャビティまたは低
い地形内で付加的な充填構造体を生じさせる。結果とし
て、レジストまたは酸化物層を平面化することにより、
ウェファーを横切って高さは同じになる。
の再流動化技術の双方において、平面化の程度は、双方
ともに再流動の長さに依存する。再流動の長さよりも著
しく長いウェファー上の構造について、平面化層の厚さ
は、ウェファー上のよりいっそう小さい構造体と比較し
て増加している。この厚さのずれは、任意のその後の再
エッチング操作で再現されてしまう。従って、このよう
なずれを回避するために、付加的なフォトリソグラフィ
ー工程が使用され、ウェファー上のキャビティまたは低
い地形内で付加的な充填構造体を生じさせる。結果とし
て、レジストまたは酸化物層を平面化することにより、
ウェファーを横切って高さは同じになる。
【０００９】しかし、この結果を達成する条件を満たす
ような付加的なフォトリソグラフィー工程に関連した欠
点が存在する。詳述すれば、この付加的な工程に使用さ
れるマスクは、極めて複雑になりうる。その上、充填構
造体および平面化層にとって同じエッチング速度を得る
ことは、困難である。
ような付加的なフォトリソグラフィー工程に関連した欠
点が存在する。詳述すれば、この付加的な工程に使用さ
れるマスクは、極めて複雑になりうる。その上、充填構
造体および平面化層にとって同じエッチング速度を得る
ことは、困難である。
【００１０】化学的機械的な研磨による平面化は、平面
化すべき基板上で材料層を析出することを伴なってい
る。回転平面状パッドは、ウェファーに適用され、材料
層を研削して平坦な表面に変える。スラリーとして当業
界で知られている化学液状研磨化合物は、研磨の間の表
面エッチングによる平面化を促進するためにパッドに適
用される。この技術の化学的作用と機械的作用を合わせ
ることにより、析出された材料層の高くなった部分は、
迅速に除去される。
化すべき基板上で材料層を析出することを伴なってい
る。回転平面状パッドは、ウェファーに適用され、材料
層を研削して平坦な表面に変える。スラリーとして当業
界で知られている化学液状研磨化合物は、研磨の間の表
面エッチングによる平面化を促進するためにパッドに適
用される。この技術の化学的作用と機械的作用を合わせ
ることにより、析出された材料層の高くなった部分は、
迅速に除去される。
【００１１】ＣＭＰによる平面化は、ウェファー上の所
々での材料除去速度に関連する幾つかの欠点と結び付い
ている。例えば、大きい高い地形の構造体の研磨速度
は、小さい高い地形の構造体の研磨速度よりも低速であ
る。更に、大きい低い地形または溝の場合には、へこみ
が観察された。即ち、これらの変法のために、付加的な
平面化工程は、ＣＭＰによる大域的な平面化を満足に達
成することができるような程度に実施されなければなら
ない。
々での材料除去速度に関連する幾つかの欠点と結び付い
ている。例えば、大きい高い地形の構造体の研磨速度
は、小さい高い地形の構造体の研磨速度よりも低速であ
る。更に、大きい低い地形または溝の場合には、へこみ
が観察された。即ち、これらの変法のために、付加的な
平面化工程は、ＣＭＰによる大域的な平面化を満足に達
成することができるような程度に実施されなければなら
ない。
【００１２】前記の大域的な平面化技術および他の関連
した大域的な平面化技術は、１９９３年５月１８日に付
けでリューワル（Grewal）他により出願され“集積半導
体回路のための表面の大域的平面化法（PROCESS FOR GL
OBAL PLANARIZING OF SURFACES FOR INTEGRATED SEMICO
NDUCTOR CIRCUITS）”との発明の名称の米国特許第５２
１２１１４号明細書に記載されている。殊に、この米国
特許明細書には、局所的に平面化される酸化物膜を、写
真技術を使用することにより再エッチングすることによ
り、集積回路の表面を大域的に平面化する１つの方法な
らびに平面化補助層が記載されている。
した大域的な平面化技術は、１９９３年５月１８日に付
けでリューワル（Grewal）他により出願され“集積半導
体回路のための表面の大域的平面化法（PROCESS FOR GL
OBAL PLANARIZING OF SURFACES FOR INTEGRATED SEMICO
NDUCTOR CIRCUITS）”との発明の名称の米国特許第５２
１２１１４号明細書に記載されている。殊に、この米国
特許明細書には、局所的に平面化される酸化物膜を、写
真技術を使用することにより再エッチングすることによ
り、集積回路の表面を大域的に平面化する１つの方法な
らびに平面化補助層が記載されている。
【００１３】別の大域的平面化技術は、１９９４年５月
１７日付けでアルマン（Allman）他により出願され“Ｓ
ＯＧおよびＣＭＰの使用による大域的平面化（GLOBAL P
LANARIZATION USING SOG AND CMP）”との発明の名称の
米国特許第５３１２５１２号明細書に記載されている。
この技術は、ガラス上への回転塗布（ＳＯＧ）およびエ
ッチング処理を使用し、化学的機械的研磨（ＣＭＰ）処
理よりも先にＳＯＧおよび析出による高い割合の絶縁層
を除去するものである。
１７日付けでアルマン（Allman）他により出願され“Ｓ
ＯＧおよびＣＭＰの使用による大域的平面化（GLOBAL P
LANARIZATION USING SOG AND CMP）”との発明の名称の
米国特許第５３１２５１２号明細書に記載されている。
この技術は、ガラス上への回転塗布（ＳＯＧ）およびエ
ッチング処理を使用し、化学的機械的研磨（ＣＭＰ）処
理よりも先にＳＯＧおよび析出による高い割合の絶縁層
を除去するものである。
【００１４】
【発明が解決しようとする課題】従って、本発明の課題
は、公知技術の方法に関連した問題を回避する、ウェフ
ァーの表面上に形成された１つまたはそれ以上の集積回
路を有するウェファーの表面を大域的に平面化するため
の改善された方法を提供することである。
は、公知技術の方法に関連した問題を回避する、ウェフ
ァーの表面上に形成された１つまたはそれ以上の集積回
路を有するウェファーの表面を大域的に平面化するため
の改善された方法を提供することである。
【００１５】
【課題を解決するための手段】本発明は、その表面上に
配置された複数の構造体を有する集積回路デバイスウェ
ファーを大域的に平面化する１つの方法に関し、この場
合この構造体は、ウェファー表面上に高い地形および低
い地形を形成させる。この方法は、構造体を被覆するた
めにウェファーの表面上で充填層の析出を伴なってい
る。次いで、エッチングマスク層は、充填層上に析出さ
れる。エッチングマスク層が二次加工された後に、開口
は、エッチングマスク層中に形成され、充填層の領域
は、露光され、その後にエッチングされる。
配置された複数の構造体を有する集積回路デバイスウェ
ファーを大域的に平面化する１つの方法に関し、この場
合この構造体は、ウェファー表面上に高い地形および低
い地形を形成させる。この方法は、構造体を被覆するた
めにウェファーの表面上で充填層の析出を伴なってい
る。次いで、エッチングマスク層は、充填層上に析出さ
れる。エッチングマスク層が二次加工された後に、開口
は、エッチングマスク層中に形成され、充填層の領域
は、露光され、その後にエッチングされる。
【００１６】このことは、本発明の第１の実施態様にお
いて、構造体間での間隙が部分的にのみ充填されている
場合には、ＣＭＰを使用することにより、エッチングマ
スク層中に自己整合された開口を生じさせることによっ
て解決される。前記構造体間の間隙を完全に充填した場
合には、エッチングマスク層中の開口は、本発明の第２
の実施態様に記載されたように、リソグラフィーを使用
してエッチングマスク層をパターン化しかつ場合による
スペーサーの析出およびエッチング過程を実施すること
によって備えさせることができる。
いて、構造体間での間隙が部分的にのみ充填されている
場合には、ＣＭＰを使用することにより、エッチングマ
スク層中に自己整合された開口を生じさせることによっ
て解決される。前記構造体間の間隙を完全に充填した場
合には、エッチングマスク層中の開口は、本発明の第２
の実施態様に記載されたように、リソグラフィーを使用
してエッチングマスク層をパターン化しかつ場合による
スペーサーの析出およびエッチング過程を実施すること
によって備えさせることができる。
【００１７】それぞれの場合に、充填層の露光した領域
は、さらにエッチングされ、ウェファーの表面上に元来
定義された高い地形よりも実質的に僅かに高い地形を有
する第２の表面を備える。前記方法の最終過程で、第２
の表面の高い地形は、研磨され、平面化されたウェファ
ー表面を備える。
は、さらにエッチングされ、ウェファーの表面上に元来
定義された高い地形よりも実質的に僅かに高い地形を有
する第２の表面を備える。前記方法の最終過程で、第２
の表面の高い地形は、研磨され、平面化されたウェファ
ー表面を備える。
【００１８】
【実施例】本発明を詳細に理解するために、図面に関連
して次に詳述することにする。
して次に詳述することにする。
【００１９】図１には、平面化すべき極微小の構造体を
有する典型的な集積回路デバイス用ウェファー１０が示
されている。デバイス１０は、基板１２を有し、該基板
は、その上面上で直接に二次加工されたパターン化ポリ
シリコーンスタッド２２、２４、２６および２８のアレ
イを有する極微小の活性構造体１４、１６、１８および
２０を備えている。前記スタッドは、それぞれ窒化物キ
ャップ３０、３２、３４および３６でキャップされてい
る。薄い窒化物ライナー４０は、窒化物キャップおよび
ポリシリコーンスタッド間の空間または溝を覆い、前記
ポリシリコーンスタッドは、基板１２の上面に露出され
ている。前記構造体は、ｈに等しい１段の高さを有す
る。更に、小さい構造体１４、１６および１８は、幅ｂ
を有し、この幅ｂは、典型的には０．２μｍ〜１μｍの
範囲にあり；大きい構造体２０は、幅ｃを有し、この幅
ｃは、典型的には１μｍ〜数ミリメートルの範囲にあ
る。小さい構造体１４、１６および１８は、典型的に
０．２μｍ〜１μｍの範囲の寸法を有する溝によって一
定の間隔を保っている。小さい構造体１８と大きい構造
体２０との間の間隔は、典型的には１μｍ〜数ミリメー
トルの範囲にある。
有する典型的な集積回路デバイス用ウェファー１０が示
されている。デバイス１０は、基板１２を有し、該基板
は、その上面上で直接に二次加工されたパターン化ポリ
シリコーンスタッド２２、２４、２６および２８のアレ
イを有する極微小の活性構造体１４、１６、１８および
２０を備えている。前記スタッドは、それぞれ窒化物キ
ャップ３０、３２、３４および３６でキャップされてい
る。薄い窒化物ライナー４０は、窒化物キャップおよび
ポリシリコーンスタッド間の空間または溝を覆い、前記
ポリシリコーンスタッドは、基板１２の上面に露出され
ている。前記構造体は、ｈに等しい１段の高さを有す
る。更に、小さい構造体１４、１６および１８は、幅ｂ
を有し、この幅ｂは、典型的には０．２μｍ〜１μｍの
範囲にあり；大きい構造体２０は、幅ｃを有し、この幅
ｃは、典型的には１μｍ〜数ミリメートルの範囲にあ
る。小さい構造体１４、１６および１８は、典型的に
０．２μｍ〜１μｍの範囲の寸法を有する溝によって一
定の間隔を保っている。小さい構造体１８と大きい構造
体２０との間の間隔は、典型的には１μｍ〜数ミリメー
トルの範囲にある。
【００２０】ところで、本発明による平面化方法の第１
の実施態様による第１の処理過程は、図２に関連して記
載されている。第１の処理過程において、充填層４２
は、窒化物ライナー４０上に析出される。充填層４２の
厚さは、平面化すべき高い地形の段の高さｈと少なくと
も等しい。充填層４２は、有利に完成ウェファー上の最
終的な保護コーティングとして常用のウェファー処理に
典型的に使用される硼素ホスホ珪酸塩ガラス（ＢＰＳ
Ｇ）を有する。よく知られているように、ＢＰＳＧは、
ＳｉＯ2の融点を約１２００℃から８００〜８５０℃へ
低下させる特殊な濃度の硼素および亜燐酸でドーピング
されたＳｉＯ2ガラスを有する。ＳｉＯ2の融点を低下さ
せることは、高い地形間の間隙を充填させるためにガラ
スを再流動化させる場合には、下方のウェファー回路構
成を対する熱に関連した損傷を回避させるために望まし
いことである。任意の他の適当にドープしたＳｉＯ2ガ
ラス、例えば亜燐酸珪酸塩ガラス（ＰＳＧ）を必要に応
じて本発明における充填材料として使用することができ
ることは、注目すべきことである。エッチングマスク層
４４は、図３に示されているように、充填層４２の上面
上に析出されている。エッチングマスク層４４は、ポリ
シリコーン、シリコーンニトリド、ボロンニトリドまた
は任意の適当なダイヤモンド状膜から構成されている。
任意の場合には、エッチングマスク層４４は、充填層４
２の研磨速度よりも著しく低速な研磨速度を有する。
の実施態様による第１の処理過程は、図２に関連して記
載されている。第１の処理過程において、充填層４２
は、窒化物ライナー４０上に析出される。充填層４２の
厚さは、平面化すべき高い地形の段の高さｈと少なくと
も等しい。充填層４２は、有利に完成ウェファー上の最
終的な保護コーティングとして常用のウェファー処理に
典型的に使用される硼素ホスホ珪酸塩ガラス（ＢＰＳ
Ｇ）を有する。よく知られているように、ＢＰＳＧは、
ＳｉＯ2の融点を約１２００℃から８００〜８５０℃へ
低下させる特殊な濃度の硼素および亜燐酸でドーピング
されたＳｉＯ2ガラスを有する。ＳｉＯ2の融点を低下さ
せることは、高い地形間の間隙を充填させるためにガラ
スを再流動化させる場合には、下方のウェファー回路構
成を対する熱に関連した損傷を回避させるために望まし
いことである。任意の他の適当にドープしたＳｉＯ2ガ
ラス、例えば亜燐酸珪酸塩ガラス（ＰＳＧ）を必要に応
じて本発明における充填材料として使用することができ
ることは、注目すべきことである。エッチングマスク層
４４は、図３に示されているように、充填層４２の上面
上に析出されている。エッチングマスク層４４は、ポリ
シリコーン、シリコーンニトリド、ボロンニトリドまた
は任意の適当なダイヤモンド状膜から構成されている。
任意の場合には、エッチングマスク層４４は、充填層４
２の研磨速度よりも著しく低速な研磨速度を有する。
【００２１】前記方法のこの段階で、第１のＣＭＰ過程
は、図３に示されたデバイス用ウェファー１０上で実施
される。この過程は、構造体の高い地形の上面からエッ
チングマスク層を除去するために実施され、図４の生じ
たウェファー構造体に示されているように充填層が部分
的にのみ構造体間の間隙を充填する場合に容易に実施さ
れる。本明細書中の従来の技術の項目に先に記載したよ
うに、ＣＭＰは、化学液状研磨化合物で湿潤された回転
平面状研磨パッドを使用する。研磨パッドは、ウェファ
ーの表面に適用され、除去される層を研削して平坦な層
に変える。本発明による第１のＣＭＰ過程において、回
転パッドを用いての研磨は、充填層４２の領域上でマス
ク層４４中に“自己整合された”開口を生じ、前記充填
層は、その後に除去される。このことは、本発明におい
て、著しく硬質な研磨パッドを使用することにより達成
される。
は、図３に示されたデバイス用ウェファー１０上で実施
される。この過程は、構造体の高い地形の上面からエッ
チングマスク層を除去するために実施され、図４の生じ
たウェファー構造体に示されているように充填層が部分
的にのみ構造体間の間隙を充填する場合に容易に実施さ
れる。本明細書中の従来の技術の項目に先に記載したよ
うに、ＣＭＰは、化学液状研磨化合物で湿潤された回転
平面状研磨パッドを使用する。研磨パッドは、ウェファ
ーの表面に適用され、除去される層を研削して平坦な層
に変える。本発明による第１のＣＭＰ過程において、回
転パッドを用いての研磨は、充填層４２の領域上でマス
ク層４４中に“自己整合された”開口を生じ、前記充填
層は、その後に除去される。このことは、本発明におい
て、著しく硬質な研磨パッドを使用することにより達成
される。
【００２２】第１のＣＭＰ過程の実施後、マスク層４４
中の“自己整合された”開口を通して露光された充填層
４２の部分は、等方的に再エッチングされる。充填層４
２は、エッチング停止点として操作される窒化物ライナ
ー４０の上面よりも下方でエッチングされる。等方的エ
ッチングは、本発明の場合には、任意の他の適当な方法
を使用することもできるのだけれども、ＨＦにおける湿
潤エッチングによって有利に達成される。図５に示され
ているように、ｈにほぼ等しい距離をもって充填層４２
を等方的にエッチングすることにより、１μｍよりも大
きい高い地形のかどおよびへりに沿って残りの充填層中
に“鮫の歯”のような構造体が生じる。この“鮫の歯”
の高さは、少なくとも厚さｈがエッチングされている場
合には、ｈ／２未満である。また、前記歯の幅は、充填
層４２の厚さ程度である。ｔの正確な値は、充填層４２
のへりの適用範囲に依存しており、それというのも、へ
りの適用範囲が減少するにつれて、ｓが減少するからで
ある。互いに隔たっている小さい構造体がほぼ厚さｈを
有する場合には、値ｓはますます小さくなり、エッチン
グマスク層４４は、図５に示されたように懸濁されるよ
うになる。図６の場合には、エッチングマスク層４４の
前記の残りの部分は、選択的に乾式エッチングによって
除去されている。
中の“自己整合された”開口を通して露光された充填層
４２の部分は、等方的に再エッチングされる。充填層４
２は、エッチング停止点として操作される窒化物ライナ
ー４０の上面よりも下方でエッチングされる。等方的エ
ッチングは、本発明の場合には、任意の他の適当な方法
を使用することもできるのだけれども、ＨＦにおける湿
潤エッチングによって有利に達成される。図５に示され
ているように、ｈにほぼ等しい距離をもって充填層４２
を等方的にエッチングすることにより、１μｍよりも大
きい高い地形のかどおよびへりに沿って残りの充填層中
に“鮫の歯”のような構造体が生じる。この“鮫の歯”
の高さは、少なくとも厚さｈがエッチングされている場
合には、ｈ／２未満である。また、前記歯の幅は、充填
層４２の厚さ程度である。ｔの正確な値は、充填層４２
のへりの適用範囲に依存しており、それというのも、へ
りの適用範囲が減少するにつれて、ｓが減少するからで
ある。互いに隔たっている小さい構造体がほぼ厚さｈを
有する場合には、値ｓはますます小さくなり、エッチン
グマスク層４４は、図５に示されたように懸濁されるよ
うになる。図６の場合には、エッチングマスク層４４の
前記の残りの部分は、選択的に乾式エッチングによって
除去されている。
【００２３】本発明の第１の実施態様における最終過程
は、第２のＣＭＰ過程を有し、この場合には、図６に示
された残りの歯のような構造体は、除去される。この過
程は、極めて有効に実施される。それというのも、前記
の残りの高い地形は、比較的に小さいからである。図７
には、第２のＣＭＰの実施後に平面化されたデバイス用
ウェファーが生じることが示されている。
は、第２のＣＭＰ過程を有し、この場合には、図６に示
された残りの歯のような構造体は、除去される。この過
程は、極めて有効に実施される。それというのも、前記
の残りの高い地形は、比較的に小さいからである。図７
には、第２のＣＭＰの実施後に平面化されたデバイス用
ウェファーが生じることが示されている。
【００２４】本発明の上記の実施態様は、上記の“自己
整合された開口”技術により等方的な充填膜エッチング
のためにＣＭＰを使用することにより小さな窓を開くこ
とが可能であるような立場で容易に実施される。しか
し、この技術を満足に実施することができない場合に
は、複数の立場が存在する。
整合された開口”技術により等方的な充填膜エッチング
のためにＣＭＰを使用することにより小さな窓を開くこ
とが可能であるような立場で容易に実施される。しか
し、この技術を満足に実施することができない場合に
は、複数の立場が存在する。
【００２５】例えば、構造体間の間隙が充填層によって
完全に充填されているような立場の場合には、第１のＣ
ＭＰ過程の間にエッチングマスク層中に小さい窓を開く
ことは、不可能である。それというのも、研磨は、前記
間隙の領域内でエッチングマスク層を完全に除去するた
めに操作されるからである。この立場は、２＊ｑ＊ｈが
ｂよりも大きい場合に生じ、この場合ｈは、構造体の上
面上に析出された充填層の厚さであり、ｑはｈと比較し
た構造体の側壁の適用範囲であり、但し、ｑは０より大
きいが、しかし、１未満であるものとする。
完全に充填されているような立場の場合には、第１のＣ
ＭＰ過程の間にエッチングマスク層中に小さい窓を開く
ことは、不可能である。それというのも、研磨は、前記
間隙の領域内でエッチングマスク層を完全に除去するた
めに操作されるからである。この立場は、２＊ｑ＊ｈが
ｂよりも大きい場合に生じ、この場合ｈは、構造体の上
面上に析出された充填層の厚さであり、ｑはｈと比較し
た構造体の側壁の適用範囲であり、但し、ｑは０より大
きいが、しかし、１未満であるものとする。
【００２６】このような立場は、本発明の第２の実施態
様に対応しており、これは、図８〜１１に関連して記載
されている。図８には、図１に示されたデバイス用ウェ
ファーと同様の集積回路デバイス用ウェファーが示され
ている。前記デバイス用ウェファー５０は、パターン化
されたポリシリコーンスタッド６２、６４、６６および
６８のアレイを有する極微小の構造体５４、５６、５８
および６０を含む基板５２を備えている。前記スタッド
は、それぞれ窒化物キャップ７０、７２、７４および７
６でキャップされ、かつ薄い窒化物ライナー８０で被覆
されており、また、窒化物ライナー８０は、基板５２の
上面に露出されているスタッド間の空間または溝を被覆
している。
様に対応しており、これは、図８〜１１に関連して記載
されている。図８には、図１に示されたデバイス用ウェ
ファーと同様の集積回路デバイス用ウェファーが示され
ている。前記デバイス用ウェファー５０は、パターン化
されたポリシリコーンスタッド６２、６４、６６および
６８のアレイを有する極微小の構造体５４、５６、５８
および６０を含む基板５２を備えている。前記スタッド
は、それぞれ窒化物キャップ７０、７２、７４および７
６でキャップされ、かつ薄い窒化物ライナー８０で被覆
されており、また、窒化物ライナー８０は、基板５２の
上面に露出されているスタッド間の空間または溝を被覆
している。
【００２７】本発明の第２の実施態様による第１の２つ
の処理過程は、本発明の先に記載された第１の実施態様
で実施された第１の２つの処理過程と本質的に同一であ
る。前記処理過程は、窒化物ライナー８０上に亘って充
填層８２を析出することを伴なっている。次に、これに
引き続いてエッチングマスク層８４を析出させる。充填
層８２が構造体間の間隙を完全に充填した場合には、こ
の充填層は、上記した立場を生じ、この場合エッチング
マスク層中の小さい窓は、ＣＭＰによって生じさせるこ
とができない。それというのも、研磨は、前記間隙の領
域中でエッチングマスク層を完全に除去するために操作
されるからである。
の処理過程は、本発明の先に記載された第１の実施態様
で実施された第１の２つの処理過程と本質的に同一であ
る。前記処理過程は、窒化物ライナー８０上に亘って充
填層８２を析出することを伴なっている。次に、これに
引き続いてエッチングマスク層８４を析出させる。充填
層８２が構造体間の間隙を完全に充填した場合には、こ
の充填層は、上記した立場を生じ、この場合エッチング
マスク層中の小さい窓は、ＣＭＰによって生じさせるこ
とができない。それというのも、研磨は、前記間隙の領
域中でエッチングマスク層を完全に除去するために操作
されるからである。
【００２８】この状態は、図９で示されたようにエッチ
ングマスク層上でリソグラフィー過程を実施することに
よって本発明において適応される。これにより、エッチ
ングマスク層中にパターン化された開口が得られ、この
開口は、下方の充填層の領域を露光するために操作さ
れ、前記の下方の充填層の領域は、その後にエッチング
することができる。リソグラフィー過程は、下方の構造
体の逆のマスクを使用することによって実施することが
できるか、または下方の構造体の同一のマスクを使用し
かつポジ型のレジストからネガ型のレジストに変えるか
またはその反対に変えることによって実施することがで
きる。
ングマスク層上でリソグラフィー過程を実施することに
よって本発明において適応される。これにより、エッチ
ングマスク層中にパターン化された開口が得られ、この
開口は、下方の充填層の領域を露光するために操作さ
れ、前記の下方の充填層の領域は、その後にエッチング
することができる。リソグラフィー過程は、下方の構造
体の逆のマスクを使用することによって実施することが
できるか、または下方の構造体の同一のマスクを使用し
かつポジ型のレジストからネガ型のレジストに変えるか
またはその反対に変えることによって実施することがで
きる。
【００２９】如何にしてリソグラフィー過程が実施され
るのかにかかわらず、不整合は典型的には３０ｎｍ〜１
００ｎｍ程度であるので、不整合を補償するためにエッ
チングマスク層中の開口を少なくとも３０ｎｍないし１
００ｎｍだけ小さく作ることが必要である。この補償が
なされない場合には、実質的に後の処理過程で実施され
る等方性再エッチングの間に充填層はさらにエッチング
される。
るのかにかかわらず、不整合は典型的には３０ｎｍ〜１
００ｎｍ程度であるので、不整合を補償するためにエッ
チングマスク層中の開口を少なくとも３０ｎｍないし１
００ｎｍだけ小さく作ることが必要である。この補償が
なされない場合には、実質的に後の処理過程で実施され
る等方性再エッチングの間に充填層はさらにエッチング
される。
【００３０】しかし、このような補償は、極微小の構造
体にとって容易に行なうことはできない。それというの
も、このように小さい開口の達成は、単にリソグラフィ
ーを使用することでは、不可能となるからである。この
場合には、元来の大きい開口を減少させるために本発明
の第２の実施態様において、場合によるスペーサーの二
次加工技術が設けられている。
体にとって容易に行なうことはできない。それというの
も、このように小さい開口の達成は、単にリソグラフィ
ーを使用することでは、不可能となるからである。この
場合には、元来の大きい開口を減少させるために本発明
の第２の実施態様において、場合によるスペーサーの二
次加工技術が設けられている。
【００３１】本発明によるスペーサー二次加工技術は、
パターン化されたエッチングマスク層８４の上面上でポ
リシリコーンの第２のマスク層８６または類似物を析出
させることを伴なっている。第２のマスク層８６は、３
０ｎｍ〜１００ｎｍの厚さをもって析出される。一度、
析出されると、第２のマスク層８６は、異方的にエッチ
ングされ、約３０ｎｍ〜１００ｎｍ幅のスペーサーを開
口の境界に留める。図１０から判明するように、スペー
サー８８は、パターン化されたエッチングマスク層８４
中の開口の幅を減少させる。
パターン化されたエッチングマスク層８４の上面上でポ
リシリコーンの第２のマスク層８６または類似物を析出
させることを伴なっている。第２のマスク層８６は、３
０ｎｍ〜１００ｎｍの厚さをもって析出される。一度、
析出されると、第２のマスク層８６は、異方的にエッチ
ングされ、約３０ｎｍ〜１００ｎｍ幅のスペーサーを開
口の境界に留める。図１０から判明するように、スペー
サー８８は、パターン化されたエッチングマスク層８４
中の開口の幅を減少させる。
【００３２】上記の異方性エッチング処理により、その
後の等方性エッチング過程の間にエッチングマスク層８
２の大きい領域が懸濁されずかつ抑制し難く高くなるこ
とはないことが保証される。更に、異方性エッチングの
深さは、深さｔに対して定められ、これは、典型的に
は、２０ｎｍ〜３０ｎｍまたは構造体の厚さの１０％で
ある。従って、処理による公差は、なお活性構造体のへ
りがエッチングされすぎないことを保証している。
後の等方性エッチング過程の間にエッチングマスク層８
２の大きい領域が懸濁されずかつ抑制し難く高くなるこ
とはないことが保証される。更に、異方性エッチングの
深さは、深さｔに対して定められ、これは、典型的に
は、２０ｎｍ〜３０ｎｍまたは構造体の厚さの１０％で
ある。従って、処理による公差は、なお活性構造体のへ
りがエッチングされすぎないことを保証している。
【００３３】リソグラフィー過程および必要に応じて場
合によるスペーサー二次加工技術の後に、充填層８２
は、任意のよく知られた技術、例えばＨＦにおける湿式
エッチングを使用することにより等方的にエッチングさ
れる。このエッチングは、図１１に示されたようにエッ
チング停止点の窒化物ライナー層８０の上面よりも下方
に拡がっている。
合によるスペーサー二次加工技術の後に、充填層８２
は、任意のよく知られた技術、例えばＨＦにおける湿式
エッチングを使用することにより等方的にエッチングさ
れる。このエッチングは、図１１に示されたようにエッ
チング停止点の窒化物ライナー層８０の上面よりも下方
に拡がっている。
【００３４】更に、平面化は、本発明の第１の実施態様
につき実施される。最初に、エッチングマスク層８４の
残留部分は、選択的に任意のよく知られた乾式エッチン
グ技術によって除去される。更に、ＣＭＰ過程は、任意
の残りの歯のような構造体を除去するために実施され、
平面化されたデバイス用ウェファーを提供する。
につき実施される。最初に、エッチングマスク層８４の
残留部分は、選択的に任意のよく知られた乾式エッチン
グ技術によって除去される。更に、ＣＭＰ過程は、任意
の残りの歯のような構造体を除去するために実施され、
平面化されたデバイス用ウェファーを提供する。
【００３５】本明細書中に記載された実施態様は、単に
例示的なものであり、当業者であれば、本明細書中に記
載された機能的に等価の要素を利用することにより変法
および変更を成すことができるはずである。任意および
全てのこのような変法および変更ならびに当業者に自明
の他のものは、係属している特許請求の範囲に定義され
た本発明の範囲内に包含されるものとする。
例示的なものであり、当業者であれば、本明細書中に記
載された機能的に等価の要素を利用することにより変法
および変更を成すことができるはずである。任意および
全てのこのような変法および変更ならびに当業者に自明
の他のものは、係属している特許請求の範囲に定義され
た本発明の範囲内に包含されるものとする。
【図１】平面化すべき極微小の構造体を有する典型的な
集積回路デバイス用ウェファーの一部を示す横断面図。
集積回路デバイス用ウェファーの一部を示す横断面図。
【図２】図１に示した構造体の上に形成された充填層を
有する集積回路デバイス用ウェファーの一部を示す横断
面図。
有する集積回路デバイス用ウェファーの一部を示す横断
面図。
【図３】図２に示した構造体の上に形成されたエッチン
グマスク層を有する集積回路デバイス用ウェファーの一
部を示す横断面図。
グマスク層を有する集積回路デバイス用ウェファーの一
部を示す横断面図。
【図４】図３に示した構造体に第１のＣＭＰを実施した
後の集積回路デバイス用ウェファーの一部を示す横断面
図。
後の集積回路デバイス用ウェファーの一部を示す横断面
図。
【図５】図４に示した構造体の充填層に再エッチングを
実施した後の集積回路デバイス用ウェファーの一部を示
す横断面図。
実施した後の集積回路デバイス用ウェファーの一部を示
す横断面図。
【図６】図５の構造体に残りのエッチングマスク層を乾
式エッチングした後の集積回路デバイス用ウェファーの
一部を示す横断面図。
式エッチングした後の集積回路デバイス用ウェファーの
一部を示す横断面図。
【図７】図６の構造体に第２のＣＭＰを実施した後の最
終的に平面化された形の集積回路デバイス用ウェファー
の一部を示す横断面図。
終的に平面化された形の集積回路デバイス用ウェファー
の一部を示す横断面図。
【図８】平面化すべき別の典型的な集積回路デバイス用
ウェファーの一部を示す横断面図。
ウェファーの一部を示す横断面図。
【図９】図８に示した構造体に本発明の第２の実施態様
によるリソグラフィーを実施した後の集積回路デバイス
用ウェファーの一部を示す横断面図。
によるリソグラフィーを実施した後の集積回路デバイス
用ウェファーの一部を示す横断面図。
【図１０】図９に示した構造体にスペーサーに二次加工
した後の集積回路デバイス用ウェファーの一部を示す横
断面図。
した後の集積回路デバイス用ウェファーの一部を示す横
断面図。
【図１１】図１０に示した構造体の上に形成された充填
層を再エッチングした後の集積回路デバイス用ウェファ
ーの一部を示す横断面図。
層を再エッチングした後の集積回路デバイス用ウェファ
ーの一部を示す横断面図。
１０ 集積回路デバイス用ウェファー、 １２ 基板、
１４，１６，１８，２０ 極微小の活性構造体、 ２
２，２４，２６，２８ パターン化されたポリシリコー
ンスタッドのアレイ、 ３０，３２，３４，３６ 窒化
物キャップ、４０ 窒化物ライナー、 ４２ 充填層、
４４ エッチングマスク層、 ５０デバイス用ウェフ
ァー、 ５２ 基板、 ５４、５６、５８、６０ 極微
小の構造体 、６２，６４，６６，６８ パターン化さ
れたポリシリコーンスタッドのアレイ、 ７０，７２，
７４，７６ 窒化物キャップ、 ８０ 薄い窒化物ライ
ナー、 ８２ 充填層、 ８４ エッチングマスク層、
８６ 第２のマスク層
１４，１６，１８，２０ 極微小の活性構造体、 ２
２，２４，２６，２８ パターン化されたポリシリコー
ンスタッドのアレイ、 ３０，３２，３４，３６ 窒化
物キャップ、４０ 窒化物ライナー、 ４２ 充填層、
４４ エッチングマスク層、 ５０デバイス用ウェフ
ァー、 ５２ 基板、 ５４、５６、５８、６０ 極微
小の構造体 、６２，６４，６６，６８ パターン化さ
れたポリシリコーンスタッドのアレイ、 ７０，７２，
７４，７６ 窒化物キャップ、 ８０ 薄い窒化物ライ
ナー、 ８２ 充填層、 ８４ エッチングマスク層、
８６ 第２のマスク層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラインハルト ヨット． シュテングル アメリカ合衆国 ニューヨーク ワッピン ガー フォールズ シャーウッド フォー レスト 57イー
Claims (20)
- 【請求項１】 その表面上に配置された複数の構造体を
有し、該構造体が表面上に高い地形および低い地形を形
成している集積回路デバイス用ウェファーを大域的に平
面化する方法において、該ウェファーの表面上に亘って
充填層を配置し、前記構造体を被覆させ；該充填層の表
面上に亘ってエッチングマスク層を配置し；該エッチン
グマスク層中に開口を形成させ、エッチングすべき充填
層の領域を露光し；該充填層の露光した領域をエッチン
グし、前記ウェファーの表面上に定義された高い地形と
比較して実質的に僅かに高い地形を有する第２の表面を
備えさせ；かつ第２の表面の高い地形を除去し、平面化
されたウェファー表面を備えさせることを特徴とする、
集積回路デバイス用ウェファーを大域的に平面化する方
法。 - 【請求項２】 前記充填層が所定のエッチング速度を有
し、かつ前記エッチングマスク層が充填層の所定のエッ
チング速度よりも実質的に遅いエッチング速度を有す
る、請求項１記載の方法。 - 【請求項３】 前記充填層が硼素ホスホ珪酸塩ガラスよ
りなる、請求項１記載の方法。 - 【請求項４】 前記充填層が少なくとも前記構造体の高
さにほぼ等しい厚さに配置される、請求項１記載の方
法。 - 【請求項５】 前記エッチングマスク層中に開口を形成
させる過程を、エッチングマスク層を化学的機械的に研
磨することによって実施し、自己整合された開口を形成
させる、請求項１記載の方法。 - 【請求項６】 前記エッチングマスク層中に開口を形成
させる過程を、リソグラフィーの使用によりエッチング
マスク層をパターン化することによって実施する、請求
項１記載の方法。 - 【請求項７】 さらに、開口を形成させる過程は、開口
の幅を減少させるために開口の境界でスペーサーを二次
加工する過程を包含している、請求項６記載の方法。 - 【請求項８】 さらに、開口を形成させる過程は、パタ
ーン化されたエッチングマスク層上に第２のエッチング
マスク層を析出させる過程を包含している、請求項７記
載の方法。 - 【請求項９】 さらに、開口を形成させる過程は、開口
の境界でスペーサーを形成させるために第２のエッチン
グマスク層をエッチングさせる過程を包含している、請
求項８記載の方法。 - 【請求項１０】 第２のエッチングマスク層をエッチン
グさせる過程は、異方性エッチング過程を有する、請求
項９記載の方法。 - 【請求項１１】 充填層をエッチングする過程は、等方
性エッチング過程を有する、請求項１０記載の方法。 - 【請求項１２】 除去過程は、平面化されたウェファー
表面を得るために高い地形を化学的機械的に研磨する過
程を包含している、請求項１記載の方法。 - 【請求項１３】 エッチング過程は等方性エッチング過
程を有する、請求項１記載の方法。 - 【請求項１４】 高い地形および低い地形を形成してい
る複数の間隔をもって離れた構造体を表面上に配置し
た、集積回路デバイス用ウェファーの全面を平面化する
方法において、該全面上に亘って充填層を析出させ、こ
の場合充填層は、構造体間の空間を充填し；該充填層の
表面上に亘ってエッチングマスク層を析出させ；該エッ
チングマスク層中に開口を定義し、エッチングすべき充
填層の領域を露光し；該充填層の露光した領域をエッチ
ングし、前記ウェファーの全面上に元来定義された高い
地形と比較して実質的に僅かに高い地形を有する新しい
の表面を形成させ；かつ第２の表面の高い地形を研磨
し、平面化されたウェファー表面を備えさせることを特
徴とする、集積回路デバイス用ウェファーの全面を平面
化する方法。 - 【請求項１５】 前記エッチングマスク層中に開口を定
義する過程は、エッチングマスク層を化学的機械的に研
磨する過程を有し、自己整合された開口をエッチングマ
スク層中に備えさせる、請求項１４記載の方法。 - 【請求項１６】 研磨過程は化学的機械的研磨過程を有
する、請求項１４記載の方法。 - 【請求項１７】 高い地形および低い地形を形成してい
る複数の間隔をもって離れた構造体を表面上に配置し
た、集積回路デバイス用ウェファーの全面を平面化する
方法において、該全面上に亘って充填層を析出させ、こ
の場合充填層は、構造体間の空間を完全に充填し；該充
填層の表面上に亘ってエッチングマスク層を析出させ；
該エッチングマスク層中に所定の幅の開口を定義し、エ
ッチングすべき充填層の領域を露光し；該充填層の露光
した領域をエッチングし、前記ウェファーの全面上に元
来定義された高い地形と比較して実質的に僅かに高い地
形を有する新しいの表面を形成させ；かつ第２の表面の
高い地形を化学的機械的に研磨し、平面化されたウェフ
ァー表面を備えさせることを特徴とする、集積回路デバ
イス用ウェファーの全面を平面化する方法。 - 【請求項１８】 前記エッチングマスク層中に開口を定
義する過程は、エッチングマスク層をパターン化する過
程を有する、請求項１７記載の方法。 - 【請求項１９】 さらに前記のパターン化されたエッチ
ングマスク層上に亘って第２のエッチングマスク層を析
出させかつこの第２のエッチングマスク層をエッチング
させることによって前記開口の所定の幅を減少させる過
程を有し、開口の幅を減少させるために開口の境界にス
ペーサーを備えさせる、請求項１８記載の方法。 - 【請求項２０】 第２のエッチングマスク層をエッチン
グさせる過程は、異方性エッチング過程を有し、充填層
の露光した領域をエッチングする過程は、等方性エッチ
ング過程を有する、請求項１９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/362,399 US5663107A (en) | 1994-12-22 | 1994-12-22 | Global planarization using self aligned polishing or spacer technique and isotropic etch process |
| US08/362399 | 1994-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236526A true JPH08236526A (ja) | 1996-09-13 |
Family
ID=23425974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7335342A Pending JPH08236526A (ja) | 1994-12-22 | 1995-12-22 | 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5663107A (ja) |
| EP (1) | EP0718874A3 (ja) |
| JP (1) | JPH08236526A (ja) |
| KR (1) | KR960026306A (ja) |
| TW (1) | TW288161B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849637A (en) * | 1996-06-10 | 1998-12-15 | Wang; Chin-Kun | Integration of spin-on gap filling dielectric with W-plug without outgassing |
| WO1998007189A1 (en) * | 1996-08-13 | 1998-02-19 | Advanced Micro Devices, Inc. | Semiconductor trench isolation structure having improved upper surface planarity |
| US6395620B1 (en) * | 1996-10-08 | 2002-05-28 | Micron Technology, Inc. | Method for forming a planar surface over low density field areas on a semiconductor wafer |
| US5928960A (en) * | 1996-10-24 | 1999-07-27 | International Business Machines Corporation | Process for reducing pattern factor effects in CMP planarization |
| US5721172A (en) * | 1996-12-02 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers |
| US6103592A (en) * | 1997-05-01 | 2000-08-15 | International Business Machines Corp. | Manufacturing self-aligned polysilicon fet devices isolated with maskless shallow trench isolation and gate conductor fill technology with active devices and dummy doped regions formed in mesas |
| US6114219A (en) * | 1997-09-15 | 2000-09-05 | Advanced Micro Devices, Inc. | Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material |
| WO1999046081A1 (en) * | 1998-03-11 | 1999-09-16 | Strasbaugh | Multi-step chemical mechanical polishing process and device |
| TW417236B (en) * | 1998-09-01 | 2001-01-01 | Mosel Vitelic Inc | A global planarization process |
| US6284560B1 (en) * | 1998-12-18 | 2001-09-04 | Eastman Kodak Company | Method for producing co-planar surface structures |
| US6242352B1 (en) * | 1999-02-08 | 2001-06-05 | United Microelectronics Corp. | Method of preventing micro-scratches on the surface of a semiconductor wafer when performing a CMP process |
| JP3443358B2 (ja) * | 1999-03-24 | 2003-09-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US6180489B1 (en) | 1999-04-12 | 2001-01-30 | Vanguard International Semiconductor Corporation | Formation of finely controlled shallow trench isolation for ULSI process |
| US6197660B1 (en) | 1999-04-29 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Integration of CMP and wet or dry etching for STI |
| JP3099002B1 (ja) * | 1999-06-25 | 2000-10-16 | 茂徳科技股▲ふん▼有限公司 | ２段階化学機械研磨方法 |
| US6448629B2 (en) | 1999-07-29 | 2002-09-10 | International Business Machines Corporation | Semiconductor device and method of making same |
| US6271138B1 (en) * | 1999-09-27 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | Chemical mechanical polish (CMP) planarizing method with enhanced chemical mechanical polish (CMP) planarized layer planarity |
| KR100363093B1 (ko) * | 2000-07-28 | 2002-12-05 | 삼성전자 주식회사 | 반도체 소자의 층간 절연막 평탄화 방법 |
| US6576507B1 (en) | 2000-11-14 | 2003-06-10 | International Business Machines Corporation | Selectively removable filler layer for BiCMOS process |
| US6350692B1 (en) | 2000-12-14 | 2002-02-26 | Infineon Technologies Ag | Increased polish removal rate of dielectric layers using fixed abrasive pads |
| US6884729B2 (en) * | 2002-02-11 | 2005-04-26 | Cabot Microelectronics Corporation | Global planarization method |
| DE102006030265B4 (de) * | 2006-06-30 | 2014-01-30 | Globalfoundries Inc. | Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur |
| US8673788B2 (en) * | 2010-07-28 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a layer on a semiconductor substrate having a plurality of trenches |
| US20140097539A1 (en) * | 2012-10-08 | 2014-04-10 | Stmicroelectronics, Inc. | Technique for uniform cmp |
| CN103854966B (zh) | 2012-11-30 | 2016-08-24 | 中国科学院微电子研究所 | 平坦化处理方法 |
| US20150179469A1 (en) * | 2013-12-20 | 2015-06-25 | Sridhar Govindaraju | Method and system to control polish rate variation introduced by device density differences |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629326A (en) * | 1979-08-17 | 1981-03-24 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| EP0341898A2 (en) * | 1988-05-12 | 1989-11-15 | Advanced Micro Devices, Inc. | Improved method of planarization of topologies in integrated circuit structures |
| JPH0297951A (ja) * | 1988-10-04 | 1990-04-10 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| JPH03116753A (ja) * | 1989-07-03 | 1991-05-17 | Advanced Micro Devices Inc | 高度に平面化された集積回路構造を作るための方法 |
| JPH06318583A (ja) * | 1993-04-30 | 1994-11-15 | Oki Electric Ind Co Ltd | ウエハ表面の平坦化方法及びその方法に用いる化学的機械研磨装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4671970A (en) * | 1986-02-05 | 1987-06-09 | Ncr Corporation | Trench filling and planarization process |
| US4836885A (en) * | 1988-05-03 | 1989-06-06 | International Business Machines Corporation | Planarization process for wide trench isolation |
| US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
| DE58908781D1 (de) * | 1989-09-08 | 1995-01-26 | Siemens Ag | Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen. |
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
| US5077234A (en) * | 1990-06-29 | 1991-12-31 | Digital Equipment Corporation | Planarization process utilizing three resist layers |
| US5055158A (en) * | 1990-09-25 | 1991-10-08 | International Business Machines Corporation | Planarization of Josephson integrated circuit |
| JPH04186657A (ja) * | 1990-11-16 | 1992-07-03 | Sharp Corp | コンタクト配線の作製方法 |
| US5139967A (en) * | 1991-02-20 | 1992-08-18 | Micron Technology, Inc. | Process for planarizing insulating dielectric material |
| US5084407A (en) * | 1991-06-03 | 1992-01-28 | Motorola, Inc. | Method for planarizing isolated regions |
| US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
| US5175122A (en) * | 1991-06-28 | 1992-12-29 | Digital Equipment Corporation | Planarization process for trench isolation in integrated circuit manufacture |
| US5169491A (en) * | 1991-07-29 | 1992-12-08 | Micron Technology, Inc. | Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques |
| US5223734A (en) * | 1991-12-18 | 1993-06-29 | Micron Technology, Inc. | Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion |
| US5229331A (en) * | 1992-02-14 | 1993-07-20 | Micron Technology, Inc. | Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology |
| US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| US5270241A (en) * | 1992-03-13 | 1993-12-14 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| US5314843A (en) * | 1992-03-27 | 1994-05-24 | Micron Technology, Inc. | Integrated circuit polishing method |
| US5302551A (en) * | 1992-05-11 | 1994-04-12 | National Semiconductor Corporation | Method for planarizing the surface of an integrated circuit over a metal interconnect layer |
| US5312512A (en) * | 1992-10-23 | 1994-05-17 | Ncr Corporation | Global planarization using SOG and CMP |
| US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
| US5302233A (en) * | 1993-03-19 | 1994-04-12 | Micron Semiconductor, Inc. | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) |
| US5532191A (en) * | 1993-03-26 | 1996-07-02 | Kawasaki Steel Corporation | Method of chemical mechanical polishing planarization of an insulating film using an etching stop |
| DE59402986D1 (de) * | 1993-07-27 | 1997-07-10 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
| US5395801A (en) * | 1993-09-29 | 1995-03-07 | Micron Semiconductor, Inc. | Chemical-mechanical polishing processes of planarizing insulating layers |
-
1994
- 1994-12-22 US US08/362,399 patent/US5663107A/en not_active Expired - Lifetime
-
1995
- 1995-12-19 EP EP95120079A patent/EP0718874A3/en not_active Withdrawn
- 1995-12-22 KR KR1019950054325A patent/KR960026306A/ko not_active Application Discontinuation
- 1995-12-22 TW TW084113749A patent/TW288161B/zh not_active IP Right Cessation
- 1995-12-22 JP JP7335342A patent/JPH08236526A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629326A (en) * | 1979-08-17 | 1981-03-24 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| EP0341898A2 (en) * | 1988-05-12 | 1989-11-15 | Advanced Micro Devices, Inc. | Improved method of planarization of topologies in integrated circuit structures |
| JPH0297951A (ja) * | 1988-10-04 | 1990-04-10 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| JPH03116753A (ja) * | 1989-07-03 | 1991-05-17 | Advanced Micro Devices Inc | 高度に平面化された集積回路構造を作るための方法 |
| JPH06318583A (ja) * | 1993-04-30 | 1994-11-15 | Oki Electric Ind Co Ltd | ウエハ表面の平坦化方法及びその方法に用いる化学的機械研磨装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026306A (ko) | 1996-07-22 |
| US5663107A (en) | 1997-09-02 |
| TW288161B (ja) | 1996-10-11 |
| EP0718874A3 (en) | 1997-02-05 |
| EP0718874A2 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236526A (ja) | 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法 | |
| KR100621255B1 (ko) | 얕은트랜치분리를위한갭충전및평탄화방법 | |
| US6846750B1 (en) | High precision pattern forming method of manufacturing a semiconductor device | |
| US5792707A (en) | Global planarization method for inter level dielectric layers of integrated circuits | |
| US5977599A (en) | Formation of a metal via using a raised metal plug structure | |
| JPH05206261A (ja) | 集積回路製造において溝分離を行うための平坦化方法 | |
| US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| US5998279A (en) | Manufacture of a shallow trench isolation device by exposing negative photoresist to increased exposure energy and chemical mechanical planarization | |
| JPH0758090A (ja) | 表面の平坦な半導体層構造物の製造方法 | |
| KR0145369B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6126240A (ja) | 絶縁分離方法 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| EP0892433A1 (en) | Method of forming an alignment mark in a semiconductor structure | |
| US6030897A (en) | Method of forming an alignment mark without a specific photolithographic step | |
| JPH0951034A (ja) | 半導体装置の製造方法 | |
| JPH11260903A (ja) | 無空洞トレンチ隔離を形成する方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0621054A (ja) | 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法 | |
| JP3185274B2 (ja) | 半導体装置の製造方法 | |
| JPS5976442A (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| JPH11145140A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |