JPH0620098B2 - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPH0620098B2 JPH0620098B2 JP1185083A JP1185083A JPH0620098B2 JP H0620098 B2 JPH0620098 B2 JP H0620098B2 JP 1185083 A JP1185083 A JP 1185083A JP 1185083 A JP1185083 A JP 1185083A JP H0620098 B2 JPH0620098 B2 JP H0620098B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- element isolation
- groove
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 本発明は半導体装置の素子分離方法に関する。
従来、半導体装置の素子分離方法の一つにLocos法ロー
カル オキシデーション オブ シリコン（Local Oxid
ation of Silicon）と呼ばれるものがある。これはシリ
コン窒化膜を熱酸化防止用マスクとして用いており、選
択的な熱酸化が可能であるので、その形成方法は簡便で
あり、ＭＯＳ集積回路やバイポーラ集積回路に広く適用
されていた。
カル オキシデーション オブ シリコン（Local Oxid
ation of Silicon）と呼ばれるものがある。これはシリ
コン窒化膜を熱酸化防止用マスクとして用いており、選
択的な熱酸化が可能であるので、その形成方法は簡便で
あり、ＭＯＳ集積回路やバイポーラ集積回路に広く適用
されていた。
しかし熱酸化時に窒化膜のエッジから横方向に酸化膜が
喰い込む現象、所謂バーズ・ビークが生じて、所定の素
子分離領域の寸法が変化するので、変化量を見込んだマ
スク設計を必要としていた。
喰い込む現象、所謂バーズ・ビークが生じて、所定の素
子分離領域の寸法が変化するので、変化量を見込んだマ
スク設計を必要としていた。
近年素子の微細化が進むにつれて、素子分離に要する寸
法の微細化も成されてきてはいるものの、バーズ・ビー
クによる変化量を素子のスケーリング則に従って小さく
することは困難であり、素子の大容量化に対する大きな
障壁となっていた。
法の微細化も成されてきてはいるものの、バーズ・ビー
クによる変化量を素子のスケーリング則に従って小さく
することは困難であり、素子の大容量化に対する大きな
障壁となっていた。
このため最近、シリコン基板に反応性イオンエッチング
法によって深く微細な溝部を設けて、該溝内に絶縁材料
を埋込む方法が提案されている。しかるに従来の溝埋込
み素子分離方法は、絶縁膜を最小溝幅寸法の２分の１以
上の膜厚だけ気相成長法によって堆積し、反応性スパッ
タエッチング等の方向性エッチング手段を用いて平坦化
するものであるが、平坦化するための工程が非常に複雑
であった。
法によって深く微細な溝部を設けて、該溝内に絶縁材料
を埋込む方法が提案されている。しかるに従来の溝埋込
み素子分離方法は、絶縁膜を最小溝幅寸法の２分の１以
上の膜厚だけ気相成長法によって堆積し、反応性スパッ
タエッチング等の方向性エッチング手段を用いて平坦化
するものであるが、平坦化するための工程が非常に複雑
であった。
第１図は従来の溝埋込み素子分離方法の一例を示した模
式的な工程図である。例えばＰ型単結晶シリコン基板１
の上にシリコン窒化膜２を気相成長法によって堆積した
後、通常の写真蝕刻技術によって素子形成領域３のシリ
コン窒化膜３のパターン化を行ない、しかる後レジスト
膜４をエッチングマスクとしてシリコン基板を例えばCC
l4ガスを用いた平行平板反応性スパッタエッチング法で
約１μｍ程度エッチングすると、微細な素子分離領域と
なすべき溝５Ａおよび比較的広いフィールド領域となす
べき溝５Ｂが形成され、第１図(a)を得る。
式的な工程図である。例えばＰ型単結晶シリコン基板１
の上にシリコン窒化膜２を気相成長法によって堆積した
後、通常の写真蝕刻技術によって素子形成領域３のシリ
コン窒化膜３のパターン化を行ない、しかる後レジスト
膜４をエッチングマスクとしてシリコン基板を例えばCC
l4ガスを用いた平行平板反応性スパッタエッチング法で
約１μｍ程度エッチングすると、微細な素子分離領域と
なすべき溝５Ａおよび比較的広いフィールド領域となす
べき溝５Ｂが形成され、第１図(a)を得る。
次にチャネルストッパー領域６をイオン注入法や拡散法
等によって形成した後、厚さ約０．１μｍの熱酸化膜７
で溝表面を被覆し、続いて気相成長法等によってシリコ
ン酸化膜８を堆積する。微細な最小溝幅を１μｍとした
場合には、埋込む材料の膜圧はその溝幅の２分の１以上
の酸化膜厚例え０．８μｍ程度要する。その結果堆積さ
れた絶縁膜の表面形状は第１図(b)で示されたように凹
凸になる。
等によって形成した後、厚さ約０．１μｍの熱酸化膜７
で溝表面を被覆し、続いて気相成長法等によってシリコ
ン酸化膜８を堆積する。微細な最小溝幅を１μｍとした
場合には、埋込む材料の膜圧はその溝幅の２分の１以上
の酸化膜厚例え０．８μｍ程度要する。その結果堆積さ
れた絶縁膜の表面形状は第１図(b)で示されたように凹
凸になる。
更にCF4＋H2混合ガスを用いた平行平板型反応性スパッ
タエッチング法によって酸化膜８を異方的にすなわち基
板表面に垂直方向にエッチングすると微細な溝埋込み領
域９Ａと比較的広いフィールド領域で部分的に酸化膜が
残る領域９Ｂが形成され、第１図(c)が得られる。
タエッチング法によって酸化膜８を異方的にすなわち基
板表面に垂直方向にエッチングすると微細な溝埋込み領
域９Ａと比較的広いフィールド領域で部分的に酸化膜が
残る領域９Ｂが形成され、第１図(c)が得られる。
このように従来の溝埋込み素子分離法では異方的なエッ
チングの特徴によって微細な溝を絶縁物で埋込むことは
可能であるが、広いフィールド領域を同じように埋込む
ことは困難であった。このため広いフィールド領域を微
細な溝に分割するか、又は第２図で示されたように従来
選択酸化法(LOCOS)と併用したフィールド酸化膜１０を
形成することが実際に行なわれていた。これは第２図
(a)の如く溝埋込み後、シリコン窒化膜２を再度パター
ン化し、熱酸化膜１０を形成して実現でき第２図(b)が
得られる。
チングの特徴によって微細な溝を絶縁物で埋込むことは
可能であるが、広いフィールド領域を同じように埋込む
ことは困難であった。このため広いフィールド領域を微
細な溝に分割するか、又は第２図で示されたように従来
選択酸化法(LOCOS)と併用したフィールド酸化膜１０を
形成することが実際に行なわれていた。これは第２図
(a)の如く溝埋込み後、シリコン窒化膜２を再度パター
ン化し、熱酸化膜１０を形成して実現でき第２図(b)が
得られる。
しかし前者はマスク設計が極めて煩雑で、後者はマスク
重ね合わせが増え、製造工程が長くなる等の欠点があっ
た。
重ね合わせが増え、製造工程が長くなる等の欠点があっ
た。
本発明の目的は、従来の溝埋込み素子分離の工程の複雑
さや低歩留りを改善し、平坦な溝埋込み素子分離方法を
提供することにある。
さや低歩留りを改善し、平坦な溝埋込み素子分離方法を
提供することにある。
本発明によると半導体単結晶基板表面に所望の寸法と深
さを有する溝を設け、該溝の深さより少くとも厚く全面
に絶縁膜を堆積し、しかる後前記基板表面をメカノケミ
カルポリシングにより平坦化することを特徴とする半導
体装置の素子分離方法が得られる。
さを有する溝を設け、該溝の深さより少くとも厚く全面
に絶縁膜を堆積し、しかる後前記基板表面をメカノケミ
カルポリシングにより平坦化することを特徴とする半導
体装置の素子分離方法が得られる。
メカノケミカルポリシングは例えばシリコンウェハに対
しては直径約０．０１μｍのシリカ(SiO2)の砥粒を弱ア
ルカリ液に懸濁させた研摩液とポリウレタン系の布を使
ってポリシングを行うもので、砥粒(SiO2)とシリコンウ
ェハとの摩擦による物理的な研摩作用と摩擦中の発熱に
よる温度上昇のため弱アルカリの研摩液へのシリコンの
化学的な溶去作用が混在したポリシングをいう。
しては直径約０．０１μｍのシリカ(SiO2)の砥粒を弱ア
ルカリ液に懸濁させた研摩液とポリウレタン系の布を使
ってポリシングを行うもので、砥粒(SiO2)とシリコンウ
ェハとの摩擦による物理的な研摩作用と摩擦中の発熱に
よる温度上昇のため弱アルカリの研摩液へのシリコンの
化学的な溶去作用が混在したポリシングをいう。
またメカノケミカルポリシングは、シリコンウェハ等の
基板を研摩する際の最終工程に用いられており、ポリシ
ングされた基板表面は平坦な無歪鏡面である。
基板を研摩する際の最終工程に用いられており、ポリシ
ングされた基板表面は平坦な無歪鏡面である。
このようなメカノケミカルポリシングをシリコンウェハ
のポリシングに適用する場合には、研摩量に厳しい制限
はないが、本発明で用いられているような部分的に絶縁
膜とシリコン単結晶とが混在する基板表面に適用する場
合には、堆積した絶縁膜の凹凸量が数千Å程度で、しか
も研摩すべき膜厚は２μｍ以下と非常に薄いため、研摩
方法がかなり大きく制限される。
のポリシングに適用する場合には、研摩量に厳しい制限
はないが、本発明で用いられているような部分的に絶縁
膜とシリコン単結晶とが混在する基板表面に適用する場
合には、堆積した絶縁膜の凹凸量が数千Å程度で、しか
も研摩すべき膜厚は２μｍ以下と非常に薄いため、研摩
方法がかなり大きく制限される。
このような制限のもとで、数千Å程度の凹凸を低減させ
ることはシリコンウェハの加工にみられるような従来の
ポリシングに比べて容易でなく、このような凹凸量をし
かも膜厚の小さな絶縁膜をメカノケミカルポリシングに
より平坦化することはいまだに行なわれていない。
ることはシリコンウェハの加工にみられるような従来の
ポリシングに比べて容易でなく、このような凹凸量をし
かも膜厚の小さな絶縁膜をメカノケミカルポリシングに
より平坦化することはいまだに行なわれていない。
本発明者は、種々の実験を試みた結果、従来に比べポリ
シング速度を例えば１００Å／分と非常に遅くした制御
性の良いメカノケミカルポリシングを用いることによ
り、絶縁膜と単結晶シリコン方面の凹凸を著しく低減す
ることができ、しかも単結晶基板の結晶性を損うことな
く、平坦な基板表面を得ることができた。
シング速度を例えば１００Å／分と非常に遅くした制御
性の良いメカノケミカルポリシングを用いることによ
り、絶縁膜と単結晶シリコン方面の凹凸を著しく低減す
ることができ、しかも単結晶基板の結晶性を損うことな
く、平坦な基板表面を得ることができた。
以下実施例を用いて本発明を詳しく説明する。
第３図は本発明の一実施例を実現するための模式的な工
程図である。Ｐ型単結晶シリコン基板１１の上に熱酸化
膜１２を形成し、同様に写真蝕刻技術によって素子形成
領域１３のシリコン酸化膜１２のパターン化を行ない、
酸化膜１２をマスクとしてシリコン基板をCCl4ガスを用
いた平行平板型反応性スパッタエッチング法でほぼ垂直
に約１μｍ程度エッチングすると微細な素子分離領域と
なすべき溝１４Ａおよび比較的広いフィールド領域とな
すべき溝１４Ｂが形成され、第３図(a)を得る。
程図である。Ｐ型単結晶シリコン基板１１の上に熱酸化
膜１２を形成し、同様に写真蝕刻技術によって素子形成
領域１３のシリコン酸化膜１２のパターン化を行ない、
酸化膜１２をマスクとしてシリコン基板をCCl4ガスを用
いた平行平板型反応性スパッタエッチング法でほぼ垂直
に約１μｍ程度エッチングすると微細な素子分離領域と
なすべき溝１４Ａおよび比較的広いフィールド領域とな
すべき溝１４Ｂが形成され、第３図(a)を得る。
次にチャネルストッパー領域１５を形成した後、約０．
１μｍの熱酸化膜１６で溝表面を被覆し、続いてシリコ
ン酸化膜１７を気相成長法によって堆積する。この場合
の堆積膜厚は広いフィールド領域となすべき溝部分も十
分に埋込むために溝深さ以上、すなわち約１．３μｍ必
要とする。その結果第３図(b)を得る。
１μｍの熱酸化膜１６で溝表面を被覆し、続いてシリコ
ン酸化膜１７を気相成長法によって堆積する。この場合
の堆積膜厚は広いフィールド領域となすべき溝部分も十
分に埋込むために溝深さ以上、すなわち約１．３μｍ必
要とする。その結果第３図(b)を得る。
次に直径１００Å以下のシリカの微粉末を弱アルカリ液
に懸濁した研摩液で圧力110g／cm2で約１μｍ程度メカ
ノケミカルポリシングを行う。第３図(c)はポリシング
途中の図で、0.2〜0.3μｍの酸化膜が残っている状態を
示している。
に懸濁した研摩液で圧力110g／cm2で約１μｍ程度メカ
ノケミカルポリシングを行う。第３図(c)はポリシング
途中の図で、0.2〜0.3μｍの酸化膜が残っている状態を
示している。
その後シリコン基板が露呈するまでポリシングを続け
る。前述のようにポリシング速度が遅いので、速い場合
と比べシリコンと酸化膜のポリシング速度にあまり差が
なく、従って基板が露呈しても表面のシリコンが大きく
えぐれてしまうことはない。こうして絶縁膜埋め込み工
程が極めて簡略になる。しかも従来にないほぼ完全に平
坦な表面が得られる。また微細な領域や比較的広い領域
を同時に素子分離できる。
る。前述のようにポリシング速度が遅いので、速い場合
と比べシリコンと酸化膜のポリシング速度にあまり差が
なく、従って基板が露呈しても表面のシリコンが大きく
えぐれてしまうことはない。こうして絶縁膜埋め込み工
程が極めて簡略になる。しかも従来にないほぼ完全に平
坦な表面が得られる。また微細な領域や比較的広い領域
を同時に素子分離できる。
このメカノケミカルポリシング装置は通常のシリコン基
板鏡面ポリシング装置を用いることにより多量のウェハ
を同時に処理できるので、従来の半導体装置製造工程の
一部に加えても生産性に関して何の支障もきたさない。
板鏡面ポリシング装置を用いることにより多量のウェハ
を同時に処理できるので、従来の半導体装置製造工程の
一部に加えても生産性に関して何の支障もきたさない。
なお前記実施例ではメカノケミカルポリシングを行なう
対象物としてシリコン酸化膜を選んだが、この他にもシ
リコン窒化膜や、シリコン酸化膜とシリコン窒化膜との
多層膜等も可能である。
対象物としてシリコン酸化膜を選んだが、この他にもシ
リコン窒化膜や、シリコン酸化膜とシリコン窒化膜との
多層膜等も可能である。
本発明によると、従来の溝埋込み素子分離の工程の複雑
さや低歩留りを改善し、平坦な溝埋み素子分離方法が得
られる。
さや低歩留りを改善し、平坦な溝埋み素子分離方法が得
られる。
第１図(a)〜(c)および第２図(a),(b)は従来の溝埋込み
素子分離方法を模式的に示した工程図、第３図(a)〜(d)
は第１図に対比して示した本発明の実施例を実現するた
めの模式的な工程図である。 １，１１……シリコン単結晶基板、２……シリコン窒化
膜、７，１２，１６……シリコン熱酸化膜、３，１３…
…素子領域、４……レジスト、５Ａ，１４Ａ……微細な
溝、５Ｂ，１４Ｂ……フィールド領域用比較的広い溝、
６，１５……チャネルストッパー領域、８，１７……気
相成長法によるシリコン酸化膜、９Ａ，１８Ａ……微細
な溝を埋込んだ領域、９Ｂ，１８Ｂ……比較的広い溝を
埋込んだ領域、１０……フィールド酸化膜、１９……研
摩によって薄く残された酸化膜。
素子分離方法を模式的に示した工程図、第３図(a)〜(d)
は第１図に対比して示した本発明の実施例を実現するた
めの模式的な工程図である。 １，１１……シリコン単結晶基板、２……シリコン窒化
膜、７，１２，１６……シリコン熱酸化膜、３，１３…
…素子領域、４……レジスト、５Ａ，１４Ａ……微細な
溝、５Ｂ，１４Ｂ……フィールド領域用比較的広い溝、
６，１５……チャネルストッパー領域、８，１７……気
相成長法によるシリコン酸化膜、９Ａ，１８Ａ……微細
な溝を埋込んだ領域、９Ｂ，１８Ｂ……比較的広い溝を
埋込んだ領域、１０……フィールド酸化膜、１９……研
摩によって薄く残された酸化膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−96188（ＪＰ，Ａ) 特開 昭57−100745（ＪＰ，Ａ) 特開 昭57−197884（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体単結晶基板表面に幅の狭い素子分離
領域となる溝とフイールド領域となる広い溝を設け、こ
れらの溝の深さより少なくとも厚く全面に絶縁膜を堆積
し、その後前記絶縁膜を微小な粒径の微粒子を研磨剤と
して用いた研磨速度の遅いメカノケミカルポリシングに
より基板表面まで研磨して平坦化することを特徴とする
半導体装置の素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185083A JPH0620098B2 (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185083A JPH0620098B2 (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の素子分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59136943A JPS59136943A (ja) | 1984-08-06 |
| JPH0620098B2 true JPH0620098B2 (ja) | 1994-03-16 |
Family
ID=11789194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185083A Expired - Lifetime JPH0620098B2 (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620098B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954459A (en) * | 1988-05-12 | 1990-09-04 | Advanced Micro Devices, Inc. | Method of planarization of topologies in integrated circuit structures |
| JPH0228925A (ja) * | 1988-07-19 | 1990-01-31 | Japan Silicon Co Ltd | ウェーハの製造方法 |
| DE69004932T2 (de) * | 1989-10-25 | 1994-05-19 | Ibm | Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen. |
| US5229316A (en) * | 1992-04-16 | 1993-07-20 | Micron Technology, Inc. | Semiconductor processing method for forming substrate isolation trenches |
| JP2611615B2 (ja) * | 1992-12-15 | 1997-05-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07245306A (ja) * | 1994-01-17 | 1995-09-19 | Sony Corp | 半導体装置における膜平坦化方法 |
| JP3438429B2 (ja) * | 1995-08-15 | 2003-08-18 | ソニー株式会社 | 半導体装置における膜平坦化方法 |
| JPH09321133A (ja) * | 1996-05-27 | 1997-12-12 | Nec Corp | 半導体装置の製造方法 |
-
1983
- 1983-01-27 JP JP1185083A patent/JPH0620098B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59136943A (ja) | 1984-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4460434A (en) | Method for planarizing patterned surfaces | |
| JP2687948B2 (ja) | 半導体装置の製造方法 | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JP3190742B2 (ja) | 研磨方法 | |
| JPH0620098B2 (ja) | 半導体装置の素子分離方法 | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| JP3443358B2 (ja) | 半導体装置の製造方法 | |
| JPS6118148A (ja) | 半導体装置の製造方法 | |
| JPS6310899B2 (ja) | ||
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| JPS5898927A (ja) | シリコン基板のエツチング方法 | |
| JPH0666385B2 (ja) | 半導体装置の製造方法 | |
| JPH11214512A (ja) | 半導体装置の製造方法 | |
| US6531265B2 (en) | Method to planarize semiconductor surface | |
| JPH07263537A (ja) | トレンチ素子分離の形成方法 | |
| KR0172724B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JPH03240255A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0846032A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS6161431A (ja) | 半導体装置の製造方法 |