CN104064449B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104064449B CN104064449B CN201310088607.5A CN201310088607A CN104064449B CN 104064449 B CN104064449 B CN 104064449B CN 201310088607 A CN201310088607 A CN 201310088607A CN 104064449 B CN104064449 B CN 104064449B
- Authority
- CN
- China
- Prior art keywords
- patterned
- layer
- transition zone
- hard mask
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 107
- 230000007704 transition Effects 0.000 claims abstract description 87
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 59
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 23
- 230000000694 effects Effects 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000002242 deionisation method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供前端器件，在所述前端器件上依次形成过渡层、硬掩膜层和光刻胶层；步骤S102：对所述过渡层、硬掩膜层和光刻胶层进行构图处理，形成位于所述前端器件的非离子注入区上方的包括图形化的过渡层的离子注入掩膜；步骤S103：利用所述离子注入掩膜对所述前端器件进行离子注入；步骤S104：去除所述离子注入掩膜。本发明的半导体器件的制造方法，通过形成包括图形化的过渡层的离子注入掩膜来进行离子注入工艺，获得了较宽的工艺窗口，提高了半导体器件的良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，离子注入是半导体器件制造的关键步骤。在制造半导体器件的过程中，往往需要进行离子注入工艺，以形成轻掺杂（LDD）区、或形成源极和漏极等。然而，随着半导体制造工艺的不断发展，器件的尺寸不断缩小，这给离子注入工艺，尤其是离子注入工艺中掩膜的图形化，带来了极大的挑战。并且，器件尺寸缩小给对NMOS或PMOS进行离子注入以形成源极和漏极的工艺带来了更大的挑战；而这一问题在鳍型场效应晶体管（FinFET）上更加凸显。
下面，结合图1A至图1D，对现有技术的半导体器件的制造方法进行简要说明，主要涉及离子注入工艺。其中，图1A至图1D为现有的半导体器件的制造方法的各工艺完成后形成的图案的剖视图。该半导体器件的制造方法，一般包括如下步骤：
步骤E1：提供一前端器件100，在前端器件100上形成光刻胶层600，如图1A所示。
其中，前端器件100，包括半导体衬底和栅极。半导体衬底中一般还包括浅沟槽隔离（STI）等（图1A中未示出）。前端器件100一般包括PMOS区和NMOS区，如图1A所示。
显然，在现有技术中，光刻胶层600直接形成于前端器件100之上。由于前端器件的结构尤其表面结构比较复杂（其表面并不平坦），导致通过光刻对光刻胶层600进行图形化以形成离子注入的掩膜的过程，受到了极大的挑战，很难形成形貌理想的图形化的光刻胶层（即，离子注入掩膜），这一问题在鳍型场效应晶体管（FinFET）上更加凸显和严重。并且，由于器件缩小导致光刻胶层需在厚度上进行一定的减小，这往往造成光刻胶层600无法满足离子注入和光刻的工艺窗口要求。
步骤E2：对光刻胶层600进行光刻，形成离子注入掩膜（即，图形化的光刻胶层）601。形成的图形，如图1B所示。
本步骤以拟对PMOS区进行离子注入为例，故形成的离子注入掩膜601覆盖NMOS区。如图1B所示。
如上所述，由于前端器件的结构尤其表面结构比较复杂（表面不平坦），导致通过光刻对光刻胶层600进行图形化以形成离子注入掩膜601的过程，形成的离子注入掩膜601的形貌往往并不理想。并且，由于器件缩小导致光刻胶层600需在厚度上进行一定的减小，这往往造成最终形成的离子注入掩膜601无法满足离子注入和光刻对工艺窗口的要求（即工艺窗口过小）。
步骤E3：对前端器件100进行离子注入。形成的图形如图1C所示。为了简要，图中并未示出前端器件100中形成的离子注入区。
本步骤中，离子注入掩膜601的作用主要在于作为掩膜，防止NMOS区被注入离子。然而，由于离子注入掩膜601的形貌往往并不理想，并且，离子注入掩膜601的厚度往往无法满足离子注入的工艺窗口要求，因此，可能造成PMOS区被不当地注入离子，造成器件性能下降。
步骤E4：剥离去除离子注入掩膜601。形成的图形如图1D所示。
在现有技术中，在完成上述对PMOS区进行离子注入的步骤之后，还可以重复上述过程，完成对NMOS区的离子注入。当然，NMOS区和PMOS区的离子注入的先后顺序，可以对调。
在现有的上述半导体器件的制造方法中，该直接在前端器件上以图形化的光刻胶层作为离子注入掩膜的方式，随着器件尺寸不断缩小，往往导致光刻工艺窗口过小，并且很容易造成器件不良，已经难以满足实际工业生产的需要。
因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，该方法包括：
步骤S101：提供前端器件，在所述前端器件上依次形成过渡层、硬掩膜层和光刻胶层；
步骤S102：对所述过渡层、硬掩膜层和光刻胶层进行构图处理，形成位于所述前端器件的非离子注入区上方的包括图形化的过渡层的离子注入掩膜；步骤S103：利用所述离子注入掩膜对所述前端器件进行离子注入；
步骤S104：去除所述离子注入掩膜。
在步骤S102中，该离子注入掩膜可以仅包括图形化的过渡层，也可以在包括图形化的过渡层的基础上还包括图形化的硬掩膜层；在此不做限定。其中，所述过渡层的材料为有机材料。
其中，所述过渡层的材料为底部抗反射层材料。
其中，所述离子注入掩膜包括图形化的过渡层和图形化的硬掩膜层，所述步骤S102包括：
步骤S1021：对所述光刻胶层进行构图，形成位于所述前端器件的非离子注入区上方的图形化的光刻胶层；
步骤S1022：以所述图形化的光刻胶层为掩膜对所述硬掩膜层进行刻蚀，去除所述硬掩膜层位于所述图形化的光刻胶层覆盖的区域以外的部分，形成图形化的硬掩膜层；
步骤S1023：以所述图形化的硬掩膜层为掩膜对所述过渡层进行刻蚀，去除所述过渡层位于所述图形化的硬掩膜层覆盖的区域以外的部分，形成图形化的过渡层。
其中，在所述步骤S1023中，在对所述过渡层进行刻蚀的过程中，所述图形化的光刻胶层被刻蚀去除。
其中，所述离子注入掩膜仅包括图形化的过渡层，所述步骤S102包括：
步骤S1021’：对所述光刻胶层进行构图，形成位于所述前端器件的非离子注入区上方的图形化的光刻胶层；
步骤S1022’：以所述图形化的光刻胶层为掩膜对所述硬掩膜层进行刻蚀，去除所述硬掩膜层位于所述图形化的光刻胶层覆盖的区域以外的部分，形成图形化的硬掩膜层；
步骤S1023’：以所述图形化的硬掩膜层为掩膜对所述过渡层进行刻蚀，去除所述过渡层位于所述图形化的硬掩膜层覆盖的区域以外的部分，形成图形化的过渡层；并且，在对所述过渡层进行刻蚀的过程中，所述图形化的光刻胶层被刻蚀去除；
步骤S1024’：刻蚀去除所述图形化的硬掩膜层。
其中，所述步骤S104包括：
步骤S1041：形成覆盖所述前端器件的离子注入区和所述离子注入掩膜的牺牲层；
步骤S1042：去除所述牺牲层位于所述图形化的过渡层上方的部分以及所述图形化的硬掩膜；
步骤S1043：去除所述牺牲层剩余的部分以及所述图形化的过渡层。
其中，所述牺牲层的材料为有机材料。
其中，所述牺牲层的材料为底部抗反射层材料。
其中，所述牺牲层的材料与所述过渡层的材料相同。
其中，在所述步骤S1042中所采用的去除方法为干法刻蚀。
其中，所述步骤S1043包括：通过灰化工艺去除所述牺牲层剩余的部分和所述图形化的过渡层。
其中，在所述步骤S1043中，在通过灰化工艺去除所述牺牲层剩余的部分和所述图形化的过渡层之后，还包括对所述前端器件进行湿法刻蚀去除灰化残留物的步骤。
其中，所述步骤S103完成的是对所述前端器件的PMOS区的离子注入；并且，所述方法还包括步骤S105：以与所述步骤S101至步骤S104相同的方式，完成对所述前端器件的NMOS区的离子注入；
或者，所述步骤S103完成的是对所述前端器件的NMOS区的离子注入；并且，所述方法还包括步骤S105：以与所述步骤S101至步骤S104相同的方式，完成对所述前端器件的PMOS区的离子注入。
本发明的半导体器件的制造方法，通过形成包括图形化的过渡层的离子注入掩膜来进行离子注入工艺，获得了较宽的工艺窗口，提高了半导体器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为现有技术中半导体器件的制造方法步骤E1形成的图形的剖视图；
图1B为现有技术中半导体器件的制造方法步骤E2形成的图形的剖视图；
图1C为现有技术中半导体器件的制造方法步骤E3形成的图形的剖视图；
图1D为现有技术中半导体器件的制造方法步骤E4形成的图形的剖视图；
图2A为本发明的实施例提出的一种半导体器件的制造方法步骤b1提供的前端器件的剖视图；
图2B为本发明的实施例提出的一种半导体器件的制造方法步骤b1形成的图形的剖视图；
图2C为本发明的实施例提出的一种半导体器件的制造方法步骤b2形成的图形的剖视图；
图2D为本发明的实施例提出的一种半导体器件的制造方法步骤b3形成的图形的剖视图；
图2E为本发明的实施例提出的一种半导体器件的制造方法步骤b4形成的图形的剖视图；
图2F为本发明的实施例提出的一种半导体器件的制造方法步骤b5形成的图形的剖视图；
图2G为本发明的实施例提出的一种半导体器件的制造方法步骤b6形成的图形的剖视图；
图2H为本发明的实施例提出的一种半导体器件的制造方法步骤b7形成的图形的剖视图；
图2I为本发明的实施例提出的一种半导体器件的制造方法步骤b8形成的图形的剖视图；
图3为本发明的实施例提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图2A-图2I和图3来描述本发明的实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图2A-图2I示出了本发明的实施例提出的一种半导体器件的制造方法的相关步骤的形成的图形的示意性剖面图；图3为本发明的实施例提出的一种半导体器件的制造方法的流程图。
本发明提出的半导体器件的制造方法，具体包括如下步骤：
步骤b1：提供前端器件200，如图2A所示。在前端器件200上依次形成过渡层2010、硬掩膜层2020和光刻胶层2030，形成的图形如图2B所示。
其中，前端器件200，包括半导体衬底和形成于该半导体衬底上的部件，比如栅极等。并且，前端器件200包括PMOS区和NMOS区，如图2A所示。本领域的技术人员可以理解，在图2A中位于半导体衬底上方的与PMOS和NMOS对应的区域（不同的阴影区域），分别为PMOS的栅极和NMOS的栅极。在本实施例中，半导体衬底中一般还包括浅沟槽隔离（STI）等结构（图2A中未示出）。
其中，过渡层2010的材料可以选用有机材料，优选的，可以选用底部抗反射层（BARC）材料。硬掩膜层2020，可以选用现有技术中的各种常用材料，在此不做限定。
在本实施例中，过渡层2010可以起到平坦化的作用，保证后续在其上方形成的硬掩膜层2020的平坦性。在本实施例中，过渡层必须高于栅极的高度，这样才能起到平坦化的作用（保证硬掩膜层2020和光刻胶层2030都是平坦的）。一般而言，过渡层2010的厚度可以为，而硬掩膜层2020的厚度可以为，但并不以此为限。通常，应保证硬掩膜层2020和过渡层2010在刻蚀时有大的选择比（例如：硬掩膜层2020和过渡层2010的选择比在10以上），以保证在后续刻蚀过渡层时基本不会刻蚀硬掩膜层2020。并且，过渡层2010还具有保护半导体衬底（Si）的作用，原因在于过渡层2010和掩膜层2020以及半导体衬底具有很高的刻蚀选择比，因此在后续刻蚀过渡层2010时不会刻蚀半导体衬底（Si）。
作为示例，在本实施例中，前端器件的半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
示例性地，在前端器件200上依次形成过渡层2010、硬掩膜层2020和光刻胶层2030的方法，可以为：首先在前端器件200上形成过渡层2010，然后再过渡层2010上形成硬掩膜层2020，最后在硬掩膜层2020形成光刻胶层2030。形成各膜层的方法，可以为化学气相沉积、物理气相沉积、涂布等各种方法，在此不做限定。
步骤b2：对光刻胶层2030进行构图（例如曝光、显影的方式）形成图形化的光刻胶层203，其中，图形化的光刻胶层203位于前端器件200的非离子注入区的上方。形成的图形，如图2C所示。
本实施例以对前端器件的PMOS区进行离子注入（即，通过离子注入形成PMOS的源极和漏极）为例进行说明。在对PMOS区进行离子注入时，需保证最终形成的离子注入掩膜暴露出PMOS的源极区域和漏极区域。因为在本实施例中，后续形成的离子注入掩膜的形状与图形化的光刻胶层203的形状一致，因此，图形化的光刻胶层应保证不覆盖PMOS的源极区域和漏极区域。由于离子注入时的离子注入掩膜的位置设置属于现有技术，因此本实施例不再赘述。
在本实施例中，由于光刻胶层2030的下方的硬掩膜层2020的上表面是平坦的，因此，可以保证图形化的光刻胶层203具有良好的形貌，并且在对光刻胶层2030进行图形化时具有较宽的光刻工艺窗口。而由于在对光刻胶层2030进行图形化时具有较宽的光刻工艺窗口，所以可以保证后续对硬掩膜层2020和过渡层2010进行刻蚀时具有较宽的工艺窗口，进而保证了后续工艺均具备较宽的工艺窗口。
步骤b3：以图形化的光刻胶层203为掩膜，对硬掩膜层2020进行刻蚀，完全去除硬掩膜层2020位于图形化的光刻胶层2030覆盖的区域以外的部分，形成图形化的硬掩膜层202。形成的图形，如图2D所示。
其中，示例性地，对硬掩膜层2020进行刻蚀的工艺，可以选用干法刻蚀或湿法刻蚀工艺。
步骤b4：以图形化的硬掩膜层202为掩膜，对过渡层2010进行刻蚀，完全去除过渡层2010位于图形化的硬掩膜层202覆盖的区域以外的部分，形成图形化的过渡层201。形成的图形，如图2E所示。
示例性地，对过渡层2010进行刻蚀的工艺，可以选用干法刻蚀或湿法刻蚀工艺。
其中，在本步骤中，在对过渡层2010进行图形化的过程中，图形化的光刻胶层203也会被消耗掉（即同时被刻蚀去除）。形成的图形如图2E所示。
经过步骤b3和b4，将图形化的光刻胶层203的图案转移到了过渡层2010以及硬掩膜层2020之上。
由于前边的步骤b1和b2保证了图形化的光刻胶层203具有良好的形貌，因此，可以在步骤b3和b4中确保图形化的过渡层201以及图形化的硬掩膜层202具有良好的形貌。并且，由于在对光刻胶层2030进行图形化时具有较宽的光刻工艺窗口，所以保证了在对硬掩膜层2020和过渡层2010进行刻蚀时也具有较宽的工艺窗口，进而保证了后续工艺均具有较宽的工艺窗口。
在本发明实施例中，步骤b2至b4为对过渡层2010、硬掩膜层2020和光刻胶层2030进行构图处理，形成离子注入掩膜的过程，本实施例并不对具体实现方式进行限定，只要形成了包括图形化的过渡层和图形化的硬掩膜层的离子注入掩膜即可。
步骤b5：以图形化的硬掩膜层202和图形化的过渡层201为离子注入掩膜，对前端器件200进行离子注入。如图2F所示。
需要说明的是，在图2F中，向下的“箭头”用于示意离子注入工艺。并且，为了表示简要，图2F以及后续相关附图中并未示出在前端器件200中形成的离子注入区。
由于作为离子注入掩膜的图形化的硬掩膜层202和图形化的过渡层201具有良好的形貌，因此，可以保证离子注入的效果，提高了半导体器件的良率。
当然，在上述步骤中，在步骤b4之后还可以包括通过刻蚀去除图形化的硬掩膜层202的步骤，而在步骤b5中仅以图形化的过渡层201为离子注入掩膜进行离子注入。
步骤b6：在前端器件200的上方形成一层牺牲层2040。牺牲层2040覆盖前端器件200上被图形化的硬掩膜层202覆盖的区域（即，非离子注入区）以及其他未被图形化的硬掩膜层202覆盖的区域（即，离子注入区），也就是说，牺牲层2040覆盖整个前端器件200。形成图形，如图2G所示。
示例性地，形成牺牲层2040的方法，可以为在前端器件200的上方涂布一层有机材料层作为牺牲层2040。其中，牺牲层2040的材料可以为有机材料，优选为底部抗反射层（BARC）材料。优选的，牺牲层2040与过渡层2010选用相同的材料。牺牲层2040的作用之一在于，对前端器件200的表面进行平坦化。
形成牺牲层2040的方法，可以为涂覆等。
步骤b7：去除牺牲层2040位于图形化的过渡层201上方的部分以及图形化的硬掩膜层202。形成的图形，如图2H所示。
其中，经过步骤b7，牺牲层2040仅保留位于图形化的过渡层201内部的部分。如图2H所示。
在本实施例中，完成步骤b7的具体方法可以为刻蚀或者CMP。其中，刻蚀可以采用干法刻蚀，具体地，对牺牲层2040以及其下方的图形化的硬掩膜层202进行干法刻蚀，直至完全去除图形化的硬掩膜层202。在干法刻蚀时，可以不考虑牺牲层2040和图形化的硬掩膜层202的选择比，选用刻蚀速率较快的刻蚀气体进行刻蚀即可。
步骤b8：去除牺牲层2040剩余的部分204和图形化的过渡层201。形成的图形，如图2I所示。
其中，实现步骤b8的方法，可以为灰化法。即通过灰化工艺去除牺牲层2040剩余的部分204和该图形化的过渡层201。并且，在灰化工艺之后，还可以包括对前端器件200进行湿法刻蚀的步骤，以去除灰化工艺产生的大分子残留物。
当然，步骤b8还可以通过剥离工艺或其他合适的方法实现。
在本发明实施例中，通过步骤b6至b8实现了离子注入掩膜（即，图形化的硬掩膜层202和图形化的过渡层201）的去除。这一去除方法，相对于通过刻蚀等方法直接去除离子注入掩膜，可以在保证前端器件免受损害的同时完全去除离子注入掩膜（即，提高去除率），也可以在一定程度上提高半导体器件的良率，因而具有更好的技术效果。当然，在本实施例中，步骤b6至b8所述的去除离子注入掩膜的步骤，也可以通过其他方式来实现，比如现有技术中的直接刻蚀去除离子注入掩膜的方式，在此并不进行限定。
至此，完成了对前端器件200的PMOS区的离子注入过程，还可以采用相同的方法完成对前端器件的NMOS区的离子注入。当然，NMOS区和PMOS区的离子注入的先后顺序，可以根据实际需要进行调整，在此并不做限定。本领域的技术人员可以理解，本发明的半导体器件的制造方法，不仅可以用于对PMOS区或NMOS区进行掺杂，还可以应用于其他的工艺中，比如用于注入诸如N、O等以形成氮化物、氧化物（例如氮化硅、氧化硅）。
本发明实施例的半导体器件的制造方法，通过形成包括图形化的过渡层和图形化的硬掩膜层的离子注入掩膜进行离子注入工艺，获得了较宽的工艺窗口，提高了半导体器件的良率。这一方法，可以用于任何离子注入过程，并且，尤其适用于鳍型场效应晶体管（FinFET）的离子注入过程。
上述步骤b1至b8为根据本发明示例性实施例的方法实施的半导体器件制造的关键步骤，其解决了现有技术中随着器件尺寸的缩小，造成离子注入时的工艺窗口过小，以及容易产生器件不良的问题。本领域的技术人员可以理解，在这些步骤（步骤b1至b8）之前以及之后还可以包括其他现有技术中的半导体器件制造方法中的步骤，此处不再赘述。
本发明实施例的半导体器件的制造方法，通过形成包括图形化的过渡层和图形化的硬掩膜层的离子注入掩膜以进行离子注入工艺，获得了较宽的工艺窗口，提高了半导体器件的良率。并且，该方法在去除离子注入掩膜时通过引入牺牲层，可以在提高去除率的同时保护前端器件免受损害，也可以在一定程度上提高半导体器件的良率。
图3示出了本发明提出的半导体器件的制造方法的流程图，用于简要示出整个制造工艺的流程。该方法包括：
步骤S101：提供前端器件，在所述前端器件上依次形成过渡层、硬掩膜层和光刻胶层；
步骤S102：对所述过渡层、硬掩膜层和光刻胶层进行构图处理，形成位于所述前端器件的非离子注入区上方的包括图形化的过渡层的离子注入掩膜；
步骤S103：利用所述离子注入掩膜对所述前端器件进行离子注入；
步骤S104：去除所述离子注入掩膜。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：
步骤S101：提供前端器件，在所述前端器件上依次形成过渡层、硬掩膜层和光刻胶层，所述过渡层起到平坦化的作用，保证在所述过渡层上形成的所述硬掩膜层的平坦性；
步骤S102：对所述过渡层、硬掩膜层和光刻胶层进行构图处理，形成位于所述前端器件的非离子注入区上方的包括图形化的过渡层的离子注入掩膜；
步骤S103：利用所述离子注入掩膜对所述前端器件进行离子注入；
步骤S104：去除所述离子注入掩膜。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述过渡层的材料为有机材料。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述过渡层的材料为底部抗反射层材料。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述离子注入掩膜包括图形化的过渡层和图形化的硬掩膜层，所述步骤S102包括：
步骤S1021：对所述光刻胶层进行构图，形成位于所述前端器件的非离子注入区上方的图形化的光刻胶层；
步骤S1022：以所述图形化的光刻胶层为掩膜对所述硬掩膜层进行刻蚀，去除所述硬掩膜层位于所述图形化的光刻胶层覆盖的区域以外的部分，形成图形化的硬掩膜层；
步骤S1023：以所述图形化的硬掩膜层为掩膜对所述过渡层进行刻蚀，去除所述过渡层位于所述图形化的硬掩膜层覆盖的区域以外的部分，形成图形化的过渡层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S1023中，在对所述过渡层进行刻蚀的过程中，所述图形化的光刻胶层被刻蚀去除。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述离子注入掩膜仅包括图形化的过渡层，所述步骤S102包括：
步骤S1021’：对所述光刻胶层进行构图，形成位于所述前端器件的非离子注入区上方的图形化的光刻胶层；
步骤S1022’：以所述图形化的光刻胶层为掩膜对所述硬掩膜层进行刻蚀，去除所述硬掩膜层位于所述图形化的光刻胶层覆盖的区域以外的部分，形成图形化的硬掩膜层；
步骤S1023’：以所述图形化的硬掩膜层为掩膜对所述过渡层进行刻蚀，去除所述过渡层位于所述图形化的硬掩膜层覆盖的区域以外的部分，形成图形化的过渡层；并且，在对所述过渡层进行刻蚀的过程中，所述图形化的光刻胶层被刻蚀去除；
步骤S1024’：刻蚀去除所述图形化的硬掩膜层。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S104包括：
步骤S1041：形成覆盖所述前端器件的离子注入区和所述离子注入掩膜的牺牲层；
步骤S1042：去除所述牺牲层位于所述图形化的过渡层上方的部分以及所述图形化的硬掩膜；
步骤S1043：去除所述牺牲层剩余的部分以及所述图形化的过渡层。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述牺牲层的材料为有机材料。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述牺牲层的材料为底部抗反射层材料。
10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述牺牲层的材料与所述过渡层的材料相同。
11.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S1042中所采用的去除方法为干法刻蚀。
12.如权利要求7所述的半导体器件的制造方法，其特征在于，所述步骤S1043包括：通过灰化工艺去除所述牺牲层剩余的部分和所述图形化的过渡层。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，在所述步骤S1043中，在通过灰化工艺去除所述牺牲层剩余的部分和所述图形化的过渡层之后，还包括对所述前端器件进行湿法刻蚀去除灰化残留物的步骤。
14.如权利要求1至13任一项所述的半导体器件的制造方法，其特征在于，
所述步骤S103完成的是对所述前端器件的PMOS区的离子注入；并且，所述方法还包括步骤S105：以与所述步骤S101至步骤S104相同的方式，完成对所述前端器件的NMOS区的离子注入；
或者，
所述步骤S103完成的是对所述前端器件的NMOS区的离子注入；并且，所述方法还包括步骤S105：以与所述步骤S101至步骤S104相同的方式，完成对所述前端器件的PMOS区的离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310088607.5A CN104064449B (zh) | 2013-03-19 | 2013-03-19 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310088607.5A CN104064449B (zh) | 2013-03-19 | 2013-03-19 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104064449A CN104064449A (zh) | 2014-09-24 |
| CN104064449B true CN104064449B (zh) | 2017-02-22 |
Family
ID=51552112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310088607.5A Active CN104064449B (zh) | 2013-03-19 | 2013-03-19 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104064449B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9989846B2 (en) * | 2015-02-21 | 2018-06-05 | Tokyo Electron Limited | Method for patterning incorporating misalignment error protection |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132236A (en) * | 1991-07-30 | 1992-07-21 | Micron Technology, Inc. | Method of semiconductor manufacture using an inverse self-aligned mask |
| JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| CN102478763A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
-
2013
- 2013-03-19 CN CN201310088607.5A patent/CN104064449B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104064449A (zh) | 2014-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998235B2 (en) | FinFET with sloped surface at interface between isolation structures and manufacturing method thereof | |
| CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
| JP2006310749A (ja) | 半導体素子のトランジスタ製造方法 | |
| CN103177950A (zh) | 制造鳍器件的结构和方法 | |
| US9165835B2 (en) | Method and structure for advanced semiconductor channel substrate materials | |
| US11062957B2 (en) | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof | |
| CN102789968B (zh) | 在半导体制造工艺中形成硬掩模的方法 | |
| US20170170024A1 (en) | Method for forming semiconductor device structure | |
| CN103681496B (zh) | 一种半导体器件的制造方法 | |
| CN104064449B (zh) | 一种半导体器件的制造方法 | |
| US20200083047A1 (en) | Integration of device regions | |
| KR100719168B1 (ko) | 비정질카본을 이용한 반도체소자의 제조 방법 | |
| US8211801B2 (en) | Method of fabricating complementary metal-oxide-semiconductor (CMOS) device | |
| CN104716042A (zh) | 一种半导体器件的制造方法 | |
| US7585763B2 (en) | Methods of fabricating integrated circuit devices using anti-reflective coating as implant blocking layer | |
| KR100649026B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR20090070445A (ko) | 반도체 소자 동시 제조 방법 | |
| CN104064450A (zh) | 一种半导体器件的制造方法 | |
| KR100575361B1 (ko) | 플래시 게이트 및 고전압 게이트 형성 방법 | |
| KR100772259B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI532096B (zh) | 於基底中形成狹縫的製程 | |
| KR100861312B1 (ko) | 반도체 소자의 제조방법 | |
| KR100396711B1 (ko) | 반도체 소자의 제조방법 | |
| KR100744025B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| CN103779270A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |