CN102789968B - 在半导体制造工艺中形成硬掩模的方法 - Google Patents
在半导体制造工艺中形成硬掩模的方法 Download PDFInfo
- Publication number
- CN102789968B CN102789968B CN201110131583.8A CN201110131583A CN102789968B CN 102789968 B CN102789968 B CN 102789968B CN 201110131583 A CN201110131583 A CN 201110131583A CN 102789968 B CN102789968 B CN 102789968B
- Authority
- CN
- China
- Prior art keywords
- material layer
- character
- exposure
- sidepiece
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 302
- 238000000059 patterning Methods 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 16
- 206010034719 Personality change Diseases 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229960002163 hydrogen peroxide Drugs 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
公开了一种在半导体制造工艺中形成硬掩模的方法，包括：在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部；以第二材料层作为掩模，改变第一材料层的暴露的顶部和侧部的性质，以在第一材料层的暴露的顶部形成性质改变的顶壁，并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁；去除第二材料层；去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分，以形成所述硬掩模。本发明的一个优点在于，可以在同一芯片上获得大于或等于最小线条宽度的任意宽度的硬掩模图案，从而能够满足对不同图案密度的要求。
Description
技术领域
本发明涉及半导体领域，更具体地，涉及在半导体制造工艺中形成硬掩模的方法和制造半导体器件的方法。
背景技术
随着集成电路技术的发展，半导体器件的尺寸越来越小。为了得到更小的特征尺寸(CD)，对光刻的分辨率要求越来越高。然而，由于光刻工艺的限制，直接光刻形成的图案难以满足越来越小的特征尺寸要求。为了超越光刻分辨率极限，设计者开始考虑采用双重图案化技术(double patterning technology，DPT)。双重图案化技术通过两次光刻分别转移部分图案到硬掩模层，以得到线宽更小的硬掩模图案，并利用硬掩模进行刻蚀，从而实现更小的特征尺寸。
通常，双重图案化技术在同一芯片上得到的线条宽度是相同的，都等于特征尺寸。然而，一些应用需要在同一芯片上具有不同的线条宽度。例如，在NAND闪存中，芯片的外围部分和核心部分具有不同的线条宽度。在2009年7月27日提交的题为“METHOD FORDOUBLE PATTERN DENSITY”的美国专利申请公开 No.2011/0021010A1中，描述了一种通过对硅层图案的侧壁进行掺杂来获得线宽更小的硬掩模，从而使图案密度加倍的技术。在该申请中，提出了一种能够实现具有不同线条宽度的硬掩模图案的方法。图1示出了该方法的示意图。如图1所示，利用帽层122作为掩模，对硅层的侧壁进行掺杂，得到掺杂部分130和131，这些掺杂部分将作为硬掩模来图案化其下的待蚀刻材料层。图1中，右侧硅层的掺杂部分131的宽度为CDmin，这是预定的最小线条宽度。在两个掺杂部分131之间具有未掺杂部分132。而对于左侧硅层而言，由于其宽度W小于2＊CDmin，使得其两侧的掺杂部分彼此相接，得到宽度为W的掺杂部分130。因此，该方法可以得到具有不同宽度的掺杂部分，例如图1中的130和131。在去除帽层122和未掺杂部分132之后，将得到由掺杂部分形成的硬掩模图案。然而，这种方法具有一定的局限性，其能够提供的最大线条宽度仅仅是最小线条宽度的2倍，即，CDmin≤W≤2＊CDmin。
因而，对于需要更多样化的线条宽度的芯片而言，图1的方案无法满足要求。为此，需要提出一种新的技术来解决上述问题。
发明内容
本发明的一个目的是提供一种形成硬掩模的方法，以期能够形成更加多样化的线条宽度。
根据本发明的一个方面，提供了一种在半导体制造工艺中形成硬掩模的方法，包括：在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部；以第二材料层作为掩模，改变第一材料层的暴露的顶部和侧部的性质，以在第一材料层的暴露的顶部形成性质改变的顶壁，并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁；去除第二材料层；和去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分，以形成所述硬掩模。
可选地，所述图案化的第一材料层和第二材料层的图案为线条状图案。
可选地，第一材料层的所述预定区域中至少一部分图案的线条宽度大于所述预定宽度的2倍。
可选地，在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括：在待蚀刻材料层上沉积第一材料层；在第一材料层上沉积第二材料层；对第二材料层进行光刻和刻蚀，以使得第二材料层仅覆盖第一材料层的预定区域的顶部；和对第一材料层进行光刻和刻蚀以得到图案化的第一材料层，其中，所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。
可选地，在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括：在待蚀刻材料层上沉积第一材料层；在第一材料层上沉积第二材料层；进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层；和去除第一材料层的所述预定区域以外的区域上的第二材料层，其中，所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。
可选地，第一材料层的材料是硅或金属。
可选地，第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。
可选地，改变第一材料层的暴露的顶部和侧部的性质包括：对第一材料层的暴露的顶部和侧部进行掺杂。
可选地，利用注入来进行掺杂。
可选地，第一材料层的材料是硅，并且，改变第一材料层的暴露的顶部和侧部的性质包括：通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质。
可选地，所述自对准硅化物工艺包括步骤：沉积金属层、退火、以及去除不反应的金属层。
可选地，所述金属是镍、钴或钛。
可选地，改变第一材料层的暴露的顶部和侧部的性质包括：通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。
可选地，所述反应气体是包含氧气的气体或包含氨气的气体。
可选地，所述处理是热处理。
可选地，所述处理是等离子处理。
根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括：在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部；以第二材料层作为掩模，改变第一材料层的暴露的顶部和侧部的性质，以在第一材料层的暴露的顶部形成性质改变的顶壁，并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁；去除第二材料层；去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分，以形成所述硬掩模；利用所述硬掩模，图案化所述待蚀刻材料层；和去除所述硬掩模。
可选地，所述待蚀刻材料层的材料是多晶硅，第一材料层的材料是硅或金属，第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。
可选地，在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括：在待蚀刻材料层上沉积第一材料层；在第一材料层上沉积第二材料层；进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层；和去除第一材料层的所述预定区域以外的区域上的第二材料层，其中，所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。
可选地，改变第一材料层的暴露的顶部和侧部的性质包括以下至少一项：对第一材料层的暴露的顶部和侧部进行掺杂来改变第一材料层的暴露的顶部和侧部的性质；通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质；和通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。
本发明的一个优点在于，可以在同一芯片上获得大于或等于最小线条宽度的任意宽度的硬掩模图案，从而能够满足对不同图案密度的要求。
附图说明
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的特征及其优点将会变得更加清楚。在附图中：
图1是现有技术中的一种形成硬掩模的方法的示意图。
图2A-2F示出根据本发明的一个实施例的形成硬掩模的方法的各步骤相应结构的截面示意图。
图3A-3B示出根据本发明的一个实施例，利用图2中得到的硬掩模来图案化待蚀刻材料层的方法的步骤的相应结构的截面示意图。
图4A-4C示出形成图2C中的结构的一个可替换的示例性方法。
具体实施方式
下面将描述本发明的一个或多个具体实施例。需要注意的是，为了提供对实施例的简洁描述，并没有在本说明书中描述实际实现的所有特征。并且，以下对示例性实施例的描述实际上仅仅是说明性的，而不作为对本发明及其应用或使用的任何限制。实施例和附图中涉及的步骤或部件并非都是本发明的必要技术特征，而是可以根据需要进行修改、删除和/或替换。此外，应注意，相同的标号和字母在附图中表示相同的部件或者结构要素，因此，一旦某一部件或者结构要素在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2A-2F示出根据本发明的一个实施例的形成硬掩模的方法的各步骤相应结构的截面示意图。
如图2A所示，在待蚀刻材料层204上依次形成第一材料层220和第二材料层240。待蚀刻材料层204是将利用根据本发明的实施例得到的硬掩模而被图案化的下层结构，其例如可以是用于形成栅极的多晶硅材料层。在待蚀刻材料层204下面可以是衬底202，衬底202可以是硅片，也可以是其它任何适当的材料。需要注意的是，第一材料层220之下的结构不限于图2A中所示出的结构。例如，可选地，在衬底202和待蚀刻材料层204之间可以有氧化物层(未示出)。又例如，可选地，在待蚀刻材料层204之上可以具有衬垫层(未示出)，其可以是氮化物、氧化物或任何其它适当的材料，以在后续工艺中保护其下的材料层免受不必要的损伤。本领域技术人员公知形成衬底和待蚀刻材料层的工艺和材料，这里不对其进行进一步的详细讨论，以避免使本发明的主旨模糊。
可以通过沉积来在待蚀刻材料层204上依次形成第一材料层220和第二材料层240。可选地，可以在形成每一层之后进行抛光(例如，化学机械抛光(CMP))，以获得平坦的表面。第一材料层220可以由硅(例如，单晶硅或多晶硅)、金属或任何其它适当的材料形成。
所述金属可以诸如是钨、钴、镍等。在后续的步骤中，将对第一材料层220进行处理以改变其一部分区域的性质。第二材料层240也可以称为帽层(cap layer)，其在对第一材料层进行处理时用作掩模。第二材料层的材料可以是氮化硅、氧化硅或氮氧化硅，也可以是别的氮化物或任何其它适当的材料。
如图2B所示，通过对第一材料层220和第二材料层240进行光刻和刻蚀而得到图案化的第一材料层和第二材料层。其中，第一和第二材料层被形成为具有相同的图案。第一材料层的图案在图2B中示出为222和224，第二材料层的图案在图2B中示出为242和244。该光刻和刻蚀步骤可以采用本领域技术人员公知的方法来实现。优选地，可以采用各向异性干法刻蚀来得到图2B所示的结构，例如反应离子刻蚀、等离子体刻蚀等等。根据第一和第二材料层的材料(以下称为第一材料和第二材料)，可以适当地选择刻蚀的材料和参数。可选地，如有必要，可以应用刻蚀阻挡层来提高选择比。
第一和第二材料层的图案优选为线条状，或者是可以看成由线条状图案进一步构成的图案。第一材料层的各个图案可以具有相同的或不同的尺寸。在图2B中，图案222和224被示出为具有不同的尺寸，分别为W1和W2。同样，第二材料层的各个图案可以具有相同的或不同的尺寸。在图2B中，图案242和244被示出为具有不同的尺寸，分别为W1和W2。W1和W2可以是光刻工艺能够实现的任何尺寸。第一和第二材料层的各个图案的尺寸可以根据最终要形成的硬掩模图案而预先确定，这将在下面的描述中进一步介绍。
接下来，选择性地去除一部分第二材料层图案，使得第二材料层仅覆盖第一材料层的预定区域的顶部。如图2C所示，覆盖第一材料层图案222的第二材料层图案242被去除，而覆盖第一材料层图案224的第二材料层图案244被保留。可以通过光刻和刻蚀对第二材料层进行该选择性的去除。本领域技术人员熟知这样的工艺，在此不再进行详细描述。被去除和被保留的第二材料层图案可以根据需要预先确定。
在图2C中，第一材料层图案224将在后续步骤中用于形成具有最小线条宽度CDmin的硬掩模图案，而第一材料层图案222将在后续步骤中用于形成线条宽度等于图案222的宽度W1的硬掩模图案。因此，图案224的宽度W2根据所期望的将由该图案224形成的两个具有最小线条宽度CDmin的硬掩模图案之间的距离而确定，而图案222的宽度W1根据所期望的将由该图案222形成的硬掩模图案的线条宽度而确定。
可替换地，可以通过图4A-4C所示出的步骤来得到图2C中示出的结构。图4A与图2A相同，在待蚀刻材料层204上依次形成了第一材料层220和第二材料层240。接下来，通过例如光刻和刻蚀，对第二材料层240进行图案化，使得第二材料层仅覆盖第一材料层的预定区域的顶部，得到如图4B所示的结构。接下来，对图4B中示出的结构进行光刻和刻蚀，以对第一材料层220进行图案化。由此，得到图案化的第一材料层和第二材料层，其中第二材料层仅覆盖第一材料层的预定区域(图4C中为224)的顶部，如图4C所示。图4C示出的结构与图2C示出的结构完全相同。
本领域技术人员将理解，可以采用任何适当的方式得到图2C或图4C示出的图案化的第一材料层和第二材料层，以使得第二材料层仅覆盖第一材料层的预定区域的顶部，而不限于上述实施例所描述的方式。例如，可以首先在待蚀刻材料层204上沉积第一材料层220并将其图案化，然后在图案化的第一材料层220上沉积第二材料层240并将其图案化，也可以得到图2C示出的结构。
在得到图2C或图4C的结构之后，根据本发明的实施例的方法继续进行。以第二材料层作为掩模，改变第一材料层的暴露的顶部和侧部的性质，以在第一材料层的暴露的顶部形成性质改变的顶壁，并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁。本领域技术人员将理解，顶壁的厚度被形成为足以保护其下方的待蚀刻材料层204区域不被蚀刻。如图2D所示，在该步骤中，以第二材料层图案244作为掩模，对第一材料层图案222和224的暴露的顶部和侧部进行处理以改变其性质。对于第一材料层图案222，其顶部和侧部都被暴露，因此，形成了性质改变的顶壁232和性质改变的侧壁234。对于第一材料层图案224，其顶部被第二材料层图案244所覆盖，仅有侧部暴露，因此，形成了性质改变的侧壁236，而留有性质未改变的部分228。性质改变的侧壁234和236的宽度为预定的最小线条宽度CDmin。在双重图案化工艺中，CDmin通常小于光刻所能够实现的最小尺寸，以实现图案密度的增加。从图2D可以看出，如果W1＞2＊CDmin，则在两个侧壁234之间有一部分材料的性质未被改变，如图2D中的226所示。而如果W1≤2＊CDmin，则两个侧壁234将相接，整个图案222都被改变性质，类似于图1中的130。
在该步骤中，改变第一材料层的暴露的侧部和顶部的性质可以具有多种实现方式。例如，可以对第一材料层的暴露部分进行掺杂。该掺杂可以通过注入(例如离子注入)来实现。掺杂的材料可以例如是砷、磷、硼、铟，等等。可替换地，在第一材料是硅的情况下，可以采用自对准硅化物(salicide)工艺对第一材料层的暴露部分进行处理以改变其性质。自对准硅化物工艺对于本领域技术人员而言是熟知的，其通常包括以下步骤：沉积金属层、退火和去除不反应的金属层。所沉积的金属可以是镍、钴、钛，或任何其它适合的金属。利用自对准硅化物工艺，金属与硅发生反应以形成金属硅化物，作为硬掩模的材料。作为另一个替换例，可以通过在反应气体气氛下对图示的结构进行处理来改变第一材料层的暴露部分的性质。所述反应气体可以包含氧气或氨气，而所述处理可以是热处理或等离子处理。应当理解，各种改变第一材料层的暴露的侧部和顶部的性质的方法可以单独实施，也可以组合实施。
在得到图2D所示的结构后，接下来，去除第二材料层244，得到如图2E所示的结构。可以采用本领域技术人员公知的各种技术来去除第二材料层，例如通常的干法或湿法刻蚀。然后，执行选择性材料去除工艺来去除性质未改变的暴露的第一材料部分228，从而得到如图2F所示的结构，其中在待蚀刻材料层204上保留了第一材料部分222和236，以形成最终的硬掩模。在该步骤中，可以根据第一材料和硬掩模部分的材料性质，采取适当的工艺来选择性地去除第一材料部分228。例如，如果第一材料为硅，硬掩模部分为金属硅化物，则可以利用包含氨的水溶液进行刻蚀。又例如，如果第一材料为镍，硬掩模部分为硅化镍，则可以利用SPM(硫酸+过氧化氢溶液)来去除硬掩模部分。
图3A-3B示出根据本发明的一个实施例，利用图2中得到的硬掩模来图案化待蚀刻材料层204的方法的步骤的相应结构的截面示意图。
如图3A所示，利用图2中形成的硬掩模，对待蚀刻材料层204进行图案化。然后，去除硬掩模层，得到如图3B所示的图案。其中，图案206的线条宽度为W1，图案208的线条宽度为CDmin。
根据前面的讨论可知，图案206的线条宽度W1可以被实现为大于CDmin的任何大小。因此，根据本发明的方法得到的图案的线条宽度不受CDmin的限制，从而可以实现更加多样化的图案宽度。进一步地，根据本发明的实施例的方法可以更好地控制图案密度。
上面已经描述了本发明的示例性实施例，但是本发明不限于这些示例性实施例。对于本领域技术人员公知的一些步骤，在上述实施例中可能没有进行描述，但这并不意味着本发明不包含这些步骤。例如，为了有利于刻蚀的控制，可以根据需要在图中示出的各层之间具有刻蚀阻挡层。又例如，在各个步骤之后，可以根据需要进行化学机械抛光，以便于后续的加工。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (20)
1.一种在半导体制造工艺中形成硬掩模的方法，包括：
在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部，其中，所述预定区域将在后续步骤中用于形成具有预定宽度的硬掩模图案，其中所述预定宽度小于光刻所能够实现的最小尺寸；
以第二材料层作为掩模，改变第一材料层的暴露的顶部和侧部的性质，以在第一材料层的暴露的顶部形成性质改变的顶壁，并且在第一材料层的暴露的侧部形成所述预定宽度的性质改变的侧壁；
去除第二材料层；和
去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分，以形成所述硬掩模。
2.如权利要求1所述的方法，其中，所述图案化的第一材料层和第二材料层的图案为线条状图案。
3.如权利要求2所述的方法，其中，第一材料层的所述预定区域中至少一部分图案的线条宽度大于所述预定宽度的2倍。
4.如权利要求1所述的方法，其中，在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括：
在待蚀刻材料层上沉积第一材料层；
在第一材料层上沉积第二材料层；
对第二材料层进行光刻和刻蚀，以使得第二材料层仅覆盖第一材料层的预定区域的顶部；和
对第一材料层进行光刻和刻蚀以得到图案化的第一材料层。
5.如权利要求1所述的方法，其中，在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括：
在待蚀刻材料层上沉积第一材料层；
在第一材料层上沉积第二材料层；
进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层；和
去除在第一材料层的所述预定区域以外的区域上的第二材料层。
6.如权利要求1所述的方法，其中，第一材料层的材料是硅或金属。
7.如权利要求1所述的方法，其中，第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。
8.如权利要求1所述的方法，其中，改变第一材料层的暴露的顶部和侧部的性质包括：对第一材料层的暴露的顶部和侧部进行掺杂。
9.如权利要求8所述的方法，其中，利用注入来进行掺杂。
10.如权利要求1所述的方法，其中，第一材料层的材料是硅，并且，改变第一材料层的暴露的顶部和侧部的性质包括：通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质。
11.如权利要求10所述的方法，其中，所述自对准硅化物工艺包括步骤：沉积金属层、退火、以及去除不反应的金属层。
12.如权利要求11所述的方法，其中，所述金属是镍、钴或钛。
13.如权利要求1所述的方法，其中，改变第一材料层的暴露的顶部和侧部的性质包括：通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。
14.如权利要求13所述的方法，其中，所述反应气体是包含氧气的气体或包含氨气的气体。
15.如权利要求13所述的方法，其中所述处理是热处理。
16.如权利要求13所述的方法，其中所述处理是等离子处理。
17.一种制造半导体器件的方法，包括：
在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部，其中，所述预定区域将在后续步骤中用于形成具有预定宽度的硬掩模图案，其中所述预定宽度小于光刻所能够实现的最小尺寸；
以第二材料层作为掩模，改变第一材料层的暴露的顶部和侧部的性质，以在第一材料层的暴露的顶部形成性质改变的顶壁，并且在第一材料层的暴露的侧部形成所述预定宽度的性质改变的侧壁；
去除第二材料层；
去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分，以形成所述硬掩模；
利用所述硬掩模，图案化所述待蚀刻材料层；和
去除所述硬掩模。
18.如权利要求17所述的方法，其中，所述待蚀刻材料层的材料是多晶硅，第一材料层的材料是硅或金属，第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。
19.如权利要求17所述的方法，其中，在待蚀刻材料层上形成图案化的第一材料层和第二材料层，并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括：
在待蚀刻材料层上沉积第一材料层；
在第一材料层上沉积第二材料层；
进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层；和
去除在第一材料层的所述预定区域以外的区域上的第二材料层。
20.如权利要求17所述的方法，其中，改变第一材料层的暴露的顶部和侧部的性质包括以下至少一项：对第一材料层的暴露的顶部和侧部进行掺杂来改变第一材料层的暴露的顶部和侧部的性质；通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质；和通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110131583.8A CN102789968B (zh) | 2011-05-20 | 2011-05-20 | 在半导体制造工艺中形成硬掩模的方法 |
| US13/314,000 US8828868B2 (en) | 2011-05-20 | 2011-12-07 | Method for forming hard mask in semiconductor device fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110131583.8A CN102789968B (zh) | 2011-05-20 | 2011-05-20 | 在半导体制造工艺中形成硬掩模的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102789968A CN102789968A (zh) | 2012-11-21 |
| CN102789968B true CN102789968B (zh) | 2015-06-17 |
Family
ID=47155341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110131583.8A Active CN102789968B (zh) | 2011-05-20 | 2011-05-20 | 在半导体制造工艺中形成硬掩模的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8828868B2 (zh) |
| CN (1) | CN102789968B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8999791B2 (en) * | 2013-05-03 | 2015-04-07 | International Business Machines Corporation | Formation of semiconductor structures with variable gate lengths |
| KR102269055B1 (ko) | 2014-07-16 | 2021-06-28 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US9818834B2 (en) * | 2016-01-07 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure and method for forming the same |
| US9793271B1 (en) * | 2016-04-29 | 2017-10-17 | International Business Machines Corporation | Semiconductor device with different fin pitches |
| CN107863318B (zh) * | 2017-11-22 | 2024-05-17 | 长鑫存储技术有限公司 | 基于间距倍增形成的集成电路图案及形成方法 |
| US10446395B1 (en) * | 2018-04-11 | 2019-10-15 | Globalfoundries Inc. | Self-aligned multiple patterning processes with layered mandrels |
| CN112542383B (zh) * | 2019-09-20 | 2022-03-22 | 长鑫存储技术有限公司 | 半导体制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046086A (en) * | 1998-06-19 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash |
| US6124167A (en) * | 1999-08-06 | 2000-09-26 | Micron Technology, Inc. | Method for forming an etch mask during the manufacture of a semiconductor device |
| CN1268678A (zh) * | 1999-03-31 | 2000-10-04 | 因芬尼昂技术北美公司 | 改善光刻胶耐刻蚀性的方法 |
| CN101164147A (zh) * | 2005-03-15 | 2008-04-16 | 美光科技公司 | 相对于光刻部件间距减小的图案 |
| CN101312160A (zh) * | 2007-05-25 | 2008-11-26 | 东部高科股份有限公司 | 半导体存储装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US8105901B2 (en) | 2009-07-27 | 2012-01-31 | International Business Machines Corporation | Method for double pattern density |
-
2011
- 2011-05-20 CN CN201110131583.8A patent/CN102789968B/zh active Active
- 2011-12-07 US US13/314,000 patent/US8828868B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046086A (en) * | 1998-06-19 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash |
| CN1268678A (zh) * | 1999-03-31 | 2000-10-04 | 因芬尼昂技术北美公司 | 改善光刻胶耐刻蚀性的方法 |
| US6124167A (en) * | 1999-08-06 | 2000-09-26 | Micron Technology, Inc. | Method for forming an etch mask during the manufacture of a semiconductor device |
| CN101164147A (zh) * | 2005-03-15 | 2008-04-16 | 美光科技公司 | 相对于光刻部件间距减小的图案 |
| CN101312160A (zh) * | 2007-05-25 | 2008-11-26 | 东部高科股份有限公司 | 半导体存储装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8828868B2 (en) | 2014-09-09 |
| CN102789968A (zh) | 2012-11-21 |
| US20120295441A1 (en) | 2012-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102789968B (zh) | 在半导体制造工艺中形成硬掩模的方法 | |
| KR101904413B1 (ko) | 스페이서 이중 패턴화를 위한 자기 정렬 낸드 플래시 선택 게이트 워드라인 | |
| US9837273B2 (en) | Methods of forming patterns of a semiconductor devices | |
| KR100781033B1 (ko) | 반도체 소자의 제조방법 | |
| TWI471903B (zh) | 使用間隙物罩幕以倍增頻率之方法 | |
| CN100440484C (zh) | 制造快闪存储器件的方法 | |
| JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US7163898B2 (en) | Method for manufacturing semiconductor integrated circuit structures | |
| CN102315158A (zh) | 形成半导体器件的接触孔的方法 | |
| US10269581B2 (en) | Method of fabricating a semiconductor structure | |
| US7811888B2 (en) | Method for fabricating semiconductor memory device | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| CN102254867B (zh) | 快闪存储器的制作方法 | |
| JP2004518284A (ja) | 半導体タイリング構造体及びその製造方法 | |
| US9076668B2 (en) | Method of manufacturing the trench of U-shape | |
| CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
| US7879726B2 (en) | Methods of forming semiconductor devices using selective etching of an active region through a hardmask | |
| CN107946304B (zh) | 一种用于尺寸缩减NORFlash单元工艺集成方法 | |
| JP2001203284A (ja) | フラッシュメモリ素子の製造方法 | |
| US7582526B2 (en) | Method for manufacturing semiconductor device | |
| CN103972147A (zh) | 一种窄沟槽制作方法 | |
| US20060163669A1 (en) | Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby | |
| CN104064449B (zh) | 一种半导体器件的制造方法 | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| US20070161189A1 (en) | Method of fabricating the floating gate of flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |