CN114446784A - 碳化硅结势垒肖特基二极管及其制备方法 - Google Patents
碳化硅结势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN114446784A CN114446784A CN202210373341.8A CN202210373341A CN114446784A CN 114446784 A CN114446784 A CN 114446784A CN 202210373341 A CN202210373341 A CN 202210373341A CN 114446784 A CN114446784 A CN 114446784A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- epitaxial layer
- type epitaxial
- schottky
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 52
- 230000004888 barrier function Effects 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- -1 aluminum ions Chemical class 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及一种碳化硅结势垒肖特基二极管及其制备方法。其中，碳化硅结势垒肖特基二极管的制备方法包括：提供碳化硅衬底并在碳化硅衬底的上表面形成N型外延层；在N型外延层的上表面形成第一硬掩膜，并在第一硬掩膜上刻蚀出若干等距的第一开口；在第一硬掩膜和N型外延层之上形成第二硬掩膜，第二硬掩膜的厚度小于第一开口的宽度的一半；对第二硬掩膜进行刻蚀，直至暴露N型外延层；向第二开口注入P型离子；清除第一硬掩膜和第二硬掩膜并在N型外延层的上表面形成肖特基金属层。本申请可以摆脱既定的光刻制程和刻蚀线宽的限制，在不增大肖特基接触的前提下，通过进一步减少P型注入区的表面积大小，使得肖特基结在肖特基接触中的面积占比增大。
Description
技术领域
本申请属于半导体器件技术领域，尤其涉及一种碳化硅结势垒肖特基二极管及其制备方法。
背景技术
碳化硅结势垒肖特基二极管（Junction Barrier Schottky Diode，JBS）是融合PN结及肖特基结的器件，碳化硅结势垒肖特基二极管的肖特基接触的基本元胞结构是在2个PN结之间插入肖特基结，通过2个PN结夹断电场，降低肖特基结的电场强度，具备较低的反向恢复时间及超软的恢复特性，被广泛应用在电源领域中。在碳达峰、碳中和的时代背景下，对该器件的需求越来越广泛，同时对该器件的性能提出低正向电压（Voltage Forward，VF）低漏电流的要求。
在电流密度相同及低漏电流的情况下，现有的碳化硅结势垒肖特基二极管可以通过增加芯片的面积降低VF，但增加了芯片成本。也可以增加碳化硅结势垒肖特基二极管中的每个基本元胞结构的尺寸，虽然提升了正向电流密度，但漏电流也会随之变大。另外也可以通过剪薄技术，降低PN结电阻，有利于降低VF，但容易产生碎片，不利于经济成本。也可以通过光刻及刻蚀技术控制PN结的注入区的大小，但受限于生产时的光刻的制程及刻蚀线宽，难以制作出宽度小于最小制程和最小刻蚀线宽的P型注入区，无法在不增加肖特基接触的基本元胞结构的尺寸的前提下提高肖特基结的面积占比。
发明内容
本申请的目的在于提供一种碳化硅结势垒肖特基二极管及其制备方法，旨在解决传统的碳化硅结势垒肖特基二极管存在的肖特基结的面积占比受到制作工艺的限制的问题。
本申请实施例的第一方面提供了一种碳化硅结势垒肖特基二极管的制备方法，包括：提供碳化硅衬底并在所述碳化硅衬底的上表面形成N型外延层；在所述N型外延层的上表面形成第一硬掩膜，并在所述第一硬掩膜上刻蚀出若干等距的第一开口，所述第一开口底部暴露所述N型外延层；在所述第一硬掩膜和所述N型外延层之上形成第二硬掩膜，所述第二硬掩膜的厚度小于所述第一开口的宽度的一半，在所述第一开口内形成以所述第二硬掩膜为底和侧壁的第二开口；对所述第二硬掩膜进行刻蚀，直至暴露所述N型外延层；向所述第二开口注入P型离子以在所述N型外延层内形成P型注入区；清除所述第一硬掩膜和所述第二硬掩膜并在所述N型外延层的上表面形成肖特基金属层。
其中一实施例中，所述在所述第一硬掩膜上刻蚀出若干等距的第一开口包括：在所述第一硬掩膜的上表面沉积图形化的光刻胶，以定义所述第一开口的位置和形状；以所述光刻胶为掩膜对所述第一硬掩膜进行刻蚀，直至暴露所述N型外延层，形成若干所述第一开口；清除所述光刻胶。
其中一实施例中，所述第一硬掩膜的材质与所述第二硬掩膜的材质均为硅化物，所述硅化物包括氧化硅和/或氮化硅。
其中一实施例中，所述第一硬掩膜的材质与所述第二硬掩膜的材质不同。
其中一实施例中，所述在所述N型外延层的上表面形成肖特基金属层包括：在所述N型外延层的上表面形成碳膜；对所述N型外延层进行高温退火并清除所述碳膜；在所述N型外延层的上表面形成所述肖特基金属层。
其中一实施例中，所述肖特基金属层的材质包括钛金属。
其中一实施例中，所述P型离子包括铝离子、硼离子、铟离子和镓离子中的任意一项。
其中一实施例中，所述第一开口和所述第二开口均为凹槽状。
其中一实施例中，所述第一开口的宽度为0.8μm~2μm；相邻的两个所述第一开口之间的间距为0.5μm~3μm；所述第二硬掩膜的厚度为0.1μm~0.9μm。
本申请实施例的第二方面提供了一种碳化硅结势垒肖特基二极管，包括：碳化硅衬底；N型外延层，设置在所述碳化硅衬底之上，所述N型外延层的远离所述碳化硅衬底的一侧设有若干通过离子注入得到的P型注入区；肖特基金属层，设置在所述N型外延层的设有所述P型注入区的一侧，所述肖特基金属层与所述N型外延层用于形成肖特基接触，所述肖特基接触包括PN结和肖特基结；其中，所述P型注入区和与其连接的所述肖特基金属层形成所述PN结，所述N型外延层的其余部分和与其连接的所述肖特基金属层形成所述肖特基结；所述PN结在所述肖特基接触中的面积占比小于50%。
本申请实施例与现有技术相比存在的有益效果是：
通过先后形成第一硬掩膜和第二硬掩膜，使得第二硬掩膜沉积在第一硬掩膜的第一开口的侧壁，构造出具有双硬掩膜的开口结构，从而达到通过形成不同厚度的第二硬掩膜控制P型注入区的表面积大小的效果。本申请可以摆脱既定的光刻制程和刻蚀线宽的限制，在不增大肖特基接触的大小的前提下，通过进一步减少P型注入区的表面积大小，使得肖特基结在肖特基接触中的面积占比增大，从而增加电流密度和降低漏电流。
附图说明
图1为本申请一实施例提供的碳化硅结势垒肖特基二极管的制备方法的具体流程图；
图2为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S10的器件结构图；
图3为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S20的器件结构图；
图4为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S30的器件结构图；
图5为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S40的器件结构图；
图6为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S50的器件结构图；
图7为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S60的器件结构图；
图8为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S20的具体流程图；
图9为图1所示的碳化硅结势垒肖特基二极管的制备方法的步骤S60的具体流程图；
图10为第二实施例的碳化硅结势垒肖特基二极管的制备方法的步骤S20的器件俯视图。
上述附图说明：100、碳化硅衬底；200、N型外延层；300、第一硬掩膜；310、第一开口；400、第二硬掩膜；410、第二开口；500、P型注入区；600、肖特基金属层；700、肖特基接触；710、肖特基结；720、PN结。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本申请第一实施例提供的碳化硅结势垒肖特基二极管的制备方法的具体流程图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
一种碳化硅结势垒肖特基二极管的制备方法，包括：
S10、提供碳化硅衬底100并在碳化硅衬底100的上表面形成N型外延层200。
S20、在N型外延层200的上表面形成第一硬掩膜300，并在第一硬掩膜300上刻蚀出若干等距的第一开口310，第一开口310底部暴露N型外延层200。
S30、在第一硬掩膜300和N型外延层200之上形成第二硬掩膜400，第二硬掩膜400的厚度小于第一开口310的宽度的一半，在第一开口310内形成以第二硬掩膜400为底和侧壁的第二开口410。
S40、对第二硬掩膜400进行干法刻蚀，直至暴露N型外延层200。
S50、向第二开口410注入P型离子以在N型外延层200内形成P型注入区500。
S60、清除第一硬掩膜300和第二硬掩膜400并在N型外延层200的上表面形成肖特基金属层600。
如图2至图7所示，本实施例可以摆脱既定的光刻制程和刻蚀线宽的限制，在尺寸较小的肖特基接触700上进一步减少P型注入区500（PN结720）的大小，增大肖特基结710在肖特基接触700中的面积占比，从而降低肖特基结710的电场强度（也即是降低碳化硅结势垒肖特基二极管的正向电压），增加电流密度和降低漏电流。
具体地，如图8所示，步骤S20具体可以包括步骤S21~S23。
S21、在第一硬掩膜300的上表面沉积图形化的光刻胶，以定义第一开口310的位置和形状。
S22、以光刻胶为掩膜对第一硬掩膜300进行干法刻蚀，直至暴露N型外延层200，形成若干第一开口310。
S23、清除光刻胶。
具体地，如图9所示，步骤S60具体可以包括步骤S61~S63。
S61、在N型外延层200的上表面形成碳膜。
S62、对N型外延层200进行高温退火并清除碳膜。
S63、在N型外延层200的上表面形成肖特基金属层600。
如图2所示，具体地，步骤S10中，可以通过气相沉积法（Chemical VaporDeposition，CVD）外延方式在碳化硅衬底100的上表面生长N型外延层200，N型外延层200内掺杂有N型离子，N型离子可以是氮离子，N型外延层200的厚度为10μm~20μm。
如图3所示，需要说明的是，步骤S20中，第一硬掩膜300上未覆盖光刻胶的部分就会形成对应的第一开口310，光刻胶的图案决定了第一开口310的具体形状和位置。本实施例中，第一开口310呈凹槽状。
如图4所示，需要说明的是，步骤S30中，由于第二硬掩膜400的厚度小于第一开口310的宽度的一半，可以使第一开口310的两个侧壁上均形成一层第二硬掩膜400，同时也不会将第一开口310填满，从而在第一开口310内形成以第二硬掩膜400为底和侧壁的第二开口410，第二开口410与第一开口310都呈凹槽状。同时，第二开口410的宽度也小于第一开口310的宽度，第二开口410的宽度由第一开口310的宽度与第二硬掩膜400的厚度决定。
本实施例中，第一开口310的宽度可以为0.8μm~2μm；相邻的两个第一开口310之间的间距可以为0.5μm~3μm；第二硬掩膜400的厚度可以为0.1μm~0.9μm。
如图5所示，需要说明的是，步骤S40中，根据干法刻蚀的选择性较好的特性，可以对第二硬掩膜400进行定向刻蚀，由于位于侧壁的第二硬掩膜400更厚，即使开口底部的第二硬掩膜400以及第一硬掩膜300上表面的第二硬掩膜400被刻蚀完之后，在第二开口410的侧壁上仍留有原本厚度的第二硬掩膜400，从而形成以N型外延层200为底并以第二硬掩膜400为侧壁的第二开口410。
如图6所示，需要说明的是，步骤S50中，在第一硬掩膜300和第二硬掩膜400的保护下，仅有第二开口410底部对应的N型外延层200会被P型离子注入，从而形成P型注入区500，第二开口410的开口大小决定了P型注入区500的表面积的大小，凹槽状的第二开口410使得P型注入区500的表面形状呈条状。
其中，P型离子包括铝离子、硼离子、铟离子和镓离子中的任意一项。
如图7所示，需要说明的是，步骤S60中，碳膜用于在进行高温退火时对对N型外延层200进行保护。
本实施例中，N型外延层200包括P型注入区500，肖特基金属层600和N型外延层200可以形成肖特基接触700，其中，P型注入区500和与其连接的肖特基金属层600可以形成PN结720，N型外延层200的其余部分（未注入P型离子）和与其连接的肖特基金属层600可以形成肖特基结710。
通过先后形成第一硬掩膜300和第二硬掩膜400，使得第二硬掩膜400沉积在第一硬掩膜300的第一开口310的侧壁，构造出具有双硬掩膜的开口结构，从而达到通过形成不同厚度的第二硬掩膜400控制P型注入区500的大小的效果，从而改变PN结720与肖特基结710在肖特基接触700中的面积占比。
例如，若生产时的光刻的制程及刻蚀线宽均为1μm，则在P型注入区500对应的开口之间的间距为1μm的条件下，常规的肖特基结710和PN结720在肖特基接触700中的面积占比均为50%。
而本实施例中，可以通过形成厚度为0.35μm的第二硬掩膜400，使得第二开口410的宽度由第一开口310的1μm缩小至0.3μm，0.3μm小于光刻的最小制程及最小刻蚀线宽，最终P型注入区500也会变小，且P型注入区500之间的间距为1.7μm。此时PN结720在肖特基接触700中的面积占比为15%，肖特基结710在肖特基接触700中的面积占比为85%。
本实施例在不增大肖特基接触700大小或使用制程、刻蚀线宽更小的工艺的前提下，就可以通过减小PN结720的大小来提高肖特基结710在肖特基接触700中的面积占比。
本实施例中，第一硬掩膜300的材质与第二硬掩膜400的材质均为硅化物，具体地，硅化物包括氧化硅和/或氮化硅。
本实施例中，第一硬掩膜300的材质为氧化硅，第二硬掩膜400的材质为氮化硅，第一硬掩膜300和第二硬掩膜400的材质不同能更便于步骤S40中对第二硬掩膜400的刻蚀的控制。
另一实施例中，第一硬掩膜300的材质与第二硬掩膜400的材质相同，均为氧化硅。
本实施例中，肖特基金属层600的材质包括钛金属、镍金属和银金属中的任意一项。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
图1示出了本申请第二实施例提供的碳化硅结势垒肖特基二极管的制备方法的具体流程图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
一种碳化硅结势垒肖特基二极管的制备方法，包括：
S10、提供碳化硅衬底100并在碳化硅衬底100的上表面形成N型外延层200。
S20、在N型外延层200的上表面形成第一硬掩膜300，并在第一硬掩膜300上刻蚀出若干等距的第一开口310，第一开口310底部暴露N型外延层200。
S30、在第一硬掩膜300和N型外延层200之上形成第二硬掩膜400，第二硬掩膜400的厚度小于第一开口310的宽度的一半，在第一开口310内形成以第二硬掩膜400为底和侧壁的第二开口410。
S40、对第二硬掩膜400进行干法刻蚀，直至暴露N型外延层200。
S50、向第二开口410注入P型离子以在N型外延层200内形成P型注入区500。
S60、清除第一硬掩膜300和第二硬掩膜400并在N型外延层200的上表面形成肖特基金属层600。
具体地，如图8所示，步骤S20具体可以包括步骤S21~S23。
S21、在第一硬掩膜300的上表面沉积图形化的光刻胶，以定义第一开口310的位置和形状。
S22、以光刻胶为掩膜对第一硬掩膜300进行干法刻蚀，直至暴露N型外延层200，形成若干第一开口310。
S23、清除光刻胶。
具体地，如图9所示，步骤S60具体可以包括步骤S61~S63。
S61、在N型外延层200的上表面形成碳膜。
S62、对N型外延层200进行高温退火并清除碳膜。
S63、在N型外延层200的上表面形成肖特基金属层600。
本实施例与第一实施例不同的是，如图10所示，步骤S20中，本实施例的第一开口310可以是横截面为圆形的垂直于N型外延层200的凹孔，若干第一开口310均匀分布在所述第一硬掩膜300上。第一开口310的宽度即对应第一开口310的横截面的直径。
本实施例中，第二开口410也为横截面为圆形的垂直于N型外延层200的凹孔，则该第二开口410会使得P型注入区500的表面形状呈圆形。
需要说明的是，步骤S30中，由于第二硬掩膜400的厚度小于第一开口310的宽度的一半（即第二硬掩膜400的厚度小于第一开口310的横截面的半径），可以使第一开口310的两个侧壁上均形成一层第二硬掩膜400，同时也不会将第一开口310填满，从而在第一开口310内形成以第二硬掩膜400为底和侧壁的第二开口410。同时，第二开口410的宽度（第二开口410的横截面的直径）也小于第一开口310的宽度，第二开口410的宽度（第二开口410的横截面的直径）由第一开口310的宽度与第二硬掩膜400的厚度决定。
本实施例中，第一开口310的直径可以为0.8μm~2μm；相邻的两个第一开口310之间的间距（最接近的两点的间距）可以为0.5μm~3μm；第二硬掩膜400的厚度可以为0.1μm~0.9μm。具体地，当第一开口310的横截面的直径为1μm、第二硬掩膜400的厚度为0.35微米时，生成的第二开口410的横截面的直径为0.3μm。
本申请的第三实施例公开了一种碳化硅结势垒肖特基二极管，包括：碳化硅衬底100、N型外延层200和肖特基金属层600。本实施例的碳化硅结势垒肖特基二极管可通过上述任一实施例的制备方法制备得到。
如图7所示，N型外延层200设置在碳化硅衬底100之上，N型外延层200的远离碳化硅衬底100的一侧设有若干通过离子注入得到的P型注入区500。
肖特基金属层600设置在N型外延层200的设有P型注入区500的一侧，肖特基金属层600与N型外延层200用于形成肖特基接触700，肖特基接触700包括PN结720和肖特基结710。
P型注入区500和与其连接的肖特基金属层600形成PN结720，N型外延层200的其余部分（未注入P型离子）和与其连接的肖特基金属层600形成肖特基结710。
本实施例中，PN结720在对应的肖特基接触700中的面积占比小于50%，肖特基结710在肖特基接触700中的面积占比大于50%，具体地，PN结720在肖特基接触700中的面积占比可以为15%，肖特基结710在肖特基接触700中的面积占比可以为85%。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种碳化硅结势垒肖特基二极管的制备方法，其特征在于，包括：
提供碳化硅衬底并在所述碳化硅衬底的上表面形成N型外延层；
在所述N型外延层的上表面形成第一硬掩膜，并在所述第一硬掩膜上刻蚀出若干等距的第一开口，所述第一开口底部暴露所述N型外延层；
在所述第一硬掩膜和所述N型外延层之上形成第二硬掩膜，所述第二硬掩膜的厚度小于所述第一开口的宽度的一半，在所述第一开口内形成以所述第二硬掩膜为底和侧壁的第二开口；
对所述第二硬掩膜进行刻蚀，直至暴露所述N型外延层；
向所述第二开口注入P型离子以在所述N型外延层内形成P型注入区；
清除所述第一硬掩膜和所述第二硬掩膜并在所述N型外延层的上表面形成肖特基金属层。
2.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述在所述第一硬掩膜上刻蚀出若干等距的第一开口包括：
在所述第一硬掩膜的上表面沉积图形化的光刻胶，以定义所述第一开口的位置和形状；
以所述光刻胶为掩膜对所述第一硬掩膜进行刻蚀，直至暴露所述N型外延层，形成若干所述第一开口；
清除所述光刻胶。
3.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述第一硬掩膜的材质与所述第二硬掩膜的材质均为硅化物，所述硅化物包括氧化硅和/或氮化硅。
4.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述第一硬掩膜的材质与所述第二硬掩膜的材质不同。
5.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述在所述N型外延层的上表面形成肖特基金属层包括：
在所述N型外延层的上表面形成碳膜；
对所述N型外延层进行高温退火并清除所述碳膜；
在所述N型外延层的上表面形成所述肖特基金属层。
6.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述肖特基金属层的材质包括钛金属。
7.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述P型离子包括铝离子、硼离子、铟离子和镓离子中的任意一项。
8.如权利要求1所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述第一开口和所述第二开口均为凹槽状。
9.如权利要求8所述的碳化硅结势垒肖特基二极管的制备方法，其特征在于，所述第一开口的宽度为0.8μm~2μm；相邻的两个所述第一开口之间的间距为0.5μm~3μm；所述第二硬掩膜的厚度为0.1μm~0.9μm。
10.一种碳化硅结势垒肖特基二极管，其特征在于，包括：
碳化硅衬底；
N型外延层，设置在所述碳化硅衬底之上，所述N型外延层的远离所述碳化硅衬底的一侧设有若干通过离子注入得到的P型注入区；
肖特基金属层，设置在所述N型外延层的设有所述P型注入区的一侧，所述肖特基金属层与所述N型外延层用于形成肖特基接触，所述肖特基接触包括PN结和肖特基结；
其中，所述P型注入区和与其连接的所述肖特基金属层形成所述PN结，所述N型外延层的其余部分和与其连接的所述肖特基金属层形成所述肖特基结；所述PN结在所述肖特基接触中的面积占比小于50%。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210373341.8A CN114446784A (zh) | 2022-04-11 | 2022-04-11 | 碳化硅结势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210373341.8A CN114446784A (zh) | 2022-04-11 | 2022-04-11 | 碳化硅结势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114446784A true CN114446784A (zh) | 2022-05-06 |
Family
ID=81360524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210373341.8A Pending CN114446784A (zh) | 2022-04-11 | 2022-04-11 | 碳化硅结势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114446784A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1487600A (zh) * | 2002-09-30 | 2004-04-07 | ������������ʽ���� | 半导体器件及其制造方法 |
| JP2012169408A (ja) * | 2011-02-14 | 2012-09-06 | Taiyo Nippon Sanso Corp | マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜 |
| CN103918081A (zh) * | 2011-12-07 | 2014-07-09 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| US20160315169A1 (en) * | 2015-04-24 | 2016-10-27 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
-
2022
- 2022-04-11 CN CN202210373341.8A patent/CN114446784A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1487600A (zh) * | 2002-09-30 | 2004-04-07 | ������������ʽ���� | 半导体器件及其制造方法 |
| JP2012169408A (ja) * | 2011-02-14 | 2012-09-06 | Taiyo Nippon Sanso Corp | マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜 |
| CN103918081A (zh) * | 2011-12-07 | 2014-07-09 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| US20160315169A1 (en) * | 2015-04-24 | 2016-10-27 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115241062B (zh) * | 2022-09-21 | 2022-12-13 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2553715B1 (en) | Semiconductor device and method of forming a staircase structure in a target substrate for manufacturing a semiconductor device | |
| CN100492667C (zh) | 具有垂直势垒的肖特基二极管 | |
| US20020066926A1 (en) | Trench schottky rectifier | |
| US6710419B2 (en) | Method of manufacturing a schottky device | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| KR20040028520A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN115274435B (zh) | 一种凸形碳化硅mps器件及其制备方法、芯片 | |
| CN115241062B (zh) | 一种凸形碳化硅jbs器件及其制备方法、芯片 | |
| US6281548B1 (en) | Power semiconductor device using semi-insulating polycrystalline silicon | |
| TWI440096B (zh) | 尚特基二極體及製造方法 | |
| JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| CN114446784A (zh) | 碳化硅结势垒肖特基二极管及其制备方法 | |
| CN112993017B (zh) | 碳化硅器件外延结构及其制备方法 | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| EP1915773B1 (en) | Semiconductor device manufacturing method | |
| CN211017091U (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管 | |
| JP2006186134A (ja) | 半導体装置 | |
| CN111081758B (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN110931571A (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法 | |
| WO2022142371A1 (zh) | 一种半导体器件及其制造方法 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| JPH11274521A (ja) | 半導体装置及びその製造方法 | |
| WO2017137291A2 (en) | Method for manufacturing a semiconductor device including a self-aligned contact to doped well region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220506 |