CN117524864A - P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法 - Google Patents

P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法 Download PDF

Info

Publication number
CN117524864A
CN117524864A CN202311726469.9A CN202311726469A CN117524864A CN 117524864 A CN117524864 A CN 117524864A CN 202311726469 A CN202311726469 A CN 202311726469A CN 117524864 A CN117524864 A CN 117524864A
Authority
CN
China
Prior art keywords
etching
type element
element doped
doped silicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311726469.9A
Other languages
English (en)
Inventor
欧阳文森
黄珊
王胜林
彭勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202311726469.9A priority Critical patent/CN117524864A/zh
Publication of CN117524864A publication Critical patent/CN117524864A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本申请公开了一种刻蚀速率高的P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法。P型元素掺杂硅的刻蚀方法包括以下步骤：提供待刻蚀结构，所述待刻蚀结构的材料包括P型元素掺杂硅；对所述待刻蚀结构进行快速热退火后，置于刻蚀液中进行刻蚀；其中，所述刻蚀液包括硝酸以及氢氟酸。本申请提供的P型元素掺杂硅的刻蚀方法通过P型元素掺杂硅依次进行快速热处理以及含有氢氟酸以及硝酸的刻蚀液进行刻蚀，可以有效将P型元素掺杂硅的刻蚀速率从提高至减少晶圆的刻蚀制程时间，提高半导体器件的生产速率。避免在控片回收清洗过程中由于刻蚀速率选择比的不够导致最终HF/HNO3混合溶液会对晶圆衬底的腐蚀。

Description

P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法
技术领域
本申请涉及半导体领域，特别是涉及一种P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法。
背景技术
湿法刻蚀是集成电路制造工艺最早采用的技术之一，湿法刻蚀的对象主要有氧化硅、氮化硅、单晶硅或多晶硅等。由于受其刻蚀的各向同性的限制，使得大部分的湿法刻蚀工艺被具有各向异性的干法刻蚀替代，但是它在尺寸较大的非关键层清洗中依然发挥着重要的作用。尤其是在对氧化物去除残留与表皮剥离的刻蚀中，比干法刻蚀更为有效和经济。
HF/HNO3的混合溶液凭借其自身的酸性和氧化性能，被广泛的应用在晶圆氧化层和金属离子的清洗中。对于该类化学试剂，其化学反应原理如下：Si+HNO3+6HF→H2SiF6+HNO2+H2O+H2。在整个反应中硝酸起到了氧化的作用，而氢氟酸起到了对二氧化硅刻蚀的作用。然而对于不同类型的多晶硅，其刻蚀速率也会存在不一样的现象，具体对于多晶硅在HF/HNO3中的刻蚀速率的变化如图1所示，对于N型多晶硅和没有掺杂任何元素的多晶硅来说其刻蚀速率分别是和/>的刻蚀速度，但是对于P型的硼掺杂的多晶硅，其刻蚀速率只有/>上述差别较大的刻蚀速率会直接影响到晶圆的刻蚀制程时间，以及在控片回收清洗过程中由于刻蚀速率选择得较低导致最终HF/HNO3混合溶液对晶圆衬底的腐蚀。
发明内容
基于此，为了减少刻蚀制程时间，有必要提供一种刻蚀速率高的P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法。
本申请一实施例提供一种P型元素掺杂硅的刻蚀方法，包括以下步骤：
提供待刻蚀结构，所述待刻蚀结构的材料包括P型元素掺杂硅；
对所述待刻蚀结构进行快速热退火后，置于刻蚀液中进行刻蚀；
其中，所述刻蚀液包含硝酸以及氢氟酸。
在其中一个实施例中，所述快速热退火的温度为800℃～1200℃。
在其中一个实施例中，所述快速热退火的时间为8s～70s。
在其中一个实施例中，在保护性气体氛围中进行所述快速热退火。
在其中一个实施例中，所述P型元素包括硼、铟以及镓中的一种或多种。
在其中一个实施例中，所述P型元素掺杂硅选自P型元素掺杂单晶硅以及P型元素掺杂多晶硅中的一种。
在其中一个实施例中，所述刻蚀液包括质量比为1:(5～125)的氢氟酸以及硝酸。
在其中一个实施例中，所述P型元素掺杂硅的制备方法为化学气相沉积、热扩散法或离子注入法。
本申请还提供一种半导体器件的制备方法，包括如上述的P型元素掺杂硅的刻蚀方法。
进一步地，本申请提供一种半导体器件，按照上述的半导体器件的制备方法制得的。
本申请一实施例提供的P型元素掺杂硅的刻蚀方法通过对含有P型元素掺杂硅的待刻蚀结构依次进行快速热退火处理以及含有氢氟酸以及硝酸的刻蚀液进行刻蚀，可以对P型元素掺杂硅的刻蚀速率从提高至/>减少晶圆的刻蚀制程时间，提高半导体器件的生产速率。
附图说明
图1为HF/HNO3的混合溶液分别对(a)P型多晶硅(b)N型多晶硅(c)没有掺杂任何元素的多晶硅的刻蚀速率分布图；
图2为实施例1以及各对比例的待刻蚀结构中的扫描电镜图(1)为硼掺杂多晶硅层，(2)为氮化硅层；
图3为实施例1刻蚀后的待刻蚀结构中的扫描电镜图，(2)为氮化硅层；
图4为对比例1刻蚀后的待刻蚀结构中的扫描电镜图(1)为硼掺杂多晶硅层，(2)为氮化硅层；
图5为对比例2刻蚀后的待刻蚀结构中的扫描电镜图，(2)为氮化硅层；
图6为实施例1的刻蚀方法刻蚀速率分布图；
图7为实施例2的待刻蚀结构中结构示意图，(1)为硼掺杂多晶硅层，(2)为氮化硅层；
图8为实施例2提供的待刻蚀结构利用传统刻蚀方法后的(a)结构示意图以及(b)扫描电镜图，(1)为硼掺杂多晶硅层，(2)为氮化硅层；
图9为实施例2刻蚀的待刻蚀结构后的(a)结构示意图以及(b)扫描电镜图，(1)为硼掺杂多晶硅层，(2)为氮化硅层。
具体实施方式
本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
除非另外指明，所有百分比、分数和比率都是按本申请组合物的总质量计算的。除非另外指明，有关所列成分的所有质量均给予活性物质的含量，因此它们不包括在可商购获得的材料中可能包含的溶剂或副产物。本文术语“质量百分比含量”可用符号“％”表示。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
本文中“包括”、“包含”、“含”、“含有”、“具有”或其它变体意在涵盖非封闭式包括，这些术语之间不作区分。术语“包含”是指可加入不影响最终结果的其它步骤和成分。术语“包含”还包括术语“由…组成”和“基本上由…组成”。本申请的组合物和方法/工艺包含、由其组成和基本上由本文描述的必要元素和限制项以及本文描述的任一的附加的或任选的成分、组份、步骤或限制项组成。本文中术语“效能”、“性能”、“效果”、“功效”之间不作区分。
本申请中的词语“优选地”、“更优选地”等是指，在某些情况下可提供某些有益效果的本申请实施方案。然而，在相同的情况下或其他情况下，其他实施方案也可能是优选的。此外，对一个或多个优选实施方案的表述并不暗示其他实施方案不可用，也并非旨在将其他实施方案排除在本申请的范围之外。
当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。
本申请一实施例提供一种P型元素掺杂硅的刻蚀方法，包括以下步骤：
提供待刻蚀结构，上述待刻蚀结构的材料包括P型元素掺杂硅；
对上述待刻蚀结构进行快速热退火后，置于刻蚀液中进行刻蚀；
其中，上述刻蚀液包含硝酸以及氢氟酸。
可以理解地，硅掺杂是指向硅材料中加入一定量的杂原子，以改变其电学性质，常用于半导体器件的制备。硅主要通过P型和N型两种掺杂方式改变其导电性质，同时掺杂改变了材料的电学性质，如载流子浓度、禁带带隙和电阻率等，从而影响器件的性能。进一步地P型掺杂是将硅中的硅晶格替换成少量的三价元素(如硼、铝或镓等)，从而制作出P型元素掺杂硅。在P型元素掺杂硅中，三价元素中的空穴成为主要的载流子，而少量的自由电子成为材料的杂质。
进一步地，P型元素掺杂硅的厚度为1μm～2μm，优选地，P型元素掺杂硅的厚度为1.3μm～1.8μm，具体地，P型元素掺杂硅的厚度可以但不限于是1.3μm、1.4μm、1.5μm、1.6μm、1.7μm或1.8μm。
在一个具体示例中，上述快速热退火的温度为800℃～1200℃。
具体地，上述快速热退火的温度可以但不限于是800℃、850℃、900℃、950℃、1000℃、1050℃、1100℃、1150℃或1200℃。优选地，快速热退火的温度为900℃～1150℃，进一步地，快速热退火的温度为1000℃～1050℃。
在一个具体示例中，上述快速热退火的时间为8s～70s。
具体地，上述快速热退火的时间可以但不限于是8s、10s、15s、20s、25s、30s、35s、40s、45s、50s、55s、60s、65s或70s。优选地，快速热退火的时间为15s～60s，进一步地，快速热退火的时间为10s～15s。
在一个具体示例中，在保护性气体氛围中进行上述快速热退火。可以理解地，快速热退火将工件加热到较高温度，根据材料和工件尺寸采用不同的保温时间，然后进行快速冷却，目的是使金属内部组织达到或接近平衡状态，获得良好的工艺性能和使用性能。
优选地，保护性气体可以但不限于是氮气或氩气。
在一个具体示例中，上述P型元素包括硼、铟以及镓中的一种或多种。优选地，P型元素包括硼。
在一个具体示例中，上述P型元素掺杂硅选自P型元素掺杂单晶硅以及P型元素掺杂多晶硅中的一种。可以理解地，多晶硅是由无数小的单晶硅构成的，类似于小晶体拼接而成的大块晶体，因此具有不完全的晶体结构。由于多晶硅这种结构，其物理性质相对不均匀，具有较高的表面粗糙度和晶界密度。相比之下，单晶硅具有完全的晶体结构，整个硅片都是由一个大的单晶体构成。因此，单晶硅具有更加均匀的物理性质，表面更加光滑且晶界密度较低。
进一步地，上述P型元素掺杂硅为P型元素掺杂多晶硅，具体地，上述P型元素掺杂硅为硼元素掺杂多晶硅。
在一个具体示例中，上述刻蚀液的组成包括质量比为1:(5～125)的氢氟酸以及硝酸。优选地，上述刻蚀液的组成包括质量比为1:(7～120)的氢氟酸以及硝酸。
具体地，刻蚀液的组成是包括体积比为1:(5～100)的质量百分数为49％的氢氟酸水溶液以及质量百分数为70％的硝酸水溶液。
进一步地，刻蚀液的组成是由体积比为1:(20～80)的质量百分数为49％的氢氟酸水溶液以及质量百分数为70％的硝酸水溶液。
具体地，刻蚀液的组成可以但不限于是由体积比1:20、1:30、1:35、1:40、1:50、1:60、1:70或1:80的质量百分数为49％的氢氟酸水溶液以及质量百分数为70％的硝酸水溶液，优选地，刻蚀液的组成是由体积比为1:(35～50)的质量百分数为49％的氢氟酸水溶液以及质量百分数为70％的硝酸水溶液。
在一个具体示例中，上述P型元素掺杂硅的制备方法为化学气相沉积、热扩散法或离子注入法。
可以理解地，化学气相沉积法是将掺杂气体引入反应腔室，使其与硅烷等前驱物质反应生成多晶硅。掺杂气体可以是单种或多种，也可在材料生长过程中变化。这种方法具有掺杂均匀、可控制掺杂数值和容易实现产业化等优点。
而热扩散的原理是：当环境温度升高时，基底材料的原子在平衡格点附近振动，它们当中有的会获得足够的能量而离开平衡格点，成为处于填隙状态的原子，同时在原格点上产生空位。当临近的杂质原子或基质原子迁移到空位时，发生空位扩散，如果迁移原子是基质原子，则称为自扩散行为，若是迁移原子是杂质原子，则称为杂质的扩散行为。半径较小的杂质原子从半导体晶格的间隙中挤进去，即“间隙式”扩散；半径较大的杂质原子代替半导体原子而占据格点的位置，再依靠周围空的格点(即空位)“替位式”扩散。即对硅而言，Au、Ag、Cu、Fe以及Ni等半径较小的杂质原子按间隙式扩散，而P、As、Sb、B、A1、Ga以及In等半径较大的杂质原子则按替位式扩散，间隙式扩散的速度比替位式扩散的速度快得多。
进一步地，离子注入法是将具有一定能量的带电离子掺入到硅中，注入能量再1keV到1MeV之间，对应的平均离子分布深度范围是10nm到10μm之间。相对于扩散工艺，离子注入的主要好处是能够使得杂质掺入量得到较为精准的控制，保持好的重复性，同时离子注入的加工工艺温度比扩散低。具体地，离子注入为离子源通过加热分解源气体，使其成为带电离子，加上约40kV的电压，引导这些带电离子移出离子源腔体并进入磁分析器。可以通过设定磁分析器的磁场强弱来使得符合要求的离子通过。被选中的离子进入加速管，离子在高压下被加速，从而获得注入时所需的能量。狭缝则是用来确保离子束不会走偏。注入系统内的气压维持在低于十的负四次方帕以下，使得由气体分子引起的离子散射降至最低，再利用静电偏转板使这些离子束扫描整个晶片表面并注入。
具体地，P型元素掺杂硅的制备方法为低压化学气相沉积(LPCVD)。
本申请一实施例提供的P型元素掺杂硅的刻蚀方法通过对P型元素掺杂硅依次进行快速热处理以及含有氢氟酸以及硝酸的刻蚀液进行刻蚀，可以有效将P型元素掺杂硅的刻蚀速率从提高至/>减少晶圆的刻蚀制程时间，提高半导体器件的生产速率。
本申请还提供一种半导体器件的制备方法，包括如上述的P型元素掺杂硅的刻蚀方法。
进一步地，半导体器件的制备方法包括但不限于BCD工艺，BCD工艺是一种单片集成工艺技术，该技术能够在同一芯片上制作双极管bipolar，CMOS和DMOS器件。具体地，双极器件中两种载流子都参加导电，驱动能力强，工作频率高，集成度低，一般应用于模拟电路对性能要求较高(高速、强驱动以及高精度)部分，而CMOS器件集成度高，功耗低，一般适合做逻辑处理，一些输入，也可做输出驱动。DMOS器件具有高压大电流驱动的特点，模拟电路和驱动，尤其是高压功率部分。更进一步地，上述半导体器件的制备方法还可以包括DTI_(Deep_Trench Isolation)隔离工艺是一种通过在芯片表面刻蚀深沟槽来隔离电路的工艺。具体而言，DTI隔离工艺是在硅片上刻蚀出深度达数微米的沟槽，然后在沟槽内填充绝缘材料，形成隔离结构。这种隔离结构可以有效地阻止不同电路之间的电流和电荷的传输，从而实现电路之间的电气隔离。
进一步地，本申请提供一种半导体器件，按照上述的半导体器件的制备方法制得的。
以下结合具体实施例对本申请的P型元素掺杂硅的刻蚀方法做进一步详细的说明。以下实施例中所用的原料，如无特别说明，均为市售产品。
实施例1
在IC内，电路与电路之间的距离0.18微米即芯片制程为0.18μm的EPI BCD项目中，其中包括对晶圆背面的掺杂硼的多晶硅进行刻蚀，其制程需要对如图2所示的晶圆背部的1.6μm厚的硼掺杂多晶硅进行刻蚀清除，
具体地，1.6μm厚的硼掺杂多晶硅的通过低压化学气相沉积的方法制备的，其中制备参数包括：掺杂气体流量50sccm～60sccm，制备时间为5小时～6.5小时，温度550℃～580℃，
对上述1.6μm厚的硼掺杂多晶硅进行快速退火，其中快速热退火的温度为1050℃，快速热退火的时间为10s，
使用刻蚀液对上述退火后的硼掺杂多晶硅进行刻蚀，刻蚀时间为50s，其中刻蚀液的组成为体积比为1:50的质量百分数为49％的氢氟酸以及质量百分数为70％的硝酸。
实施例2
深沟槽隔离DTI制程中，其中包括在形成掺杂多晶硅后还要进行对多晶硅的回刻，从而形成一定高度的P型的多晶硅，其制程需要对1.6μm厚的硼掺杂多晶硅进行刻蚀清除，
进行快速退火，其中快速热退火的温度为1000℃，快速热退火的时间为15s，
使用刻蚀液对上述退火后的硼掺杂多晶硅进行刻蚀，刻蚀时间为60s，其中刻蚀液的组成为体积比为1:35的质量百分数为49％的氢氟酸以及质量百分数为70％的硝酸。
对比例1
本对比例与实施例1区别在于没有进行快速热退火的步骤。
在IC内电路与电路之间的距离0.18微米即芯片制程为0.18μm的EPI BCD项目中，其中包括对晶圆背面的掺杂硼的多晶硅进行刻蚀，其制程需要对如图2所示的晶圆背部的1.6μm厚的硼掺杂多晶硅进行刻蚀清除，
具体地，1.6μm厚的硼掺杂多晶硅的通过低压化学气相沉积的方法制备的，其中制备参数包括：掺杂气体流量50sccm～60sccm，制备时间为5小时～6.5小时，温度550℃～580℃，
使用刻蚀液对上述退火后的硼掺杂多晶硅进行刻蚀，刻蚀时间为50s，其中刻蚀液的组成为体积比为1:50的质量百分数为49％的氢氟酸以及质量百分数为70％的硝酸。
对比例2
本对比例与实施例1区别在于没有进行快速热退火的步骤，且提高刻蚀时间至150s。
在IC内电路与电路之间的距离0.18微米即芯片制程为0.18μm的EPI BCD项目中，其中包括对晶圆背面的掺杂硼的多晶硅进行刻蚀，其制程需要对如图2所示的晶圆背部的1.6μm厚的硼掺杂多晶硅进行刻蚀清除，
具体地，1.6μm厚的硼掺杂多晶硅的通过低压化学气相沉积的方法制备的，其中制备参数包括：掺杂气体流量50sccm～60sccm，制备时间为5小时～6.5小时，温度550℃～580℃，
使用刻蚀液对上述退火后的硼掺杂多晶硅进行刻蚀，刻蚀时间为150s，其中刻蚀液的组成为体积比为1:50的质量百分数为49％的氢氟酸以及质量百分数为70％的硝酸。
上述刻蚀前的多晶硅的扫描电镜图如图2所示，其中(1)为硼掺杂多晶硅，(2)为氮化硅，实施例1、对比例1以及对比例2刻蚀后的扫描电镜图分别对应图3、图4以及图5。如图6所示为利用实施例1的刻蚀方法后对于P型元素掺杂硅的刻蚀速率分布图，通过对比可知通过优化刻蚀方案，对P型元素掺杂硅的刻蚀速率从提高至/>进一步通过比较对比例1、2以及实施例1，可以发现对比例1中使用同样的50s的时间掺杂硼的多晶硅在没有经过快速热退火，无法有效的清除P型掺杂多晶硅，而且对比例2在没有经过快速热退火的前提下还需要大概150s的时间才能有效的将晶圆背部的P型掺杂多晶硅有效的刻蚀干净，但是对于实施例1经过了快速热退火后的晶圆背部1.6μm厚的P型掺杂多晶硅使用50s的时间即可有效的刻蚀干净。大大降低了湿法刻蚀所需要的时间。
而在实施例2中，在深沟槽隔离DTI制程中由于工艺结构需要，在DTI制程工艺段会涉及到DTI的回刻(etch back)，从而形成一定高度的P型的多晶硅，由于需要对DTI沟道进行回刻，如图7材料间的结构示意图所示，为回刻前P型的多晶硅以及氮化硅层之间的位置关系，仅使用HF/HNO3的常规刻蚀方法导致如图8传统刻蚀后的材料间的(a)结构示意图所示的形貌以及(b)扫描电镜图，去除部分P型的多晶硅的同时水平表面上的氮化硅无法有效的保留，导致最上方水平表面的氮化硅也被去除了，无法满足工艺要求。而使用的本申请的刻蚀方法后，如图9所示为实施例2刻蚀后的材料间的(a)结构示意图所示的形貌以及(b)扫描电镜图，其形貌结构满足了制程需求，去除了部分掺杂多晶硅的同时还保留了最上方水平表面上具有一定高度的氮化硅。
进一步证明本申请提供的P型元素掺杂硅的刻蚀方法通过对P型元素掺杂硅依次进行快速热处理以及含有氢氟酸以及硝酸的刻蚀液进行刻蚀，可以有效将P型元素掺杂硅的刻蚀速率从提高至/>减少晶圆的刻蚀制程时间，提高半导体器件的生产速率。避免在控片回收清洗过程中由于刻蚀速率选择比的不够导致最终HF/HNO3混合溶液会对晶圆衬底的腐蚀。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，便于具体和详细地理解本申请的技术方案，但并不能因此而理解为对申请专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。应当理解，本领域技术人员在本申请提供的技术方案的基础上，通过合乎逻辑地分析、推理或者有限的实验得到的技术方案，均在本申请所附权利要求的保护范围内。因此，本申请专利的保护范围应以所附权利要求的内容为准，说明书可以用于解释权利要求的内容。

Claims (10)

1.一种P型元素掺杂硅的刻蚀方法，其特征在于，包括以下步骤：
提供待刻蚀结构，所述待刻蚀结构的材料包括P型元素掺杂硅；
对所述待刻蚀结构进行快速热退火后，置于刻蚀液中进行刻蚀；
其中，所述刻蚀液包含硝酸以及氢氟酸。
2.如权利要求1所述的P型元素掺杂硅的刻蚀方法，其特征在于，所述快速热退火的温度为800℃～1200℃。
3.如权利要求1所述的P型元素掺杂硅的刻蚀方法，其特征在于，所述快速热退火的时间为8s～70s。
4.如权利要求1所述的P型元素掺杂硅的刻蚀方法，其特征在于，在保护性气体氛围中进行所述快速热退火。
5.如权利要求1所述的P型元素掺杂硅的刻蚀方法，其特征在于，所述P型元素包括硼、铟以及镓中的一种或多种。
6.如权利要求1所述的P型元素掺杂硅的刻蚀方法，其特征在于，所述P型元素掺杂硅选自P型元素掺杂单晶硅以及P型元素掺杂多晶硅中的一种。
7.如权利要求1所述的P型元素掺杂硅的刻蚀方法，其特征在于，所述刻蚀液包括质量比为1:(5～125)的氢氟酸以及硝酸。
8.如权利要求1～7任一项所述的P型元素掺杂硅的刻蚀方法，其特征在于，所述P型元素掺杂硅的制备方法为化学气相沉积、热扩散法或离子注入法。
9.一种半导体器件的制备方法，其特征在于，包括如权利要求1～8任一项所述的P型元素掺杂硅的刻蚀方法。
10.一种半导体器件，其特征在于，按照权利要求9所述的半导体器件的制备方法制得的。
CN202311726469.9A 2023-12-15 2023-12-15 P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法 Pending CN117524864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311726469.9A CN117524864A (zh) 2023-12-15 2023-12-15 P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311726469.9A CN117524864A (zh) 2023-12-15 2023-12-15 P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN117524864A true CN117524864A (zh) 2024-02-06

Family

ID=89764691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311726469.9A Pending CN117524864A (zh) 2023-12-15 2023-12-15 P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117524864A (zh)

Similar Documents

Publication Publication Date Title
US7816237B2 (en) Ultra shallow junction formation by epitaxial interface limited diffusion
US6943087B1 (en) Semiconductor on insulator MOSFET having strained silicon channel
US7592671B2 (en) Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
EP1365447A2 (en) Manufacturing method of semiconductor substrate
CN103477419B (zh) 用于通过固相扩散形成超浅掺杂区域的方法
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
EP0092540A1 (de) Verfahren zum Gettern von Halbleiterbauelementen
US20060211221A1 (en) Method for producing a strained layer on a substrate and corresponding layer structure
US20090130826A1 (en) Method of Forming a Semiconductor Device Having a Strained Silicon Layer on a Silicon-Germanium Layer
US7033869B1 (en) Strained silicon semiconductor on insulator MOSFET
JP3139904B2 (ja) 半導体基板の製造方法および製造装置
CN101432849B (zh) Soi晶片的制造方法
JP2009149481A (ja) 半導体基板の製造方法
KR20040011368A (ko) 반도체 장치의 제조 방법
WO2007146777A2 (en) Method of manufacturing gate sidewalls that avoids recessing
CN115513172B (zh) 半导体结构及其制备方法
CN117524864A (zh) P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法
US20020098664A1 (en) Method of producing SOI materials
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
JPH06216137A (ja) 半導体装置およびその製造方法
JP2022503888A (ja) 広バンド・ギャップ半導体デバイスを製造するときの高エネルギ注入中におけるマスキング・システムおよび方法
US20230061683A1 (en) Method of Forming 3-Dimensional Spacer
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
KR100613286B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
JP2974442B2 (ja) バイポーラ型半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination