JPH08306622A - 化合物半導体の微結晶成長方法 - Google Patents
化合物半導体の微結晶成長方法Info
- Publication number
- JPH08306622A JPH08306622A JP13281595A JP13281595A JPH08306622A JP H08306622 A JPH08306622 A JP H08306622A JP 13281595 A JP13281595 A JP 13281595A JP 13281595 A JP13281595 A JP 13281595A JP H08306622 A JPH08306622 A JP H08306622A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- growing
- molecular beam
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板または薄膜上に孤立した微結晶
を形成すること。 【構成】 シリコンからなる基板上または薄膜上にＩＩ
Ｉ−Ｖ族化合物半導体を成長する方法において、あらか
じめ、フッ酸溶液などを用いた処理によってシリコン表
面を水素で終端する処理、又はセレン（Ｓｅ）、硫黄
（Ｓ）の少なくとも一方を含む雰囲気中での熱処理の、
いずれかを行ってシリコン表面に修飾層を形成した後、
ＩＩＩ−Ｖ族化合物半導体を成長する工程を行う化合物
半導体の微結晶成長方法である。
を形成すること。 【構成】 シリコンからなる基板上または薄膜上にＩＩ
Ｉ−Ｖ族化合物半導体を成長する方法において、あらか
じめ、フッ酸溶液などを用いた処理によってシリコン表
面を水素で終端する処理、又はセレン（Ｓｅ）、硫黄
（Ｓ）の少なくとも一方を含む雰囲気中での熱処理の、
いずれかを行ってシリコン表面に修飾層を形成した後、
ＩＩＩ−Ｖ族化合物半導体を成長する工程を行う化合物
半導体の微結晶成長方法である。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板上または
薄膜上にＩＩＩ−Ｖ族化合物半導体の微結晶をエピタキ
シャル成長する方法に関するものである。
薄膜上にＩＩＩ−Ｖ族化合物半導体の微結晶をエピタキ
シャル成長する方法に関するものである。
【０００２】
【従来の技術】従来、シリコン基板上または薄膜上にＩ
ＩＩ−Ｖ族化合物半導体を成長する場合、上記シリコン
基板または薄膜表面を砒素やＶ族元素で終端化させた後
にＩＩＩ族元素とＶ族元素によってＩＩＩ−Ｖ族化合物
半導体を成長させていたが、結晶は層状、あるいは大き
な島状に成長してしまい、微結晶の作成は困難であっ
た。
ＩＩ−Ｖ族化合物半導体を成長する場合、上記シリコン
基板または薄膜表面を砒素やＶ族元素で終端化させた後
にＩＩＩ族元素とＶ族元素によってＩＩＩ−Ｖ族化合物
半導体を成長させていたが、結晶は層状、あるいは大き
な島状に成長してしまい、微結晶の作成は困難であっ
た。
【０００３】
【発明が解決しようとする課題】そのため、シリコン基
板上または薄膜上に所望の半導体微結晶を形成するに際
し、成長初期から３次元的な微結晶状にエピタキシャル
成長する方法が必要であった。本発明の目的は、上記シ
リコン基板上または薄膜上に所望の半導体微結晶を形成
するに際し、シリコン表面に修飾層を形成してＶ族元素
の吸着を制限することによって成長初期から３次元微結
晶状にエピタキシャル成長することを可能にし、孤立し
た微結晶を形成することを可能にする化合物半導体の成
長方法を提供することにある。また、孤立した微結晶を
ステップ・エッジに整列させて成長する方法を提供する
ことを目的とする。
板上または薄膜上に所望の半導体微結晶を形成するに際
し、成長初期から３次元的な微結晶状にエピタキシャル
成長する方法が必要であった。本発明の目的は、上記シ
リコン基板上または薄膜上に所望の半導体微結晶を形成
するに際し、シリコン表面に修飾層を形成してＶ族元素
の吸着を制限することによって成長初期から３次元微結
晶状にエピタキシャル成長することを可能にし、孤立し
た微結晶を形成することを可能にする化合物半導体の成
長方法を提供することにある。また、孤立した微結晶を
ステップ・エッジに整列させて成長する方法を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め本発明は、 （１）シリコンからなる基板上または薄膜上にＩＩＩ−
Ｖ族化合物半導体を成長する方法において、前記基板上
または薄膜上に所望のＩＩＩ−Ｖ族化合物半導体微結晶
を形成する場合、セレン、硫黄の中少なくとも一方を含
む雰囲気中で熱処理を行って表面修飾層を形成した後、
所望のＩＩＩ−Ｖ族化合物半導体を成長する工程を行う
ことを特徴とする化合物半導体の微結晶成長方法を発明
の特徴とする。 （２）シリコンからなる基板上または薄膜上にＩＩＩ−
Ｖ族化合物半導体を成長する方法において、前記基板上
または薄膜上に所望のＩＩＩ−Ｖ族化合物半導体微結晶
を形成する場合、あらかじめフッ酸溶液による処理を行
い、シリコン表面を水素で終端する処理を行った後、所
望のＩＩＩ−Ｖ族化合物半導体を成長する工程を行うこ
とを特徴とする化合物半導体の微結晶成長方法を発明の
特徴とする。 （３）表面修飾層を形成する工程において、あらかじめ
シリコン基板に通電加熱などの手段でステップを形成し
た後に表面修飾層を形成し、半導体微結晶をステップの
エッジに沿って形成することを特徴とする（１）記載の
化合物半導体の微結晶成長方法を発明の特徴とする。 本発明の対象となるものは、上記シリコン基板上または
薄膜上に形成したＩＩＩ−Ｖ族化合物半導体微結晶で、
ＧａＰ，ＧａＡｓ，ＧａＳｂ，ＩｎＰ，ＩｎＡｓ，Ｉｎ
Ｓｂあるいはそれら材料の混晶系がある。
め本発明は、 （１）シリコンからなる基板上または薄膜上にＩＩＩ−
Ｖ族化合物半導体を成長する方法において、前記基板上
または薄膜上に所望のＩＩＩ−Ｖ族化合物半導体微結晶
を形成する場合、セレン、硫黄の中少なくとも一方を含
む雰囲気中で熱処理を行って表面修飾層を形成した後、
所望のＩＩＩ−Ｖ族化合物半導体を成長する工程を行う
ことを特徴とする化合物半導体の微結晶成長方法を発明
の特徴とする。 （２）シリコンからなる基板上または薄膜上にＩＩＩ−
Ｖ族化合物半導体を成長する方法において、前記基板上
または薄膜上に所望のＩＩＩ−Ｖ族化合物半導体微結晶
を形成する場合、あらかじめフッ酸溶液による処理を行
い、シリコン表面を水素で終端する処理を行った後、所
望のＩＩＩ−Ｖ族化合物半導体を成長する工程を行うこ
とを特徴とする化合物半導体の微結晶成長方法を発明の
特徴とする。 （３）表面修飾層を形成する工程において、あらかじめ
シリコン基板に通電加熱などの手段でステップを形成し
た後に表面修飾層を形成し、半導体微結晶をステップの
エッジに沿って形成することを特徴とする（１）記載の
化合物半導体の微結晶成長方法を発明の特徴とする。 本発明の対象となるものは、上記シリコン基板上または
薄膜上に形成したＩＩＩ−Ｖ族化合物半導体微結晶で、
ＧａＰ，ＧａＡｓ，ＧａＳｂ，ＩｎＰ，ＩｎＡｓ，Ｉｎ
Ｓｂあるいはそれら材料の混晶系がある。
【０００５】
【作用】本発明では、あらかじめ、例えばフッ酸溶液な
どを用いた処理によってシリコン表面を水素で終端する
処理、あるいはセレン（Ｓｅ）、硫黄（Ｓ）の少なくと
も一方を含む雰囲気中での熱処理のいずれかを行って表
面修飾層を形成することで上記基板または薄膜の表面安
定化を行い、表面エネルギーの低下を図り、しかる後、
所望のＩＩＩ−Ｖ族化合物半導体を成長する工程を行う
ことで成長初期から３次元微結晶にエピタキシャル成長
することを可能にし、孤立した半導体微結晶を形成する
ことができる。また、ステップのあるシリコン基板を用
いることによって孤立した微結晶をステップ・エッジに
整列させて成長することができる。
どを用いた処理によってシリコン表面を水素で終端する
処理、あるいはセレン（Ｓｅ）、硫黄（Ｓ）の少なくと
も一方を含む雰囲気中での熱処理のいずれかを行って表
面修飾層を形成することで上記基板または薄膜の表面安
定化を行い、表面エネルギーの低下を図り、しかる後、
所望のＩＩＩ−Ｖ族化合物半導体を成長する工程を行う
ことで成長初期から３次元微結晶にエピタキシャル成長
することを可能にし、孤立した半導体微結晶を形成する
ことができる。また、ステップのあるシリコン基板を用
いることによって孤立した微結晶をステップ・エッジに
整列させて成長することができる。
【０００６】
【実施例】次に本発明の実施例について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは言
うまでもない。本発明の方法を具体的に説明するため、
上記シリコン基板を用いて、熱処理雰囲気をセレン（Ｓ
ｅ）、所望のＩＩＩ−Ｖ族化合物半導体微結晶を形成す
る材料としてＩｎＡｓを例にして説明するが、前記の他
の組み合わせの場合も同様である。図１は、本発明の一
実施例を示すもので、各工程１，２，３における時間と
温度の関係を示した図である。まず、工程１では、シリ
コン基板の自然酸化膜を超高真空中で９００℃の加熱に
よって除去した。この際、酸化膜をフッ酸溶液で除去
し、超高真空装置に導入してもよい。次に、工程２で
は、Ｓｅ分子線源を用いて、Ｓｅ分子線のシャッタを開
いて、Ｓｅ分子線照射下で一定時間熱処理（基板温度５
００℃、１分間）を行って、表面修飾層を形成した。次
の工程３では、シリコン基板温度を３００℃に設定し、
１×１０-5Ｔｏｒｒのフラックスを有する砒素（Ａｓ）
分子線を該基板に照射した状態で、１×１０-7Ｔｏｒｒ
のフラックスを有するインジウム（Ｉｎ）分子線を２０
秒間照射することで、該基板上にＩｎＡｓ微結晶を形成
した。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは言
うまでもない。本発明の方法を具体的に説明するため、
上記シリコン基板を用いて、熱処理雰囲気をセレン（Ｓ
ｅ）、所望のＩＩＩ−Ｖ族化合物半導体微結晶を形成す
る材料としてＩｎＡｓを例にして説明するが、前記の他
の組み合わせの場合も同様である。図１は、本発明の一
実施例を示すもので、各工程１，２，３における時間と
温度の関係を示した図である。まず、工程１では、シリ
コン基板の自然酸化膜を超高真空中で９００℃の加熱に
よって除去した。この際、酸化膜をフッ酸溶液で除去
し、超高真空装置に導入してもよい。次に、工程２で
は、Ｓｅ分子線源を用いて、Ｓｅ分子線のシャッタを開
いて、Ｓｅ分子線照射下で一定時間熱処理（基板温度５
００℃、１分間）を行って、表面修飾層を形成した。次
の工程３では、シリコン基板温度を３００℃に設定し、
１×１０-5Ｔｏｒｒのフラックスを有する砒素（Ａｓ）
分子線を該基板に照射した状態で、１×１０-7Ｔｏｒｒ
のフラックスを有するインジウム（Ｉｎ）分子線を２０
秒間照射することで、該基板上にＩｎＡｓ微結晶を形成
した。
【０００７】図２は、上記実施例による手順でシリコン
表面をＳｅ分子線照射下で一定時間熱処理した表面を放
射光を用いた光電子分光によってＳｉ２ｐスペクトルを
測定した結果を示す。特定原子からの光電子スペクトル
を測定することによって、その原子がどの元素と結合し
ているかが判る。シリコン表面にはＳｉ−Ｓｉ結合（バ
ルク状態のＳｉ、すなわち４個のＳｉ原子に囲まれたＳ
ｉ）のほかにＳｉ−Ｓｅ結合が２種類存在する。すなわ
ち、４個のＳｅ原子と結合したＳｉ原子、および２個の
Ｓｅ原子と２個のＳｉ原子に囲まれたＳｉ原子である。
またＳｅ３ｄスペクトルにも２種類の結合状態が存在す
る（図示せず）。この結果に基づいてＳｅ処理したシリ
コン表面の構造を類推すると、次のようになる。すなわ
ち、最表面にＳｅ層が存在し、第２層目にはシリコン層
が存在する。第３層にはもう１つのＳｅ層が存在する。
第２層のＳｉ原子は第１層のＳｅと第３層のＳｅとに結
合しているため、より結合エネルギーの大きいＳｉ−Ｓ
ｅ（２）にピーク（図２の６）に対応し、第４層のＳｉ
原子は第３層のＳｅと第５層のＳｉとに結合しているた
め、結合エネルギーの小さいＳｉ−Ｓｅ（１）にピーク
（図２の５）に対応する。すなわち、この表面はＳｅ層
によって２重に保護、あるいは安定化されており、気体
分子などの吸着がきわめて起こりにくい状態になってい
る。この表面構造はＳｅで安定化されたＧａＡｓ表面の
構造と類似している。Ｓｅ／ＧａＡｓ表面では（文献：
F. Maeda et al., Phys. Rev. B48 (1993) 4956)に示さ
れるように表面約３原子層がＧａ2 Ｓｅ3 という結晶構
造をしており、安定なＧａ−Ｓｅ結合がＡｓやＳｂなど
の付着を妨げ、この基板の上にＩｎＡｓやＩｎＳｂなど
のナノ結晶成長が可能になっている（例えば、Y. Watan
abe et al., Jpn. J. Appl. Phys. 33 (1994) 698.) 。
このように、Ｓｅ処理したＳｉ表面にはＡｓやＳｂ原子
の吸着は強く制限され、ＧａＡｓ、ＧａＳｂ、ＩｎＡ
ｓ、ＩｎＳｂなどの結晶は微結晶化する。ただし、基板
温度を高くするとＡｓやＳｂ原子は水素終端シリコンや
Ｓｅ終端シリコンの表面に吸着するため、これらの吸着
が強く抑制される基板温度で微結晶の成長を行う必要が
ある。一般的傾向として、基板温度が低すぎると微結晶
の品質の低下を招き、また高すぎると微結晶のサイズが
大きくなりすぎて量子サイズ効果の発現が期待出来なく
なるため、所望のＩＩＩ−Ｖ族化合物半導体微結晶の特
性によって最適基板温度を決める必要がある。なお、図
２において、４は工程２で形成した修飾化シリコン表面
からのＳｉ２ｐ光電子スペクトルをピーク分離した成分
（ＳＩ−Ｓｉ結合に相当）を示す。
表面をＳｅ分子線照射下で一定時間熱処理した表面を放
射光を用いた光電子分光によってＳｉ２ｐスペクトルを
測定した結果を示す。特定原子からの光電子スペクトル
を測定することによって、その原子がどの元素と結合し
ているかが判る。シリコン表面にはＳｉ−Ｓｉ結合（バ
ルク状態のＳｉ、すなわち４個のＳｉ原子に囲まれたＳ
ｉ）のほかにＳｉ−Ｓｅ結合が２種類存在する。すなわ
ち、４個のＳｅ原子と結合したＳｉ原子、および２個の
Ｓｅ原子と２個のＳｉ原子に囲まれたＳｉ原子である。
またＳｅ３ｄスペクトルにも２種類の結合状態が存在す
る（図示せず）。この結果に基づいてＳｅ処理したシリ
コン表面の構造を類推すると、次のようになる。すなわ
ち、最表面にＳｅ層が存在し、第２層目にはシリコン層
が存在する。第３層にはもう１つのＳｅ層が存在する。
第２層のＳｉ原子は第１層のＳｅと第３層のＳｅとに結
合しているため、より結合エネルギーの大きいＳｉ−Ｓ
ｅ（２）にピーク（図２の６）に対応し、第４層のＳｉ
原子は第３層のＳｅと第５層のＳｉとに結合しているた
め、結合エネルギーの小さいＳｉ−Ｓｅ（１）にピーク
（図２の５）に対応する。すなわち、この表面はＳｅ層
によって２重に保護、あるいは安定化されており、気体
分子などの吸着がきわめて起こりにくい状態になってい
る。この表面構造はＳｅで安定化されたＧａＡｓ表面の
構造と類似している。Ｓｅ／ＧａＡｓ表面では（文献：
F. Maeda et al., Phys. Rev. B48 (1993) 4956)に示さ
れるように表面約３原子層がＧａ2 Ｓｅ3 という結晶構
造をしており、安定なＧａ−Ｓｅ結合がＡｓやＳｂなど
の付着を妨げ、この基板の上にＩｎＡｓやＩｎＳｂなど
のナノ結晶成長が可能になっている（例えば、Y. Watan
abe et al., Jpn. J. Appl. Phys. 33 (1994) 698.) 。
このように、Ｓｅ処理したＳｉ表面にはＡｓやＳｂ原子
の吸着は強く制限され、ＧａＡｓ、ＧａＳｂ、ＩｎＡ
ｓ、ＩｎＳｂなどの結晶は微結晶化する。ただし、基板
温度を高くするとＡｓやＳｂ原子は水素終端シリコンや
Ｓｅ終端シリコンの表面に吸着するため、これらの吸着
が強く抑制される基板温度で微結晶の成長を行う必要が
ある。一般的傾向として、基板温度が低すぎると微結晶
の品質の低下を招き、また高すぎると微結晶のサイズが
大きくなりすぎて量子サイズ効果の発現が期待出来なく
なるため、所望のＩＩＩ−Ｖ族化合物半導体微結晶の特
性によって最適基板温度を決める必要がある。なお、図
２において、４は工程２で形成した修飾化シリコン表面
からのＳｉ２ｐ光電子スペクトルをピーク分離した成分
（ＳＩ−Ｓｉ結合に相当）を示す。
【０００８】また１％のフッ酸溶液（ｐＨ＝２）処理後
に超純水洗浄によって得られたシリコン表面を３００℃
に設定し、１×１０-5Ｔｏｒｒのフラックスの砒素分子
線を前記基板に照射した状態で、１×１０-7Ｔｏｒｒの
フラックスのインジウム分子線を２０秒照射しても同様
のＩｎＡｓ微結晶が得られた。なおシリコン表面を超純
水で煮沸した後にＮＨ4 Ｆ溶液（ｐＨ＝８）で処理して
も同様の水素終端が得られ効果は同じである。
に超純水洗浄によって得られたシリコン表面を３００℃
に設定し、１×１０-5Ｔｏｒｒのフラックスの砒素分子
線を前記基板に照射した状態で、１×１０-7Ｔｏｒｒの
フラックスのインジウム分子線を２０秒照射しても同様
のＩｎＡｓ微結晶が得られた。なおシリコン表面を超純
水で煮沸した後にＮＨ4 Ｆ溶液（ｐＨ＝８）で処理して
も同様の水素終端が得られ効果は同じである。
【０００９】このように、本発明による上記実施例の方
法を用いれば、孤立した微結晶を形成することができる
ことを示している。さらに、シリコン基板に通電加熱処
理を施すことによって数１０ｎｍ幅のステップを形成す
ることができることは公知であるが、この表面を上記Ｓ
ｅビームで表面修飾した上で図１の工程３を実施するこ
とで、ＧａＡｓ、ＧａＳｂ、ＩｎＡｓ、ＩｎＳｂなどの
微結晶をこのステップ・エッジに整列させて成長させる
ことができる（図示せず）。また、上記実施例では、工
程２では、Ｓｅ分子線源を用いて、Ｓｅ分子線のシャッ
タを開いて、Ｓｅ分子線照射下で一定時間熱処理を行っ
て、表面修飾層を形成したが、所定の温度で上記基板ま
たは薄膜の表面上に硫黄、セレンの少なくとも一方を堆
積し、しかる後、超高真空中で熱処理を行う方法でも基
板表面に表面修飾層を形成することができ、同様の効果
が得られ、本発明は有効である。
法を用いれば、孤立した微結晶を形成することができる
ことを示している。さらに、シリコン基板に通電加熱処
理を施すことによって数１０ｎｍ幅のステップを形成す
ることができることは公知であるが、この表面を上記Ｓ
ｅビームで表面修飾した上で図１の工程３を実施するこ
とで、ＧａＡｓ、ＧａＳｂ、ＩｎＡｓ、ＩｎＳｂなどの
微結晶をこのステップ・エッジに整列させて成長させる
ことができる（図示せず）。また、上記実施例では、工
程２では、Ｓｅ分子線源を用いて、Ｓｅ分子線のシャッ
タを開いて、Ｓｅ分子線照射下で一定時間熱処理を行っ
て、表面修飾層を形成したが、所定の温度で上記基板ま
たは薄膜の表面上に硫黄、セレンの少なくとも一方を堆
積し、しかる後、超高真空中で熱処理を行う方法でも基
板表面に表面修飾層を形成することができ、同様の効果
が得られ、本発明は有効である。
【００１０】
【発明の効果】以上説明したように、本発明の化合物半
導体の微結晶成長方法によれば、従来困難であったシリ
コン基板上に孤立した化合物半導体微結晶を効率良く形
成することが可能となり、さらには、微結晶を整列させ
て成長することが可能になり、量子箱電子デバイスや量
子箱光デバイスの実現に向け本技術分野が大きく前進す
る。
導体の微結晶成長方法によれば、従来困難であったシリ
コン基板上に孤立した化合物半導体微結晶を効率良く形
成することが可能となり、さらには、微結晶を整列させ
て成長することが可能になり、量子箱電子デバイスや量
子箱光デバイスの実現に向け本技術分野が大きく前進す
る。
【図１】本発明の化合物半導体の微結晶成長方法の一実
施例を示すもので、各工程１，２，３における時間と温
度との関係を示す図である。
施例を示すもので、各工程１，２，３における時間と温
度との関係を示す図である。
【図２】本実施例による手順でシリコン表面をＳｅ分子
線照射下で一定時間熱処理した表面を放射光を用いた光
電子分光によってＳｉ２ｐスペクトルを測定した結果を
示すもので、シリコン表面にはＳｉ−Ｓｉ結合（バルク
状態のＳｉ）のほかにＳｉ−Ｓｅ結合が２種類存在する
ことを示している。
線照射下で一定時間熱処理した表面を放射光を用いた光
電子分光によってＳｉ２ｐスペクトルを測定した結果を
示すもので、シリコン表面にはＳｉ−Ｓｉ結合（バルク
状態のＳｉ）のほかにＳｉ−Ｓｅ結合が２種類存在する
ことを示している。
【符号の説明】 １ シリコン基板表面の清浄化工程 ２ セレン（Ｓｅ）雰囲気中でのシリコン基板表面の熱
処理による表面修飾層の形成工程 ３ ＩｎＡｓ微結晶の形成工程 ４ 工程２で形成した修飾化シリコン表面からのＳｉ２
ｐ光電子スペクトルをピーク分離した成分（Ｓｉ−Ｓｉ
結合に相当） ５ 工程２で形成した修飾化シリコン表面からのＳｉ２
ｐ光電子スペクトルをピーク分離した成分（Ｓｉ−Ｓｅ
（１）結合に相当） ６ 工程２で形成した修飾化シリコン表面からのＳｉ２
ｐ光電子スペクトルをピーク分離した成分（Ｓｉ−Ｓｅ
（２）結合に相当）
処理による表面修飾層の形成工程 ３ ＩｎＡｓ微結晶の形成工程 ４ 工程２で形成した修飾化シリコン表面からのＳｉ２
ｐ光電子スペクトルをピーク分離した成分（Ｓｉ−Ｓｉ
結合に相当） ５ 工程２で形成した修飾化シリコン表面からのＳｉ２
ｐ光電子スペクトルをピーク分離した成分（Ｓｉ−Ｓｅ
（１）結合に相当） ６ 工程２で形成した修飾化シリコン表面からのＳｉ２
ｐ光電子スペクトルをピーク分離した成分（Ｓｉ−Ｓｅ
（２）結合に相当）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清倉 孝規 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (3)
- 【請求項１】 シリコンからなる基板上または薄膜上に
ＩＩＩ−Ｖ族化合物半導体を成長する方法において、前
記基板上または薄膜上に所望のＩＩＩ−Ｖ族化合物半導
体微結晶を形成する場合、セレン、硫黄の中少なくとも
一方を含む雰囲気中で熱処理を行って表面修飾層を形成
した後、所望のＩＩＩ−Ｖ族化合物半導体を成長する工
程を行うことを特徴とする化合物半導体の微結晶成長方
法。 - 【請求項２】 シリコンからなる基板上または薄膜上に
ＩＩＩ−Ｖ族化合物半導体を成長する方法において、前
記基板上または薄膜上に所望のＩＩＩ−Ｖ族化合物半導
体微結晶を形成する場合、あらかじめフッ酸溶液による
処理を行い、シリコン表面を水素で終端する処理を行っ
た後、所望のＩＩＩ−Ｖ族化合物半導体を成長する工程
を行うことを特徴とする化合物半導体の微結晶成長方
法。 - 【請求項３】 前記の表面修飾層を形成する工程におい
て、あらかじめシリコン基板に通電加熱などの手段でス
テップを形成した後に上記表面修飾層を形成し、半導体
微結晶をステップのエッジに沿って形成することを特徴
とする請求項１記載の化合物半導体の微結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13281595A JPH08306622A (ja) | 1995-05-01 | 1995-05-01 | 化合物半導体の微結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13281595A JPH08306622A (ja) | 1995-05-01 | 1995-05-01 | 化合物半導体の微結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306622A true JPH08306622A (ja) | 1996-11-22 |
Family
ID=15090225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13281595A Pending JPH08306622A (ja) | 1995-05-01 | 1995-05-01 | 化合物半導体の微結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009035079A1 (ja) * | 2007-09-12 | 2009-03-19 | Asahi Kasei Emd Corporation | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス |
-
1995
- 1995-05-01 JP JP13281595A patent/JPH08306622A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009035079A1 (ja) * | 2007-09-12 | 2009-03-19 | Asahi Kasei Emd Corporation | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス |
| US8552533B2 (en) | 2007-09-12 | 2013-10-08 | Asahi Kasei Emd Corporation | Compound semiconductor substrate and method for manufacturing the same |
| JP5428023B2 (ja) * | 2007-09-12 | 2014-02-26 | 旭化成エレクトロニクス株式会社 | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5735949A (en) | Method of producing electronic, electrooptical and optical components | |
| US6030884A (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| US6210479B1 (en) | Product and process for forming a semiconductor structure on a host substrate | |
| US4891091A (en) | Method of epitaxially growing compound semiconductor materials | |
| JPH076951A (ja) | シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション | |
| JP6062887B2 (ja) | エピタキシャル固体半導体ヘテロ構造及びその製造方法 | |
| JP2570646B2 (ja) | Ｓｉベ−ス半導体結晶基板及びその製造方法 | |
| JP3007971B1 (ja) | 単結晶薄膜の形成方法 | |
| JPH0758686B2 (ja) | 三次元物質上への二次元物質のヘテロエピタキシャル成長法 | |
| JPH08306622A (ja) | 化合物半導体の微結晶成長方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| Oshima et al. | Initial stages of nanocrystal growth of compound semiconductors on Si substrates | |
| US5132247A (en) | Quantum effective device and process for its production | |
| JPS63184320A (ja) | 半導体装置 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JPH04312915A (ja) | ＧａＡｓ（１１１）Ａ面基板の表面処理方法 | |
| JP2894917B2 (ja) | フッ素化合物上半導体製造方法 | |
| JPH06140332A (ja) | ＡｌＧａＡｓ膜形成方法 | |
| JPH08288216A (ja) | 化合物半導体の成長方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| US5940723A (en) | Heteroepitaxial growth of III-V materials | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| US6197441B1 (en) | Cubic nitride semiconductor device and fabrication method of the same | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 |