JPH0461350A - 化合物半導体電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、化合物半導体電界効果トランジスタの構造
に間するものであり、特に格子構造を乱している量子井
戸層を有した、いわゆるシュートモルフイック電界効果
トランジスタの構造に関する。

（従来の技術） 従来、シュートモルフイック電界効果トランジスタの一
例として文献：第５０回応用物理学会学術講演会講演予
稿集（２８ｐ−ＺＡ−１２）（１９８９）に開示された
ものがある。この文献に開示されでいる電界効果トラン
ジスタは、ＧａＡｓ電界効果トランジスタのＳｉドープ
したｎ型ＧａＡｓチャネル層と、その直下のノンドープ
ＧａＡｓバッファ層との界面に、格子緩和による転位か
発生する膜厚（臨界膜厚と称する）よりも薄いｎ型Ｉｎ
ＧａＡｓ量子井戸層を挿入した構造となっている。こう
した量子井戸層をチャネル層中に介挿した電界効果トラ
ンジスタを一般にシュートモル２イツクＹＥＳ）−ＥＴ
と称し、上述した従来例では量子井戸層をＩ　ｎＧａＡ
ｓとし、ＭＥＳＦＥＴＩＧａＡｓで構成している。

以下、この発明の説明に先立ち、この従来のシュートモ
ルフイックＭＥＳＦＥＴの構造例について簡単に説明す
る。

第２図（Ａ）は、従来のシュートモルフイックＭＥＳＦ
ＥＴを概略的に示す断面図であり、第２図（Ｂ）は、そ
の伝導帯のエネルキーバント構造の一例を示す図である
。図中、伝導体エネルギーｖＥｃで示し、フエルミレヘ
ル’ｊ５　Ｅ　Ｆで示しである。

第２図（Ａ）において、１］は半絶縁性ＧａＡｓ基板、
］３は膜厚７０００人のノンド〜ブＧａＡｓバッファ層
、１５はＳｉドープしたｎ型Ｉ　ｎｏ、２　Ｇａｏ、Ｂ
　Ａｓ層で膜厚は１００人、］７はＳｉドープｎ型Ｇａ
Ａｓチャネル層て膜厚は２０００人、１９はＳｌを高濃
度ドーピングしでオーミック金属であるソース・トレイ
ン金属とのコンタクトを可能とするためのｎ型ＧａＡｓ
キャップ層て膜厚は１０００人、２１および２３はオー
ミック金属であるソース金属およびトレイン金属、そし
て２５はＴ　ｉ　／　Ａρゲート金属である。ゲートは
りセス構造を有しており、このリセスはｎ型ＧａＡｓキ
ャップ層１９の表面からチャネル層１７にまで設けであ
る。そしてトランジスタのチャネルは、リセスエッチン
グで残されたチャネル層１７の部分と、その下側の量子
井戸層１５とて形成される。

上述したバッファ層１３、量子井戸層１５、チャネル層
］７およびキャップ層］９は、分子線エピタキシ法によ
り結晶成長させで得でいる。

ところで、通常、トランジスタを高周波高出力素子とし
て用いるためには、少なくとも高い電流駆動能率、チャ
ネルへのキャリアの良好な閉し込め、高い遮断周波数お
よび高い相互コンダクタンスか要求されている。

上述したシュートモルフイックＭＥＳＦＥＴ構造によれ
ば、第２図（８）に示すように、ＩｎＧａＡｓ！子井戸
層１５をチャネルとバッファ層１３の界面に導入してい
ることにより、■Ｉ　ｎＧａＡｓの存在により、シート
キャリア濃度か向上するため、高い電流駆動能力が得ら
れること ■Ｉ　ｎＧａＡｓが存在するため、キャリアの飽和速度
が向上し、このため、高い遮断周波数と高い相互コンダ
クタンスが得られること。

という上述した特性の向上か期待されている。

（発明か解決しようとする課題） しかしなから、上述した構造では、素子の高速化、高周
波化に対応して例えば０．２ｕｍにゲート長を短縮しで
いった場合、第３図に示すようにトランジスタの電圧−
電流特性（電圧を横軸および電流を縦軸に示す）におい
て、ゲート電極に印加する電圧（ゲートバイアス）をバ
ラメークとし、このゲートバイアスを負にしていつても
、トレイン電流かＯにならないという、いわゆるピンチ
オフ特性の不良か発生してしまうという問題があった。

このようなどンチオフ特性の劣化が生しるのは次のよう
な理由によるものと考えられる。

上述した第２図（Ａ）に示すようなシュートモルフイッ
クＭＥＳＦＥＴの構造では、チャネル層１７へのキャリ
アの閉じ込めは、量子井戸構造に基づく伝導帯のエネル
キー不連続によっている。従って、従来のシュートモル
フイックＭＥＳＦＥＴの構造においては、上述した伝導
帯のエネルキー不連続を持たないＭＥＳＦＥＴと比較し
、チャネルへのキャリア閉じ込め効果に優れている。し
かし、このエネルキー不連続は、例えばＩ　ｎＱ、２　
Ｇａｏ、ａ　ＡｓとＧａＡｓとて約０．１３ｅＶどうい
うように小さい、このため、ゲート長の短縮によりチャ
ネル内の電子の速度方向ベクトルのチャネルに対する垂
直成分が増大するに伴って、チャネルからバッファ層１
３に移動する電子の数が増加するので、とンチオフしな
いのであると考えられる。

また、電界効果トランジスタの電流駆動能力を高めるた
めには、チャネルのドーピング濃度を増大させる方法が
通常行なわれる。上述した従来構造においては、この電
流駆動能力向上の目的でチャネル層底部の量子井戸層の
ドーピング濃度を増大させていった場合、ある一定の濃
度を超えるとピンチオフ特性の不良か発生しやすくなる
という問題があった。

この現象は、以下のような原因によるものと考えられる
。

第２図（Ａ）に示すようなシュートモルフイックＭＥＳ
ＦＥＴでは、ゲートバイアスを負に印加していくと、電
子の多くか量子井戸層を走行することになる。ところか
、この量子井戸層内を走行することのできる電子数の上
限は、量子井戸内のサブハントの状態と度数の総和によ
り規定されるため、ある量以上のｎ型不純物のトーヒ°
ングを量子井戸層に施すと、量子井戸内を走行し得ない
電子はノンドープバッファ層に移動し、ピンチオフ不良
を招くことになると考えられる。

上述した量子井戸構造に基づく伝導帯のエネルキー不連
続の大きさは、物貢に固有の値であり、また、Ｉ　ｎ、
Ｇａ、−ｘＡｓのＩｎの組成比を増加させてエネルギー
不連続量を増やすことにも限界がある。このため、この
短ゲートでのピンチオフ特性の劣化は避けられず、また
、量子井戸層のドーピング濃度を増大させた場合のピン
チオフ特性の劣化も避けられなかった。

そこで、この出願に係る発明者等は、従来構造であるシ
ュートモルフイックＭＥＳＦＥＴの特色である高いキャ
リアの移動度、高いシートキャリア濃度といった優れた
特性を保持しつつ、上述したピンチオフ特性劣化という
問題の解決を図るための種々の研寛および実験を行なっ
たところ、ピンチオフ特性の劣化の抑制を図る一つの方
策として、チャネルとバッファ層とのポテンシャルバリ
ヤとなるバッファ層の伝導帯のエネルキーを、量子井戸
層から基板側へ行くに従って、従来よりも一層高くして
やれば良いことを発見した。

そこで、この発明の目的は、チャネル層中に量子井戸層
を有する化合物半導体電界効果トランジスタが本来持っ
ている特性を損なうことなく、どンチオフ特性の改善を
図ることかできるａ造の化合物半導体電界効果トランジ
スタを提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この発明によれば、 半絶縁性基板上に、ノンドープバッファ層と、チャネル
層と、このチャネル層内に介在させた量子井戸層とを少
なくとも具える化合物半導体電界効果トランジスタにお
いて、 ノンドープバッファ層内にＰ型の埋込み層を介在させで
あり、 このＰ型埋込み層は、価電子帯に中性領域が生じない程
度のＰ型不純物添加濃度、厚さおよびバッファ層内での
位置％有している ことを特徴とする。

この発明の笑施に当り、好ましくは、化合物半導体電界
効果トランジスタをＧａＡｓ系電界効果トランジスタと
するのが良い。このため、この発明の好適例では、 半組Ｒ牲ＧａＡｓ基板上に、ノンドープＧａＡｓバッフ
ァ層と、ｎ型にドープしたＧａＡｓチャネル層と、この
チャネル層内に介在させたｎ型にドープしたＩ　ｎＧａ
Ａｓ量子井戸層とを少なくとも具える化合物半導体電界
効果トランジスタにおいて、 ノンドープＧａＡｓバッ２ア層内にＰ型ｌこドープした
ＧａＡｓ埋込み層を介在させてあり、このＰ型ＧａＡｓ
埋込み層は、価電子帯に中性領域が生しない程度のＰ型
不純物濃度と厚さ、およびバッファ層内における位置を
有している構造とするのが良い。

（作用） このように、この発明の化合物半導体電界効果トランジ
スタによれば、ノンドープバッファ層中にＰ型埋込み層
を設け、このＰ型埋込み層の不純物添加濃度、膜厚およ
びバッファ層内での位置を、価電子帯に中性領域が生じ
ない程度にそれぞれ定めである。従って、バッファ層の
チャネル層に近接した領域での伝導帯のエネルギーを上
昇させ、よってキャリアのチャネル層への閉し込めを一
層向上させることができる。しかも、このようなＰ型埋
込み層を設けても、チャネル層の構造は変更しでおらず
、また、チャネル層のバンド構造に影響をもたらすこと
もないため、既に説明した■および■のシュートモルフ
イックＭＥＳＦＥＴの特性の保持はもとより、ピンチオ
フ特性の劣化を防止することができる。

（実施例） 以下、図面ヲ参照して、この発明の化合物半導体電界効
果トランジスタの実施例につき説明する。

尚、以下の実施例では、−例としてＧａＡｓ電界効果ト
ランジスタにつき説明する。また、図は、この発明が理
解できる程度に各構成成分の寸法、形状および配ｌ１１
１係等を概略的に示しであるにすぎない。また、以下の
実施例は、単なる好適例にすぎないので、以下に説明す
る材料、数値的条件その他の条件等は、これらの実施例
にのみ限定されるものではないことを理解されたい。

また、以下の実施例において、図中、第２図（Ａ）に示
した構成成分と笑質的に同一の構成成分については同一
の符号を付して示し、特に言及する場合を除き、その詳
細な説明を省略する。

第１図（Ａ）は、この発明のＧａＡｓ電界効果トランジ
スタ（以下、単にＦＥＴと称する場合がある）の構造の
一実施例を示す断面図であり、第１図（Ｂ）は、第１図
（Ａ）のＦＥＴの伝導帯のエネルキーバンド図である。

この第１図（Ａ）に示すＦＥＴは、ノンドープＧａＡｓ
バッファ層１３中に、Ｂｅ（ヘリリウム）ドープＧａＡ
ｓとしてのＰ型ＧａＡｓ埋込み層３０を有する以外は、
既に説明した従来構造のシュートモルフイックＭＥＳＦ
ＥＴと同等であり、従って、この場合にも、この埋込み
層３Ｑを含めて、各層１３．１５．１７および１９かう
なる構造は、従来普通の分子線エピタキシ法によって形
成することができる。尚、ここで、量子井戸層１５とチ
ャネル層１７とで一つのチャネル層を構成し、またＰ型
埋込み層３０とバッファ層１３とで一つのバッファ層を
構成しでいる。

例えば、その場合、ノンドープＧａＡｓバッファ層］３
成長時の一定の時間だけ、アクセプタとしてのＢｅ（ヘ
リリウム）のシャッタを開いて埋込み層３ｏの膜厚制御
を行ない、かつ、そのＢｅセル温度を制御してアクセプ
タ濃度の制ｖａを行なうようにしで、バ・ソファ層］３
中の所望の位置に一定の膜厚およびアクセプタ濃度を有
するＰ型ＧａＡｓ埋込み層３０を導入することができる
。

このＰ型ＧａＡｓ埋込み層は、価電子帯に中性領域が生
じない程度の濃度、膜厚およびバッファ層内での位置と
すれば良い。

このようにするのは、もし価電子帯に中性領域が生じて
Ｐ型埋込み層３０においてホール（ｈ○ｌｅ）伝導が起
こると、ｎ−チャネル層とＰ型埋込み層間にキャパシタ
ンスが発生し、トランジスタ全体のキャパシタンスの増
大により、高周波特性が劣化する。これを回避するため
、Ｐ型埋込み層３ｏは、価電子帯に中性領域が生しない
程度のＰ型不純物添加濃度、厚さおよびバッファ層内に
おける位置％有するものとして形成する必要がある。

この実施例では、好ましくは、Ｐ型ＧａＡｓ埋込み層３
０をその膜厚が約５０人の薄層とし、しかもＢｅドーピ
ング濃度を約５ｘ１０”ｃｍ−”とする、そして、この
実施例では、ノンドープＧａＡｓバッファ層１３のうち
、Ｐ型埋込み層３ｏの上側、従ってチャネル側の部分１
３ａの厚ざｄ、を５００λ程度とし、一方、このＰ型埋
込み層３０の下側、従って基板側のノンドープＧａＡｓ
バッファ層部分１３ｂの厚ざｄ２’＆７０００λ程度と
している。

この第３図（Ｂ）に示す、上述したこの発明の実施例の
構造によれば、ノンドープＧａＡｓバッファ層１３中に
Ｐ型ＧａＡｓ埋込み層３０を導入したことにより、チャ
ネルに近接した側のノンドープＧａＡｓパ・ンファ層１
３のうぢＰ型埋込み層３０とチャネル層との間の部分１
３ａの伝導蓄エネルギーＥｃは上昇する。チャネルとバ
ッファ界面近傍における、このような伝導帯エネルギー
の上昇により、チャネル層とバッファ層との間のポテン
シャルバリヤが上昇することになるので、キャリアのチ
ャネル層１７への閉じ込めは向上することになる。従っ
て、短ゲート長構造のＦＥ’Ｔ、或いは、量子井戸層の
ドーピング濃度が高いＦＥＴにおいてゲートバイアス電
圧を○ボルトとした場合に発生するおそれのある、チャ
ネル層１７からバッファ層へのキャリアの漏れを抑制で
きる。よって、上述した両ＦＥＴにおいて、ピンチオフ
をより確笑に行なわせることができる。

第４図は、上述したこの発明の実施例の構造における伝
導帯エネルギ−（寅線工て示す）と、従来構造のシュー
トモルフイックＭＥＳＦＥＴの伝導帯エネルギ−（破線
■で示す）とを比較しで示すエネルギーバンド構造図で
ある。このエネルギーバンド構造図は、平行平板容ｊｌ
を考えた近似を用いて計算して表わした。

第４図の比較データからも理解できるように、Ｐ型Ｇａ
Ａｓの存在する位置における伝導帯とフェルミレベルＥ
、とのエネルギー差Ｅ、、Ｅ２（但し、Ｅ、はこの発明
のＦＥＴでのエネルギー差であり、Ｅ２は従来構造での
エネルギー差である）は、従来構造ではＥ２は約０．１
ｅＶであるのに対し、この発明の実施例の構造の場合に
は、Ｅｌは約０．３ｅＶと、大幅な向上が認められる。

また、電子に対してポテンシャルバリヤとなるこの伝導
帯の高ざの制御は、チャネル側ノンドープＧａＡｓバッ
ファ層部分１３ａの膜厚ｄ、と、Ｐ型ＧａＡＳ埋込み層
３０の膜厚と、アクセプタのドーピング濃度とを制御す
ることで行なうことができる。また、その際には、Ｐ型
ＧａＡｓの位置での伝導帯とフェルミレベルの差Ｅ、は
、第４図に破線■で示す、従来構造の伝導帯とフェルミ
レベルの差Ｅ２から、最大、基板表面にあける、バンド
ギャップの約１７２の高さに相当する伝導帯（ＧａＡｓ
では約０．７ｅＶ）の高さに至るまでの任意の高さを取
ることが可能である。

また、このようにして、チャネルに量子井戸層を有する
電界効果トランジスタの特性を制御する場合、チャネル
層１７の構造は変更しておらず、また、第３図（Ｂ）お
よび第４図で示したように、チャネル層１７のバンド構
造に影響をもたらすこともないため、従来のシュートモ
ルフイックＭＥＳＦＥＴが本来有していた高い電流駆動
能力、高い連断周波数、高い相互コンダクタンスを損な
うことなく、ピンチオフ特性を向上させることが可能で
ある。

この発明は、上述した実施例にのみ限定されるものでは
なく、この発明の範囲を逸脱することなく、多くの変形
または変更を行なうことができること当業者に明らかで
ある。

また、上述した実施例ではＰ型埋込み層を５０λ程度の
薄層とし、かつ、不純物添加濃度を５×１０１７ｃｍ″
３程度として設けたが、設計に応して、この膜厚はもと
より不純物添加濃度を他の値にそれぞれ変更することも
可能である。また、不純物としてＢｅ（ヘリリウム）を
用いたが、他の適当な元素を用いることもてきる。

また、このＰ型埋込み層の挿入位置も、量子井戸層の下
側５００λ程のところとしたが、設計に応じて適当に変
えることもてきる。

（発明の効果） 上述した説明からも明らかなように、この発明によれば
、チャネル層に量子井戸層を有する電界効果トランジス
タのバッファ層にＰ型ＧａＡｓ埋込み層を導入するよう
にしたので、量子井戸層を有する電界効果トランジスタ
が本来持つ良好な特性を撰なうことなく、チャネルへの
キャリア閉じ込め効果を高めることができ、よりゲート
長の短い電界効果トランジスタにあいでも、また、より
量子井戸層のドーピング濃度が高い場合にも、ピンチオ
フ特性を改善することができる。

【図面の簡単な説明】

第１図（Ａ）は、この発明の化合物半導体ＦＥＴである
ＧａＡｓＦＥＴの構造の一実施例を示す断面図、 第１図（８）は、第１図（Ａ）の構造でのエネルギーバ
ンド構造を示す図、 第２図（Ａ）は、従来のシュートモルフイックＭＥＳＦ
ＥＴの構造の断面図、 第２図（８）は、第２図（Ａ）のエネルギーバンド構造
を示す図、 第３図は、第２図（Ａ）の構造の電流−電圧特性曲線図
、 第４図は、この発明および従来のＧａＡｓＦＥＴの特性
の比較説明に供するエネルギーバンド構造図である。 １１−・・半艶Ｒ牲ＧａＡｓ基板 １３・・・ノンドープＧａＡｓバラ２ア層１３ａ、１３
　ｂ−・・ノンドープＧａＡｓバッファ層部分 １５　＝−Ｓ　ｉドープｎ型工ｎＧａＡｓ量子井戸層１
７＝−５ｉド一プｎ型ＧａＡｓチヤネル層１９　＝・Ｓ
　ｉドープｎ型ＧａＡｓキャップ層２１・・・ソース電
極、　　　２３−・・トレイン電極２５・・・ゲート電
極 ３０　＝−Ｂ　ｅドープＧａＡｓ埋込み層（Ｐ型埋込み
層）。 特許出願人　　　　　沖電気工業株式会社ＶＤ　　［Ｖ
コ 従来のＦＥＴの電流−電圧特性 第３ 図 シ

Claims (2)

【特許請求の範囲】
1. （１）半絶縁性基板上に、ノンドープバッファ層と、チ
   ャネル層と、該チャネル層内に介在させた量子井戸層と
   を少なくとも具える化合物半導体電界効果トランジスタ
   において、 ノンドープバッファ層内にＰ型の埋込み層を介在させて
   あり、 該Ｐ型埋込み層は、価電子帯に中性領域が生じない程度
   のＰ型不純物添加濃度、厚さおよびバッファ層内での位
   置を有している ことを特徴とする化合物半導体電界効果トランジスタ。
2. （２）半絶縁性ＧａＡｓ基板上に、ノンドープＧａＡｓ
   バッファ層と、ｎ型にドープしたＧａＡｓチャネル層と
   、該チャネル層内に介在させたｎ型にドープしたＩｎＧ
   ａＡｓ量子井戸層とを少なくとも具える化合物半導体電
   界効果トランジスタにおいて、 ノンドープＧａＡｓバッファ層内にＰ型にドープしたＧ
   ａＡｓ埋込み層を介在させてあり、該Ｐ型ＧａＡｓ埋込
   み層は、価電子帯に中性領域が生じない程度のＰ型不純
   物濃度と厚さ、およびバッファ層内における位置を有し
   ている ことを特徴とする化合物半導体電界効果トランジスタ。