TWI531062B - 半導體裝置及其製造方法、電源供應裝置與高頻放大器 - Google Patents

半導體裝置及其製造方法、電源供應裝置與高頻放大器 Download PDF

Info

Publication number
TWI531062B
TWI531062B TW102145918A TW102145918A TWI531062B TW I531062 B TWI531062 B TW I531062B TW 102145918 A TW102145918 A TW 102145918A TW 102145918 A TW102145918 A TW 102145918A TW I531062 B TWI531062 B TW I531062B
Authority
TW
Taiwan
Prior art keywords
insulating film
region
gate electrode
disposed
electrode
Prior art date
Application number
TW102145918A
Other languages
English (en)
Other versions
TW201432906A (zh
Inventor
牧山剛三
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201432906A publication Critical patent/TW201432906A/zh
Application granted granted Critical
Publication of TWI531062B publication Critical patent/TWI531062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Description

半導體裝置及其製造方法、電源供應裝置與高頻放大器 發明領域
於此中所討論的實施例係有關於半導體裝置、用於製造半導體裝置的方法、電源供應裝置、及高頻放大器。
發明背景
具有GaN的高電子移動率電晶體(HEMT)(GaN-HEMT)是為具有一包括諸如氮化物半導體般之化合物半導體之化合物半導體堆疊結構之半導體裝置的範例。例如，具有GaN-HEMT的高-輸出裝置是可以被使用在電源供應裝置，而具有GaN-HEMT的高頻裝置是可以被使用在高頻放大器。
這些裝置的高-電壓運作導致電流崩塌(current collapse)之發生的結果，電流崩塌是為開啟電阻(on resistance)被增加俾降低汲極電流(源極-汲極電流)的一種現象。這電流崩塌的發生降低該等裝置之諸如輸出與效率般的輸出特性。
一種減少電流崩塌的技術是為提供一覆蓋一化合物半導體堆疊結構之表面的絕緣薄膜。
然而，已發現到當一絕緣薄膜是由以上的技術如所教示一樣被設置來覆蓋一化合物半導體堆疊結構的表面時，在高-電壓運作期間電子是由存在於該絕緣薄膜之表面上的陷阱補獲，藉此引致在汲極電流上的降低。
即，已發現到為了強化以上之裝置之輸出特性一高汲極電壓到該裝置的施加產生一個施加到該閘極電極附近的強電場，而通過該通道的一些電子是由這強電場加速並傳送到該化合物半導體堆疊結構的表面，其結果是被運送的一些電子是由存在於該覆蓋該化合物半導體堆疊結構之表面之絕緣薄膜之表面上的陷阱捕獲，藉此引致在汲極電流上的減少。
因此，已發現到當一覆蓋一化合物半導體堆疊結構之表面之絕緣薄膜由以上之技術如所教示一樣的形成與無如此之絕緣薄膜之時比較起來是可以減少電流崩塌時，電流崩塌的充分減少是不可實行的因為存在於該絕緣薄膜之表面上的陷阱捕獲電子而且這引致在汲極電流上的減少。
後面是參考文件：[文件1]日本早期公開專利公告第2010-287605號，
發明概要
根據本發明之一特徵，一種半導體裝置包括：一個包括數個堆疊於一半導體基體之上之化合物半導體層的化合物半導體堆疊結構；及一個覆蓋該化合物半導體堆疊結構之表面的第一絕緣薄膜，該第一絕緣薄膜是為一在上側包括一含有過量之化學計量比之氮元素之第一區域的氮化矽薄膜。
本發明之目的和優點將會藉著在申請專利範圍中所特別指出的元件與組合來實現與達成。
應要了解的是，前面的大致描述與後面的詳細說明是為範例與說明而已，並非是本發明的限制。
1‧‧‧半導體基體
2‧‧‧化合物半導體堆疊結構
3‧‧‧閘極電極
3A‧‧‧細閘極部份
3B‧‧‧上閘極部份
3X‧‧‧閘極電極
3XA‧‧‧細閘極部份
3XB‧‧‧上閘極部份
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧第一絕緣薄膜
6A‧‧‧閘極開孔
6X‧‧‧第一區域
6Y‧‧‧第二區域
8‧‧‧緩衝器層
9‧‧‧GaN電子轉渡層
10‧‧‧AlGaN電子供應層
11‧‧‧GaN表面層
12‧‧‧元件分割區域
13‧‧‧光阻圖案
14‧‧‧光阻圖案
15‧‧‧光阻圖案
16‧‧‧多層光阻
16A‧‧‧下光阻層
16B‧‧‧上光阻層
16BX‧‧‧開孔
17‧‧‧閘極金屬
18‧‧‧第二絕緣薄膜
18X‧‧‧區域
21‧‧‧高-電壓初級電路
22‧‧‧低-電壓次級電路
23‧‧‧變壓器
24‧‧‧交流電源供應器
25‧‧‧橋式整流器電路
26a‧‧‧切換元件
26b‧‧‧切換元件
26c‧‧‧切換元件
26d‧‧‧切換元件
26e‧‧‧切換元件
27a‧‧‧切換元件
27b‧‧‧切換元件
27c‧‧‧切換元件
圖1是為一例示一第一實施例之半導體裝置之結構的示意橫截面圖；圖2是為一例示在氮化矽薄膜中之N-H群濃度與旋轉濃度之間的關係；圖3A至圖3L是為例示一種用於製造該第一實施例之半導體裝置之方法的示意剖視圖；圖4A是為一例示該第一實施例之半導體裝置之IV特性的圖示，而圖4B是為一例示在沒有一位在一絕緣薄膜之上側之含有過量之化學計量比之氮元素的第一區域之下一半導體裝置之IV特性的圖示；圖5是為一例示該第一實施例之第一變化之半導體裝置之結構的示意剖視圖；圖6是為一例示該第一實施例之第二變化之半導體裝置之結構的示意剖視圖；圖7是為一例示一種用於製造該第一實施例之第二變化之半導體裝置之方法的示意剖視圖；圖8是為一例示該第一實施例之第三變化之半導體裝置之結構的示意剖視圖；圖9是為一例示該第一實施例之第四變化之半導體裝置之 結構的示意剖視圖；圖10是為一例示該第一實施例之第五變化之半導體裝置之結構的示意剖視圖；圖11是為一例示該第一實施例之第三至第五變化之半導體裝置之IV特性的圖示；圖12是為一例示該第一實施例之第六變化之半導體裝置之結構的示意剖視圖；圖13是為一例示該第一實施例之第七變化之半導體裝置之結構的示意剖視圖；圖14是為一例示一第二實施例之電源供應裝置之結構的示意圖；及圖15是為一例示一第三實施例之高頻放大器之結構的示意圖。
較佳實施例之詳細說明
於此後，實施例的半導體裝置、用於製造半導體裝置的方法、電源供應裝置、及高頻放大器將會於此後配合該等圖式來作描述。
[第一實施例]
首先，第一實施例之半導體裝置及用於製造半導體裝置的方法將會配合圖1至4B來作描述。
在本實施例中的半導體裝置是為一具有諸如氮化物半導體般之化合物半導體的化合物半導體裝置。在這裡，一具有氮化半導體的肖特基(Schottky)場效電晶體(FET)，詳而言 之，一肖特基GaN-HEMT將會被描述作為一範例，其是被使用於諸如高-輸出裝置與高頻裝置般的裝置而且具有一個具有GaN作為電子轉渡層與AlGaN作為電子供應層的氮化物半導體堆疊結構(一HEMT結構)。
該半導體裝置包括，舉例來說，如在圖1中所例示，一包括數個堆疊於一半導體基體1上之化合物半導體層的化合物半導體堆疊結構2、一與該化合物半導體堆疊結構2成肖特基接觸的閘極電極3、一對與該化合物半導體堆疊結構2成歐姆接觸的歐姆電極4和5、及一覆蓋該化合物半導體堆疊結構2之表面的第一絕緣薄膜6。
在這裡，該化合物半導體堆疊結構2是為一氮化物半導體堆疊結構，在其中，一緩衝器層8、一GaN電子轉渡層9、一AlGaN電子供應層10與一GaN表面層(一帽蓋層)11是相繼地堆疊於該半-絕緣SiC基體1上。在這情況中，如在圖1中的虛線所示，二維電子氣(2DEG)是被形成在該在GaN電子轉渡層9與AlGaN電子供應層10之間的界面附近。此外，該閘極電極3是設置在該GaN層11上，而該對歐姆電極，即，一源極電極4與一汲極電極5是在該閘極電極3是置於它們之間之下設置在該AlGaN電子供應層10上，位於兩側。
該第一絕緣薄膜6是被設置俾可覆蓋在該化合物半導體堆疊結構2中之該化合物半導體層(在所例示的情況中是為該GaN表面層11)的表面以及該源極電極4的表面和該汲極電極5的表面。但該結構並不被限定為這樣，只要該第一絕緣薄膜6至少覆蓋該化合物半導體堆疊結構2的表面即可。在所例示 的情況中，該第一絕緣薄膜6是被設置與該化合物半導體堆疊結構2的表面成接觸。
該第一絕緣薄膜6是為一氮化矽薄膜，其包括，在它的上側，一個含有過量之化學計量比之氮元素的第一區域6X。即，該第一絕緣薄膜6是為一氮化矽薄膜，其在其之上側包括一含有比在下側，即，在該化合物半導體堆疊結構2側更大量之氮元素的第一區域6X。該第一區域6X也會被稱為高-氮區域或富含N區域。此外，該第一絕緣薄膜6之除了該第一區域6X之外的第二區域6Y是化學計量(stoichiometric)。例如，該第一絕緣薄膜6是為一化學計量氮化矽薄膜(一化學計量SiN薄膜)，其包括，在其之上側，一個藉著氮的局部植入來形成的氮-植入區域。在這情況中，該氮-植入區域是為該第一區域6X，而除了該氮-植入區域之外的化學計量區域是為該第二區域6Y。該第一絕緣薄膜6可以是一單一層或一多層結構。此外，該第一絕緣薄膜6的第一區域6X不受限定為一氮-植入區域，而是可以為任何區域，只要含有過量之化學計量比的氮元素即可。
在這裡，於該第一絕緣薄膜6中的化學計量第二區域6Y是為一由化學計量地校正(N/Si=4/3)氮化矽形成的化學計量氮化矽區域，並且展現優異的絕緣特性。在該第二區域6Y中，該氮化矽薄膜的折射指數(對633nm波長光線的折射指數)是為或者是接近2.0。另一方面，在該位於第一絕緣薄膜6之上側之含有過量之化學計量比之氮元素之第一區域6X中該氮化矽薄膜的折射指數(對633nm波長光線的折射指數)是為或者是接近1.9。
該含有過量之化學計量比之氮元素的第一區域6X是設置在該第一絕緣薄膜6的上側俾可減少作用為在該第一絕緣薄膜6之表面上之電子陷阱之懸空鍵(dangling bonds)的數目並藉此減少電流崩塌。另一方面，除了該第一區域6X之外的該第一絕緣薄膜6，即，該第二區域6Y是化學計量並因此可以保證諸如絕緣特性、耐受電壓與防潮性的特性。即，以以上之第一絕緣薄膜6覆蓋該化合物半導體堆疊結構2的表面使得在保證諸如絕緣特性、耐受電壓與防潮性之特性時減少作用為在第一絕緣薄膜6之表面上之電子陷阱之懸空鍵的數目並藉此減少電流崩塌是有可能的。
因此，覆蓋該化合物半導體堆疊結構2之表面的絕緣薄膜從諸如絕緣特性、耐受電壓與防潮性的觀點看是適當地為一化學計量氮化矽薄膜(一化學計量薄膜)。然而，一化學計量氮化矽薄膜包括大量作用為電子陷阱的懸空鍵因為，縱使原子成份比實質上是化學計量，不完整鍵(imcomplete bonds)在薄膜生產期間在一定機率下發生。特別地，呈現於覆蓋化合物半導體堆疊結構2之表面之絕緣薄膜之表面上的懸空鍵容易捕獲經歷實空間轉渡(real-space transition)的電子，藉此產生電流崩塌。
另一方面，在一含有過量之化學計量比之氮元素的氮化矽薄膜中，即，在一具有高氮比例(氮元素比例)的氮化矽薄膜(一富含N薄膜)中，懸空鍵是很少，很可能因為三價氮具有如此之高移動性以致於它容易與諸如Si般的原子形成鍵。然而，不知道什麼鍵是由該等過量氮原子形成。由於這些效應， 藉著一含有過量之化學計量比之氮元素之氮化矽薄膜的使用，懸空鍵的數目會被減少而且電流崩塌會被減少。然而，一含有過量之化學計量比之氮元素的氮化矽薄膜是偏離該化學計量比而因此在保證諸如絕緣特性、耐受電壓與防潮性的特性方面是具有困難。
圖2是為一例示在氮化矽薄膜中之N-H群濃度與旋轉濃度之間之關係的圖示。在圖2中，一個在化學計量薄膜中之N-H群濃度與旋轉濃度之間的關係是由三角形標記繪製，而一個在富含N薄膜中之N-H群濃度與旋轉濃度之間的關係是由圓形標記繪製。在圖2中，字母X標示化學計量薄膜的資料群，而字母Y標示富含N薄膜的資料群。懸空鍵的數目是隨著增加旋轉濃度而增加，而懸空鍵的數目是隨著降低旋轉濃度而減少。
在於此中所述之氮化矽薄膜之生產中的條件下，由於該N-H群濃度被增加，該等薄膜在氮方面變得更濃，具有一較高氮比例。該化學計量薄膜的折射指數(對633nm波長光線的折射指數)是或者是接近2.0，而該富含N薄膜的折射指數(對633nm波長光線的折射指數)是或者是接近1.9。這些折射指數是端視，例如，該等薄膜的密度而定的參數，而且是間接地指出原子成份比。該原子成份比，即，在化學計量薄膜中的N/Si是1.33。該原子成份比，即，在富含N薄膜中的N/Si是1.40。該原子成份的這些值是藉著以拉塞福背散射(Rutherford Backscattering(RBS))法為基礎的分析來被得到。
如在圖2中所例示，在化學計量薄膜中該旋轉濃度是 較高。即，已證明化學計量薄膜具有大量的懸空鍵。另一方面，在富含N薄膜中的旋轉濃度是較低。即，已證明富含N薄膜具有小量的懸空鍵。因此，富含N薄膜已被證明比化學計量薄膜具有較低的旋轉濃度。換句話說，富含N薄膜具有比在化學計量薄膜中所發現的少的懸空鍵。業已被進一步例示的是在該等化學計量薄膜當中，具有較低之N-H群濃度的那些具有較低的旋轉濃度。即，業已證明的是具有較低之N-H群濃度的化學計量薄膜含有較少數目的懸空鍵。
類似地，在該等富含N薄膜當中，具有較低之N-H群濃度的那些具有較低的旋轉濃度。即，業已證明的是具有較低之N-H群濃度的富含N薄膜含有較少數量的懸空鍵。至於該兩組薄膜，即，該組化學計量薄膜與該組富含N薄膜，如上所述，業已發現的是具有較低之N-H群濃度的氮化矽薄膜，即，具有較少抑制在Si與N之間之鍵結之H鍵的氮化矽薄膜具有較低的旋轉濃度與較少數目的懸空鍵。為了形成一具有低N-H群濃度的氮化矽薄膜，即，一具有小量之懸空鍵的氮化矽薄膜，它可以有效地執行如同氮植入或N2電漿曝光一樣之如此的技術。即，具有低N-H群濃度之如此的氮化矽薄膜，即，具有小量之懸空鍵之如此的氮化矽薄膜藉著氮植入或N2電漿曝光是比藉著，例如，NH3電漿照射更有效地被形成。
在本實施例中，如上所述，一化學計量氮化矽薄膜是被使用作為覆蓋該化合物半導體堆疊結構2之表面的絕緣薄膜而一含有過量之化學計量比之氮元素的第一區域6X是局部地設置在該絕緣薄膜的上側。根據這結構，作用為在絕緣薄膜 之表面上之電子陷阱之懸空鍵的數目是被減少俾可在保證諸如耐受電壓、防潮性與絕緣特性的特性時減少電流崩塌。在這裡，電流崩塌是藉由使用一化學計量氮化矽薄膜作為覆蓋該化合物半導體堆疊結構2之表面之絕緣薄膜以及藉由設置一含有很少之懸空鍵之富含N區域(一個在其中鍵之形成未由氫抑制的富含N區域)於該絕緣薄膜之上側來被減少。
在本實施例中，該第一絕緣薄膜6具有一閘極開孔(一閘極電極形成開孔)6A，其延伸至該化合物半導體堆疊結構2的表面(在所例示的情況中，該GaN表面層11的表面)。即，該化合物半導體堆疊結構2的表面(肖特基表面；在所例示的情況中，該GaN表面層11的表面)是被曝露於在該第一絕緣薄膜6中之閘極開孔6A的底部。該閘極電極3是為一被設置俾可突出於在該第一絕緣薄膜6中之閘極開孔6A之上的突出閘極電極，而且是與該化合物半導體堆疊結構2之表面(在所例示的情況中，該GaN表面層11的表面)成肖特基接觸。此外，該閘極電極3具有一設置在該閘極開孔6A內的細閘極部份3A(一第一部份)，和一設置在該細閘極部份3A上俾可朝該源極電極4與該汲極電極5延伸且是與該第一絕緣薄膜6之表面成接觸的上閘極部份(over-gate portion)3B(一第二部份)。
該第一絕緣薄膜6的第一區域6X是設置在一個位於該第一絕緣薄膜6之上側之除了該在上面是設置有該上閘極部份3B之區域以及一個在那個區域附近之區域之外的區域中。即，該第一絕緣薄膜6是為一氮化矽薄膜，其在其之上側具有該含有比在該位於閘極電極3附近之區域(該電場集中區域)中 所發現的更大量之氮元素的第一區域6X。在所例示的情況中，該第一絕緣薄膜6的第一區域6X從該閘極電極3附近(在所例示的情況中，位於該汲極電極5側之上閘極部份3B的末端)延伸至該汲極電極5之表面的頂部，而在另一側是從該閘極電極3附近(在所例示的情況中，位於該源極電極4側之上閘極部份3B的末端；源極側上閘極末端)延伸到該源極電極4之表面的頂部俾可免於與該閘極電極3接觸。
在以上的形式中，電流崩塌是可以藉由設置該第一絕緣薄膜6來覆蓋該化合物半導體堆疊結構2的表面來被減少。此外，在該第一絕緣薄膜6之表面上之電子陷阱的數目是可以藉由把該第一絕緣薄膜6構築成為一個在其之上側包括一含有過量之化學計量比之氮元素之第一區域6X的氮化矽薄膜來被減少。
根據這結構，要減少因電子被呈現在第一絕緣薄膜6之表面上之陷阱捕獲而在汲極電流上的減少是變得有可能的。因此，電流崩塌的適足減少是變得可實行的。帶調變(band modulation)的發生藉由把該第一絕緣薄膜6構築成為一個在該第一絕緣薄膜6之上側包括一含有過量之化學計量比之氮元素之第一區域6X的氮化矽薄膜並藉此減少在該第一絕緣薄膜6之表面上之電子陷阱的數量來被糾正。因此，要減少電流崩塌是變成有可能的，電流崩塌是為電流因為空乏層之由於電子被呈現於第一絕緣薄膜6之表面上的陷阱捕獲而起的擴張而被減少的一種現象。
接著，一種用於製造本實施例之半導體裝置的方法 將會配合圖3A至3L來作描述。
首先，如在圖3A中所例示，一緩衝器層8、一GaN電子轉渡層9、一AlGaN電子供應層10與一GaN表面層11是藉，例如，金屬有機氣相磊晶(MOVPE)來相繼地外延長成於一半-絕緣SiC基體1(一半導體基體)上，藉此形成一個是為由數個化合物半導體層8至11形成之疊層的化合物半導體堆疊結構2。該緩衝器層8具有阻擋在該SiC基體1之表面上之晶格缺陷至該電子轉渡層9之傳播的角色。
接著，如在圖3B中所例示，整個疊層是藉著，例如，Ar至化合物半導體堆疊結構2以及SiC基體1之表面部份的選擇注入來被分割成元件。因此，界定主動區域的元件分割區域12是被形成。
接著，如在圖3C中所例示，一光阻圖案13是藉著，例如，光刻法來被形成於該化合物半導體堆疊結構2上以致於該光阻圖案13在一源極電極形成區域與一汲極電極形成區域內具有開孔。
接著，如在圖3D中所例示，在該源極電極形成區域與該汲極電極形成區域內的GaN表面層11是在使用該光阻圖案13作為光罩時藉，例如，使用惰性氣體與諸如Cl2氣體般之含氯氣體的乾蝕刻來被移除。雖然該GaN表面層11是被例示為被移除整個厚度，這蝕刻不被限定為這樣。例如，該GaN表面層11可以被移除到一個深度以致於部份的GaN表面層11是留下。或者，通過該GaN表面層11到達一個在該AlGaN電子供應層10內之深度的蝕刻是可以被進行。
接著，如在圖3E中所例示，一源極電極4與一汲極電極5是形成在被產生於該GaN表面層11之源極電極形成預定區域與汲極電極形成預定區域內之對應的開孔內。在這裡，該源極電極4與該汲極電極5是藉著，例如，以沉積法相繼地沉積Ti(例如，成20nm的厚度)與Al(例如，成200nm的厚度)，並且藉著剝離，即，移除該具有該等開孔之光阻圖案13來被形成。其後，一熱處理是在，例如，大約550℃的溫度下被執行來建立一個在該AlGaN電子供應層10與該等歐姆電極，即，該源極電極4和該汲極電極5之間的歐姆接觸。
接著，一個是為一氮化矽薄膜之覆蓋該化合物半導體堆疊結構2之表面且在其之上側包括一含有過量之化學計量比之氮元素之第一區域6X的第一絕緣薄膜6是被形成。
首先，如在圖3F中所例示，作為該第一絕緣薄膜6的氮化矽薄膜(SiN薄膜)是被形成俾可覆蓋具有該源極電極4和該汲極電極5作為該等歐姆電極之該化合物半導體堆疊結構2的整個表面。
詳細地，作為該第一絕緣薄膜6的氮化矽薄膜是藉著，例如，電漿化學蒸氣沉積(PCVD)來被形成於具有該源極電極4與該汲極電極5作為該等歐姆電極之化合物半導體堆疊結構2的表面上。即，一氮化矽薄膜是被形成作為該第一絕緣薄膜6俾覆蓋該化合物半導體堆疊結構2的表面。
在這裡，一個具有優異絕緣特性的化學計量氮化矽薄膜是被形成作為該第一絕緣薄膜6。為此，例如，作為原料的矽烷與氮是在氣體流動速率是SiH4/N2=大約2.5sccm/大約 500sccm、壓力是大約1000mTorr、薄膜製造溫度是大約300℃且RF功率是大約50W的薄膜製造條件下被沉積，藉此形成一個，例如，50nm厚的氮化矽薄膜。如此形成之氮化矽薄膜的折射指數(對633nm波長光線的折射指數)被發現為接近2.0。該折射指數是使用橢偏儀(ellipsometry)測量。因為該氮化矽薄膜的折射指數是為或者是接近2.0，該等氮化矽薄膜是實質上化學計量地校正，即，該N/Si比是為4/3。即，具有優異絕緣特性的目標化學計量氮化矽薄膜是被形成。
接著，如在圖3G中所例示，一個要被保護免於氮(氮元素)之植入的區域是以一光阻圖案14遮蔽，藉此界定一氮植入區域(一氮引入區域)。在所例示的情況中，一光阻圖案14是形成在一個包括(突出閘極電極3之)上閘極部份形成預定區域而且是比這形成預定區域大(例如，大約0.1μm)的區域內。例如，一光阻(由Sumitomo Chemical Co.,Ltd生產的PFI-32)是被施加到整個表面上；然後UV光線是被施加俾曝光一個不包括一個包括(突出閘極電極3之)上閘極部份形成預定區域而且是比這形成預定區域大大約0.1μm之區域的區域；而該潛在圖案是以一顯影溶液(由TOKYO OHKA KOGYO CO.,LTD生產的顯影溶液NMD-W)來顯影俾形成一光阻圖案14在該包括(突出閘極3之)上閘極部份形成預定區域而且是比這形成預定區域大大約0.1μm的區域內。
當使用這光阻圖案14作為光罩時，氮(氮元素)是被植入至是為一化學計量氮化矽薄膜之該第一絕緣薄膜6的上側內，藉此形成一個含有過量之化學計量比之氮元素的第一區域 6X。在這裡，大約1 x 1021氮原子/cm3到大約1 x 1022氮原子/cm3是以一氮植入法來被選擇地植入在位於該不包括該包括(突出閘極電極3之)上閘極部份形成預定區域而且是比這形成預定區域大大約0.1μm之區域之區域內之該第一絕緣薄膜6的表面附近。該氮引入法不被限定為氮植入法，而且可以是諸如N2電漿曝光或NH3電漿照射般的另一種方法，只要該方法可以產生一個含有過量之化學計量比之氮元素的區域。
在氮元素的植入之後，用於鍵重組(bond reorganization)的熱處理是在一個比大約300℃高的薄膜生產溫度下，例如，在大約550℃的溫度下被執行。用於建立歐姆接觸的前述熱處理是可以被省略，而鍵的重組與歐姆接觸的建立是可以藉這熱處理同時地實現。在以上所述的形式中，含有過量之化學計量比之氮元素的第一區域6X是局部地形成在該是為一化學計量氮化矽薄膜之第一絕緣薄膜6的上側。在這裡，諸如絕緣特性、耐受電壓與防潮性的特性是藉由不設置該第一區域6X於該包括(突出閘極電極3之)上閘極部份形成預定區域而且是比這形成預定區域大大約0.1μm之位於第一絕緣薄膜6之上側的區域內來被確保。
即，因為該第一區域6X是為一個偏離化學計量比的富含N區域而且在確保諸如絕緣特性、耐受電壓與防潮性的特性方面具有困難，該第一區域6X的形成不發生在該位於閘極電極3附近的區域內，在那裡諸如絕緣特性般的特性是要被確保。如上所述形成於該第一區域6X內之氮化矽薄膜的折射指數(對633nm波長光線的折射指數)被發現為接近1.9。該折射指數 是使用橢偏儀測量。因為在該第一區域6X內之氮化矽薄膜的折射指數是為或者是接近1.9，該等氮化矽薄膜在氮方面是富足的。即，減少電流崩塌之包括小數目之懸空鍵的目標氮化矽薄膜是被形成。
在以上的形式中，是為一覆蓋該化合物半導體堆疊結構2之表面且在其之上側包括該含有過量之化學計量比之氮元素之第一區域6X之氮化矽薄膜的該第一絕緣薄膜6是被形成。即，在其之上側包括該含有小數量之懸空鍵之第一區域6X的一化學計量氮化矽薄膜是被形成作為該覆蓋該化合物半導體堆疊結構2之表面的絕緣薄膜。
接著，如在圖3H中所例示，該光阻圖案14是利用一釋放液體來被移除。其後，如在圖3I中所例示，一閘極開孔形成光阻圖案15被形成。例如，一光阻(由Sumitomo Chemical Co.,Ltd生產的PFI-32)是被施加到整個表面上；然後UV光線是被施加俾曝光一個閘極開孔形成區域(例如，在長度上大約600nm)；而該潛在圖案是由一顯影溶液(由TOKYO OHKA KOGYO CO.,LTD生產的顯影溶液NMD-W)顯影俾形成一具有一開孔位於該閘極開孔形成區域內的閘極開孔形成光阻圖案15。該閘極開孔也會被稱為細閘極開孔或肖特基閘極電極形成開孔。
當使用該閘極開孔形成光阻圖案15作為光罩時，作為該第一絕緣薄膜6的氮化矽薄膜是在，例如，SF6作為蝕刻氣體下被乾蝕刻俾可形成一個具有，例如，大約600nm之長度的閘極開孔6A(開孔寬度：大約600nm)。其後，該閘極開孔形成光阻圖案15是由一釋放液體移除。
接著，如在圖3J中所例示，一個多層光阻16(在所例示的情況中，一個兩層光阻)是被形成，其是由一下光阻層16A(由MicroChem Corp.(USA)生產的PMGI)與一上光阻層16B(由Sumitomo Chemical Co.,Ltd.生產的PFI32-A8)構成；而該光阻是以諸如UV光線般的射線照射而且是藉一顯影溶液(由TOKYO OHKA KOGYO CO.,LTD.生產的顯影溶液NMD-W)來顯影俾在該上光阻層16B中形成一個具有，例如，1.5μm之長度的開孔16BX(開孔寬度：1.5μm)。該下光阻層16A在該上光阻層16B的顯影期間是被側-蝕刻，而一具有一頂篷形狀的多層光阻16是被形成。
接著，如在圖3K中所例示，閘極金屬17(Ni：成，例如，大約10nm的厚度/Au：成，例如，大約300nm的厚度)是在使用該頂篷狀多層光阻16作為光罩時被沉積到該整個表面上。為了例示方便，沉積在該上光阻層16B上的閘極金屬17未被例示。
接著，該多層光阻16與該等非想要的閘極金屬17是用一熱有機溶劑藉著剝離來被移除。因此，如在圖3L中所例示，一閘極電極3是形成在該GaN表面層11上。
其後，雖然未被例示，步驟是被執行來形成諸如中間層絕緣薄膜、接觸孔與各種導線般的組件，藉此完成該等半導體裝置。
如上所述，本實施例的半導體裝置及用於製造本實施例之半導體裝置的方法有利的地方是為電流崩塌藉由減少因電子被呈現於第一絕緣薄膜6之表面上之陷阱捕獲而在汲極 電流上的減少而會被適足地減少。即，具有良好電流崩塌特性的半導體裝置可以被有利地實現。
當具有以上之結構的半導體裝置是真的以前述的製造方法製造時，在該第一絕緣薄膜6之表面上之電子陷阱的數目是被減少而電流崩塌現象與在絕緣薄膜之上側不具有一含有過量之化學計量比之氮元素之第一區域的半導體裝置比較起來是顯著地減少。
即，電流崩塌現象發生於在絕緣薄膜之上側不具有一含有過量之化學計量比之氮元素之第一區域的半導體裝置，如由在圖4B中所例示的脈衝IV特性所示。相對地，如上所述之在第一絕緣薄膜6之上側包括該含有過量之化學計量比之氮元素之第一區域6X的半導體裝置展現在電流崩塌現象方面的顯著減少，如由在圖4A中所例示的脈衝IV特性。在圖4A和4B中，虛線標示在低電壓應用期間的電流-電壓特性(汲極電流-汲極電壓特性)，而實線標示在高電壓應用期間的電流-電壓特性(汲極電流-汲極電壓特性。
雖然在以上之實施例中的第一區域6X業已被例示為相對於該閘極電極3設置在兩側，即，在汲極電極5側與源極電極4側，該結構不被限定為這樣而是可以如此以致於，例如，該第一區域6X是如在圖5中所例示僅相對於該閘極電極3設置在汲極電極5側。即，該第一絕緣薄膜6的第一區域6X是可以被設置僅從該閘極電極3附近(在所例示的情況中，該汲極電極側上閘極端)延伸到該汲極電極5之表面的頂部。如此的結構實現該目的，因為一個強電場是施加在該汲極電極側上閘極端與該 汲極電極端之間，而電子是更有可能變成被捕獲在位於相對於閘極電極3之汲極電極5側之該第一絕緣薄膜6的表面。這結構將會被稱為第一變化。
或者，例如，該第一絕緣薄膜6的第一區域6X可以不延伸到該源極電極4與該汲極電極5之表面的頂部來覆蓋該汲極電極5與該源極電極4。例如，該第一絕緣薄膜6的第一區域6X可以僅設置在該閘極電極3與該汲極電極5之間以及在該閘極電極3與該源極電極4之間。即，該第一絕緣薄膜6的第一區域6X是可以被設置來從該閘極電極3附近延伸到該汲極電極5與該源極電極4附近。又或者，例如，該第一絕緣薄膜6的第一區域6X可以是如在圖6中所例示僅被設置在該閘極電極3與該汲極電極5之間。即，該第一絕緣薄膜6的第一區域6X可以被設置僅從該閘極電極3附近延伸到該汲極電極5附近。這結構將會被稱為第二變化。如在以上所述的結構中，該第一區域6X可以僅被設置在經歷高電場強度的區域，而其他經歷低電場強度的區域可以無該第一區域6X。
即，因為電子是更有可能變成被捕陷在位於該經歷高電場強度之區域內之第一絕緣薄膜6的表面，該第一區域6X的形成會僅發生在這區域俾減少懸空鍵的數目以及減少電流崩塌。在這情況中，經歷低電場強度的區域是為一化學計量第二區域6Y，而因此諸如絕緣特性、耐受電壓與防潮性的特性會被更有效地保證。即，諸如絕緣特性、耐受電壓與防潮性的特性會被更有效地保證，因為該化學計量第二區域6Y是比在前述之實施例中的大。在這情況中，該第一區域(該氮-植入區域)6X 是可以藉由，例如，以一個步驟替換在前述之實施例中之製造方法中之形成該第一區域6X[見圖3G]的步驟來被形成，在該步驟中，一如在圖7中所例示之具有一開孔位於一從閘極電極形成區域附近延伸到汲極電極5附近的光阻圖案14X是被形成，且在該步驟中，氮(氮元素)是在使用這光阻圖案14X作為光罩時以與在前述之實施例中之相同的方式被植入的。
在前述的實施例(見圖1)、該第一變化(見圖5)與該第二變化(見圖6)中，該第一絕緣薄膜6的第一區域6X是設置在一個位於該第一絕緣薄膜6之上側之除了在上面設置有上閘極部份3B之區域以及一在那個區域附近之區域之外的區域內俾可避免與閘極電極3的任何接觸。然而，該結構不受限為那樣而是可以是如此以致於，例如，該第一絕緣薄膜6的第一區域6X是設置在一個位於該第一絕緣薄膜6之上側之包括一個在該上閘極部份(第二部份)3B下面之區域的區域內俾可與該閘極電極3接觸。
例如，這結構是可以被應用到前述之實施例(見圖1)、該第一變化(見圖5)與該第二變化(見圖6)中之每一者。即，如在，例如，圖8至10中所例示，該第一絕緣薄膜6的第一區域(富含氮區域)6X是可以被設置俾在該閘極電極3的上閘極部份3B下面延伸。即，如在圖8中所例示作為一範例，該第一絕緣薄膜6的第一區域6X是可以相對於該閘極電極3被設置在兩側，即，在汲極電極5側和源極電極4側俾可從閘極電極3附近(在所例示的情況中，該細閘極部份3A)延伸到該汲極電極5之表面的頂部與該源極電極4之表面的頂部。
這結構將會被稱為第三變化。此外，如在圖9中所例示作為一範例，該第一絕緣薄膜6的第一區域6X是可以相對於該閘極電極3僅被設置於該汲極電極5側俾可從該閘極電極3附近(在所例示的情況中，該細閘極部份3A)延伸到該汲極電極5之表面的頂部。這結構將會被稱為第四變化。
再者，如在圖10中所例示作為一範例，該第一絕緣薄膜6的第一區域6X是可以被設置在該閘極電極3(在所例示的情況中，該細閘極部份3A)與該汲極電極5之間俾可從該閘極電極3附近(在所例示的情況中，該細閘極部份3A)延伸到該汲極電極5附近。這結構將會被稱為第五變化。如由在圖11中的脈衝IV特性所示，如同在第三變化至第五變化中一樣該電流崩塌是藉由允許該第一絕緣薄膜6的第一區域6X在該閘極電極3的上閘極部份3B下面延伸來被進一步減少。
在圖11中，虛線表示在低電壓應用期間的電流-電壓特性(汲極電流-汲極電壓特性)，而實線表示在高電壓應用期間的電流-電壓特性(汲極電流-汲極電壓特性)。在這情況中，電流崩塌特性在諸如耐受電壓般的其他特性的犧牲下被增強。即，該第一絕緣薄膜6之第一區域6X的延伸可以增強電流崩塌特性但是導致在諸如閘極-汲極耐受電壓般之特性方面的減低，因為覆蓋該半導體表面的第一絕緣薄膜6是呈現非化學計量。
因此，當想要的耐受電壓不是非常高時如此之結構是有效的。例如，被供應到汲極電極之電壓是大約50V的裝置幾乎沒有遭受由於該第一區域6X之延伸所作用的不利影響， 即，由該呈現非化學計量之第一絕緣薄膜6所引起的不利影響，而且電流崩塌的進一步減少比如此的不利影響更加重要。在這情況中，該第一區域6X是可以延伸到位在該閘極電極3之上閘極部份3B之末端(上閘極端；傘端)與該閘極電極3之細閘極部份3A之間的任何位置。該第一區域6X之延伸的範圍是可以藉由調整該在其內形成有在第一區域6X形成步驟中所使用之光阻圖案的延伸部份來被改變與控制。
在前述的實施例中，一第二絕緣薄膜18可以被進一步設置來覆蓋該第一絕緣薄膜6，例如，如在圖12中所例示。這結構將會被稱為第六變化。例如，諸如一SiN薄膜般的第二絕緣薄膜18是可以被設置來覆蓋整個表面，即，包括該第一區域6X的第一絕緣薄膜6與該閘極電極3。這樣，諸如防潮性之特性的可靠度是可以被改進。在這情況中，該第二絕緣薄膜18可以是一化學計量氮化矽薄膜而且，如由在圖12中的虛線所表示，氮(氮元素)可以被植入在第二絕緣薄膜18的上側來形成一個含過量之化學計量比之氮元素的區域(在所例示的情況中，一氮-植入區域)18X。即，該第二絕緣薄膜18可以是一氮化矽薄膜，其覆蓋該第一絕緣薄膜6而且在上側包括一個含有過量之化學計量比之氮元素的區域。
雖然這結構業已被例示作為前述之實施例的變化，該結構也是可以被應用作為該第一變化或該第二變化的變化。即，覆蓋該第一絕緣薄膜6的該第二絕緣薄膜18是可以被設置在該等半導體裝置中，在該等半導體裝置中，該第一區域6X是相對於該閘極電極3僅被設置在汲極電極5側(見圖5和 6)。此外，以上的結構可以被應用作為該第三變化至該第五變化中之任一者的變化。即，覆蓋該第一絕緣薄膜6的該第二絕緣薄膜18可以被設置在該等半導體裝置中，在該等半導體裝置中，該第一絕緣薄膜6的第一區域6X在該閘極電極3的上閘極部份3B下面延伸(見圖8至10)。
在前述的實施例中，一場板是可以被設置以致於該場板的至少部份是位於該閘極電極3與該汲極電極5之間。例如，覆蓋該第一絕緣薄膜6的一第二絕緣薄膜18是可以被設置，而一具有與源極相同電位的源極場板是可以被設置在該第二絕緣薄膜18上以致於該源極場板的末端是位在該閘極電極3與該汲極電極5之間之上。
雖然該突出閘極電極3是在前述的實施例中被使用，該閘極電極3不被限定為這樣而且可以是一T-形閘極電極3X，例如，如在圖13中所例示。在如此的情況中，展現諸如高頻特性般之優異特性的半導體裝置是可以被實現。如此的結構將會被稱為第七變化。這T-形閘極電極3X具有一細閘極部份3XA(一第一部份)被設置在該閘極開孔6A內而且是向上延伸超越該第一絕緣薄膜6，及一上閘極部份3XB(一第二部份)在該細閘極部份3XA之上延伸向該源極電極4和該汲極電極5而且是在沒有與該第一絕緣薄膜6的表面接觸之下被設置。
在這情況中，該第一絕緣薄膜6的第一區域6X可以被適當地設置於一個位在第一絕緣薄膜6之上側的區域內，其包括一個在該上閘極部份3XB下面的區域。即，該第一絕緣薄膜6的第一區域6X可以被適當地設置俾可從該T-形閘極電極3X 之細閘極部份3XA附近延伸到該汲極電極5側及到該源極電極4側。例如，該第一區域6X可以延伸到一個與該細閘極部份3XA距離大約0.05μm的位置。
具有如此之T-形閘極電極3X的半導體裝置具有一空間在該T-形閘極電極3X的上閘極部份3XB與該第一絕緣薄膜6之間。雖然這結構業已被例示作為前述之實施例的變化，該結構也可以被應用作為該第一變化或該第二變化的變化。即，該T-形閘極電極3X可以被使用於該等半導體裝置，在該等半導體裝置中，該第一區域6X是相對於該閘極電極3僅設置在該汲極電極5側(見圖5和6)。此外，以上的結構可以被應用作為該第六變化的變化。即，該T-形閘極電極3X可以被使用在該等半導體裝置中，在該等半導體裝置中，該第二絕緣薄膜18是被設置來覆蓋該第一絕緣薄膜6(見圖12)。
在前述之實施例中的結構是為一肖特基結構，在其中，該閘極電極3是與該化合物半導體堆疊結構2的表面成肖特基接觸(在所例示的情況中，該GaN表面層11的表面)。然而，該結構不被限定為這樣而且可以是，例如，一金屬-絕緣體-半導體(MIS)結構，在其中，該化合物半導體堆疊結構2的整個表面是由一諸如SiN薄膜、Al2O3薄膜、AlN薄膜或HfO2薄膜般的絕緣薄膜覆蓋，而且該閘極電極3是被設置在該絕緣薄膜上。雖然這結構業已被例示作為該前述之實施例的變化，該結構也是可以被應用作為該第一變化至該第七變化中之任一者的變化。即，在這些變化中一MIS結構是可以被採用。
雖然在前述之實施例中的半導體基體1是為一SiC基 體作為範例，該半導體基體1不受限為這樣而且可以是任何其他的基體，例如，諸如藍寶石基體、Si基體與GaN基體般的半導體基體。此外，該等基體不受限定為半-絕緣基體而且可以是，例如，n-型導電基體或者p-型導電基體。
此外，在前述之實施例中之該源極電極4、該汲極電極5與該閘極電極3的層結構是為範例而非限制。其他的層結構也是可用的。例如，在前述之實施例中的該源極電極4、該汲極電極5與該閘極電極3可以具有單-層結構或者多層結構。再者，在前述之實施例中之源極電極4、汲極電極5與閘極電極3之形成的方法僅是為範例，而這些層是能夠以任何其他方法形成。
在前述之實施例中之構成GaN-HEMT的該化合物半導體堆疊結構2不受限為以上所述之一者，而可以是任何結構，只要該結構包括至少一GaN電子轉渡層與一AlGaN電子供應層。例如，該表面層可以是一由另一材料構成的層或者可以是為一多層結構。此外，例如，該化合物半導體堆疊結構2可以無一表面層。再者，該電子供應層不被限定為AlGaN，而可以是包括AlGaN、InAlN與AlInGaN中之任一者的任何電子供應層。
雖然在前述之實施例中之構成該半導體裝置的化合物半導體堆疊結構2是由GaN化合物半導體材料構成，材料不被限定為這樣。例如，該化合物半導體堆疊結構2可以是由InP化合物半導體材料構成。在這情況中，例如，該化合物半導體堆疊結構2可以是一種結構，在該結構中，一緩衝器層、一 InGaAs電子轉渡層、一InAlAs電子供應層、一InP蝕刻擋止層與一InGaAs低-電阻率層是相繼地堆疊於一半-絕緣InP基體上。如同在這情況中，該化合物半導體堆疊結構2不被限定，只要該結構包括至少一電子轉渡層與一電子供應層。例如，任何化合物半導體堆疊結構可以被使用，其可以構成諸如化合物半導體場效電晶體般的場效電晶體。
在前述的實施例中，一閘極凹坑可以被設置於該化合物半導體堆疊結構2中而該閘極電極3可以被設置於這閘極凹坑中。
[第二實施例]
接著，該第二實施例的電源供應裝置將會配合圖14來作描述。在本實施例中的電源供應裝置包括以上所述之第一實施例與該等變化之半導體裝置(HEMT)中之任一者。
如在圖14中所例示，該電源供應裝置包括一高-電壓初級電路(一高-電壓電路)21、一低-電壓次級電路(一低-電壓電路)22、與一置於該初級電路21與該次級電路22之間的變壓器23。
該初級電路21包括一交流電源供應器24、一所謂的橋式整流器電路25、及數個(在所例示的情況中為四個)切換元件26a,26b,26c和26d。此外，該橋式整流器電路25具有一切換元件26e。該次級電路22包括數個(在所例示的情況中為三個)切換元件27a,27b和27c。
在本實施例中，該初級電路21的切換元件26a,26b,26c,26d和26e是為以上所述之第一實施例與該等變化 中之任一者的半導體裝置(HEMT)。另一方面，該次級電路22的切換元件27a,27b和27c是為一般具有矽的MIS-FET。
在本實施例的電源供應裝置中，以上所述之第一實施例與該等變化中之任一者的半導體裝置(HEMT)是應用到高-電壓電路21。因此，該等電源供應裝置是有利地實現高可靠度。
[第三實施例]
接著，該第三實施例的高頻放大器將會配合圖15作描述。在本實施例中的高頻放大器包括以上所述之第一實施例與該等變化之半導體裝置(HEMT)中之任一者。
如在圖15中所例示，該高頻放大器包括一數位預失真電路31、混合器32a和32b、與一功率放大器33。該功率放大器可以被簡單地稱為放大器。該數位預失真電路31補償一輸入訊號的非線性失真。
該等混合器32a和32b執行一交流訊號與業已補償非線性失真之輸入訊號的混合。
該功率放大器33把該業已與該交流訊號混合一起的輸入訊號放大並且包括以上所述之第一實施例與該等變化之半導體裝置(HEMT)中之任一者。
在圖15中，該高頻放大器是被構築以致於在輸出側的一訊號可以在混合器32b與一交流訊號混合而且可以藉由，例如，開關的切換來被傳輸到該數位預失真電路31。
在本實施例的高頻放大器中，以上所述之第一實施例與該等變化中之任一者的半導體裝置(HEMT)是應用到該功率放大器33。因此，該等高頻放大器是有利地實現高可靠度。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
1‧‧‧半導體基體
2‧‧‧化合物半導體堆疊結構
3‧‧‧閘極電極
3A‧‧‧細閘極部份
3B‧‧‧上閘極部份
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧第一絕緣薄膜
6A‧‧‧閘極開孔
6X‧‧‧第一區域
6Y‧‧‧第二區域
8‧‧‧緩衝器層
9‧‧‧GaN電子轉渡層
10‧‧‧AlGaN電子供應層
11‧‧‧GaN表面層

Claims (14)

  1. 一種半導體裝置，包含：包括堆疊於一半導體基體之上之數個化合物半導體層的一化合物半導體堆疊結構；形成於該化合物半導體堆疊結構上之一源極電極與一汲極電極；覆蓋該化合物半導體堆疊結構、該源極電極與該汲極電極之表面的一第一絕緣薄膜，該第一絕緣薄膜具有一開孔；及形成於該開孔內並位於該化合物半導體堆疊結構上之一閘極電極，其中，該第一絕緣薄膜為一氮化矽薄膜且在上側包含有一第一區域，該第一區域包括含有過量之化學計量比的氮元素。
  2. 如請求項1之半導體裝置，其中該第一絕緣薄膜除了該第一區域之外的一第二區域是化學計量的。
  3. 如請求項1之半導體裝置，其中在該第一區域中對633nm波長光線的折射率是為或者是接近1.9；且在該第二區域中對633nm波長光線的折射率是為或者是接近2.0。
  4. 如請求項1之半導體裝置，更包含： 覆蓋該第一絕緣薄膜的一第二絕緣薄膜。
  5. 如請求項1之半導體裝置，更包含：設置在該化合物半導體堆疊結構之上的一閘極電極；及一源極電極和一汲極電極，該源極電極和該汲極電極設置在兩側且有該閘極電極插入其間，其中該第一區域是相對於該閘極電極設置在該汲極電極側和該源極電極側兩者上。
  6. 如請求項1之半導體裝置，更包含：設置在該化合物半導體堆疊結構之上的一閘極電極；及一源極電極和一汲極電極，該源極電極和該汲極電極設置在兩側且有該閘極電極插入其間，其中該第一絕緣薄膜具有一閘極電極形成開孔，該閘極電極具有一第一部份設置於該閘極電極形成開孔內，及一第二部份設置於該第一部份上俾可向該源極電極和該汲極電極延伸且與該第一絕緣薄膜的表面接觸，且其中該第一區域是設置於該第一絕緣薄膜之上側，且不包括在其上設置有該第二部份之該區域及在其上設置有該第二部份之該區域附近的一區域。
  7. 如請求項1之半導體裝置，更包含：設置在該化合物半導體堆疊結構之上的一閘極電極；及 一源極電極和一汲極電極，該源極電極和該汲極電極設置在兩側且有該閘極電極插入其間，其中該第一絕緣薄膜具有一閘極電極形成開孔，該閘極電極具有一第一部份設置於該閘極電極形成開孔內，及一第二部份設置於該第一部份上俾可向該源極電極和該汲極電極延伸且與該第一絕緣薄膜的表面接觸，且其中該第一區域是設置於該第一絕緣薄膜之上側，且包括在該第二部份下方建立之一區域。
  8. 如請求項1之半導體裝置，更包含：設置於該化合物半導體堆疊結構之上的一閘極電極；及一源極電極和一汲極電極，該源極電極和該汲極電極設置在兩側且有該閘極電極插入其間，其中該第一絕緣薄膜具有一閘極電極形成開孔，該閘極電極具有一第一部份設置於該閘極電極形成開孔內且向上延伸超過該第一絕緣薄膜，及一第二部份在該第一部份之上向該源極電極和該汲極電極延伸且在沒有與該第一絕緣薄膜的表面接觸之下被設置，且其中該第一區域是設置於該第一絕緣薄膜之上側，且包括在該第二部份下方建立之一區域。
  9. 一種半導體裝置，包含：包括堆疊於一半導體基體之上之數個化合物半導體層的一化合物半導體堆疊結構；及 覆蓋該化合物半導體堆疊結構之表面的一第一絕緣薄膜，該第一絕緣薄膜為一氮化矽薄膜，而該氮化矽薄膜係在上側包括含有過量之化學計量比的氮元素之一第一區域，其中該第一絕緣薄膜包括不同於該地一區域之一第二區域，其中該第二區塊是化學計量的，其中該第二區域接觸該化合物半導體堆疊結構。
  10. 一種用於製造如請求項1或9之半導體裝置的方法，包含下列步驟：藉由把數個化合物半導體層堆疊於一半導體基體之上來形成一化合物半導體堆疊結構；及形成一第一絕緣薄膜來覆蓋該化合物半導體堆疊結構的表面，該第一絕緣薄膜是為在上側包括含有過量之化學計量比的氮元素之一第一區域的一氮化矽薄膜。
  11. 如請求項10之用於製造半導體裝置的方法，其中該形成一第一絕緣薄膜包含形成一化學計量氮化矽薄膜及植入氮元素在該氮化矽薄膜的上側來形成該第一區域。
  12. 如請求項10之用於製造半導體裝置的方法，更包含：形成一第二絕緣薄膜來覆蓋該第一絕緣薄膜。
  13. 一種電源供應裝置，包含：一變壓器；及有該變壓器插入其間的一高-電壓電路與一低-電壓電路，該高-電壓電路包含一電晶體，該電晶體包括如請求項1或9之半導體裝置。
  14. 一種高頻放大器，包含：被構築來把一輸入訊號放大的一放大器，該放大器包含一電晶體，該電晶體包括如請求項1或9之半導體裝置。
TW102145918A 2013-01-17 2013-12-12 半導體裝置及其製造方法、電源供應裝置與高頻放大器 TWI531062B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006459A JP6339762B2 (ja) 2013-01-17 2013-01-17 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (2)

Publication Number Publication Date
TW201432906A TW201432906A (zh) 2014-08-16
TWI531062B true TWI531062B (zh) 2016-04-21

Family

ID=51164526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145918A TWI531062B (zh) 2013-01-17 2013-12-12 半導體裝置及其製造方法、電源供應裝置與高頻放大器

Country Status (4)

Country Link
US (2) US9224668B2 (zh)
JP (1) JP6339762B2 (zh)
CN (1) CN103943676B (zh)
TW (1) TWI531062B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9580304B2 (en) 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
EP3179515A1 (en) * 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
US10096702B2 (en) * 2016-06-01 2018-10-09 Efficient Power Conversion Corporation Multi-step surface passivation structures and methods for fabricating same
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
JP7031282B2 (ja) 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
JP6997002B2 (ja) 2018-02-19 2022-01-17 住友電気工業株式会社 半導体装置及びその製造方法
JP7055533B2 (ja) 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
JP7443788B2 (ja) * 2020-01-24 2024-03-06 富士通株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP2014078537A (ja) * 2011-02-15 2014-05-01 Sharp Corp 横型半導体装置
JP5075264B1 (ja) * 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子

Also Published As

Publication number Publication date
CN103943676B (zh) 2017-06-23
TW201432906A (zh) 2014-08-16
JP2014138110A (ja) 2014-07-28
US20140197460A1 (en) 2014-07-17
US20160049290A1 (en) 2016-02-18
CN103943676A (zh) 2014-07-23
US9514930B2 (en) 2016-12-06
JP6339762B2 (ja) 2018-06-06
US9224668B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
TWI531062B (zh) 半導體裝置及其製造方法、電源供應裝置與高頻放大器
TWI515899B (zh) 化合物半導體裝置、其製造方法及電子電路
JP6035007B2 (ja) Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
TWI496284B (zh) 化合物半導體裝置及其製造方法
US8941146B2 (en) Compound semiconductor device and manufacturing method
TWI523221B (zh) 化合物半導體裝置及其製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
TW201413952A (zh) 化合物半導體裝置及其製造方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
US20140197889A1 (en) Semiconductor device, method for manufacturing the same, power supply device, and high-frequency amplifier
US20130189817A1 (en) Manufacturing of scalable gate length high electron mobility transistors
US20140091424A1 (en) Compound semiconductor device and manufacturing method thereof
TWI488302B (zh) 化合物半導體裝置及其製造方法
TWI497711B (zh) 半導體裝置及其製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP6966689B2 (ja) 窒化物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP2009239230A (ja) 半導体装置及びその製造方法