JP4990496B2 - 窒化物ベースのトランジスタ及びその製造方法 - Google Patents

窒化物ベースのトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4990496B2
JP4990496B2 JP2004521759A JP2004521759A JP4990496B2 JP 4990496 B2 JP4990496 B2 JP 4990496B2 JP 2004521759 A JP2004521759 A JP 2004521759A JP 2004521759 A JP2004521759 A JP 2004521759A JP 4990496 B2 JP4990496 B2 JP 4990496B2
Authority
JP
Japan
Prior art keywords
layer
forming
cap layer
nitride
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004521759A
Other languages
English (en)
Other versions
JP2006517726A (ja
Inventor
ウィリアム サクラー アダム
ピーター スミス リチャード
ティー．シェパード スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2006517726A publication Critical patent/JP2006517726A/ja
Application granted granted Critical
Publication of JP4990496B2 publication Critical patent/JP4990496B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、非エッチングコンタクト凹部を用いた窒化物ベースのトランジスタ及びその製造方法に関し、より詳細には、半導体素子に関するもので、窒化物ベースの能動層を備えたトランジスタに関する。
本発明は、開示が参照によりそのまま本明細書に組み込まれている、２００２年７月１６日に出願した米国特許仮出願第６０／３９６，２３６号明細書（整理番号５３０８−２４８ＰＲ）の利益を主張するものである。
本発明は、トランジスタを高電力、高温度、及び／又は、高周波用途に適したものにする半導体材料で形成されたトランジスタに関する。シリコン（Ｓｉ）及びガリウム砒素（ＧａＡｓ）などの材料は、低電力（Ｓｉの場合）及び低周波用途半導体素子において広く用いられている。しかし、これらの、よりなじみのある半導体材料は、比較的小さなバンドギャップ（例えば、Ｓｉの１．１２ｅＶ及びＧａＡｓの１．４２ｅＶ）、及び／又は、比較的小さな絶縁破壊電圧のために、より高い電力、及び／又は、高周波用途にはあまり適していない。
Ｓｉ及びＧａＡｓが示す問題点に鑑みて、高電力、高温度、及び／又は、高周波用途ならびに対する関心は、炭化ケイ素（室温においてαＳｉＣで２．９９６ｅＶ）及びＩＩＩ族窒化物（室温においてＧａＮで３．３６ｅＶ）などの広いバンドギャップの半導体材料へ向けられている。これらの材料は、一般に、ガリウム砒素及びシリコンと比較してより高い電界絶縁破壊耐力及びより高い電子飽和速度を有する。
高電力、及び／又は、高周波用途として特に関心の的になっている素子は、高電子移動度トランジスタ（ＨＥＭＴ）であり、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。これらの素子は、二次元電子ガス（２ＤＥＧ）が、異なるバンドギャップエネルギーを持った２つの半導体材料のヘテロ接合部に形成され、ヘテロ接合部では、小さいバンドギャップの材料がより高い電子親和性（ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）を有するので、いくつかの状況下で動作上の利点を提供する。２ＤＥＧは、非ドープ（無作為ドープ）で、より小さいバンドギャップの材料中の蓄積層であり、非常に高いシート電子濃度、例えば、１０１３キャリア／平方センチメートルを超える電子濃度を有することができる。また、より広いバンドギャップの半導体中に発生する電子は、２ＤＥＧに移動し、その結果、イオン化不純物散乱の減少が奏功して高電子移動度が可能となる。
高キャリア濃度と高キャリア移動度の組み合わせは、ＨＥＭＴに非常に大きな相互コンダクタンスを与えることができ、また、高周波用途に関して、金属・半導体電界効果トランジスタ（ＭＥＳＦＥＴｓ）をはるかに凌ぐ性能上の利点を提供することができる。
窒化ガリウム／窒化アルミニウム・ガリウム（ＧａＮ／ＡｌＧａＮ）材料系中に製造された高電子移動度トランジスタは、上述した高い絶縁破壊電界、広いバンドギャップ、大きな導電バンドオフセット、及び／又は、高い飽和電子流動速度を含む材料特性の組み合わせにより、大量のＲＦ電力を発生させる可能性を有する。２ＤＥＧ中の電子の中の主要な部分は、ＡｌＧａＮ中の分極に起因する。
ＧａＮ／ＡｌＧａＮ系でのＨＥＭＴについてはすでに開示されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造及びその製造方法が、特許文献１及び２に説明されている。参照として組み込まれた、本発明と同一出願人の特許文献３（Ｓｈｅｐｐａｒｄら）には、半絶縁性炭化ケイ素基板、基板上の窒化アルミニウム緩衝層、緩衝層上の絶縁性窒化ガリウム層、窒化ガリウム層上の窒化アルミニウム・ガリウム障壁層、及び窒化アルミニウム・ガリウム能動構造上の安定化処理層を有するＨＥＭＴ素子について説明されている。
米国特許第５，１９２，９８７明細書 米国特許第５，２９６，３９５明細書 米国特許第６，３１６，７９３号明細書 米国特許出願第０９／９０４，３３３号明細書 米国特許仮出願第６０／２９０，１９５号明細書 米国特許出願第１０／１０２，２７２号明細書 米国特許出願第１０／１９９，７８６号明細書 米国特許仮出願第６０／３３７，６８７号明細書 米国再発行特許第３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，２９２，５０１号明細書 Ｙｕら「Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｅｎｇｉｎｅｅｒｉｎｇ ｉｎ ＩＩＩ−Ｖ ｎｉｔｒｉｄｅｓ ｖｉａ ｔｈｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｅｆｆｅｃｔ」Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７３，Ｎｏ．１３，１９９８
窒化物ベースのトランジスタ製造工程における１つの課題は、そのようなトランジスタ用のオーミックコンタクトの形成に関する。従来、オーミックコンタクトは、コンタクト用の反応性イオン・エッチング（ＲＩＥ）凹部を用いて形成されてきた。しかし、厳格な工程管理の実施なしでは、窒化物ベースの材料中のＲＩＥは、均一性の問題及び再現性の問題を被る。そのような問題は、製造工程の管理における困難さをもたらす。ＲＩＥを用いないで形成されるオーミックコンタクトは、通常、高いアニール温度（例えば、９００℃）を使用してきた。そのような高いアニール温度は、材料、及び／又は、素子を損傷させる恐れがある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、非エッチングコンタクト凹部を使用した窒化物ベースのトランジスタ及びその製造方法を提供することにある。
本発明の実施形態は、再成長工程を用いて凹部（ｒｅｃｅｓｓ）を形成にすることによって、窒化物ベースのトランジスタ用コンタクト及びそのようなコンタクトの製造方法を提供することである。このコンタクトは、凹部内に形成される。再成長工程は、ＩＩＩ族窒化物半導体材料を含む第１キャップ層を製造する工程を含んでいる。マスクは、第１キャップ層上に製造及びパターン形成される。マスクのパターンは、コンタクト用凹部のパターンに対応する。ＩＩＩ族窒化物半導体材料を含む第２キャップ層は、パターン形成されたマスクを使用して、第１キャップ層上に選択的に製造（例えば、成長する）される。追加層（ａｄｄｉｔｉｏｎａｌ ｌａｙｅｒ）は、第２キャップ層上に形成することができる。マスクは除去され、第１キャップ層に対向する凹部（群）を提供することができ、コンタクト（群）は、凹部（群）内に形成することができる。あるいは、マスクは、上にコンタクトを形成することができ、除去する必要のない材料（導電性又は絶縁性の）を含むことができる。
特に、本発明のいくつかの実施形態で、窒化物ベースのトランジスタ、例えば、高電子移動度トランジスタ（ＨＥＭＴ）が製造される。窒化物ベースのチャネル層は、緩衝層を用いて、又は、用いないで、基板上に形成される。窒化物ベースの半導体の第２キャップ層は、窒化物ベースのチャネル層の上に形成される。マスクは、第１キャップ層の第１部分を覆い、かつ、前記第１キャップ層の隣接した第２部分を露光するために形成される。窒化物ベースの半導体の第２キャップ層は、マスクを使用して、例えば、マスクによって制限されたエピタキシャル成長工程を使用して、第１キャップ層の露光された部分上に形成される。凹部は、例えば、マスクを除去し、第１キャップ層を露光することによって、又は、上に第２キャップ層が形成されない導電性マスクを使用することによって、第２キャップ層に隣接した第１キャップ層の第１部分の上に形成される。オーミックコンタクト又はゲートコンタクトのうちの１つは、凹部内に形成され、対応するゲートコンタクト又はオーミックコンタクトは、基板上、例えば、第１キャップ層上に、及び／又は、第２キャップ層上に形成される。
窒化物ベースのチャネル層、窒化物ベースの半導体の第１キャップ層、及び窒化物ベースの半導体の第２キャップ層は、それぞれ、ＩＩＩ族窒化物層を含むことができる。例えば、チャネル層は、０≦ｘ＜１において組成ＡｌｘＧａｌ−ｘＮを持つことが可能であり、チャネル層のバンドギャップは、第１キャップ層のバンドギャップよりも小さい。同様に、第１キャップ層は、０＜ｘ＜１におけるＡｌｘＧａｌ−ｘＮを含むことができる。
マスクは、例えば、リフトオフ法又はウェットエッチング法を使用して、マスク層をパターン形成することによって形成することができる。マスクは、例えば、酸化ケイ素（ＳｉＯｘ）材料、窒化ケイ素（ＳｉＮｘ）ベース又は窒化アルミニウム（ＡｌＮ）ベースの材料から形成することができる。
第２キャップ層は、第１キャップ層の材料と同じ材料を含むことができる。例えば、第１及び第２キャップ層は、ＡｌＧａＮを含むことができ、前記第１キャップ層は、第２キャップ層のＡｌ濃度よりも高いＡｌ濃度を含むことができる。また、第１及び第２キャップ層の厚さの組み合わせは、約２５ｎｍとすることができる。
追加層は、第２キャップ層上に形成することができる。また、追加層は、例えば、ＧａＮキャップ層、絶縁層、及び／又は、組成的に等級分けした遷移層を含むことができる。
本発明の更なる実施形態において、窒化物ベースのマイクロエレクトロニクス素子用コンタクトが提供される。窒化物ベースの半導体の第１層は、基板上に形成される。マスクは、第１層の第１部分を覆い、かつ、第１層の隣接した第２部分を露光するために形成される。窒化物ベースの半導体の第２層は、マスクを使用して露光された、第１層の部分の上に形成される。凹部は、第２層に隣接した、第１層の第１部分の上に形成される。コンタクトは、凹部内に形成される。第１及び第２層は、それぞれのＩＩＩ族窒化物層を含むことができる。
本発明の他の実施形態によれば、トランジスタは、半絶縁性基板上の窒化物ベースのチャネル層、窒化物ベースのチャネル層上の窒化物ベースの半導体よりなる第１キャップ層、及び第１キャップ層上の、成長した、窒化物ベースの半導体よりなる第２キャップ層を含んでいる。オーミックコンタクト又はゲートコンタクトは、成長した第２キャップ層の側壁に隣接して、第１キャップ層上に直に配置され、対応するゲートコンタクト又はオーミックコンタクトは、基板上に、例えば、第１キャップ層、及び／又は、第２キャップ層の上に配置されている。第１及び第２キャップ層は、それぞれのＩＩＩ族窒化物層を含むことができる。
本発明は、多くの異なった実施形態で具現化することができる。また、本明細書に記載された実施形態に限定されると解釈すべきではなく、むしろ、これらの実施形態は、この発明の開示が、十分でかつ完全であるために、また、当業者に本発明の範疇を十分に伝えるために提供される。全体を通じて同じ番号は同じ構成要素を示している。更に、図中に示す様々な層及び領域は、概略的に示されている。したがって、本発明は、添付図面に示す、相対的サイズ、相対的間隔、及び相対的配列に限定されない。また、本明細書中で言及する、基板又は他の層の「上に」形成された層とは、基板又は他の層の上に直接形成された層、あるいは基板又は他の層の上に形成された介在層又は介在層群の上に直接形成された層を意味する。他の構造に「隣接して」配置された構造体又は構造とは、隣接する構造の上又は下に位置する部分を含むことが可能である。
本発明の実施形態は、薄いキャップ層によるコンタクト形成用の凹部を提供する再成長工程を用いて、窒化物ベースの素子のコンタクトを提供することができる。コンタクト用凹部を提供することによって、低いアニール温度の使用、又はアニールの回避が可能になる。また、より低いコンタクト抵抗を達成することができる。更に、再成長工程を用いることによって、ＲＩＥを回避することもできる。したがって、本発明のある実施形態は、改善された再現性及び均一性を可能にする。また、層の選択的領域成長により、亀裂を生じることなしに、緊張度のより高い層が可能になる。
本発明の実施形態は、ＩＩＩ族窒化物ベースの素子などの窒化物ベースのＨＥＭＴ内での使用に、特によく適している。本明細書中に用いられているように、用語「ＩＩＩ族窒化物」は、窒素と周期表のＩＩＩ族中の元素、通常、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又は、インジウム（Ｉｎ）との間で形成された半導体化合物を意味する。用語はまた、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元及び四元化合物を意味する。当業者によって、よく理解されるように、ＩＩＩ族元素は、窒素と化合して、二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、及び四元の（例えば、ＡｌＩｎＧａＮ）化合物を形成する。これらの化合物は全て、１モルの窒素が合計１モルのＩＩＩ族元素と化合した実験式を有する。したがって、「ＡｌｘＧａｌ−ｘＮ、ここで、０≦ｘ≦１」などの式は、それらの化合物を説明するのにしばしば使用される。
本発明の実施形態を使用することができる、ＧａＮベースのＨＥＭＴ用の適切な構造は、例えば、同一出願人の特許文献３、２００１年７月１２日に出願した「ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ Ａ ＧＡＴＥ ＣＯＮＴＡＣＴ ＯＮ Ａ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＣＡＰ ＳＥＧＭＥＮＴ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＡＭＥ」（特許文献４参照）、及び２００１年５月１１日に出願した「ＧＲＯＵＰ ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ （ＨＥＭＴ） ＷＩＴＨ ＢＡＲＲＩＥＲ／ＳＰＡＣＥＲ ＬＡＹＥＲ」（特許文献５参照）、ならびにＳｍｏｒｃｈｋｏｖａら、「ＧＲＯＵＰ−ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ （ＨＥＭＴ） ＷＩＴＨ ＢＡＲＲＩＥＲ／ＳＰＡＣＥＲ ＬＡＹＥＲ」（特許文献６参照）に記載されており、これらの開示は、参照として、本明細書にそのまま組み込まれている。
以下、図面を参照して本発明の実施態様について説明する。
図１Ａ乃至図１Ｅは、本発明の実施形態によるトランジスタ内のオーミックコンタクトの製造工程を示す概略図である。図１Ａは、基板上にチャネル層と第１キャップ層を順次形成する工程を示す図である。この図１Ａから分かるように、基板１０は、その上に窒化物ベースの素子を形成できるように設けられている。本発明の具体的な実施形態において、基板１０は、例えば、４Ｈポリタイプの炭化ケイ素などの、半絶縁性炭化ケイ素（ＳｉＣ）基板でよい。他の炭化ケイ素の候補ポリタイプとして、３Ｃ、６Ｈ、及び１５Ｒポリタイプが挙げられる。用語「半絶縁性」は、絶対的な意味というよりもむしろ、記述的に使用される。本発明の具体的な実施形態において、炭化ケイ素バルク結晶は、室温で１ｘ１０５Ω−ｃｍ以上の比抵抗を有する。
随意の緩衝層、核生成層（ｎｕｃｌｅａｔｉｏｎ）、及び／又は、遷移層（図示せず）を、基板１０上に設けることができる。例えば、ＡｌＮ緩衝層は、炭化ケイ素基板と素子の残りの部分との間の適切な結晶構造遷移を可能にするために設けることができる。また、緊張平衡化遷移層もまた、例えば、完全に記述されているかのごとく、参照として本明細書に組み込まれた、同一出願人の、２００２年７月１９日に出願した「ＳＴＲＡＩＮ ＢＡＬＡＮＣＥＤ ＮＩＴＲＩＤＥ ＨＥＴＲＯＪＵＮＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＴＲＡＩＮ ＢＡＬＡＮＣＥＤ ＮＩＴＲＩＤＥ ＨＥＴＥＲＯＪＵＮＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲＳ」（特許文献７参照）、及び２００１年１２月３日に出願した「ＳＴＲＡＩＮ ＢＡＬＡＮＣＥＤ ＮＩＴＲＩＤＥ ＨＥＴＥＲＯＪＵＮＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲ」（特許文献８参照）に説明されているように、設けることができる。
炭化ケイ素は、ＩＩＩ族窒化物素子用の非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりも、ＩＩＩ族窒化物に対してはるかに近い結晶格子適合を有する。より近い結晶格子適合は、サファイア上に一般的に得られるＩＩＩ族窒化物膜よりもより高い品質のＩＩＩ族窒化物膜をもたらす。炭化ケイ素はまた、非常に高い熱伝導性を有しているので、炭化ケイ素上のＩＩＩ族窒化物素子の全出力電力は、一般的に、サファイア上に形成された同一の素子の場合程、基板の熱消費によって制限されない。また、半絶縁性炭化ケイ素基板が入手可能なので、素子の分離及び寄生容量の低減を行うことができる。適切なＳｉＣ基板は、例えば、本発明の出願人である、ノースカロライナ州ダーラム在Ｃｒｅｅ Ｉｎｃ．によって製造されており、また、製造方法は、例えば、内容が参照によりそのまま本明細書に組み込まれた、特許文献９，特許文献１０，特許文献１１，特許文献１２に記載されている。同様に、ＩＩＩ族窒化物のエピタキシャル成長に関する技術は、例えば、内容が参照としてそのまま本明細書に組み込まれている、特許文献１３，特許文献１４，特許文献１５，特許文献１６に記載されている。
炭化ケイ素は、好ましい基板材料であるが、本発明の実施形態は、サファイア、アルミニウム窒化物、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなどの適切ないかなる基板を用いてもよい。いくつかの実施形態では、適切な緩衝層も形成することができる。
図１Ａに示すように、チャネル層２０は、基板１０の上に設けられている。チャネル層２０は、上述したように、緩衝層、遷移層、及び／又は、核生成層を使用して、基板１０の上に蒸着することができる。チャネル層２０は、圧縮歪を受けることもある。更に、チャネル層、及び／又は、バッファ核生成層、及び／又は、遷移層は、ＭＯＣＶＤあるいはＭＢＥ又はＨＶＰＥなどの当業者に既知の他の技術によって蒸着することができる。
本発明のいくつかの実施形態において、チャネル層２０は、チャネル層２０のバンドギャップが、第１キャップ層２２のバンドギャップよりも小さいと仮定したとき、０≦ｘ＜１でのＡｌｘＧａｌ−ｘＮなどのＩＩＩ族窒化物である。本発明のある実施形態において、ｘ＝０であり、チャネル層２０は、ＧａＮであることを示唆する。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層２０は、非ドープ（「無作為ドープ」）であってもよく、また、約２０オングストロームを超える厚さまで成長することができる。チャネル層２０はまた、超格子又はＧａＮ、ＡｌＧａＮ、その他の組み合わせなどの多層構造であってもよい。
第１キャップ層２２は、チャネル層２０の上に設けられている。チャネル層２０は、第１キャップ層２２のバンドギャップよりも小さなバンドギャップを有することができる。第１キャップ層２２は、チャネル層２０の上に蒸着することができる。本発明のある実施形態において、第１キャップ層２２は、約１〜約１０ｎｍの厚さのＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ又はＡｌＩｎＧａＮである。本発明のある実施形態によるキャップ層の実施例は、完全に説明されているかのごとく、開示が参照として本明細書に組み込まれている、Ｓｍｏｒｃｈｋｏｖａらの「ＧＲＯＵＰ−ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ （ＨＥＭＴ） ＷＩＴＨ ＢＡＲＲＩＥＲ／ＳＰＡＣＥＲ ＬＡＹＥＲ」（特許文献６参照）に説明されている。本発明の特定の実施形態において、第１キャップ層２２は、十分厚く、かつ、十分高いＡｌ組成及びドープを有し、第１キャップ層２２が、オーミックコンタクト金属下に埋め込まれたとき、分極効果によって、チャネル層２０と第１キャップ層２２との間の界面に顕著なキャリア濃度を誘発する。また、第１キャップ層２２は、第１キャップ層２２と第２キャップ層２４との間の界面に蒸着されたイオン化不純物が起因する、チャネル中の電子の散乱を減少又は最小化するのに十分な厚さでなければならない。
第１キャップ層２２は、ＩＩＩ族窒化物で、チャネル層２０のバンドギャップよりも大きなバンドギャップを有することができる。したがって、本発明のある実施形態において、第１キャップ層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、及び／又は、ＡｌＮ、あるいはそれらの層の組み合わせである。第１キャップ層２２は、例えば、約１〜１０ｎｍの厚さであってもよいが、その中に亀裂又は実質的な欠陥形成を引き起こすほどの厚さではない。好ましくは、第１キャップ層２２は、非ドープ又はｎ型のドーパント（ｄｏｐａｎｔ）で約１０１９ｃｍ−３未満の濃度までドープしたものである。本発明のいくつかの実施形態においては、第１キャップ層２２は、ＡｌｘＧａｌ−ｘＮであり、ここで、０＜ｘ＜１である。そのような実施形態において、第１キャップ層２２は、厚さ約３〜約１５ｎｍでよい。特定の実施形態において、アルミニウム濃度は、約２５％である。しかし、本発明の他の実施形態においては、第１キャップ層２２は、約５％と約１００％との間のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施形態において、アルミニウム濃度は、約１０％を超える。第１キャップ層２２がＡｌＮ層を含む、本発明の実施形態においては、第１キャップ層２２の厚さは、例えば、約０．３ｎｍ〜約４ｎｍでよい。
図１Ｂは、第１キャップ層上にマスクを形成する工程を示す図である。マスク３０は、第１キャップ層２２の領域の上に形成され、次いで、第１キャップ層２２の領域上にオーミックコンタクトが形成されている。本発明のある実施形態においては、マスク３０は、このマスク３０に対応して、第１キャップ層２２の領域上に形成されることになるコンタクトのサイズより少し小さく、追加層に対するオーミックコンタクトの重畳を可能にして配置ずれの補償を行っている。
図１Ｂに示すように、図１Ａに示すウェハは、エピタキシャル成長装置（ｅｐｉ ｒｅａｃｔｏｒ）から除去され、所望の凹部領域にマスク材料３０を用いてパターン形成される。マスク材料３０は、以下に説明する、第２キャップ層２４の形成を含む次の処理の成長温度に耐えられなければならない。本発明のある実施形態においては、マスク３０は、第１キャップ層２２上の損傷又は残留物を減少又は最小化するために、リフトオフ法を用いてパターン形成される。あるいは、マスク３０をパターン形成するためにウェットエッチング法を使用することも可能である。ウェットエッチング法は、ドライエッチング上のパターン形成用として好ましく、第１キャップ層２２に対する損傷を減少させる。いくつかの実施形態において、マスク材料３０は、第１キャップ層２２及び次いで形成される層に対して、高い選択性を有するウェットエッチング法を用いて除去可能である。本発明の更に他の実施例において、ＡｌＮ及びＳｉＮｘベースの材料など他の材料も使用可能であるが、ＳｉＯｘがマスク材料である。マスク材料としてＡｌＮベースの材料を使用することによって、安定性を改善することができ、また、ＳｉＯｘのケイ素及び酸素からなるｎ型ドープを減少させることができる。もし、ＡｌＮｘが使用されると、マスク材料は、選択的ウェットエッチング法を用いて除去可能な程度の品質になるであろう。
図１Ｃは、第１キャップ層上に第２キャップ層を形成する工程を示す図である。図１Ｃに示すように、オーミックコンタクト用に凹部が形成されることになっている領域におけるマスク材料を残すためのマスク３０の形成及びパターン形成の後に、第２キャップ層２４は、第１キャップ層２２の露光された領域上に形成される。例えば、図１Ｂに示すウェハは、第２キャップ層２４の蒸着のために、エピタキシャル成長装置へ戻すことができる。第１キャップ層２２及び第２キャップ層２４は、同じ材料でも異なった材料でもよく、また、同じ組成でも異なった組成でもよい。例えば、第１キャップ層２２は、ＡｌＮで、第２キャップ層２４は、ＡｌＧａＮ又はＧａＮでよい。更に、第１キャップ層２２及び第２キャップ層２４は、Ａｌの濃度を第２キャップ層２４中よりも第１キャップ層２２中の方でより高くした、ＡｌＧａＮでもよい。第１キャップ層２２と第２キャップ層２４との合計の厚さは、約２５ｎｍでよい。第１キャップ層２２及び第２キャップ層２４は、共に、所望の電子密度を得るのに十分な厚さを持っていなければならず、また、十分なＡｌを含んでいなければならないが、亀裂又は実質的な転位（ｄｉｓｌｏｃａｔｉｏｎ）形成を引き起こすほど厚くてはならないし、あるいはＡｌを過剰に含んでいてはならない。
あるいは、第２キャップ層２４の選択的成長は、上に第２キャップ層２４の材料が、成長／蒸着工程の間に形成されることのない層を設けることによって可能になる。例えば、マスクは、反応性イオンエッチング（ＲＩＥ）によって除去できる薄い層であってもよい。あるいは、マスクは、導電性材料、例えば、金属あるいはＴａＮ又はＴｉＮなどの他の導電性材料でよく、その上にオーミックコンタクトを、引き続いて形成することができるので、マスクの除去は、不要にすることができる。他の実施形態において、マスクは、ゲートを形成することになっている領域に形成することができ、また、残す（又は部分的にのみ除去される）ことができて、上にゲートコンタクトが形成されるゲート絶縁層として使用可能な絶縁材料を含むことができる。
チャネル／ゲート領域両端の蒸着寸法は、第２のキャップ材料のブランケット蒸着（ｂｌａｎｋｅｔ ｄｅｐｏｓｉｔｉｏｎ）と比較して相当小さいので、予めパターン形成された、第２キャップ層２４の再成長によって、ゲート／チャネル領域内の第２キャップ層２４の領域中の亀裂を制限することもできる。特に、層は、数ミクロン（例えば、約０．２〜約１０ミクロン）オーダーのゲート／チャネル領域両端の長さ（例えば、マスク３０同士の間の距離）及び最大数百ミクロン（例えば、約１０ミクロン〜約５００ミクロン）の幅を有する。本発明のある実施形態においては、第２キャップ層２４の再成長用パターンの形状、寸法、及び／又は、結晶配向は、許容厚さ及びＡｌ組成、したがって、キャリア濃度を増加又は最大化するように選択される。第２キャップ層２４の領域は、パターン形成された領域内のいかなる亀裂化をも減少又は阻止するために、所与のブランケットキャップ層の典型的な亀裂間隔（ｃｒａｃｋ ｓｐａｃｉｎｇ）よりも小さくすることができる。また、いくつかの実施形態において、亀裂は端部に対して垂直に生じやすいので、亀裂の核生成を最小化するために、領域の終端が、クラックが発生しやすい結晶の方向に対して垂直にならないように配向しなければならない。更に、本発明のある実施形態においては、第２キャップ層２４は、実質的な第２の電子チャネルが、第１キャップ層２２と第２キャップ層２４との間の再成長界面に形成されるレベル未満のＡｌ組成を含んでいる。
第２キャップ層２４の成長条件は、マスク３０の過度の分解を阻止するように選択される。また、マスク３０上のいかなる蒸着も、好ましくは、ウェットエッチングが、マスク３０及びその上のいかなる蒸着をも効果的に除去できるように十分不連続である。好ましくは、蒸着は、選択的ではなく、ＡｌＧａＮ組成などの第２キャップ層２４の材料組成及び厚さは、領域に亘って均一である。均一な組成及び厚さは、比較的低い成長温度、及び／又は、上にＩＩＩ族窒化物が核成長する（例えば、低品質のＡＩＮｘ対ＳｉＯｘ）、より安定なマスクを使用することによって達成することができる。しかし、核成長は、マスク３０上の除去を容易にするためには、マスク３０上に連続層を形成する程完全なものであってはならない。もし、成長が、選択的であるならば、マスク３０は、マスク領域から成長領域への転移を減少、及び／又は、制限するようにサイズを決めなければならない。
図１Ｄは、第２キャップ層上に追加層を形成する工程を示す図である。追加層２６は、エピタキシャル成長装置の内外どちらで蒸着してもよい。オーミックコンタクト領域は、既に開かれようとしているので、そのような追加層２６は、例えば、開示が、完全に説明されているかのごとく、参照として本明細書に組み込まれている非特許文献１、又は２００１年７月１２日に出願した「ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ Ａ ＧＡＴＥ ＣＯＮＴＡＣＴ ＯＮ Ａ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＣＡＰ ＳＥＧＭＥＮＴ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＡＭＥ」（特許文献１参照）に記載されているＧａＮキャップ層を含むことができる。いくつかの実施形態において、表面を安定化処理することによって、及び／又は、以降の処理の間第２キャップ層２４を密閉することによって、ＭＩＳＨＥＭＴを作るためにＳｉＮｘ又は比較的高品質のＡｌＮなどの絶縁層を蒸着することができる。追加層２６として、第１キャップ層２２上、及び／又は、第２キャップ層２４上で組成的に等級分けした遷移層も挙げることができる。追加層２６は、第２キャップ層２４の形成後直ちに、エピタキシャル成長装置内で蒸着することが可能なので、第２キャップ層２４と追加層２６との間の界面及び表面状態の制御を改善することができる。更に、追加層２６の領域は、第２キャップ層２４と同一の、より小さいパターン形成された領域を有するので、これらの層は、たとえ引っ張り歪が、追加層２６によって増大したとしても、亀裂が減少したことによる利益を得ることもできる。
図１Ｅは、マスクを除去して、第２キャップ層によって輪郭が決定される凹部にオーミックコンタクトを形成する工程を示す図である。つまり、マスク３０の除去及び第２キャップ層２４によって（即ち、隣接することによって）輪郭が決定される凹部（ｒｅｃｅｓｓ）におけるオーミックコンタクト４０の形成工程を示す図である。このオーミックコンタクト４０は、特許文献３に記載されているように製造することができる。オーミックコンタクト４０は、第１キャップ層２２上に形成される。第１キャップ層２２上のオーミックコンタクト４０は、比較的低いアニール温度でアニールすることができる。例えば、本発明のある実施形態においては、約４００〜約８００℃のアニール温度を使用することができる。本発明の他の実施形態においては、アニール工程は、除外することができる。したがって、オーミックコンタクト４０は、高いアニール温度を必要とすることも無く、又は、ＩＩＩ族窒化物材料をエッチングする必要も無く、設けることができる。トランジスタは、ゲート２８、及び／又は、ゲート構造体、安定化処理又は当業者に既知のその他のそのような付加的処理の追加によって更に完成することができる。
第１キャップ層２２、及び／又は、第２キャップ層２４は、完全に説明されているかのごとく、開示が参照として本明細書に組み込まれている、Ｓｍｏｒｃｈｋｏｖａらの「ＧＲＯＵＰ−ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ （ＨＥＭＴ） ＷＩＴＨ ＢＡＲＲＩＥＲ／ＳＰＡＣＥＲ ＬＡＹＥＲ」（特許文献６参照）に説明されているような多数の層で設けることもできる。したがって、本発明の実施形態は、第１キャップ層、及び／又は、第２キャップ層を一層に限定すると解釈すべきではなく、例えば、ＧａＮ、ＡｌＧａＮ、及び／又は、ＡｌＮ層の組み合わせを有する障壁層を含むことができる。例えば、ＧａＮ、ＡｌＮ構造体は、合金散乱（ａｌｌｏｙ ｓｃａｔｔｅｒｉｎｇ）を減少又は阻止するために使用することができる。したがって、本発明の実施形態は、窒化物ベースの障壁層を含むことができ、そのような窒化物ベースの障壁層は、ＡｌＧａＮベースの障壁層、ＡｌＮベースの障壁層、及びそれらの組み合わせを含むことができる。
オーミック領域は、コンタクト抵抗を更に減らすために、Ｓｉなどのｎ型ドーパントと共に、随意に、埋め込むことができる。再成長の前に実施されるならば、再成長は、アニール工程として働くことができ、及び／又は、より高い温度のアニールは、最終表面が高い温度のアニールによって影響をされないように、最終再成長層が蒸着される前に実施することができる。例えば、第１キャップ層２２は、薄いＡｌＧａＮと、開孔を有する埋め込みマスクをオーミックコンタクト上に設けて位置決めマークを付加するために蒸着及びパターン形成されたマスクとにより形成することができる。ドーパント（添加物）、例えば、Ｓｉ（又はＯ、Ｇｅなど）が埋め込まれ、そして、埋め込みマスクが除去される。次に、再成長マスクが蒸着及びパターン形成され、オーミックコンタクト領域及び位置決めマークを覆う。その結果生じる構造体は、（約１１００℃の不活性ガス、又はＮＨ３ベースのガス内で）アニールし、ＡｌＧａＮ層を形成することができる。再成長マスクは除去され、オーミックコンタクト４０が形成される。
図２は、本発明の実施形態による典型的なトランジスタを示す概略図である。この図２から分かるように、ＡｌＮ緩衝層１２は、高純度半絶縁性（ＨＰＳＩ）４ＨＳｉＣ基板１０’上に形成されている。緩衝層１２は、厚さ約０．２ミクロンの真性又は非ドープＡｌＮであり、基板１０’は、約４００ミクロンの厚さである。チャネル層２０’は、緩衝層１２上に設けられ、また、約２ミクロンの厚さを有する非ドープＧａＮ層とすることができる。第１キャップ層２２’は、チャネル層２０’上に設けられ、また、約２５％のＡｌ濃度及び約５ｎｍの厚さを有する非ドープＡｌＧａＮ層とすることができる。
第２キャップ層２４’は、上述したようにマスクを用いて、意図的に又はその他の方法で、約２０％のＡｌ濃度を有し、合計約２×１０１２ｃｍ−２の濃度までＳｉなどのｎ型ドーパントがドープされたドープＡｌＧａＮ層として選択的に成長させる。第２キャップ層２４’は、約１０ｎｍの厚さを有することができる。追加層２６’は、上述したようにマスクを用いて、約２０％のＡｌ濃度を有する非ドープＡｌＧａＮ層として選択的に成長させ、また、第２キャップ層２４’上に設けられている。追加層２６’は、約１０ｎｍの厚さを有することができる。オーミックコンタクト４０は、第２キャップ層２４’及び追加層２６’に隣接した凹部内に形成されている。ゲートコンタクト２８’は、追加層２６’上に形成することができる。
図３は、本発明の他の実施形態によるトランジスタを示す概略図で、ＡｌＮ障壁層を使用した典型的なトランジスタを示す概略図である。この図３から分かるように、基板、ＡｌＮ緩衝層１２、及びチャネル層２０’は、図２において上述したように設けられる。第１キャップ層２２’’は、チャネル層２０’上に設けられ、また、約１ｎｍの厚さを有する非ドープＡｌＮ層とすることができる。
第２キャップ層２４’’は、上述したようにマスクを用いて、約２０％のＡｌ濃度を有する非ドープＡｌＧａＮ層として選択的に成長させる。第２キャップ層２４’’は、約２０ｎｍの厚さを有することができる。オーミックコンタクト４０は、第２キャップ層２４’’に隣接した凹部内に形成されている。ゲートコンタクト２８’’は、追加層２４’’上に形成することができる。
図４は、本発明のさらに他の実施形態によるトランジスタを示す概略図で、窪んだゲート構造体を設けるために選択的再成長が使用される典型的なトランジスタを示す概略図である。この図４から分かるように、基板１０’、ＡｌＮ緩衝層１２、及びチャネル層２０’は、図２において上述したように設けられている。第１キャップ層２２’’は、チャネル層２０’上に設けられ、また、約２５％のＡｌ濃度及び最大約２５ｎｍの厚さを有する非ドープＡｌＧａＮ層とすることができる。
第２キャップ層２４’’’は、素子のゲート領域を覆うためにマスクが使用される点を除いて、上述したと同様にマスクを用いて選択的に成長させる。第２キャップ層２４’’’は、約２０％のＡｌ濃度を有する非ドープＡｌＧａＮ層とすることができる。また、第２キャップ層２４’’’は、約５ｎｍの厚さを有することができる。追加層２６’’は、上述したようにマスクを用いて、ｎ＋にドープされた、例えば、約１０１８ｃｍ−３〜約１０２０ｃｍ−３のキャリア濃度にまでドープされたドープＡｌＧａＮ層として選択的に成長させる。追加層２６’’は、約２０％のＡｌ濃度を有することができる。追加層２６’’は、約１０ｎｍの厚さを有することができる。オーミックコンタクト４０’は、追加層２６’’上に形成されている。ゲートコンタクト４２は、第２キャップ層２４’’’及び追加層２６’’によって形成された凹部内の第１キャップ層２２’’’上に形成することができる。
図５は、本発明のさらに他の実施形態によるトランジスタを示す概略図で、ゲート及びオーミックコンタクトの両方が再成長した凹部内に形成されたトランジスタを示す概略図である。チャネル層５２０及び第１キャップ層５２２は、上述したように基板５１０の上に設けられている（基板５１０は、緩衝層、及び／又は、他の層を含むことができる）。第１キャップ層５２２は、この第１キャップ層５２２の一部分を露光するためにマスクされ、第２キャップ層５２４は、露光された部分の上に形成することができる。次にマスクが除去され、第２キャップ層５２４に隣接した凹部を残す。オーミックコンタクト５４０及びゲートコンタクト５２８は、図５に示すように、凹部内に形成することができる。
図６は、本発明のさらに他の実施形態によるトランジスタを示す概略図で、ゲートコンタクト及びオーミックコンタクトの両方が再成長した凹部内に形成されるが、異なった窒化物ベースの層上に形成されるトランジスタを示す概略図である。チャネル層６２０及び第１キャップ層６２２は、上述したように基板６１０の上に設けられる（基板６１０は、緩衝層、及び／又は、他の層を含むことができる）。第１キャップ層６２２は、この第１キャップ層６２２の一部分を露光するためにマスクすることができる。次に、第２キャップ層６２４は、露光された部分の上に形成することができる。次に、付加的なマスクは、第２キャップ層６２４の隔離された部分が露光されるように、第２キャップ層６２４上に形成することができる。追加層６２６は、露光された部分の上に形成することができる。マスクが除去され、第１キャップ層６２２の第１及び第２部分、ならびに第２キャップ層６２４の一部分を露出する凹部を残すことができる。オーミックコンタクト６４０及びゲートコンタクト６２８は、図６に示すように、凹部内に形成することができる。また、マスキング及びコンタクト形成動作の順序を変更することが可能である。
図面及び明細書において、本発明の典型的な実施形態を開示した。具体的な用語を使用したが、それらは、一般的かつ説明的な意味で使用したのに過ぎなく、限定を目的とするものではない。
本発明の実施形態によるトランジスタ内のオーミックコンタクトの製造工程を示す概略図（その１）である。 本発明の実施形態によるトランジスタ内のオーミックコンタクトの製造工程を示す概略図（その２）である。 本発明の実施形態によるトランジスタ内のオーミックコンタクトの製造工程を示す概略図（その３）である。 本発明の実施形態によるトランジスタ内のオーミックコンタクトの製造工程を示す概略図（その４）である。 本発明の実施形態によるトランジスタ内のオーミックコンタクトの製造工程を示す概略図（その５）である。 本発明の実施形態による典型的なトランジスタを示す概略図である。 本発明の他の実施形態によるトランジスタを示す概略図である。 本発明のさらに他の実施形態によるトランジスタを示す概略図である。 本発明のさらに他の実施形態によるトランジスタを示す概略図である。 本発明のさらに他の実施形態によるトランジスタを示す概略図である。

Claims (44)

  1. 基板上に窒化物ベースのチャネル層を形成するステップと、
    前記窒化物ベースのチャネル層上に窒化物ベースの半導体の第１キャップ層を形成するステップと、
    前記第１キャップ層の第１部分を覆うマスクを形成するとともに、該第１キャップ層の隣接した第２部分を露光するステップと、
    前記マスクを使用して露光された前記第１キャップ層の前記第２部分上に窒化物ベースの半導体の第２キャップ層を形成するステップと、
    前記マスクを除去して、前記第２キャップ層に隣接して、前記第１キャップ層の前記第１部分上に凹部を形成するステップと、
    前記凹部内にオーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップと、
    前記基板上に、前記オーミックコンタクト又はゲートコンタクトのうちの他方を形成するステップと
    を有し、
    前記オーミックコンタクト又はゲートコンタクトのうちの他方を形成するステップは、前記第２キャップ層上に、前記オーミックコンタクト又はゲートコンタクトのうちの他方を形成するステップからなることを特徴とするトランジスタの製造方法。
  2. 前記マスクは、導電性の材料からなり、
    前記凹部を形成するステップは、前記マスクを露光することによって凹部を形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップは、前記凹部内の前記マスク上に前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  3. 前記マスクは、絶縁性の材料からなり、
    前記凹部を形成するステップは、前記マスクを露光することによって凹部を形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップは、露光された前記マスク上にゲートコンタクトを形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  4. 前記凹部を形成するステップは、前記マスクを除去し、前記第１キャップ層の前記第１部分を露光し、前記第２キャップ層に隣接した凹部を形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップは、前記第１キャップ層の前記露光された部分の上に前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  5. 前記マスクを形成するステップは、前記第１キャップ層の隔離された第１部分を覆い、前記第１キャップ層の第２部分を露光するマスクを形成するステップからなり、
    前記凹部を形成するステップは、前記マスクを除去して前記第１キャップ層の前記第１部分を露光し、前記第２キャップ層に隣接した第１及び第２凹部を形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップは、前記第１凹部内にオーミックコンタクトを形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの他方を形成するステップは、前記第２凹部内にゲートコンタクトを形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  6. 前記窒化物ベースのチャネル層を形成するステップは、ＩＩＩ族窒化物層を形成するステップからなり、
    前記窒化物ベースの半導体の第１キャップ層を形成するステップは、ＩＩＩ族窒化物層を形成するステップからなり、
    前記窒化物ベースの半導体の第２キャップ層を形成するステップは、ＩＩＩ族窒化物層を成長させるステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  7. 前記チャネル層は、０≦ｘ＜１において組成ＡｌｘＧａｌ−ｘＮを有し、前記チャネル層のバンドギャップは、前記第１キャップ層のバンドギャップよりも小さいことを特徴とする請求項６に記載のトランジスタの製造方法。
  8. 前記チャネル層は、ＧａＮ、ＩｎＧａＮ及び／又はＡｌＩｎＧａＮからなることを特徴とする請求項６に記載のトランジスタの製造方法。
  9. 前記チャネル層は、約２０オングストロームを超える厚さを有する非ドープ層からなることを特徴とする請求項６に記載のトランジスタの製造方法。
  10. 前記チャネル層は、超格子及び／又はＩＩＩ族窒化物層の組み合わせからなることを特徴とする請求項６に記載のトランジスタの製造方法。
  11. 前記チャネル層は、窒化アルミニウム・ガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム・ガリウム（ＩｎＧａＮ）及び／又は窒化アルミニウム・インジウム・ガリウム（ＡｌＩｎＧａＮ）からなり、
    前記第１キャップ層は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウム・インジウム（ＡｌＩｎＮ）、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ及び／又はＡｌＩｎＧａＮからなり、
    前記第２キャップ層は、窒化アルミニウム（ＡｌＮ）、ＡｌＩｎＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ及び／又はＡｌＩｎＧａＮからなることを特徴とする請求項６に記載のトランジスタの製造方法。
  12. 前記第１キャップ層は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ及び／又はＡｌＩｎＧａＮからなり、１ｎｍ〜約１０ｎｍの厚さを有することを特徴とする請求項６に記載のトランジスタの製造方法。
  13. 前記第１キャップ層は、非ドープ又はｎ型ドーパントで約１０１９ｃｍ−３未満の濃度までドープしたものであることを特徴とする請求項６に記載のトランジスタの製造方法。
  14. 前記第１キャップ層は、０＜ｘ＜１におけるＡｌｘＧａｌ−ｘＮからなることを特徴とする請求項６に記載のトランジスタの製造方法。
  15. 前記第１キャップ層は、約３ｎｍ〜約１５ｎｍの厚さを有することを特徴とする請求項１４に記載のトランジスタの製造方法。
  16. 前記第１キャップ層は、約５％と約１００％との間のアルミニウム濃度を有するＡｌＧａＮからなることを特徴とする請求項６に記載のトランジスタの製造方法。
  17. 前記第１キャップ層は、約１０％よりも大きいアルミニウム濃度を有することを特徴とする請求項１６に記載のトランジスタの製造方法。
  18. 前記第１キャップ層は、約０．３ｎｍ〜約４ｎｍの厚さを有するＡｌＮ層からなることを特徴とする請求項６に記載のトランジスタの製造方法。
  19. 前記チャネル層は、前記第１キャップ層のバンドギャップよりも小さいバンドギャップを有することを特徴とする請求項６に記載のトランジスタの製造方法。
  20. 前記マスクを形成するステップは、リフトオフ法又はウェットエッチング法のうちの１つを使用してマスク層をパターン形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  21. 前記マスクを形成するステップは、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）又はＡｌＮベースの材料から前記マスクを形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  22. 前記第２キャップ層は、前記第１キャップ層と同一の材料からなることを特徴とする請求項１に記載のトランジスタの製造方法。
  23. 前記第１及び第２キャップ層は、ＡｌＧａＮからなり、前記第１キャップ層は、前記第２キャップ層のＡｌ濃度よりも高いＡｌ濃度を有することを特徴とする請求項２２に記載のトランジスタの製造方法。
  24. 前記第１及び第２キャップ層の組み合わせ厚さは、約２５ｎｍであることを特徴とする請求項２３に記載のトランジスタの製造方法。
  25. 前記第２キャップ層は、該第２キャップ層の終端が、結晶クラックが発生しやすい方向に対して垂直にならないような配向を有することを特徴とする請求項１に記載のトランジスタの製造方法。
  26. 前記第２キャップ層は、第２の電子チャネルが、前記第１キャップ層と前記第２キャップ層との間の再成長界面に形成されるレベル未満のＡｌ組成からなることを特徴とする請求項１に記載のトランジスタの製造方法。
  27. 前記第２キャップ層上に追加層を形成するステップを更に有することを特徴とする請求項１に記載のトランジスタの製造方法。
  28. 前記追加層は、ＧａＮキャップ層、絶縁層、及び組成的に等級分けした遷移層のうちの少なくとも１つからなることを特徴とする請求項２７に記載のトランジスタの製造方法。
  29. 前記第１及び第２キャップ層は、それぞれ多数の層からなることを特徴とする請求項１に記載のトランジスタの製造方法。
  30. 前記第１及び第２キャップ層のうちの少なくとも１つは、窒化物ベースの障壁層からなることを特徴とする請求項１に記載のトランジスタの製造方法。
  31. ｎ型ドーパントを有する前記第１キャップ層のオーミックコンタクト領域を、前記凹部内に前記コンタクトを形成する前に埋め込むステップを更に有することを特徴とする請求項１に記載のトランジスタの製造方法。
  32. 前記オーミックコンタクト領域を埋め込むステップは、前記第２キャップ層の成長の前に、前記オーミックコンタクト領域を埋め込むステップからなることを特徴とする請求項３１に記載のトランジスタの製造方法。
  33. 前記窒化物ベースのチャネル層を形成するステップに対して、前記基板上に緩衝層を形成するステップが先行し、前記窒化物ベースのチャネル層を形成するステップは、前記緩衝層上に前記窒化物ベースのチャネル層を形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  34. 前記窒化物ベースのチャネル層を形成するステップに対して、基板上に緩衝層を形成するステップが先行し、
    前記窒化物ベースのチャネル層を形成するステップは、前記緩衝層上にＩＩＩ族窒化物チャネル層を形成するステップからなり、
    前記窒化物ベースの半導体の第１キャップ層を形成するステップは、前記チャネル層上にＩＩＩ族窒化物第１キャップ層を形成するステップからなり、かつ、前記第１キャップ層は、前記チャネル層のバンドギャップよりも大きなバンドギャップを有し、
    前記マスクを形成するステップは、前記第１キャップ層の隔離された第１部分を覆うマスクを形成するステップと、前記第１部分同士の間にある、前記第１キャップ層の隣接した第２部分を露光するステップとからなり、
    前記窒化物ベースの半導体の第２キャップ層を成長させるステップは、ＩＩＩ族窒化物の第２キャップ層を前記第１キャップ層の、露光された前記第２部分上に成長させるステップからなり、
    前記第２キャップ層上に第３半導体層を形成するステップを更に有し、
    前記凹部を形成するステップは、前記マスクを除去して前記第１キャップ層の前記第１部分を露出する凹部を形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップは、前記凹部内にそれぞれのオーミックコンタクトを形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの他方を形成するステップは、前記第３半導体層上にゲートコンタクトを形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  35. 前記基板は、約４００ミクロンの厚さを有する高純度半絶縁性（ＨＰＳＩ）４Ｈ炭化ケイ素（ＳｉＣ）基板からなり、
    前記緩衝層は、厚さ約０．２ミクロンの真性又は非ドープＡｌＮ層からなり、
    前記チャネル層は、厚さ約２ミクロンの非ドープＧａＮ層からなり、
    第１キャップ層は、約２５％のＡｌ濃度及び約５ｎｍの厚さを有する非ドープＡｌＧａＮ層からなり、
    前記第２キャップ層は、約２０％のＡｌ濃度、約２×１０１２ｃｍ−２のドーパント濃度、及び約１０ｎｍの厚さを有するｎ型ドープＡｌＧａＮ層からなり、
    第３半導体層は、約２０％のＡｌ濃度及び約１０ｎｍの厚さを有する非ドープＡｌＧａＮ層からなることを特徴とする請求項３４に記載のトランジスタの製造方法。
  36. 前記基板は、約４００ミクロンの厚さを有する高純度半絶縁性（ＨＰＳＩ）４ＨＳｉＣ基板からなり、
    前記緩衝層は、厚さ約０．２ミクロンの真性又は非ドープＡｌＮ層からなり、
    前記チャネル層は、厚さ約２ミクロンの非ドープＧａＮ層からなり、
    前記第１キャップ層は、厚さ約１ｎｍの非ドープＡｌＮ層からなり、
    前記第２キャップ層は、約２０％のＡｌ濃度及び約２０ｎｍの厚さを有する非ドープＡｌＧａＮ層からなることを特徴とする請求項３４に記載のトランジスタの製造方法。
  37. 前記窒化物ベースのチャネル層を形成するステップに対して、前記基板上に緩衝層を形成するステップが先行し、
    前記窒化物ベースのチャネル層を形成するステップは、前記緩衝層上にＩＩＩ族窒化物チャネル層を形成するステップからなり、
    前記窒化物ベースの半導体の第１キャップ層を形成するステップは、前記チャネル層上にＩＩＩ族窒化物第１キャップ層を形成するステップからなり、かつ、前記第１キャップ層は、前記チャネル層のバンドギャップよりも大きなバンドギャップを有し、
    前記マスクを形成するステップは、前記第１キャップ層の第１部分を覆うマスクを形成するステップと、前記第１部分の両側にある、前記第１キャップ層の第２部分を露光するステップとからなり、
    前記窒化物ベースの半導体の第２キャップ層を成長させるステップは、ＩＩＩ族窒化物の第２キャップ層を前記第１キャップ層の、露光された前記第２部分のそれぞれの上に成長させるステップからなり、
    それぞれの前記第２キャップ層上にそれぞれの第３半導体層を形成するステップを更に有し、
    前記凹部を形成するステップは、前記マスクを除去して前記第１キャップ層の前記第１部分を露光するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの一方を形成するステップは、前記第１キャップ層の前記露光された部分上にゲートコンタクトを形成するステップからなり、
    前記オーミックコンタクト又はゲートコンタクトのうちの他方を形成するステップは、前記第３半導体層上にそれぞれのオーミックコンタクトを形成するステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  38. 前記基板は、約４００ミクロンの厚さを有する高純度半絶縁性（ＨＰＳＩ）４ＨＳｉＣ基板からなり、
    前記緩衝層は、厚さ約０．２ミクロンの真性又は非ドープＡｌＮ層からなり、
    前記チャネル層は、厚さ約２ミクロンの非ドープＧａＮ層からなり、
    前記第１キャップ層は、約２５ｎｍの厚さ及び約２５％のアルミニウム濃度を有する非ドープＡｌＧａＮ層からなり、
    前記第２キャップ層は、約５ｎｍの厚さ及び約２０％のアルミニウム濃度を有する非ドープＡｌＧａＮ層からなり、
    前記第３半導体層は、約１０ｎｍの厚さ及び約２０％のアルミニウム濃度を有するドープＡｌＧａＮ層からなることを特徴とする請求項３７に記載のトランジスタの製造方法。
  39. 前記窒化物ベースの半導体の第２キャップ層を形成するステップは、前記第２キャップ層を前記第１キャップ層の、露光された部分上に成長させるステップからなることを特徴とする請求項１に記載のトランジスタの製造方法。
  40. 前記チャネル層ならびに前記第１及び第２キャップ層は、高電子移動度トランジスタ（ＨＥＭＴ）を提供するように構成されていることを特徴とする請求項１に記載のトランジスタの製造方法。
  41. 窒化物ベースのマイクロエレクトロニクス素子用コンタクトの製造方法であって、
    基板上に窒化物ベースの半導体の第１層を形成するステップと、
    前記第１層の第１部分を覆うマスクを形成し、前記第１層の隣接した第２部分を露光するステップと、
    前記マスクを使用して露光された、前記第１層の部分上に窒化物ベースの半導体の第２層を形成するステップと、
    前記マスクを除去して、前記第２層に隣接して、前記第１層の前記第１部分上に凹部を形成するステップと、
    前記凹部内にコンタクトを形成するステップとを有し、
    前記マスクは、導電性の材料からなり、
    前記凹部を形成するステップは、前記マスクを露光することによって凹部を形成するステップからなり、
    前記コンタクトを形成するステップは、前記凹部内の前記マスク上にコンタクトを形成するステップからなることを特徴とする製造方法。
  42. 前記凹部を形成するステップは、前記マスクを除去して前記第１層の前記第１部分を露光し、前記第２層に隣接した凹部を形成するステップからなり、
    前記コンタクトを形成するステップは、前記第１層の露光された部分上にコンタクトを形成するステップからなることを特徴とする請求項４１に記載の製造方法。
  43. 前記窒化物ベースの半導体の第１層を形成するステップは、ＩＩＩ族窒化物層を形成するステップからなり、
    前記窒化物ベースの半導体の第２の層を形成するステップは、ＩＩＩ族窒化物層を成長させるステップからなることを特徴とする請求項４１に記載の製造方法。
  44. 前記窒化物ベースの半導体の第２層を形成するステップは、前記第２層を前記第１層の、露光された前記第１部分上に成長させるステップからなることを特徴とする請求項４１に記載の製造方法。
JP2004521759A 2002-07-16 2003-07-15 窒化物ベースのトランジスタ及びその製造方法 Expired - Lifetime JP4990496B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39623602P 2002-07-16 2002-07-16
US60/396,236 2002-07-16
US10/617,843 2003-07-11
US10/617,843 US6982204B2 (en) 2002-07-16 2003-07-11 Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
PCT/US2003/021895 WO2004008495A2 (en) 2002-07-16 2003-07-15 Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses

Publications (2)

Publication Number Publication Date
JP2006517726A JP2006517726A (ja) 2006-07-27
JP4990496B2 true JP4990496B2 (ja) 2012-08-01

Family

ID=30118573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004521759A Expired - Lifetime JP4990496B2 (ja) 2002-07-16 2003-07-15 窒化物ベースのトランジスタ及びその製造方法

Country Status (6)

Country Link
US (2) US6982204B2 (ja)
EP (1) EP1522091B1 (ja)
JP (1) JP4990496B2 (ja)
AU (1) AU2003256520A1 (ja)
TW (1) TWI310611B (ja)
WO (1) WO2004008495A2 (ja)

Families Citing this family (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6830945B2 (en) * 2002-09-16 2004-12-14 Hrl Laboratories, Llc Method for fabricating a non-planar nitride-based heterostructure field effect transistor
US6841809B2 (en) * 2003-04-08 2005-01-11 Sensor Electronic Technology, Inc. Heterostructure semiconductor device
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7005724B2 (en) * 2004-02-13 2006-02-28 Agere Systems Inc. Semiconductor device and a method of manufacture therefor
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
JP4869576B2 (ja) * 2004-09-29 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
JP2006114652A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
US7456443B2 (en) † 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
JP4866007B2 (ja) * 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US8432145B2 (en) * 2005-02-02 2013-04-30 International Rectifier Corporation Voltage supply circuit including a III-nitride based power semiconductor device
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
JP5063594B2 (ja) * 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP2006351762A (ja) * 2005-06-15 2006-12-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP5481067B2 (ja) * 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7399692B2 (en) * 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
US7368971B2 (en) * 2005-12-06 2008-05-06 Cree, Inc. High power, high frequency switch circuits using strings of power transistors
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP5065595B2 (ja) * 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP4890899B2 (ja) * 2006-03-17 2012-03-07 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
US8049272B2 (en) * 2006-06-16 2011-11-01 Cree, Inc. Transistors having implanted channel layers and methods of fabricating the same
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US8421119B2 (en) 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US9076852B2 (en) * 2007-01-19 2015-07-07 International Rectifier Corporation III nitride power device with reduced QGD
US8461631B2 (en) * 2007-02-23 2013-06-11 Sensor Electronic Technology, Inc. Composite contact for semiconductor device
US7655962B2 (en) * 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
TW200903858A (en) * 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US8344242B2 (en) * 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7936212B2 (en) 2008-05-09 2011-05-03 Cree, Inc. Progressive power generating amplifiers
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US7764120B2 (en) * 2008-08-19 2010-07-27 Cree, Inc. Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8395392B2 (en) * 2008-12-23 2013-03-12 Sensor Electronic Technology, Inc. Parameter extraction using radio frequency signals
US8338871B2 (en) * 2008-12-23 2012-12-25 Sensor Electronic Technology, Inc. Field effect transistor with electric field and space-charge control contact
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8105889B2 (en) 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101172857B1 (ko) * 2009-12-14 2012-08-09 경북대학교 산학협력단 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8586997B2 (en) 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US20120274402A1 (en) * 2011-04-26 2012-11-01 Texas Instruments Incorporated High electron mobility transistor
US8778747B2 (en) * 2011-05-25 2014-07-15 Triquint Semiconductor, Inc. Regrown Schottky structures for GAN HEMT devices
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
JP5620347B2 (ja) * 2011-07-19 2014-11-05 富士通株式会社 化合物半導体装置
KR101259126B1 (ko) * 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
WO2013036593A1 (en) 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US9748362B2 (en) 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
US9263533B2 (en) 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2013096821A1 (en) 2011-12-21 2013-06-27 Massachusetts Institute Of Technology Aluminum nitride based semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013126828A1 (en) * 2012-02-23 2013-08-29 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9305788B2 (en) * 2012-10-29 2016-04-05 Sumitomo Electric Device Innovations, Inc. Method of fabricating semiconductor device
WO2014078699A1 (en) 2012-11-16 2014-05-22 Massachusetts Institute Of Technology Semiconductor structure and recess formation etch technique
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
KR102055839B1 (ko) 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
KR102071019B1 (ko) * 2013-05-10 2020-01-29 서울반도체 주식회사 노멀리 오프 타입 트랜지스터 및 그 제조방법
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9041109B2 (en) 2013-09-19 2015-05-26 International Business Machines Corporation Field effect transistor including a recessed and regrown channel
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
JP2015173151A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US20150364330A1 (en) * 2014-06-11 2015-12-17 Hrl Laboratories Llc Ta based au-free ohmic contacts in advanced aigan/gan based hfets and/or moshfets for power switch applications
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6631950B2 (ja) * 2014-12-11 2020-01-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
TWI621265B (zh) * 2015-05-12 2018-04-11 台達電子工業股份有限公司 半導體裝置及其製作方法
US10431654B2 (en) 2015-06-25 2019-10-01 International Business Machines Corporation Extrinsic base doping for bipolar junction transistors
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
WO2017087197A1 (en) 2015-11-19 2017-05-26 Hrl Laboratories, Llc Iii-nitride field-effect transistor with dual gates
CN105424234A (zh) * 2015-12-01 2016-03-23 成都嘉石科技有限公司 一种压力传感器集成器件及其制作方法
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same
US10354879B2 (en) 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
CN107134484A (zh) * 2016-12-26 2017-09-05 四川北斗卫星导航平台有限公司 GaN芯片及其制作方法
US10615273B2 (en) 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
JP6953234B2 (ja) * 2017-08-28 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10268789B1 (en) 2017-10-03 2019-04-23 Cree, Inc. Transistor amplifiers having node splitting for loop stability and related methods
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
TWI714909B (zh) * 2018-11-13 2021-01-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
WO2020106537A1 (en) 2018-11-19 2020-05-28 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
TWI717745B (zh) * 2019-05-28 2021-02-01 大陸商聚力成半導體(重慶)有限公司 半導體裝置
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
JP2023520028A (ja) 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
US20210313293A1 (en) 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
KR20220162147A (ko) 2020-04-03 2022-12-07 울프스피드, 인크. 후면측 소스, 게이트 및/또는 드레인 단자들을 갖는 iii족 질화물계 라디오 주파수 증폭기들
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11533024B2 (en) 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11742302B2 (en) 2020-10-23 2023-08-29 Wolfspeed, Inc. Electronic device packages with internal moisture barriers
US11791389B2 (en) 2021-01-08 2023-10-17 Wolfspeed, Inc. Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
CN114503281B (zh) * 2021-08-02 2023-07-14 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
EP4393009A1 (en) 2021-10-01 2024-07-03 MACOM Technology Solutions Holdings, Inc. Bypassed gate transistors having improved stability
US20230291367A1 (en) 2022-03-08 2023-09-14 Wolfspeed, Inc. Group iii nitride-based monolithic microwave integrated circuits having multi-layer metal-insulator-metal capacitors
CN114914316B (zh) * 2022-05-23 2023-12-12 南京大学 近红外表面等离激元近场增强型高迁移率晶体管探测器
TWI835375B (zh) * 2022-10-28 2024-03-11 國立陽明交通大學 半導體裝置與其製造方法
WO2024191770A2 (en) 2023-03-15 2024-09-19 Macom Technology Solutions Holdings, Inc. Bypassed gate transistors having improved stability
CN116387152B (zh) * 2023-06-06 2023-12-22 江苏能华微电子科技发展有限公司 一种低损伤氮化镓肖特基二极管及其制备方法
CN117317002B (zh) * 2023-11-30 2024-03-12 润新微电子(大连)有限公司 一种半导体器件的外延结构及其制备方法和半导体器件

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
JPS6245078A (ja) * 1985-08-22 1987-02-27 Toshiba Corp 電界効果トランジスタ及びその製造方法
JPS62204579A (ja) * 1986-03-04 1987-09-09 Nec Corp 電界効果トランジスタの製造方法
USRE35861E (en) * 1986-03-12 1998-07-28 Advanced Software, Inc. Apparatus and method for comparing data groups
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
DE69202554T2 (de) 1991-12-25 1995-10-19 Nippon Electric Co Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
US6582392B1 (en) * 1998-05-01 2003-06-24 Ekos Corporation Ultrasound assembly for use with a catheter
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6777160B2 (en) * 2001-03-12 2004-08-17 Fuji Photo Film Co., Ltd. Positive-working resist composition
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
AU2002357640A1 (en) 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
US20040061129A1 (en) 2004-04-01
TW200415800A (en) 2004-08-16
WO2004008495A2 (en) 2004-01-22
EP1522091A2 (en) 2005-04-13
AU2003256520A8 (en) 2004-02-02
AU2003256520A1 (en) 2004-02-02
EP1522091B1 (en) 2017-10-25
US6982204B2 (en) 2006-01-03
WO2004008495A3 (en) 2004-04-01
JP2006517726A (ja) 2006-07-27
US20060006435A1 (en) 2006-01-12
TWI310611B (en) 2009-06-01
US7550784B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
JP4990496B2 (ja) 窒化物ベースのトランジスタ及びその製造方法
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
JP5156235B2 (ja) 窒化物ベースのトランジスタの製作方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP5756249B2 (ja) 高温逆バイアステスト条件に耐え得るｉｉｉ族窒化物電界効果トランジスタ（ｆｅｔ）
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110708

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4990496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term