JP2006004976A - 半導体の結晶成長方法及び半導体デバイス - Google Patents
半導体の結晶成長方法及び半導体デバイス Download PDFInfo
- Publication number
- JP2006004976A JP2006004976A JP2004176675A JP2004176675A JP2006004976A JP 2006004976 A JP2006004976 A JP 2006004976A JP 2004176675 A JP2004176675 A JP 2004176675A JP 2004176675 A JP2004176675 A JP 2004176675A JP 2006004976 A JP2006004976 A JP 2006004976A
- Authority
- JP
- Japan
- Prior art keywords
- crystal growth
- semiconductor layer
- layer
- semiconductor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】AlNから成る核形成層が供する結晶成長面上に成長温度が1150℃で、V/III 比が1473の結晶成長条件下で、(e)659Å/min,(f)827Å/min,(g)968Å/minの各結晶成長速度毎にノンドープの高抵抗半導体層を積層して、それぞれのリーク電流を測定した。図5−Aのグラフは、この時の高抵抗半導体層の結晶成長速度((e)〜(g))と、印加電圧40Vに対する各リーク電流との関係を示している。この結果より、ノンドープのGaN層から高抵抗半導体層を形成する場合、リーク電流を1×10-8〔A〕以下に抑えるためには、結晶成長速度を約65〔nm/min〕以上にすると良いことが判る。
【選択図】図5−A
Description
本発明は、例えば電界効果トランジスタの製造などに大いに有用なものである。
チャネルを形成すべき半導体中にこの様な不純物が混入すると、高い移動度を有するチャネルを形成することは難しくなる。これは、チャネルを形成する半導体層に含まれる不純物によって、キャリアが移動中に散乱されてしまうためである。
また、本発明の更なる目的は、チャネル中を移動するキャリアの移動度と素子の耐圧性とがそれぞれ共に高い半導体デバイスを実現することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか1つによって、個々に達成されれば十分であって、本願の個々の発明(下記の個々の手段)は、上記の全ての課題を同時に解決する具体的実施形態が存在することを必ずしも保証するものではない。
即ち、本発明の第1の手段は、Alx Ga1-x N(0≦x≦1)から成る半導体の結晶成長面に、高抵抗半導体層A(:抵抗率が高い半導体層)を結晶成長させる工程において、ノンドープのAlx Ga1-x N(0≦x≦1)から高抵抗半導体層Aを形成し、この高抵抗半導体層Aの少なくとも結晶成長初期段階におけるこの高抵抗半導体層Aの結晶成長温度を1120℃以上、1160℃以下とすることである。
ただし、上記の初期段階とは、高抵抗半導体層Aの結晶成長を開始してから最初のおよそ1分間程度のことを言う。
ただし、ここで言う結晶材料ガスのV/III 比とは、結晶成長させるべき半導体層を構成するV族元素の結晶材料ガスの単位体積当たりのモル数の、同 III族元素の結晶材料ガスの単位体積当たりのモル数に対する比のことである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
即ち、本発明の第1の手段によれば、高い抵抗率を有する半導体層が結晶成長するので、この半導体層(高抵抗半導体層A)の絶縁性を従来よりも高くすることができる。したがって、本発明の第1の手段によれば、上側の界面の良好な平坦性と良好な結晶性とを兼ね備えた理想的なノンドープの高抵抗層を形成することができる。
したがって、例えば電界効果トランジスタのバッファ層をこの様な高抵抗半導体層Aで形成すると、チャネル中を移動するキャリアの散乱が起り難くなるため、キャリアの移動度が高い素子を製造することができる。
また、この高抵抗半導体層Aの結晶成長速度に関するより望ましい範囲は、1130℃以上、1150℃以下である(本発明の第6の手段)。
また、本発明の結晶成長条件を実際に容易に実現するためには、上記の結晶材料ガスのV/III 比を、1400以上、1550以下にすると良い(本発明の第7の手段)。
また、これらの条件を満たすノンドープの高抵抗層を利用すれば、例えば電界効果トランジスタのバッファ層を極めて良好に形成することができ、素子の作動性能や耐圧性が、同時に向上する。
なお、この様なファセット成長若しくはELO成長の作用としては、例えば次の参考文献1などに、関連する公知事例が記載されている。
(参考文献1):天野、赤崎、「サファイア基板上 III族窒化物」応用物理、第68巻、第7号(1999)、p.700〜772.
また、本発明の電界効果トランジスタを構成するオーミック電極やショットキー電極の形成形態としては、周知の任意の形態を採用することができる。例えば、ゲート電極は、バリア層の最上層の上に薄膜の絶縁膜を介して形成しても良い。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
キャリアガス : 水素(H2 )ガス
成長炉内全圧 : 1013〔hPa〕
結晶成長速度 : 80〔nm/min〕
V/III 比 : 1473
結晶成長温度 :(a)1120〔℃〕,(b)1130〔℃〕,
(c)1140〔℃〕,(d)1150〔℃〕
上記の各結晶成長条件に従って上記のノンドープの高抵抗半導体層13を積層して、図1の試料10を各結晶成長温度(a)〜(d)毎に合計4種類作製した。その各高抵抗半導体層13の上側表面の左右両端付近にそれぞれ厚さ約15nmのバナジウム(V)層から成る電極を形成して、高抵抗半導体層13のリーク電流を測定した。
なお、結晶成長温度(c)1140〔℃〕にて形成したノンドープのGaNから成る高抵抗半導体層13は、1×108 Ωcmもの非常に高い抵抗率を示した。
一方、上記と同一の試料10((a)〜(d))を用いて、各試料10の各高抵抗半導体層13のFWHM(:Full Width Half Maximum )を測定した結果、図3のグラフを得た。この図3はその各高抵抗半導体層13の結晶成長温度とFWHMとの関係を示している。このFWHMの値は、小さい時ほど結晶性は良質であり、逆にこの値が300(arcsec)を超えると、高抵抗半導体層13の結晶性は徐々に劣化し始め、更にこの値が400(arcsec)を超えると、キャリアの移動度等のデバイス特性に悪影響を及ぼす程度にまで、高抵抗半導体層13の表面の平坦性が劣悪となっている場合が多いことが経験的に分っている。
キャリアガス : 水素(H2 )ガス
成長炉内全圧 : 1013〔hPa〕
結晶成長温度 : 1150〔℃〕
V/III 比 : 1473
結晶成長速度 :(e)659〔Å/min〕,(f)827〔Å/min〕,
(g)968〔Å/min〕
上記の各結晶成長条件に従って上記のノンドープの高抵抗半導体層23を積層して、図4の試料20を各結晶成長速度(e)〜(g)毎に合計3種類作製した。その各高抵抗半導体層23の上側表面の左右両端付近にそれぞれ厚さ約15nmのバナジウム(V)層から成る電極を形成して、高抵抗半導体層23のリーク電流を測定した。
なお、結晶成長速度(g)968〔Å/min〕にて形成したノンドープのGaNから成る高抵抗半導体層23は、1×108 Ωcmもの非常に高い抵抗率を示した。
一方、結晶成長速度を約90〔nm/min〕以上にすると、高抵抗半導体層23の結晶性は徐々に劣化し始め、更に約100〔nm/min〕を超えると、キャリアの移動度等のデバイス特性に悪影響を及ぼす程度にまで、高抵抗半導体層23の表面の平坦性が劣悪となっている場合が多いことが経験的に分っている。したがって、この様なノンドープのGaNから成る高抵抗半導体層23を用いて、高性能な電界効果トランジスタを製造する場合には、結晶成長速度は100nm/min以下とすべきである。これらの結晶性に係わる諸傾向は、光学顕微鏡を用いて視覚的にも確認することができたものである。
上記の電界効果トランジスタ100の各半導体層(半導体層102,103,104)は何れも、有機金属化合物気相成長法(MOVPE)による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス(H2 又はN2 )と、アンモニアガス(NH3 )と、トリメチルガリウム(Ga(CH3)3) と、トリメチルアルミニウム(Al(CH3)3) などである。
次に、厚さ約2μmのノンドープのGaN結晶から成る上記の半導体層103の結晶成長は、次の結晶成長条件にしたがって実施した。
(半導体層103の結晶成長条件)
(1)結晶成長温度 : 1140〔℃〕
(2)結晶成長速度 : 80〔nm/min〕
次に、厚さ約40nmのノンドープのAl0.25Ga0.75N結晶から成る上記の半導体層104(バッファ層)を積層した。ただし、この時の結晶成長温度は、約1000℃にした。
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
例えば、上記の実施例3では、電界効果トランジスタの基板に炭化シリコン(SiC)を用いたが、結晶成長基板としてはサファイア基板なども有用である。先の実施例2で例示した低温成長核形成層22やノンドープの高抵抗半導体層23と同様の積層構成や結晶成長条件に従って、図6の電界効果トランジスタ100の半導体層102や、半導体層103を形成すれば、この様な場合にも、本発明の手段に基づいて、本発明の作用・効果を得ることができる。
また、例えば半導体層104や半導体層204などの各種のバリア層は、InAlNや或いはInAlGaNなどから形成しても良い。これらのバリア層は、直下のバッファ層(例:半導体層103や半導体層203など)のバンドギャップエネルギーよりも必要かつ十分に大きなバンドギャップエネルギーを有する、一般の III族窒化物系化合物半導体から形成することができる。
また、これらのバリア層の代わりに、そこにn型の半導体層を積層しても良い。例えば、図6の半導体層104の代わりに、そこにn型の半導体層を積層することにより、MESFETを製作することも可能である。
11 : 炭化シリコン基板(4H−SiC)
12 : 高温成長核形成層(AlN)
13 : ノンドープの高抵抗半導体層
20 : ノンドープの高抵抗半導体層を有する試料(実施例2)
21 : サファイア基板
22 : 低温成長核形成層(AlN)
23 : ノンドープの高抵抗半導体層
100 : 電界効果トランジスタ(実施例3)
101 : 結晶成長基板(SiC)
102 : AlN層(バッファ層)
103 : GaNから成る半導体層(バッファ層)
104 : AlGaNから成る半導体層(バリア層)
105 : ソース電極(オーミック電極)
106 : ゲート電極(ショットキー電極)
107 : ドレイン電極(オーミック電極)
208 : 絶縁膜(SiN)
Claims (10)
- Alx Ga1-x N(0≦x≦1)から成る半導体の結晶成長面に、高抵抗半導体層Aを結晶成長させる方法であって、
前記高抵抗半導体層Aは、
ノンドープのAlx Ga1-x N(0≦x≦1)から成り、
少なくとも前記高抵抗半導体層Aの結晶成長初期段階において、
前記高抵抗半導体層Aの結晶成長温度は、
1120℃以上、1160℃以下である
ことを特徴とする半導体の結晶成長方法。 - 少なくとも前記高抵抗半導体層Aの結晶成長初期段階において、
前記高抵抗半導体層Aの結晶成長速度は、
65nm/min以上である
ことを特徴とする請求項1に記載の半導体の結晶成長方法。 - 前記高抵抗半導体層Aは、
ノンドープのGaN結晶から成る
ことを特徴とする請求項1または請求項2に記載の半導体の結晶成長方法。 - 少なくとも前記高抵抗半導体層Aの結晶成長初期段階において、
前記高抵抗半導体層Aの結晶成長速度は、
100nm/min以下である
ことを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体の結晶成長方法。 - 少なくとも前記高抵抗半導体層Aの結晶成長初期段階において、
前記高抵抗半導体層Aの結晶成長速度は、
70nm/min以上、90nm/min以下である
ことを特徴とする請求項1乃至請求項4の何れか1項に記載の半導体の結晶成長方法。 - 少なくとも前記高抵抗半導体層Aの結晶成長初期段階において、
前記高抵抗半導体層Aの結晶成長温度は、
1130℃以上、1150℃以下である
ことを特徴とする請求項1乃至請求項5の何れか1項に記載の半導体の結晶成長方法。 - 少なくとも前記高抵抗半導体層Aの結晶成長初期段階において、
前記高抵抗半導体層Aの結晶成長工程において、反応室内に供給する結晶材料ガスのV/III 比は、
1400以上、1550以下である
ことを特徴とする請求項1乃至請求項6の何れか1項に記載の半導体の結晶成長方法。 - ノンドープのAlx Ga1-x N(0≦x≦1)から成る III族窒化物系化合物半導体であって、
請求項1乃至請求項7の何れか1項に記載の半導体の結晶成長方法によって得られ、
1×108 Ωcm以上の抵抗率を有する
ことを特徴とする III族窒化物系化合物半導体。 - 結晶成長基板上に III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、前記バッファ層の前記バリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、
前記バッファ層の少なくとも一部分は、
ノンドープのAlx Ga1-x N(0≦x≦1)から形成された、抵抗率が1×108 Ωcm以上の高抵抗半導体層Aを用いて形成されている
ことを特徴とする電界効果トランジスタ。 - 結晶成長基板上に III族窒化物系化合物半導体より成る複数の半導体層を積層することにより形成される半導体デバイスにおいて、
電流漏れを阻止又は抑制する高抵抗層を有し、
前記高抵抗層は、
ノンドープのAlx Ga1-x N(0≦x≦1)から形成された、抵抗率が1×108 Ωcm以上の高抵抗半導体層Aを用いて形成されている
ことを特徴とする半導体デバイス。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176675A JP4682541B2 (ja) | 2004-06-15 | 2004-06-15 | 半導体の結晶成長方法 |
PCT/JP2005/011006 WO2005122234A1 (en) | 2004-06-10 | 2005-06-09 | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth |
DE112005001337T DE112005001337B4 (de) | 2004-06-10 | 2005-06-09 | Verfahren zur Herstellung eines FET |
US11/578,965 US7981744B2 (en) | 2004-06-10 | 2005-06-09 | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth |
TW094119288A TWI299196B (en) | 2004-06-10 | 2005-06-10 | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176675A JP4682541B2 (ja) | 2004-06-15 | 2004-06-15 | 半導体の結晶成長方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006004976A true JP2006004976A (ja) | 2006-01-05 |
JP2006004976A5 JP2006004976A5 (ja) | 2006-09-21 |
JP4682541B2 JP4682541B2 (ja) | 2011-05-11 |
Family
ID=35773128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004176675A Expired - Fee Related JP4682541B2 (ja) | 2004-06-10 | 2004-06-15 | 半導体の結晶成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4682541B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008131031A (ja) | 2006-11-21 | 2008-06-05 | Cree Inc | 高電圧GaNトランジスタ |
JP2008243927A (ja) * | 2007-03-26 | 2008-10-09 | Univ Nagoya | 電界効果トランジスタ及びその製造方法 |
KR101255808B1 (ko) * | 2010-09-27 | 2013-04-17 | 경북대학교 산학협력단 | 반도체 소자 및 그 제작 방법 |
JP2013179121A (ja) * | 2012-02-28 | 2013-09-09 | Air Water Inc | 半導体基板の製造方法および半導体基板 |
US8669589B2 (en) | 2005-09-07 | 2014-03-11 | Cree, Inc. | Robust transistors with fluorine treatment |
US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151996A (ja) * | 2001-09-03 | 2003-05-23 | Nichia Chem Ind Ltd | 2次元電子ガスを用いた電子デバイス |
JP2003218127A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法 |
JP2005512327A (ja) * | 2001-12-03 | 2005-04-28 | クリー インコーポレイテッド | へテロ接合トランジスタ及びその製造方法 |
JP2005526384A (ja) * | 2002-03-25 | 2005-09-02 | クリー インコーポレイテッド | ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造 |
-
2004
- 2004-06-15 JP JP2004176675A patent/JP4682541B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151996A (ja) * | 2001-09-03 | 2003-05-23 | Nichia Chem Ind Ltd | 2次元電子ガスを用いた電子デバイス |
JP2005512327A (ja) * | 2001-12-03 | 2005-04-28 | クリー インコーポレイテッド | へテロ接合トランジスタ及びその製造方法 |
JP2003218127A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法 |
JP2005526384A (ja) * | 2002-03-25 | 2005-09-02 | クリー インコーポレイテッド | ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造 |
Non-Patent Citations (1)
Title |
---|
JPN7010002684, JEONG Y. ET AL., "Enhancement of the Electrical Properties of A1GaN/GaN HFETs by Using Undoped Semi−Insulating GaN", JOURNAL OF THE KOREAN PHYSICAL SOCIETY, 200401, vol. 44, no. 1, pages 140 − 143 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
US10224427B2 (en) | 2001-07-24 | 2019-03-05 | Cree, Inc. | Insulting gate AlGaN/GaN HEMT |
US8669589B2 (en) | 2005-09-07 | 2014-03-11 | Cree, Inc. | Robust transistors with fluorine treatment |
JP2008131031A (ja) | 2006-11-21 | 2008-06-05 | Cree Inc | 高電圧GaNトランジスタ |
US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
US9450081B2 (en) | 2006-11-21 | 2016-09-20 | Cree, Inc. | High voltage GaN transistor |
US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
JP2008243927A (ja) * | 2007-03-26 | 2008-10-09 | Univ Nagoya | 電界効果トランジスタ及びその製造方法 |
KR101255808B1 (ko) * | 2010-09-27 | 2013-04-17 | 경북대학교 산학협력단 | 반도체 소자 및 그 제작 방법 |
JP2013179121A (ja) * | 2012-02-28 | 2013-09-09 | Air Water Inc | 半導体基板の製造方法および半導体基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4682541B2 (ja) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4530171B2 (ja) | 半導体装置 | |
JP4449467B2 (ja) | 半導体装置 | |
US8247796B2 (en) | Semiconductor device | |
JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
US9166033B2 (en) | Methods of passivating surfaces of wide bandgap semiconductor devices | |
US8426893B2 (en) | Epitaxial substrate for electronic device and method of producing the same | |
US8710511B2 (en) | AIN buffer N-polar GaN HEMT profile | |
JP6152124B2 (ja) | 半導体装置の製造方法 | |
TWI765880B (zh) | 半導體結構、hemt結構及其形成方法 | |
KR20150120357A (ko) | 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 | |
JP2003059948A (ja) | 半導体装置及びその製造方法 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
WO2012026396A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法 | |
JP2011166067A (ja) | 窒化物半導体装置 | |
WO2013155396A1 (en) | Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors | |
US7981744B2 (en) | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth | |
JP2006303475A (ja) | 電界効果トランジスタ | |
JP4682541B2 (ja) | 半導体の結晶成長方法 | |
JP2007123824A (ja) | Iii族窒化物系化合物半導体を用いた電子装置 | |
JP2007088252A (ja) | 電界効果トランジスタ | |
JP2007088252A5 (ja) | ||
JP4729872B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2008226907A (ja) | 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法 | |
TWI730516B (zh) | 氮化物半導體基板以及氮化物半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |