JP5755460B2 - 単一ゲートの誘電体構造を有するエンハンスメントモードのｉｉｉ族窒化物トランジスタ - Google Patents
単一ゲートの誘電体構造を有するエンハンスメントモードのｉｉｉ族窒化物トランジスタ Download PDFInfo
- Publication number
- JP5755460B2 JP5755460B2 JP2011022897A JP2011022897A JP5755460B2 JP 5755460 B2 JP5755460 B2 JP 5755460B2 JP 2011022897 A JP2011022897 A JP 2011022897A JP 2011022897 A JP2011022897 A JP 2011022897A JP 5755460 B2 JP5755460 B2 JP 5755460B2
- Authority
- JP
- Japan
- Prior art keywords
- gate dielectric
- group iii
- transistor
- dielectric layer
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000004767 nitrides Chemical class 0.000 claims description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical group 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 239000013590 bulk material Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は概して、III 族窒化物材料に基づく種類のトランジスタに関するものであり、特にエンハンスメントモードのIII 族窒化物トランジスタに関するものである。
III 族窒化物ヘテロ接合構造に基づくトランジスタは、代表的に、抵抗損失が低くて電流密度を高くしうる二次元電子ガス（２ＤＥＧ）を発生させるのに圧電分極電界を用いて動作している。２ＤＥＧはIII 族窒化物材料の界面に形成され、この２ＤＥＧにより、従来のIII 族窒化物ヘテロ接合トランジスタは代表的に、ゲート電位が印加されることなしに導通するようになる。従って、III 族窒化物ヘテロ接合構造を用いて形成されたトランジスタは、ノーマリーオンの、すなわち、デプレションモードのトランジスタとなる傾向にある。
III 族窒化物ヘテロ接合トランジスタは、比較的降伏電圧を高くし、電流密度を高くし、オン抵抗を低くするための電力分野にとって望ましいものである。しかし、従来のIII 族窒化物ヘテロ接合トランジスタのノーマリーオン特性は、電力分野に用いた場合に問題を生じるおそれがある。例えば、電力分野では、制御回路が完全に電力供給状態及び動作状態になる前に、電流がIII 族窒化物ヘテロ接合トランジスタを流れるのを回避することが望ましい。従って、例えば、起動及びその他の回路状態中に電流が流れる問題を回避するために、ノーマリーオフの、すなわち、エンハンスメントモードのトランジスタであるIII 族窒化物ヘテロ接合トランジスタを提供することが望ましい。
従って、エンハンスメントモードの、すなわち、ノーマリーオフのトランジスタとして構成した有効なIII 族窒化物トランジスタが当該技術分野で必要となる。
本発明は、少なくとも１つの図面に関しほぼ図示してある又は説明した或いは図示及び説明した、より完全には特許請求の範囲に記載した、単一ゲートの誘電体構造を有するエンハンスメントモードのIII 族窒化物トランジスタを提供する。
本発明は、単一ゲートの誘電体構造を有するエンハンスメントモードのIII 族窒化物トランジスタを提供する。以下の説明には、本発明の実施に関連する特定の情報が含まれるものである。当業者にとって明らかなように、本発明は本明細書に具体的に説明したのとは異なる方法で実施しうるものである。更に、本発明を不明瞭にしないように、本発明の特定の細部の幾つかの説明を省略した。
本発明の図面及びそれに付随する詳細な説明は、単に本発明の代表的な実施例に向けられたものにすぎないものである。簡潔さを維持するために、本発明の他の実施例を具体的に説明せずしかも図示していない。
図１を参照するに、この図１には本発明の一実施例によるトランジスタ１００の断面図が示されている。本例では、トランジスタ１００はエンハンスメントモードのIII 族窒化物トランジスタである。このトランジスタ１００はIII 族窒化物ヘテロ接合高電子移動度トランジスタ（ＨＥＭＴ）を具えており、このトランジスタは、基板１０６と、遷移体１０８と、III 族窒化物体１１０と、III 族窒化物体１１２と、通電電極１１６及び１１８と、ゲート構造体１２０とを有している。
図１に示すように、III 族窒化物体１１０は、例えばAlＮを有する遷移体１０８上に形成でき、この遷移体自体は基板１０６上に形成する。遷移体１０８は、GaＮ、AlGaＮ、AlＮ及びInGaAlＮを種々の順序で有する一連の層を具えることができ、ヘテロエピタキシャル層と基板１０６との間の不整合による歪みを軽減させることができる。基板１０６は、炭化珪素、シリコン、サファイアのような材料や、その他の適切な基板材料を有しうる。基板１０６は、III 族窒化物体１１０と適合しうるIII 族窒化物のバルク材料（例えば、GaＮバルク材料）を有するようにでき、この場合、遷移体１０８を省略しうる。
図１では、トランジスタ１００のIII 族窒化物体１１０はGaＮのようなIII 族窒化物材料を有し、III 族窒化物体１１２はAlGaＮのようなIII 族窒化物材料を有する。図１に示すように、III 族窒化物体１１０は基板１０６の上方に配置されており、III 族窒化物体１１２はIII 族窒化物体１１０上に配置され、二次元電子ガス（２ＤＥＧ）１１４を有する界面に伝導チャネルを形成している。例えば、III 族窒化物体１１０のIII 族窒化物材料は、III 族窒化物体１１２のIII 族窒化物材料とは異なる面内格子定数を有し、２ＤＥＧ１１４を含む伝導チャネルを形成しうるようにすることができる。トランジスタ１００を形成するのに、他のIII 族窒化物材料を用い、このIII 族窒化物材料の界面が導電用の２ＤＥＧ１１４を有する伝導チャネルを形成するようにすることができること明らかである。
トランジスタ１００の動作中、電流は、電極１１６（この電極はIII 族窒化物体１１２にオーム結合させるのが好ましい）と、電極１１８（この電極もIII 族窒化物体１１２にオーム結合させるのが好ましい）との間で、２ＤＥＧ１１４を有する伝導チャネルを介して流れることができる。ある実施例では、トランジスタ１００が電力トランジスタを有し、電極１１６及び１１８が電源電極を有する。ゲート構造体１２０は電極１１６及び電極１１８間に配置され、２ＤＥＧ１１４を有する伝導チャネルにおける電流の流れを制御する。従来のＨＥＭＴは代表的に、例えば、起動時に導電電極間で伝導チャネルを介して電流が自由に流れうるデプレションモードのトランジスタである。しかし、多くの適用分野では、エンハンスメントモードのトランジスタを得ることが望まれている。
本例では、トランジスタ１００が有するゲート構造体１２０により、２ＤＥＧ１１４を有する伝導チャネルの中断（分断）領域を生ぜしめ、これによりトランジスタ１００をエンハンスメントモードのトランジスタとする。図１に示すように、ゲート構造体１２０は導電材料を有しうるゲート電極１２３を具えており、このゲート電極１２３をゲート誘電体層１２５によりIII 族窒化物体１１２から電気絶縁させ、従って、このIII 族窒化物体１１２に容量結合させることができる。トランジスタ１００では、ゲート構造体１２０はその下側に単一のゲート誘電体層１２５、例えば、シリコン酸化物層又はシリコン窒化物層を有する。図１に示すように、ゲート誘電体層１２５はIII 族窒化物体１１２上及びゲート電極１２３上に存在する。
本例では、ゲート構造体１２０は、２ＤＥＧ１１４を有する伝導チャネルの中断領域を生ぜしめるのにゲート誘電体層１２５を具えている。特に、ゲート誘電体層１２５内に閉じ込められている負電荷が伝導チャネル内の２ＤＥＧ１１４を妨害して中断領域を生ぜしめる。例えば、ある実施例では、ゲート誘電体層１２５内に閉じ込められている電荷を負電荷とし、２ＤＥＧ１１４を形成する電子が伝導チャネルから反発されて伝導チャネルの中断領域を生ぜしめるようにしうる。他の実施例では、ゲート誘電体層１２５内に閉じ込められている正電荷が伝導チャネル内の２ＤＥＧ１１４を妨害して中断領域を生ぜしめるようにしうる。他の実施例では、ゲート電極１２３の下側に、例えば、何れかに電荷が閉じ込められている又は閉じ込められていない複数の他のゲート誘電体層を設けることができる。しかし、単一のゲート誘電体層が好ましい。
ゲート誘電体層１２５内に閉じ込められている電荷は、電子を伝導チャネルから反発させるか電子を伝導チャネルに引き付けることにより、伝導チャネル内の２ＤＥＧ１１４を妨害してトランジスタ１００のしきい値電圧を設定又はプログラミングする。本例では、例えば、特定量の電荷をゲート誘電体層１２５内に閉じ込め、電荷が存在しないとデプレションモードのトランジスタとなるようなトランジスタ１００のしきい値電圧を設定し、これによりトランジスタ１００をエンハンスメントモードのトランジスタとしうるようにする。他の実施例では、特定量の電荷をゲート誘電体層１２５内に閉じ込めて、既にエンハンスメントモードとなっているトランジスタ１００のしきい値電圧を設定するようにしうる。更に他の実施例では、特定量の電荷をゲート誘電体層１２５内に閉じ込めて、既にデプレションモードとなっているトランジスタ１００のしきい値電圧を設定するか、又はこのようにしないとデプレションモードであるトランジスタをエンハンスメントモードのトランジスタ１００とする。
従って、上述したように、電荷をゲート誘電体層１２５内に閉じ込めて、伝導チャネルの中断領域を生ぜしめることができる。本発明は電力トランジスタのようなトランジスタに向けられている為、トランジスタ１００の全動作中、設定しきい値を維持するように電荷がゲート誘電体層１２５内に閉じ込められるようにする。更に、設定しきい値電圧が長期間に亘り、例えば、トランジスタ１００の動作寿命に亘り維持されるように、電荷をゲート誘電体層１２５内に閉じ込める。
一実施例では、本例で単一の誘電体層を有するゲート構造体層１２５を電荷とともに成長させて加熱させることができる。従って、例えば、シリコン窒化物又はシリコン酸化物より成る単一の誘電体層を負電荷とともに成長させることができる。ゲート構造体層１２５は、ドーパント、例えば、フッ素、臭素、ヨウ素、塩素等を、シリコン窒化物又はシリコン酸化物より成る単一の誘電体層内に注入させることにより形成することもできる。例えば、フッ素イオンをシリコン窒化物又はシリコン酸化物のゲート誘電体層１２５内に注入することができる。その後、ある実施例では、このゲート誘電体層に熱を加えて損傷回復及び電荷移動を達成するようにしうる。従って、電荷をゲート誘電体層１２５の全体に亘って分散させることができる。
トランジスタ１００では、適切な電圧をゲート電極１２３に印加することにより、ゲート構造体１２０の下側で中断領域を復元させることができる。本例では、特に、ゲート電極１２３により電子を伝導チャネルに引き付けて中断領域を復元させることができる。従って、適切な電圧をゲート電極１２３に印加すると、電流が、電極１１６（この電極はIII 族窒化物体１１２にオーム結合させることができる）と、電極１１８（この電極もIII 族窒化物体１１２にオーム結合させることができる）との間で、２ＤＥＧ１１４を有する伝導チャネルを介して流れ得るようになる。本例自体によれば、適切な電圧をゲート電極１２３に印加することにより、ターンオンさせうるノーマリーオフ（すなわち、エンハンスメントモード）のIII 族窒化物トランジスタを得ることができる。
従って、上述したようにゲート構造体層１２５を設けることにより、トランジスタ１００の電流‐電圧特性を変更して、ノーマリーオンデバイスではなくノーマリーオフデバイスを得るようにしうる。従って、トランジスタ１００をデプレションモードではなくエンハンスメントモードで動作させることができ、起動中で制御回路がパワーアップされている際に電流が流れるのを回避させるのを補償する必要のない高電力スイッチとしてトランジスタ１００を使用しうるようになる。更に、トランジスタ１００はエンハンスメントモードのデバイスを有しうる為、このトランジスタ１００を、起動時の電力供給を制御するのにも同様に用いることができる。すなわち、トランジスタ１００を、起動時及び回路の通常動作中に電力流を制御するための論理電力素子として用いることができる。
本発明によるトランジスタ１００は、既知の如何なる方法によっても、個別の電力トランジスタとして基板１０６の上方に（例えば、基板１０６上に形成した遷移体１０８の上方に）形成するか、又は集積回路の一部として共通基板上に他のトランジスタと一緒に形成しうることを理解すべきである。
図２を参照するに、この図２は本発明の一実施例によるトランジスタ２００を示す断面図である。このトランジスタ２００は、図１の基板１０６と、遷移体１０８と、III 族窒化物体１１０と、III 族窒化物体１１２と、通電電極１１６及び１１８とにそれぞれ相当する基板２０６と、遷移体２０８と、III 族窒化物体２１０と、III 族窒化物体２１２と、通電電極２１６及び２１８とを具えている。
トランジスタ２００は更に、III 族窒化物体２１２の一部分上のゲート誘電体層２２２と、このゲート誘電体層２２２上のゲート誘電体層２２４と、このゲート誘電体層２２４上のゲート電極２２６とを具えている。従って、単一のゲート誘電体層（ゲート誘電体層１２５）のみを有する前述した実施例と相違して、トランジスタ２００は２つのゲート誘電体層を有する。フィールド及びパッシベーションの双方又は何れか一方の層２７０を図示のように設けることができる。一実施例によれば、ゲート誘電体層２２２及びゲート誘電体層２２４を、これらの間に電荷トラップ部が形成されるように選択しうる。従って、ある実施例では、電荷を、ゲート誘電体層２２２及びゲート誘電体層２２４の少なくとも一方の中に閉じ込めるのではなく、ゲート誘電体層２２２及びゲート誘電体層２２４間の界面に捕捉することができる。
ある実施例では、ゲート誘電体層２２２をシリコン窒化物とし、ゲート誘電体層２２４をシリコン酸化物としうる。他の実施例では、ゲート誘電体層２２２をシリコン酸化物とし、ゲート誘電体層２２４をシリコン窒化物としうる。他の構成も可能であること明らかである。
前述したように、電荷をゲート誘電体層２２２及びゲート誘電体層２２４の少なくとも一方の中に閉じ込めることができ、或いは電荷をゲート誘電体層２２２及びゲート誘電体層２２４間の界面で捕捉するようにすることができる。電荷がゲート誘電体層２２２及びゲート誘電体層２２４間の界面で捕捉される場合には、前述したトランジスタ１００と同様に、ゲート電極２２６の下側に２ＤＥＧを有する伝導チャネルの中断領域を生ぜしめてトランジスタ２００をエンハンスメントモードのトランジスタとするように捕捉電荷の量を選択することができる。適切な電圧をゲート電極２２６に印加することにより、中断領域を復元させ、トランジスタ２００を前述したトランジスタ１００と同様にオン状態にすることができる。従って、ノーマリーオフ（すなわち、エンハンスメントモード）の切換可能なトランジスタを得ることができる。
電荷は、前述したゲート誘電体層１２５と同様にゲート誘電体層２２２及びゲート誘電体層２２４の少なくとも一方の中に閉じ込めることができる。電荷を捕捉するために、一実施例では、製造後に、ゲート電極２２６にバイアスを加えて負電荷を発生させるようにしうる。このようにすることにより、充分に高い電界を加えた際に電流がゲート誘電体層２２２を経て（例えば、トンネリング機構を経て）流れるようにしうる。この効果は、トランジスタ２００が加熱されている間にバイアスを加えることにより、高めることができる。熱を加えることにより電荷を発生させ、この電荷をゲート誘電体層２２２及びゲート誘電体層２２４間に捕捉するようにしうる。温度、印加電圧及び時間は、発生させて捕捉する電荷の量を決定するように調整しうる。
一実施例では、ゲート誘電体層２２２及び２２４の少なくとも一方を負電荷とともに成長させ、その後加熱して、電荷を侵入させるとともにこれらの２つのゲート誘電体層の間に捕捉させるようにすることができる。従って、この目的のために、例えば、シリコン窒化物を負電荷とともに成長させることができる。
他の実施例では、フッ素、臭素、ヨウ素、塩素等の原子をゲート誘電体層２２２及び２２４の少なくとも一方の中に注入し、これに続き熱を加えて電荷をゲート誘電体層２２２及び２２４の界面まで侵入させるようにしうる。
トランジスタ２００は、エンハンスメントモードのトランジスタとする以外に、前述したトランジスタ１００と同様に、種々の所望のしきい値電圧に設定されたしきい値電圧を有するようにしうる。すなわち、しきい値電圧は、ゲート誘電体層２２２及び２２４間に捕捉すべき又はゲート誘電体層２２２及び２２４内に閉じ込めるべき適切な電荷量を選択することにより設定しうる。
前述したトランジスタ１００でも同様であるが、本発明はトランジスタに関するものである為、電荷をゲート誘電体層２２２及び２２４内に閉じ込めるか又はゲート誘電体層２２２及び２２４間に捕捉し、トランジスタ２００の全動作中、設定しきい値電圧が維持されるようにする。更に、電荷をゲート誘電体層２２２及び２２４内に閉じ込めるか又はゲート誘電体層２２２及び２２４間に捕捉し、設定しきい値電圧が長期間に亘り、例えば、トランジスタ２００の動作寿命に亘り維持されるようにする。
更に、所望のしきい値電圧を得るために、２つのみのゲート誘電体層ではなく、多重ゲート誘電体層のような他の層を積層させることができる。従って、トランジスタ２００には、ゲート電極２２６の下側に、以下の何れか又は任意の組み合わせを設けることができる。
シリコン酸化物／シリコン窒化物；
シリコン酸化物／シリコン窒化物／シリコン酸化物；
シリコン酸化物／シリコン窒化物／シリコン酸化物／シリコン窒化物；
シリコン窒化物／シリコン酸化物；
シリコン窒化物／シリコン酸化物／シリコン窒化物；
シリコン窒化物／シリコン酸化物／シリコン窒化物／シリコン酸化物；
これらの何れかの組み合わせ。
シリコン酸化物／シリコン窒化物；
シリコン酸化物／シリコン窒化物／シリコン酸化物；
シリコン酸化物／シリコン窒化物／シリコン酸化物／シリコン窒化物；
シリコン窒化物／シリコン酸化物；
シリコン窒化物／シリコン酸化物／シリコン窒化物；
シリコン窒化物／シリコン酸化物／シリコン窒化物／シリコン酸化物；
これらの何れかの組み合わせ。
図３を参照するに、この図３は本発明の一実施例によるトランジスタ３００を示す断面図である。このトランジスタ３００は、図２の基板２０６と、遷移体２０８と、III 族窒化物体２１０と、III 族窒化物体２１２と、通電電極２１６及び２１８と、ゲート電極２２６と、ゲート誘電体層２２２と、ゲート誘電体層２２４とにそれぞれ相当する基板３０６と、遷移体３０８と、III 族窒化物体３１０と、III 族窒化物体３１２と、通電電極３１６及び３１８と、ゲート電極３２６と、ゲート誘電体層３２２と、ゲート誘電体層３２４とを具えている。
トランジスタ３００は、トランジスタ２００に類似しているが、トランジスタ３００では、ゲート誘電体層３２２が凹所３２８を有し、ゲート誘電体層３２４がこの凹所３２８の少なくとも底面及び側面上に形成され、ゲート電極３２６がゲート誘電体層３２４上で少なくとも凹所３２８内に形成されている。トランジスタ３００では、ゲート誘電体層３２２及びゲート誘電体層３２４間で、好ましくは凹所３２８の底面及び側面に沿うように電荷が捕捉されるようにしうる。その結果、ゲート構造体３２１が占める横方向面積を増大させることなしに、電荷捕捉に供せられる面積を増大させることができる。
図４を参照するに、この図４は本発明の一実施例によるトランジスタ４００を示す断面図であり、このトランジスタ４００はトランジスタ３００を高度化したものである。このトランジスタ４００は、図３のIII 族窒化物体３１０と、III 族窒化物体３１２と、ゲート電極３２６と、ゲート誘電体層３２２と、ゲート誘電体層３２４とにそれぞれ相当するIII 族窒化物体４１０と、III 族窒化物体４１２と、ゲート電極４２６と、ゲート誘電体層４２２と、ゲート誘電体層４２４とを具えている。
トランジスタ４００では、１つのみの凹所（例えば、図３の凹所３２８）の代わりに、凹所４３０及び４３２のような互いに離間した複数の凹所がゲート誘電体層４２２内に形成され、ゲート誘電体層４２２とゲート誘電体層４２４との間の界面の面積を更に増大させ、これにより２つの誘電体層間の電荷捕捉容量を大きくしている。
従って、上述したように、種々の実施例によれば、本発明により、電荷を有する少なくとも１つのゲート誘電体層を具えるトランジスタがその伝導チャネルの中断領域を生じるようにすることができる。ある実施例では、電荷をこの少なくとも１つのゲート誘電体層内に閉じ込めるか又はこの少なくとも１つのゲート誘電体層と他のゲート誘電体層との間に捕捉させ、伝導チャネルの中断領域を生ぜしめるようにしうる。トランジスタには更に、伝導チャネルの中断領域を復元させるように作用しうるゲート電極を有しうる。従って、本発明の実施例によれば、例えば、起動中で制御回路がパワーアップされている間に電流が流れるのを回避させるのを補償する必要のない電力分野における電力スイッチとして用いうるエンハンスメントモードのIII 族窒化物トランジスタを提供しうる。
本発明の上述した説明から明らかなように、本発明の範囲を逸脱することなく、本発明の概念を実行するのに種々の技術を用いうる。更に、本発明をある特定の実施例につき説明したが、当業者にとって明らかなように、本発明の精神及び範囲を逸脱することなく、本発明の形態及び細部において変更を行いうるものである。従って、上述した実施例はあらゆる点で例示的なものであり、本発明を限定するものではない。又、本発明は上述した実施例に限定されるものではなく、本発明の範囲を逸脱することなく、再配置、変更及び置換を行いうるものである。
Claims (18)
- 第１のIII族窒化物体と第２のIII族窒化物体との間に形成され、二次元電子ガスを有する伝導チャネルと、
二つ以上のゲート誘電体層であって、各ゲート誘電体層の内部に閉じ込められた電荷の総和に相当する集団的な電荷を有し、該集団的な電荷は前記伝導チャネルに中断領域を生ぜしめる二つ以上のゲート誘電体層と、
前記伝導チャネルの前記中断領域を復元するように作用しうるゲート電極とを具えるIII族窒化物トランジスタ。 - 請求項１に記載のIII族窒化物トランジスタにおいて、このIII族窒化物トランジスタがエンハンスメントモードのトランジスタであるIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記二つ以上のゲート誘電体層のうちの１つのゲート誘電体層がシリコン窒化物層であるIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記二つ以上のゲート誘電体層のうちの１つのゲート誘電体層がシリコン酸化物層であるIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記二つ以上のゲート誘電体層のうちの１つのゲート誘電体層に前記電荷がイオン注入されているIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記第１のIII族窒化物体がAlGaＮを有しているIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記第２のIII族窒化物体がGaＮを有しているIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記二つ以上のゲート誘電体層が前記第１のIII族窒化物体上で前記ゲート電極の下側にあるIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記電荷が負電荷であるIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、前記電荷が前記二つ以上のゲート誘電体層のうちの１つのゲート誘電体層の全体に亘って分散されているIII族窒化物トランジスタ。
- 請求項１に記載のIII族窒化物トランジスタにおいて、このIII族窒化物トランジスタが電力トランジスタであるIII族窒化物トランジスタ。
- 第１のIII族窒化物体と第２のIII族窒化物体との間に形成され、二次元電子ガスを有する伝導チャネルと、
この伝導チャネルに中断領域を生ぜしめるために電荷を内部に閉じ込めた単一のゲート誘電体層と、
前記伝導チャネルの前記中断領域を復元するように作用しうるゲート電極とを具えるIII族窒化物トランジスタ。 - 請求項１２に記載のIII族窒化物トランジスタにおいて、このIII族窒化物トランジスタがエンハンスメントモードのトランジスタであるIII族窒化物トランジスタ。
- 請求項１２に記載のIII族窒化物トランジスタにおいて、前記単一のゲート誘電体層がシリコン窒化物層であるIII族窒化物トランジスタ。
- 請求項１２に記載のIII族窒化物トランジスタにおいて、前記単一のゲート誘電体層がシリコン酸化物層であるIII族窒化物トランジスタ。
- 請求項１２に記載のIII族窒化物トランジスタにおいて、前記単一のゲート誘電体層に前記電荷がイオン注入されているIII族窒化物トランジスタ。
- 請求項１２に記載のIII族窒化物トランジスタにおいて、前記電荷が負電荷であるIII族窒化物トランジスタ。
- 請求項１２に記載のIII族窒化物トランジスタにおいて、前記電荷が前記単一のゲート誘電体層の全体に亘って分散されているIII族窒化物トランジスタ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33792910P | 2010-02-12 | 2010-02-12 | |
| US61/337,929 | 2010-02-12 | ||
| US13/017,970 US8482035B2 (en) | 2005-07-29 | 2011-01-31 | Enhancement mode III-nitride transistors with single gate Dielectric structure |
| US13/017,970 | 2011-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011205071A JP2011205071A (ja) | 2011-10-13 |
| JP5755460B2 true JP5755460B2 (ja) | 2015-07-29 |
Family
ID=44881357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011022897A Expired - Fee Related JP5755460B2 (ja) | 2010-02-12 | 2011-02-04 | 単一ゲートの誘電体構造を有するエンハンスメントモードのｉｉｉ族窒化物トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP2360728B1 (ja) |
| JP (1) | JP5755460B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5990976B2 (ja) * | 2012-03-29 | 2016-09-14 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9029914B2 (en) * | 2012-11-26 | 2015-05-12 | Triquint Semiconductor, Inc. | Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound |
| DE102013211360A1 (de) * | 2013-06-18 | 2014-12-18 | Robert Bosch Gmbh | Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters |
| DE102013211374A1 (de) * | 2013-06-18 | 2014-12-18 | Robert Bosch Gmbh | Transistor und Verfahren zur Herstellung eines Transistors |
| JP6478752B2 (ja) | 2015-03-24 | 2019-03-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6444789B2 (ja) | 2015-03-24 | 2018-12-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183595B2 (en) * | 2005-07-29 | 2012-05-22 | International Rectifier Corporation | Normally off III-nitride semiconductor device having a programmable gate |
| JP5192683B2 (ja) * | 2006-11-17 | 2013-05-08 | 古河電気工業株式会社 | 窒化物系半導体ヘテロ接合電界効果トランジスタ |
| US20080179762A1 (en) * | 2007-01-25 | 2008-07-31 | Au Optronics Corporation | Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same |
| JP5554024B2 (ja) * | 2009-07-03 | 2014-07-23 | 古河電気工業株式会社 | 窒化物系半導体電界効果トランジスタ |
-
2011
- 2011-02-04 JP JP2011022897A patent/JP5755460B2/ja not_active Expired - Fee Related
- 2011-02-04 EP EP11000917.2A patent/EP2360728B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2360728A2 (en) | 2011-08-24 |
| EP2360728A3 (en) | 2013-03-13 |
| JP2011205071A (ja) | 2011-10-13 |
| EP2360728B1 (en) | 2020-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530877B2 (en) | Enhancement mode III-nitride transistor | |
| US8729644B2 (en) | Programmable III-nitride semiconductor device | |
| CN104051519B (zh) | 器件、高电子迁移率晶体管及控制其工作的方法 | |
| JP5979819B2 (ja) | アルミニウムドープゲートを備えるプログラマブルｉｉｉ−窒化物トランジスタ | |
| JP7113233B2 (ja) | 窒化物半導体装置 | |
| JP4909087B2 (ja) | エンハンスメント型ｉｉｉ族窒化物デバイス | |
| JP5755460B2 (ja) | 単一ゲートの誘電体構造を有するエンハンスメントモードのｉｉｉ族窒化物トランジスタ | |
| JP5192683B2 (ja) | 窒化物系半導体ヘテロ接合電界効果トランジスタ | |
| TWI449173B (zh) | 絕緣閘增強型電晶體 | |
| JP5554024B2 (ja) | 窒化物系半導体電界効果トランジスタ | |
| CN105374867B (zh) | 常关闭型化合物半导体隧道晶体管 | |
| JP5534661B2 (ja) | 半導体装置 | |
| US9660038B2 (en) | Lateral/vertical semiconductor device | |
| JP2015115605A (ja) | デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ | |
| JP2017123383A (ja) | 窒化物半導体トランジスタ装置 | |
| US20130168770A1 (en) | High-voltage oxide transistor and method of manufacturing the same | |
| JP7406774B2 (ja) | 窒化物半導体トランジスタ装置 | |
| TWI790291B (zh) | 半導體功率元件 | |
| JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
| JP5329151B2 (ja) | 半導体装置 | |
| TW202327099A (zh) | 場效型電晶體裝置 | |
| CN117525137A (zh) | 一种基于二维电子气沟道的铁电场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130422 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130425 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130725 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140124 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140314 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5755460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |