CN105374867B - 常关闭型化合物半导体隧道晶体管 - Google Patents

常关闭型化合物半导体隧道晶体管 Download PDF

Info

Publication number
CN105374867B
CN105374867B CN201510787836.5A CN201510787836A CN105374867B CN 105374867 B CN105374867 B CN 105374867B CN 201510787836 A CN201510787836 A CN 201510787836A CN 105374867 B CN105374867 B CN 105374867B
Authority
CN
China
Prior art keywords
gate
compound semiconductor
dimensional
gas
normally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510787836.5A
Other languages
English (en)
Other versions
CN105374867A (zh
Inventor
G.库拉托拉
O.赫贝伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105374867A publication Critical patent/CN105374867A/zh
Application granted granted Critical
Publication of CN105374867B publication Critical patent/CN105374867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及常关闭型化合物半导体隧道晶体管。本文公开了常关闭型化合物半导体隧道场效应晶体管的实施例，常关闭型化合物半导体隧道场效应晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率，并且公开了制造此类常关闭型化合物半导体隧道晶体管的方法。化合物半导体隧道场效应晶体管是快速切换的且能够用于高电压应用，例如30V直至600V以及更高。

Description

常关闭型化合物半导体隧道晶体管
本申请是于发明名称为“常关闭型化合物半导体隧道晶体管”且申请号为2013100635931的专利申请的分案申请。
技术领域
本申请涉及隧道晶体管，具体地涉及常关闭型化合物半导体隧道晶体管。
背景技术
以GaN技术制造的常规HEMT(高电子迁移率晶体管)器件通常特征在于负阈值电压，即，即使在不向栅极电极施加电压的情况下，电流也能够在源极端子和漏极端子之间流动。事实上，即使在不向栅极电极施加任何电压的情况下，由于应变效应和极化效应，在源极端子和漏极端子之间自动地产生薄反型层。在该情况下，器件被称为“常开启型”晶体管。
作为GaN技术的固有特性的这种特征将GaN技术的应用的范围限制到其中电源可用于生成关闭GaN晶体管所需的负电压的那些。而且，这使驱动GaN晶体管所需的电路的设计复杂。
与也能够被应用于GaN技术的场效应晶体管相关联的另一常见问题是所谓的短沟道效应，当源极至漏极电压增大时，即使当晶体管处于电压阻断模式时，该效应也会导致增大的漏电流。随着器件尺寸被缩放以便获得更高的集成密度，增大的漏电流变得更加成问题。
而且，功率晶体管通常遭受高的亚阈值斜率（sub-threshold slope），其在切换操作期间固有地限制晶体管的最大速度。亚阈值斜率给出晶体管能够多快地从关闭状态切换到导通状态条件的指示。
隧道晶体管克服上述的速度限制和短沟道效应。隧道晶体管背后的主要想法是用通过非常薄的势垒的隧穿（tunneling）过程来代替控制常规场效应晶体管中的电流传导的势能垒上的载流子热离子发射的主要机制。通过这种方式，能够完全地抑制短沟道效应，并且获得相当低的亚阈值斜率，例如对于基于Si的隧道FET而言为几mV/dec而不是几百mV/dec。隧道晶体管的高量生产主要受到技术的不成熟以及隧道晶体管的低电流驱动能力的限制，隧道晶体管的低电流驱动能力极大地落后于常规硅MOSFET(金属氧化物半导体场效应晶体管)的电流驱动能力。
在典型基于Si的隧道FET中，将正电压施加到栅极电极，这使反型层将n型漏极区域与p型源极区域连接。通过这种方式，两个相反的高掺杂区域之间的非常急剧的转变发生，并且产生非常薄的能量垒。当在源极端子与漏极端子之间施加电势差时，电子能够隧穿（跨过）该薄位垒。该器件概念也由双极性特性表征。事实上，如果将负电压施加到栅极电极，空穴累积层将源极区域和漏极区域连接，并且这时在空穴累积沟道与n型漏极区域之间的界面处产生隧穿位垒。
常规隧道FET要求非常高掺杂的源极/漏极区域和非常陡的掺杂轮廓以便隧穿位垒非常薄且使隧穿机制高效地发生。而且，在常规隧道FET中，隧穿机制发生在硅与氧化物之间的界面，其中缺陷以不利的方式强烈地影响器件性能和可靠性。
发明内容
在此公开了化合物半导体隧道场效应晶体管的实施例，其是常关闭型(即，需要正电压或负电压来接通晶体管)并具有非常陡的亚阈值斜率、降低的泄露、可忽略的短沟道效应且没有双极性特性。化合物半导体隧道场效应晶体管是快速切换的且能够用于高电压应用，例如30V直至600V以及更高。
根据隧道晶体管的实施例，隧道晶体管包括第一化合物半导体、第一化合物半导体上的第二化合物半导体和第二化合物半导体上的第三化合物半导体。第一掺杂区域延伸通过第二化合物半导体进入第一化合物半导体中，并且第二掺杂区域与第一掺杂区域间隔分开并且延伸通过第三化合物半导体进入第二化合物半导体中。第二掺杂区域具有与第一掺杂区域相反的掺杂类型。第一二维电荷载流子气由于极化电荷而出现并且在第一化合物半导体中从第一掺杂区域向第二掺杂区域延伸并且在到达第二掺杂区域之前结束。第二二维电荷载流子气也由于极化电荷而出现并且在第二化合物半导体中从第二掺杂区域向第一掺杂区域延伸并且在到达第一掺杂区域之前结束。栅极处在第一和第二二维电荷载流子气之上。
根据半导体器件的实施例，半导体器件包括常关闭型化合物半导体隧道晶体管，该常关闭型化合物半导体隧道晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍（per decade）的亚阈值斜率。
根据制造隧道晶体管的方法的实施例，该方法包括：在第一化合物半导体上形成第二化合物半导体和在第二化合物半导体上形成第三化合物半导体，使得第一二维电荷载流子气由于极化电荷而出现并且在第一化合物半导体中纵向延伸，以及第二二维电荷载流子气由于极化电荷而出现并且在第二化合物半导体中纵向延伸；形成第一掺杂区域，该第一掺杂区域延伸通过第二化合物半导体进入第一化合物半导体中并且与第一二维电荷载流子气接触；形成第二掺杂区域，该第二掺杂区域延伸通过第三化合物半导体进入第二化合物半导体中并且与第二二维电荷载流子气接触；防止第一二维电荷载流子气延伸到第二掺杂区域；防止第二二维电荷载流子气延伸到第一掺杂区域；和在第一和第二二维电荷载流子气上形成栅极。
本领域技术人员在阅读如下具体实施方式时以及在查看附图时将认识到额外的特征和优点。
附图说明
不必相对彼此依比例绘制附图的要素。相同附图标记表示对应的类似部分。能够组合各个所图示的实施例的特征，除非它们彼此排斥。实施例在附图中被描绘并且在以下的描述中被详化。
图1图示出化合物半导体隧道晶体管的实施例的透视横截面视图。
图2图示出n型化合物半导体隧道晶体管的实施例的透视横截面视图。
图3图示出p型化合物半导体隧道晶体管的实施例的透视横截面视图。
图4是GaN技术中的二维电子气和二维空穴气的传导带轮廓的点列图。
图5是作为施加到化合物半导体隧道晶体管的栅极的电压的函数的沟道载流子浓度的点列图。
图6图示出化合物半导体隧道晶体管的实施例的透视横截面视图。
图7图示出制造化合物半导体隧道晶体管的方法的实施例的透视横截面视图。
图8A至8C图示出制造化合物半导体隧道晶体管的方法的另一实施例的透视横截面视图。
图9A和9B图示出制造化合物半导体隧道晶体管的方法的又一实施例的透视横截面视图。
图10图示出制造化合物半导体隧道晶体管的方法的又一实施例的透视横截面视图。
具体实施方式
接下来描述常关闭型化合物半导体隧道场效应晶体管的实施例以及制造此类常关闭型化合物半导体隧道晶体管的方法，该常关闭型化合物半导体隧道场效应晶体管在室温下具有例如高于100mA每mm栅极长度的相对高的驱动电流和例如60 mV每十倍的相对低的亚阈值斜率。化合物半导体隧道场效应晶体管是快速切换的且能够用于高电压应用，例如30V直至600V以及更高。能够以例如GaN技术来实现常关闭型化合物半导体隧道晶体管。通过GaN技术，极化电荷和应变效应的存在导致实现所谓的“二维电荷载流子气”(在本文中也称作反型层)，其是特征为非常高的载流子密度和载流子迁移率的二维电子或空穴反型层。此类二维电荷载流子气的存在使得能够使用非常急剧且高掺杂的区域，所述区域进而能够用于产生非常薄的隧穿位垒。如本文所使用的，由于极化电荷而出现在GaN技术中的二维电子气(2DEG)和二维空穴气(2DHG)用于形成非常薄的隧穿位垒，用于实现常关闭型GaN隧道晶体管。也能够使用具有二维电子和空穴气的其他化合物半导体技术。在每种情况下，极化电荷用于形成器件的二维电荷载流子气(在本文中也被可交换地称为反型层或沟道)而代替掺杂和注入。
图1图示出常关闭型化合物半导体隧道晶体管的部分横截面视图。该隧道晶体管具有第一(下部的)化合物半导体100、该下部的化合物半导体100上的第二(中间的)化合物半导体110和该中间的化合物半导体110上的第三(上部的)化合物半导体120。第一掺杂区域130延伸通过中间的化合物半导体120(以及也可能通过上部的化合物半导体120，如图1所示)而进入下部的化合物半导体100中。第二掺杂区域140与第一掺杂区域130横向地间隔分开，延伸通过上部的化合物半导体120而进入中间的化合物半导体120中(以及也可能延伸到下部的化合物半导体100中，如图1所示)。第二掺杂区域140具有与第一掺杂区域130相反的掺杂类型。掺杂区域130、140形成隧道晶体管的源极和漏极。
选择化合物半导体100、110、120，使得化合物半导体100、110、120的相应带隙引起极化电荷，其产生在下部的化合物半导体100中纵向延伸的第一(下部的)二维电荷载流子气150以及在中间的化合物半导体110中纵向延伸的第二(上部的)二维电荷载流子气160。二维电荷载流子气150、160提供相反的电荷载流子类型的反型层。在一个实施例中，中间的化合物半导体110相比下部的和上部的化合物半导体100、120具有更大的带隙。在另一实施例中，中间的化合物半导体110相比下部的和上部的化合物半导体100、120具有更低的带隙。在两种情况中，都不需要掺杂和注入来产生反型层(沟道)150、160并且不需要量子阱来将载流子限定在化合物半导体100、110、120内。例如，如稍后更详细描述的，当采用基于GaN的系统时，结果得到的极化电荷能够用于形成反型层(沟道)150、160而代替掺杂和注入。
在一个实施例中，下部的二维电荷载流子气150是2DHG并且上部的二维电荷载流子气160是2DEG，使得隧道晶体管是nMOS(n型)器件。替换地，下部的二维电荷载流子气150能够是2DEG且上部的二维电荷载流子气160能够是2DHG，使得隧道晶体管是pMOS(p型)器件。在任何情况下，下部的二维电荷载流子气150由于极化电荷而出现，且在下部的化合物半导体100中从第一掺杂区域130向第二掺杂区域140延伸，并且在到达第二掺杂区域140之前结束。类似地，上部的二维电荷载流子气160也由于极化电荷而出现且在中间的化合物半导体110中从第二掺杂区域140向第一掺杂区域130延伸，并且在到达第一掺杂区域130之前结束。当下部的二维电荷载流子气150是2DHG时，第一掺杂区域130是掺杂p型的，且当下部的二维电荷载流子气150是2DEG时，其是掺杂n型的。同样地，当上部的二维电荷载流子气160是2DEG时，第二掺杂区域140是掺杂n型的，且当上部的二维电荷载流子气160是2DHG时，其是掺杂p型的。在上部的和下部的二维电荷载流子气150、160之上形成栅极170，并且栅极170通过介电材料180与上部的化合物半导体120绝缘。
栅极170具有面对第一掺杂区域130的第一侧172和面对第二掺杂区域140的第二侧174。在一个实施例中，下部的二维电荷载流子气150在下部的化合物半导体100中纵向延伸经过栅极170的第二侧174并且在到达第二掺杂区域140之前结束，如由图1中标为‘A’的下部的化合物半导体100的部分所指示的。在一个实施例中，能够仅对于靠近第二掺杂区域140的小部分来进行从下部的化合物半导体100的区域移除下部的二维电荷载流子气150。这样做产生补偿结构的类型，其中沿着GaN场效应晶体管的漂移区域更加均匀地分布电场的分布。这引起能够直接从上部的沟道160向下流动到下部的沟道150的漏电流的增加。因此，能够优化两个沟道150、160的重叠，即，在电场的均匀性与漏电流之间存在折衷。替换地，能够经由栅极电极170之上的额外的金属场板来将电场再成形。在任一情况下，上部的二维电荷载流子气160在中间的化合物半导体110中纵向延伸经过栅极170的第一侧172并且在到达第一掺杂区域130之前结束，如由图1中标为‘B’的中间的化合物半导体110的部分所指示的。
栅极170响应于施加到栅极170的电压(VG)来调整上部的二维电荷载流子气150的载流子浓度，以便引起跨二维电荷载流子气150、160之间的隧穿位垒的隧穿。上部的二维电荷载流子气150的载流子浓度小于下部的二维电荷载流子气160的载流子浓度，使得没有电压施加到栅极170时在栅极170下方抑制隧穿，导致隧道晶体管关闭，即，在掺杂区域130、140之间没有形成连续的电流沟道，且因此使用术语‘常关闭型’来描述晶体管。
在一个实施例中，基于化合物半导体100、110、120的铝含量和厚度，下部的和上部的二维电荷载流子气150、160的初始载流子浓度是固定的，使得在没有足够栅极电压(VG)时在栅极170下方抑制隧穿。栅极170响应于施加到栅极170的电压来调整上部的二维电荷载流子气160的载流子浓度，使得隧穿能够在栅极170的长度上在二维电荷载流子气150、160之间发生。当上部的二维电荷载流子气160是2DEG并且下部的二维电荷载流子气150是2DHG时，施加正电压以引起隧穿，并且当上部的二维电荷载流子气160是2DHG并且下部的二维电荷载流子气150是2DEG时，施加负电压以引起隧穿。
上部的和下部的二维电荷载流子气150、160以相对小的距离d分离，例如10 nm或更小，例如5 nm或更小。这样近的间隔形成隧穿位垒，载流子能够响应于施加在第一和第二掺杂区域130、140之间的，即，隧道晶体管的源极区域和漏极区域之间的电压差而隧穿通过该隧穿位垒。能够通过上述所使用的材料堆叠来调节二维电荷载流子气150、160的浓度。具体地，例如，通过改变堆叠中的不同AlGaN层的厚度和Al含量，能够控制两个反型层150、160的浓度。通过该机制，能够调节(调整)上部的二维电荷载流子气160的浓度，使得当没有电压施加到栅极170时，抑制隧穿机制。当将电压施加到栅极170时，上部的二维电荷载流子气150的浓度在栅极170下方的区域中增强，直到达到允许隧穿机制在上部的和下部的二维电荷载流子气150、160之间出现的特定浓度。通过这种方式，在也利用产生非常陡的亚阈值斜率、减小的泄露、可忽略的短沟道效应和无双极性特性的隧穿操作的同时，提供常关闭型操作。化合物半导体隧道场效应晶体管是快速切换的且能够用于高电压应用，例如30V直至600V以及更高。
图2图示出使用基于GaN的系统被实现为n-沟道(n型)器件的图1的常关闭型化合物半导体隧道晶体管的部分横截面视图。通过基于GaN的系统，代替掺杂和注入，利用极化电荷形成二维电荷载流子气150、160。更详细地，根据该实施例，下部的化合物半导体100包括GaN，中间的化合物半导体110包括InGaN，并且上部的化合物半导体120包括GaN。中间的InGaN层110相比上部的和下部的GaN层100、120具有更低的带隙。第一掺杂区域130是掺杂p型的(p+)并且形成隧道晶体管的源极。第二掺杂区域140是掺杂n型的(n+)并且形成隧道晶体管的漏极。上部的GaN层120与中间的InGaN层110接触，使2DEG 160接近与上部的GaN层120的界面出现在InGaN层110中。中间的InGaN层110与下部的GaN层100接触，使2DHG 150接近与中间的InGaN层110的界面出现在下部的GaN层100中。根据隧道晶体管的该实施例，当正电压(VG)施加到栅极170时，晶体管被接通。
图3图示出使用基于GaN的系统被实现为p沟道型器件的图1的常关闭型化合物半导体隧道晶体管的部分横截面视图。根据该实施例，下部的化合物半导体100包括GaN，中间的化合物半导体110包括AlN并且上部的化合物半导体120包括GaN。中间的AlN层110相比上部的和下部的GaN层100、120具有更大的带隙。二维电荷载流子气150、160由于极化电荷而非掺杂和注入而出现。第一掺杂区域130是掺杂n型的(n+)并且形成隧道晶体管的漏极。第二掺杂区域140是掺杂p型的(p+)并且形成隧道晶体管的源极。上部的GaN层120与中间的AlN层110接触，使2DHG 160接近与上部的GaN层120的界面而出现在AlN层110中。中间的AlN层110与下部的GaN层100接触，使2DEG 150接近与中间的AlN层110的界面而出现在下部的GaN层100中。根据隧道晶体管的该实施例，当负电压(VG)施加到栅极170时，晶体管被接通。
图4和5图示出图3所示的隧道GaN晶体管的操作原理。具体地，图4图示出作为距栅极的距离的函数的2DHG和2DEG二者的能量垒。标为‘2DHG’的上部的曲线参考图3的p型隧道晶体管涉及下面解释的示例。标为‘2DEG’的下部的曲线涉及图2的n型隧道晶体管。图5图示出对于不同栅极电压的图3的隧道晶体管的电子和空穴浓度。由标为200a的曲线表示的上部的2DHG 160的初始空穴浓度能够以对于施加到栅极170的零电压而言该空穴浓度远远低于下部的2DEG 150的电子浓度的方式是固定的。因此，对于VG=0V抑制隧穿机制并且GaN晶体管处于关闭状态。当负电压施加到栅极170时，上部的2DHG 160的空穴浓度增强，并且下部的2DEG 150的电子浓度通常保持恒定，因为上部的2DHG 160相比下部的2DEG 150更靠近栅极170并且因此受栅极电压影响要大得多。在达到特定电压水平后，上部的2DHG 160的空穴浓度达到使隧穿事件在栅极170下方发生的水平，其中图5中标为200b的曲线表示的下部的2DEG 150。该电压水平表示隧道晶体管的有效晶体管阈值电压。更负的栅极电压对隧穿机制具有很小的影响，同时增加更靠近栅极170的空穴载流子浓度，如由图5中的标为200c的曲线所表示的。对于n型化合物半导体隧道晶体管，类似操作发生，除了上部的反型沟道160是2DEG，下部的反型沟道150是2DHG并且需要正栅极电压来引起栅极170之下的隧穿。
图6图示出当隧穿机制有效时图2的常关闭型化合物半导体隧道晶体管的部分横截面视图。由表示跨过上部的和下部的二维气150、160之间的势垒的电荷载流子的面向下的箭头来指示隧穿机制。与其中隧穿发生在非常靠近硅/氧化物界面的器件的非常有限的空间区域中的常规隧道晶体管相反，本文所描述的化合物半导体隧道晶体管提供远离半导体/介电界面发生并因此受表面状态和缺陷影响更少的隧穿。而且，对于本文描述的隧道晶体管，隧穿机制在栅极170的整个长度(LG)上发生。多个隧穿路径充当电流的推进机制。结果，能够获得非常高的电流驱动能力。在一个实施例中，隧道晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率。
如图1-3和6所示，防止下部的二维电荷载流子气150到达标为‘A’的下部的化合物半导体100的部分上的第二掺杂区域140，并且类似地防止上部的二维电荷载流子气160到达标为‘B’的中间的化合物半导体110的部分上的第一掺杂区域130。接下来描述防止二维电荷载流子气150、160的每个连续地延伸以与器件的掺杂区域130、140(源极和漏极)二者接触的方法的若干实施例。
图7图示出制造化合物半导体隧道晶体管的实施例，其中为了方便图示而没有示出栅极结构。根据该实施例，通过移除下部的化合物半导体100的区域‘A’，防止下部的二维电荷载流子气150延伸到第二掺杂区域140。这样，下部的化合物半导体100具有与第二掺杂区域140间隔分开的横向边缘102，并且下部的二维电荷载流子气150在下部的化合物半导体100中从第一掺杂区域130纵向延伸到下部的化合物半导体100的边缘102。通过任何适当的掩模和蚀刻工艺能够移除下部的化合物半导体100的部分‘A’。
通过移除上部的化合物半导体100的区域‘B’，类似地防止上部的二维电荷载流子气160延伸到第一掺杂区域130。这样，上部的化合物半导体120具有与第一掺杂区域130间隔分开的横向边缘122并且上部的二维电荷载流子气160在中间的化合物半导体110中从第二掺杂区域140纵向延伸到上部的化合物半导体120的边缘122。通过任何适当的掩模和蚀刻工艺能够移除上部的化合物半导体120的部分‘B’。
图8A至8C图示出制造化合物半导体隧道晶体管的另一实施例，再次为了方便图示而没有示出栅极结构。根据该实施例，如图8A所示，通过在下部的化合物半导体100的受保护部分上形成掩模200并且对下部的化合物半导体100的暴露部分进行掺杂以在下部的化合物半导体100中产生补偿掺杂（counter doped）区域104，来防止下部的二维电荷载流子气150延伸到第二掺杂区域140。例如，在外延堆叠形成期间并且在位垒形成(即，中间的化合物半导体110的形成)之前，能够在下部的化合物半导体100的未掩模部分中执行补偿掺杂注入。掺杂剂种类防止下部的二维电荷载流子气150出现在补偿掺杂区域104中的下部的化合物半导体100中。这样，当中间的化合物半导体110随后形成在下部的化合物半导体100上时，下部的化合物半导体100的注入区域104中不会发生反型沟道的形成，如由图8B中的虚线框所指示的。上部的化合物半导体120然后能够形成在中间的化合物半导体110上，掺杂区域130、140(源极和漏极)被形成，并且上部的化合物半导体120在栅极170 和第一掺杂区域130之间的区域(例如图1、6和7中的区域‘B’ )被蚀刻，如图8C中所示和上面参考图7所解释的。这防止上部的二维电荷载流子气160在中间的化合物半导体110中从第二掺杂区域140一直纵向延伸到第一掺杂区域130。
图9A和9B图示出类似于图8A至8C中所示实施例的制造化合物半导体隧道晶体管的又一实施例，然而，在形成下部的、中间的和上部的化合物半导体100、110、120之后，执行用于防止下部的二维电荷载流子气150延伸到第二掺杂区域140的掩模200和掺杂工艺，如由图9A中面向下的箭头所指示的。例如，能够在最终器件制造后从正面执行补偿掺杂注入(通过适当地选择注入剂量和能量)来消除下部的化合物半导体100的未掩模区域中的下部的二维电荷载流子气150。选择所注入种类的剂量和能量，以便不影响上部的二维电荷载流子气160。图9B示出形成掺杂区域130、140(源极和漏极)和栅极170之后的隧道晶体管器件。
图10图示出制造化合物半导体隧道晶体管的另一实施例，其中为了方便图示而没有示出栅极结构。根据该实施例，在由与中间的化合物半导体110相同的材料制成的衬底300上形成下部的化合物半导体100。例如，如上参考图7所解释的，移除下部的化合物半导体100的区域‘A’。然后，沿着下部的化合物半导体100的正面106和边缘102，形成中间的化合物半导体110，如图10所示。然后能够在中间的化合物半导体110上形成上部的化合物半导体120，掺杂区域130、140(源极和漏极)被形成并且在区域‘B’中上部的化合物半导体120被移除，如以上参考图7所解释的。这样，二维电荷载流子气150、160的任何一个都不连续地延伸以接触隧道晶体管器件的掺杂区域130、140(源极和漏极)二者。
诸如“之下”、“下面”、“下部”、“之上”、“上部”等之类的空间相对术语用于易化描述来解释一个要素相对第二要素的定位。除了与图中描绘的那些定向不同的定向外，这些术语旨在包括不同器件的不同定向。此外，诸如“第一”、“第二”等的术语也用于描述各个要素、区域、部分等，并且也不意在进行限制。在说明书中，相同术语指相同要素。
如本文所使用的，术语 “具有”、“包含”、“含有”、“包括”等是开放性术语，其指示存在所陈述的要素或特征，但不排除另外的要素或特征。冠词“一”和“该”旨在包括多个以及单个，除非上下文另外清楚指出。
要理解，本文所描述的各个实施例的特征可以彼此组合，除非特别地另外指出。
尽管本文已经图示和描述了特定实施例，但本领域技术人员将理解，在不背离本发明的范围的情况下，对于所示和所描述的特定实施例，多个替换的和/或等同的实施方式可以进行替换。本申请旨在覆盖本文描述的特定实施例的任何改编或变化。因此，本发明意在仅由权利要求和其等同物限制。

Claims (11)

1.一种半导体器件，包括常关闭型化合物半导体隧道晶体管，该常关闭型化合物半导体隧道晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率，其中该常关闭型化合物半导体隧道晶体管包括栅极，所述栅极操作用于控制在栅极下方彼此间隔分开的且由于极化电荷而出现的二维电子气和二维空穴气之间的隧穿。
2.根据权利要求1所述的半导体器件，其中所述常关闭型化合物半导体隧道晶体管是常关闭型GaN隧道晶体管。
3.根据权利要求2所述的半导体器件，其中二维电子气相比二维空穴气更靠近栅极，并且栅极操作用于响应于施加到栅极的正电压而引起在栅极的长度上在二维电子气和二维空穴气之间的隧穿。
4.根据权利要求2所述的半导体器件，其中二维空穴气相比二维电子气更靠近栅极，并且栅极操作用于响应于施加到栅极的负电压而引起在栅极的长度上在二维空穴气和二维电子气之间的隧穿。
5.根据权利要求2所述的半导体器件，其中二维电子气和二维空穴气在栅极下方间隔分开10 nm或更小。
6.根据权利要求5所述的半导体器件，其中二维电子气和二维空穴气在栅极下方间隔分开5 nm或更小。
7.一种使用半导体器件的方法，该半导体器件包括常关闭型化合物半导体隧道晶体管，该常关闭型化合物半导体隧道晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率，所述方法包括：操作该常关闭型化合物半导体隧道晶体管的栅极以控制在栅极下方彼此间隔分开的且由于极化电荷而出现的二维电子气和二维空穴气之间的隧穿。
8.根据权利要求7所述的方法，其中二维电子气相比二维空穴气更靠近栅极，并且操作栅极用于响应于施加到栅极的正电压而引起在栅极的长度上在二维电子气和二维空穴气之间的隧穿。
9.根据权利要求7所述的方法，其中二维空穴气相比二维电子气更靠近栅极，并且操作栅极用于响应于施加到栅极的负电压而引起在栅极的长度上在二维空穴气和二维电子气之间的隧穿。
10.根据权利要求7所述的方法，其中二维电子气和二维空穴气在栅极下方间隔分开10nm或更小。
11.根据权利要求10所述的方法，其中二维电子气和二维空穴气在栅极下方间隔分开5nm或更小。
CN201510787836.5A 2012-02-28 2013-02-28 常关闭型化合物半导体隧道晶体管 Active CN105374867B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/406,568 US8586993B2 (en) 2012-02-28 2012-02-28 Normally-off compound semiconductor tunnel transistor
US13/406568 2012-02-28
CN201310063593.1A CN103296079B (zh) 2012-02-28 2013-02-28 常关闭型化合物半导体隧道晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310063593.1A Division CN103296079B (zh) 2012-02-28 2013-02-28 常关闭型化合物半导体隧道晶体管

Publications (2)

Publication Number Publication Date
CN105374867A CN105374867A (zh) 2016-03-02
CN105374867B true CN105374867B (zh) 2019-12-10

Family

ID=48950899

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510787836.5A Active CN105374867B (zh) 2012-02-28 2013-02-28 常关闭型化合物半导体隧道晶体管
CN201310063593.1A Active CN103296079B (zh) 2012-02-28 2013-02-28 常关闭型化合物半导体隧道晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310063593.1A Active CN103296079B (zh) 2012-02-28 2013-02-28 常关闭型化合物半导体隧道晶体管

Country Status (3)

Country Link
US (2) US8586993B2 (zh)
CN (2) CN105374867B (zh)
DE (1) DE102013003283B4 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586993B2 (en) * 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
US9484423B2 (en) 2013-11-01 2016-11-01 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet III-V channel FETs
US9570609B2 (en) 2013-11-01 2017-02-14 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9425312B2 (en) 2014-06-23 2016-08-23 International Business Machines Corporation Silicon-containing, tunneling field-effect transistor including III-N source
US9647098B2 (en) 2014-07-21 2017-05-09 Samsung Electronics Co., Ltd. Thermionically-overdriven tunnel FETs and methods of fabricating the same
CN105845680B (zh) * 2015-01-14 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10504721B2 (en) 2015-04-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered-type tunneling field effect transistor
US9735267B1 (en) 2016-01-28 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10923584B2 (en) 2016-07-01 2021-02-16 Intel Corporation Graded channels for high frequency III-N transistors
JP6831312B2 (ja) * 2017-09-20 2021-02-17 トヨタ自動車株式会社 ダイオード
US10797168B1 (en) 2019-10-28 2020-10-06 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor that includes a barrier layer having different portions
CN114503281B (zh) * 2021-08-02 2023-07-14 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN117116984A (zh) * 2023-10-18 2023-11-24 深圳智芯微电子科技有限公司 Hemt器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783108B2 (ja) 1986-07-25 1995-09-06 株式会社日立製作所 半導体装置
JP2746539B2 (ja) * 1994-12-19 1998-05-06 韓國電子通信研究院 電界効果トランジスタのゲート形成方法とその形成領域の形成方法
DE19523375A1 (de) * 1995-06-30 1997-01-02 Forschungszentrum Juelich Gmbh Ohmscher Kontakt, sowie Verfahren zu seiner Herstellung
US20030055613A1 (en) * 2000-04-28 2003-03-20 Trw, Inc. Semi-physical modeling of HEMT DC-to high frequency electrothermal characteristics
US7705415B1 (en) * 2004-08-12 2010-04-27 Drexel University Optical and electronic devices based on nano-plasma
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
CN100527442C (zh) * 2007-06-05 2009-08-12 北京大学 一种双鳍型沟道双栅多功能场效应晶体管及其制备方法
US7834345B2 (en) 2008-09-05 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistors with superlattice channels
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
US8878246B2 (en) * 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
US8809987B2 (en) * 2010-07-06 2014-08-19 The Hong Kong University Of Science And Technology Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
US8586993B2 (en) * 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor

Also Published As

Publication number Publication date
DE102013003283A1 (de) 2013-08-29
DE102013003283B4 (de) 2018-07-12
CN103296079A (zh) 2013-09-11
US8586993B2 (en) 2013-11-19
CN105374867A (zh) 2016-03-02
CN103296079B (zh) 2016-01-20
US8835932B2 (en) 2014-09-16
US20130221366A1 (en) 2013-08-29
US20140034962A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
CN105374867B (zh) 常关闭型化合物半导体隧道晶体管
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US6914273B2 (en) GaN-type enhancement MOSFET using hetero structure
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US8669591B2 (en) E-mode HFET device
US6963090B2 (en) Enhancement mode metal-oxide-semiconductor field effect transistor
CN107731902B (zh) 第iii族氮化物常关晶体管的层结构
JP5554024B2 (ja) 窒化物系半導体電界効果トランジスタ
US20230299190A1 (en) Iii-nitride devices including a depleting layer
US10038085B2 (en) High electron mobility transistor with carrier injection mitigation gate structure
US20130032860A1 (en) HFET with low access resistance
JP2011124572A (ja) 高電圧耐久ｉｉｉ族窒化物半導体デバイス
CN108155232B (zh) 高电子迁移率晶体管器件
WO2013020051A1 (en) Method and system for a gan vertical jfet utilizing a regrown channel
US10636899B2 (en) High electron mobility transistor with graded back-barrier region
Passlack et al. Implant-free high-mobility flatband MOSFET: Principles of operation
US20150325680A1 (en) Semiconductor device and method for manufacturing the same
Bag et al. 2DEG modulation in double quantum well enhancement mode nitride HEMT
US9887267B2 (en) Normally-off field effect transistor
KR101622916B1 (ko) 양성자 빔 조사에 의한 상시불통형 GaN계 트랜지스터 및 그 제조 방법
KR101003909B1 (ko) 포텐셜 웰 베리어 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant