CN117116984A - Hemt器件及其制备方法 - Google Patents
Hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN117116984A CN117116984A CN202311355632.5A CN202311355632A CN117116984A CN 117116984 A CN117116984 A CN 117116984A CN 202311355632 A CN202311355632 A CN 202311355632A CN 117116984 A CN117116984 A CN 117116984A
- Authority
- CN
- China
- Prior art keywords
- layer
- algan layer
- electrode
- comb
- hemt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 116
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 72
- 239000004047 hole gas Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 244000126211 Hericium coralloides Species 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 description 78
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 78
- 239000000463 material Substances 0.000 description 11
- 230000010287 polarization Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种HEMT器件及其制备方法，器件包括衬底、缓冲层、第一AlGaN层、GaN层、第二AlGaN层及电极；第一AlGaN层与GaN层之间的界面形成二维空穴气，第二AlGaN层与GaN层之间的界面形成二维电子气，二维电子气和二维空穴气在GaN层的上下表面交错分布，且二维电子气与二维空穴气达到电荷平衡；二维电子气和二维空穴气交错分布的延伸方向与任一电极的延伸方向相一致。本发明公开的技术方案，在GaN层上下表面分别形成二维电子气和二维空穴气，二维电子气和二维空穴气不仅在GaN层上下表面交错分布还达到电荷平衡，从而使得在器件施加反向电压时二维电子气和二维空穴气可相互耗尽，以提高器件耐压能力。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种HEMT器件及其制备方法。
背景技术
击穿电压是衡量GaN（氮化镓）基HEMT（High Electron Mobility Transistor，高电子迁移率晶体管）器件性能的一个十分重要的指标。
目前，GaN器件从下至上依次包括衬底、GaN、AlGaN（氮化铝镓）及电极，其中，AlGaN和GaN形成异质结。尽管GaN材料具有大的材料击穿电场，但因工艺水平的局限性和器件工作时所存在的一些边缘效应等，最终所生产出的HEMT器件的耐压能力比较差。
综上所述，如何提高HEMT器件的耐压能力，是目前本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本申请的目的是提供一种HEMT器件及其制备方法，用于提高HEMT器件的耐压能力。
为了实现上述目的，本发明提供如下技术方案：
一种HEMT器件，包括衬底、位于衬底上表面的缓冲层、位于缓冲层上表面的第一AlGaN层、位于所述第一AlGaN层上表面的GaN层、位于所述GaN层上表面的第二AlGaN层、位于所述第二AlGaN层上表面的电极，所述电极包括源极、栅极和漏极；
所述第一AlGaN层与所述GaN层之间的界面形成二维空穴气，所述第二AlGaN层与所述GaN层之间的界面形成二维电子气，所述二维电子气和所述二维空穴气在所述GaN层的上下表面交错分布，且所述二维电子气与所述二维空穴气达到电荷平衡；其中，所述二维电子气和所述二维空穴气交错分布的延伸方向与任一所述电极的延伸方向相一致。
可选地，所述第二AlGaN层为梳齿状结构，所述梳齿状结构中的梳齿为AlyGa1-yN，所述梳齿状结构中的梳齿与任一所述电极相垂直；
所述第一AlGaN层为AlxGa1-xN，其中，1.8x≤y≤2.3x。
可选地，所述栅极位于所述源极与所述漏极之间；
所述栅极下表面至所述漏极下表面之间且位于所述梳齿状结构中的梳齿间的区域处设置有绝缘介质；
所述栅极至所述源极且位于所述梳齿状结构中的梳齿间的区域裸露出所述GaN层，位于所述梳齿状结构中的梳齿间的源极部分与裸露出的所述GaN层相接触。
可选地，所述绝缘介质为Si3N4。
可选地，y为0.2~0.3，x为0.1~0.15。
可选地，所述缓冲层为GaN。
可选地，所述衬底为Si、SiC或蓝宝石。
一种HEMT器件制备方法，包括：
在衬底上表面制备缓冲层，并在所述缓冲层上表面制备第一AlGaN层；
在所述第一AlGaN层上表面制备GaN层，并在所述GaN层上表面制备第二AlGaN层，以在所述第一AlGaN层与所述GaN层之间的界面形成二维空穴气，所述第二AlGaN层与所述GaN层之间的界面形成二维电子气，并使所述二维电子气和所述二维空穴气在所述GaN层的上下表面交错分布，且使所述二维电子气与所述二维空穴气达到电荷平衡；
在所述第二AlGaN层上表面制备电极；所述电极包括源极、栅极和漏极，所述二维电子气和所述二维空穴气交错分布的延伸方向与任一所述电极的延伸方向相一致。
可选地，在所述GaN层上表面制备第二AlGaN层，包括：
在所述GaN层上表面外延生长所述第二AlGaN层；
对所述第二AlGaN层进行刻蚀，以形成梳齿状结构的所述第二AlGaN层；其中，梳齿状结构中的梳齿为AlyGa1-yN，所述梳齿状结构中的梳齿与任一所述电极相垂直；
所述第一AlGaN层为AlxGa1-xN，其中，1.8x≤y≤2.3x。
可选地，在对所述第二AlGaN层进行刻蚀，以形成梳齿状结构的所述第二AlGaN层之后，还包括：
从用于制备所述栅极的位置至用于制备所述漏极的位置所形成的区域中选取目标区域；所述目标区域为所述梳齿状结构中的梳齿间的区域；
在所述目标区域填充绝缘介质。
本发明提供了一种HEMT器件及其制备方法，其中，HEMT器件包括衬底、位于衬底上表面的缓冲层、位于缓冲层上表面的第一AlGaN层、位于第一AlGaN层上表面的GaN层、位于GaN层上表面的第二AlGaN层、位于第二AlGaN层上表面的电极，电极包括源极、栅极和漏极；第一AlGaN层与GaN层之间的界面形成二维空穴气，第二AlGaN层与GaN层之间的界面形成二维电子气，二维电子气和二维空穴气在GaN层的上下表面交错分布，且二维电子气与二维空穴气达到电荷平衡；其中，二维电子气和二维空穴气交错分布的延伸方向与任一电极的延伸方向相一致。
本发明公开的上述技术方案，在GaN层上下表面分别设置第一AlGaN层和第二AlGaN层，以在GaN层上下表面分别形成二维电子气、二维空穴气，并且二维电子气和二维空穴气不仅在GaN层的上下表面交错分布，还达到电荷平衡，从而使得在向HEMT器件施加反向电压时，二维电子气和二维空穴气可以相互耗尽，以提高HEMT器件所承受的击穿电压，从而提高HEMT器件的耐压能力。而且，由于二维电子气和二维空穴气均未占据整个漂移区，因此，可以降低HEMT器件的寄生电容。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为本发明实施例提供的一种HEMT器件的正视图；
图2为本发明实施例提供的一种HEMT器件的侧面剖视图；
图3为本发明实施例提供的一种HEMT器件的三维示意图；
图4为图3中的HEMT器件的俯视图；
图5为图3中的HEMT器件的侧面剖视图；
图6为本发明实施例提供的另一种HEMT器件的三维示意图；
图7为图6中的HEMT器件的侧面剖视图；
图8为图6中的HEMT器件的俯视图；
图9为本发明实施例提供的一种HEMT器件制备方法的流程图。
其中，附图标记如下：
1-衬底，2-缓冲层，3-第一AlGaN层，4-GaN层，5-第二AlGaN层。
具体实施方式
GaN材料作为第三代半导体材料的重要代表，它拥有Si（硅）、Ge（锗）等材料所不具备的大的材料击穿电场（3.3MV/cm），因此，击穿电压是衡量GaN基HEMT器件性能的一个十分重要的指标。由于Ⅲ-Ⅴ族氮化物具有强的极化效应，在AlGaN/GaN异质结界面会形成电子势阱，载流子被较好地限制在沟道内，不受电离杂质散热的影响，所以，异质结界面处的二维电子气具有很高的迁移率和载流子面密度。利用这一特点制备的AlGaN/GaN HEMT器件具有高跨导、高饱和电流和高功率密度的特性。
目前，已知的GaN基HEMT器件从下至上依次包括衬底、缓冲层、GaN、AlGaN和电极，其中，AlGaN和GaN形成异质结。在前述HEMT器件中，由于工艺水平的局限性和HEMT器件在工作时存在的一些边缘效应等，HEMT器件的耐压性能和材料本身的理论极限还有一定距离。
为此，本发明提供一种HEMT器件及其制备方法，用于提高HEMT器件的耐压性能。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
参见图1至图2，其中，图1示出了本发明实施例提供的一种HEMT器件的正视图，图2示出了本发明实施例提供的一种HEMT器件的侧面剖视图。本发明实施例提供的一种HEMT器件，可以包括衬底1、位于衬底1上表面的缓冲层2、位于缓冲层2上表面的第一AlGaN层3、位于第一AlGaN层3上表面的GaN层4、位于GaN层4上表面的第二AlGaN层5、位于第二AlGaN层5上表面的电极，电极可以包括源极、栅极和漏极；
第一AlGaN层3与GaN层4之间的界面形成二维空穴气，第二AlGaN层5与GaN层4之间的界面形成二维电子气，二维电子气和二维空穴气在GaN层4的上下表面交错分布，且二维电子气与二维空穴气达到电荷平衡；其中，二维电子气和二维空穴气交错分布的延伸方向与任一电极的延伸方向相一致。
本发明实施例所提供的HEMT器件从下至上依次包括衬底1、缓冲层2、第一AlGaN层3、GaN层4、第二AlGaN层5和电极，且电极具体可以包括源极、栅极和漏极。
通过上述可知，第一AlGaN层3、GaN层4和第二AlGaN层5组成三明治结构，也即本发明实施例所提供的HEMT器件是具有三明治结构的HEMT器件。利用第一AlGaN层3、GaN层4和第二AlGaN层5组成的三明治结构中的氮化物材料的极化效应，使得在GaN层4与第一AlGaN层3之间的界面（相对GaN层4而言为下界面，后续可以简称为下界面）形成固定极化负电荷，在GaN层4与第二AlGaN层5之间的界面（相对GaN层4而言为上界面，后续可以简称为上界面）形成固定极化正电荷。前述固定极化正电荷、固定极化负电荷会分别在各自的位置处吸引电子和空穴，并在上界面形成二维电子气、下界面形成二维空穴气。另外，还可以通过对第二AlGaN层5和/或第一AlGaN层3不同位置处的结构和/或不同位置处的AlGaN中Al（或者GaN）的含量进行设置而使得二维电子气和二维空穴气在GaN层4上下表面交错分布，具体地，是使得上界面的二维电子气和下界面的二维空穴气可以沿着源极、栅极和漏极（这三个电极相平行）中任一电极的延伸方向交错分布。在图1视角中，电极的延伸方向垂直于纸面，在图2视角中，电极的延伸方向为横向方向延伸。
其中，上述提及的交错分布对于上界面而言，沿着电极的延伸方向二维电子气的分布可以是有、无、有、无……，对于下界面而言，沿着电极的延伸方向二维空穴气的分布可以是无、有、无、有……，且上界面的“有二维电子气”对应下界面的“无二维空穴气”，上界面的“无二维电子气”对应下界面的“有二维空穴气”，即当上界面当前区域分布有二维电子气时，下表面与当前区域对应的区域则未分布有二维空穴气，而上界面中与当前区域相邻的前后区域均未分布有二维电子气，且下界面中与当前区域对应的区域的前后区域均分布有二维空穴气，也即上界面有二维电子气时、下界面相应区域无二维空穴气，上界面无二维电子气时、下界面相应区域有二维空穴气，且二维电子气在上界面是按照有、无、有、无……的方式进行分布，二维空穴气在下界面是按照无、有、无、有……的方式进行分布。当上界面当前区域有二维电子气时，该当前区域所分布的二维电子气的延伸方向与任一电极的延伸方向相垂直，也即该当前区域所分布的二维电子气的延伸方向与源极到漏极之间的方向相一致。其中，图2中的实心圆代表二维电子气，空心圆代表二维空穴气。
另外，在二维电子气和二维空穴气在GaN层4的上下表面交错分布的基础上，上界面的二维电子气的浓度等于下界面的二维空穴气的浓度，也即上界面的二维电子气与下界面的二维空穴气达到电荷平衡，从而在HEMT器件内部形成超结结构，也即本发明实施例所提供的HEMT器件为超结结构的HEMT器件。
对于本发明实施例提供的上述HEMT器件而言，当该器件正向导通时，上界面作为该器件的导电通道，也即上界面中所存在的二维电子气可以在源极和漏极之间进行流动。当该器件施加反向电压时，上界面所存在的二维电子气和下界面所存在的二维空穴气相互耗尽，从而可以提高该器件所能承受的击穿电压，以提高该器件的耐压能力。并且，通过上述可知，二维电子气并未在整个上界面进行分布、二维空穴气也并未在整个下界面进行分布，也即二维电子气、二维空穴气均没有占据整个漂移区，因此，则可以有效降低HEMT器件的寄生电容，以提高HEMT器件的性能。
本发明公开的上述技术方案，在GaN层4上下表面分别设置第一AlGaN层3和第二AlGaN层5，以在GaN层4上下表面分别形成二维电子气、二维空穴气，并且二维电子气和二维空穴气不仅在GaN层4的上下表面交错分布，还达到电荷平衡，从而使得在向HEMT器件施加反向电压时，二维电子气和二维空穴气可以相互耗尽，以提高HEMT器件所承受的击穿电压，从而提高HEMT器件的耐压能力。而且，由于二维电子气和二维空穴气均未占据整个漂移区，因此，可以降低HEMT器件的寄生电容。
参见图3至图5，其中，图3示出了本发明实施例提供的一种HEMT器件的三维示意图，图4示出了图3中的HEMT器件的俯视图，图5为图3中的HEMT器件的侧面剖视图。本发明实施例提供的一种HEMT器件，第二AlGaN层5为梳齿状结构，梳齿状结构中的梳齿为AlyGa1-yN，梳齿状结构中的梳齿与任一电极相垂直；
第一AlGaN层3为AlxGa1-xN，其中，1.8x≤y≤2.3x。
在本发明实施例中，第二AlGaN层5具体可以为梳齿状结构，该梳齿状结构包含多个梳齿，每个梳齿均为AlyGa1-yN，且每个梳齿均与源极、栅极和漏极中的任一电极的延伸方向相垂直。也即GaN层4上表面可以包含多个条形的AlyGa1-yN，这些条形的AlyGa1-yN可以在GaN层4上表面间隔分布，且每个条形的AlyGa1-yN均与任一电极的延伸方向相垂直，其中，y为AlyGa1-yN中Al的分子含量。
在上述基础上，第一AlGaN层3可以为完整的AlGaN层，也即可以设置在GaN层4的整个下表面（或者说设置在缓冲层2的整个上表面），且第一AlGaN层3具体可以为AlxGa1-xN。
通过AlxGa1-xN、GaN及梳齿状结构的AlyGa1-yN形成梳齿状三明治结构，并利用梳齿状三明治结构中的氮化物材料的极化效应而使得AlxGa1-xN与GaN之间的界面处形成固定极化负电荷，AlyGa1-yN与GaN之间的界面处（具体是梳齿与GaN之间的界面处）形成固定极化正电荷。固定极化负电荷、固定极化正电荷分别吸引空穴和电子，以在AlxGa1-xN与GaN之间的界面处（即下界面）形成二维空穴气、在AlyGa1-yN与GaN之间的界面处（即上界面）形成二维电子气。通过让y大于x可以使得上界面梳齿处的二维电子气浓度大于下界面相应位置处的二维空穴气的浓度，因此，上界面梳齿处的二维电子气可以耗尽下界面相应位置处的二维空穴气，从而使得上界面梳齿处（即AlyGa1-yN覆盖区域）存在净剩的二维电子气，而上界面梳齿间（即AlyGa1-yN未覆盖的区域，也即为相邻两个梳齿之间的区域）所对应的下界面相应区域存在二维空穴气。也即，最终使得上界面有梳齿的区域分布有二维电子气、梳齿间的区域未分布有二维电子气，下界面中与上界面梳齿对应的区域处未分布有二维空穴气、下界面中与梳齿间对应的区域分布有二维空穴气，从而使得上界面的二维电子气和下界面的二维空穴气可以在GaN层4上下表面交错分布。
为了使得二维电子气与二维空穴气能够达到电荷平衡，则y可以等于2x。但考虑到实际制备过程中所存在的偏差或其他因素的影响，则y可以小于或等于2.3x并且可以大于或等于1.8x，也即在实际制备中y可以比2x大，但不能比2x大过多，同时，y可以小于2x，但不能比2x小过多，当然，若能让y等于2x更好。
需要说明的是，梳齿的宽度与梳齿间的宽度相同，以便于更好地进行电荷平衡的控制。另外，第一AlGaN层3和第二AlGaN层5的厚度可以相同，也可以不同，例如第一AlGaN层3的厚度可以为40nm，第二AlGaN层5的厚度可以为20nm。而且GaN层4的厚度可以为20nm。当然，这些层的厚度也可以根据实际需求而进行调整，本发明实施例对此不做任何限定。
通过上述方式不仅可以提高HEMT器件的耐压性能、降低HEMT的寄生电容，而且可仅通过制备梳齿状结构的第二AlGaN层5来在HEMT器件内部形成超结结构，而并无需在HEMT器件上制备体内超结，因此，实现起来比较简单、便捷，可降低HEMT器件制备复杂性，提高HEMT器件性能和制备效率。
当然，也可以是第一AlGaN层3为梳齿状结构，梳齿状结构中的梳齿为AlnGa1-nN，梳齿间填充有氮化硅、氧化硅等绝缘材料，第二AlGaN层5为一整层的AlmGa1-mN，m=2n，其中，考虑到实际制备工艺，m与n的关系具体可以为：1.8n≤m≤2.3n。另外，还可以是第一AlGaN层3和第二AlGaN层5均为梳齿状结构，第二AlGaN层5的梳齿状结构中的梳齿位于第一AlGaN层3的梳齿状结构中的梳齿之间，第一AlGaN层3的梳齿状结构中的梳齿位于第二AlGaN层5的梳齿状结构中的梳齿之间，且第一AlGaN层3的梳齿状结构的梳齿之间填充有绝缘材料，在此情况下，第一AlGaN层3及第二AlGaN层5均可以为AlpGa1-pN。
参见图6至图8，其中，图6示出了本发明实施例提供的另一种HEMT器件的三维示意图，图7示出了示出了图6中的HEMT器件的侧面剖视图，图8示出了图6中的HEMT器件的俯视图，需要说明的是，图7中的实心圆代表二维电子气，空心圆代表二维空穴气。本发明实施例提供的一种HEMT器件，栅极位于源极与漏极之间；
栅极下表面至漏极下表面之间且位于梳齿状结构中的梳齿间的区域处设置有绝缘介质；
栅极至源极且位于梳齿状结构中的梳齿间的区域裸露出GaN层4，位于梳齿状结构中的梳齿间的源极部分与裸露出的GaN层4相接触。
在本发明实施例中，栅极可以位于源极与漏极之间，也即栅极可以位于中间，源极和漏极可以分别位于两侧。
其中，栅极下表面至漏极下表面且位于梳齿状结构中的梳齿之间的区域处设置有绝缘介质，即绝缘介质设置在梳齿状结构中的梳齿之间的目标区域，该目标区域为从栅极下表面至漏极下表面的区域，也即栅极的下表面及漏极的下表面与AlyGa1-yN、绝缘介质相接触。通过在上述区域设置绝缘介质来隔离、绝缘相邻两个梳齿，从而提高HEMT器件的抗耐压作用。需要说明的是，绝缘介质的高度可以和梳齿的高度相平齐。
另外，栅极至源极且位于梳齿状结构中的梳齿间的区域裸露出GaN层4，且位于梳齿状结构中的梳齿间的源极部分与所裸露出来的GaN层4相接触，也即源极分为位于梳齿上表面的源极部分和位于裸露出来的GaN层4上表面的源极部分，且这两个源极部分为一个整体。通过裸露出源极至栅极之间的GaN层4可以使得有更多的二维电子气流通，以提高HEMT器件的电性能。
本发明实施例提供的一种HEMT器件，绝缘介质为Si3N4。
在本发明实施例中，栅极下表面至漏极下表面之间且位于梳齿状结构中的梳齿间的区域处所设置的绝缘介质具体可以为Si3N4，以起到很好的隔离、绝缘相邻两个梳齿的作用，又降低HEMT器件的成本。
当然，也可以将SiO2（二氧化硅）等绝缘介质填充在栅极下表面至漏极下表面之间且位于梳齿状结构中的梳齿之间的区域处。
本发明实施例提供的一种HEMT器件，y为0.2~0.3，x为0.1~0.15。
在本发明实施例中，为了保证二维电子气和二维空穴气的电荷平衡，并为了提高HEMT器件制备的便捷性，可以对AlyGa1-yN和AlxGa1-xN中的y和x分别进行限制，其中，y的取值范围可以为0.2~0.3（包含端点值），x的取值范围可以为0.1~0.15（包含端点值）。
本发明实施例提供的一种HEMT器件，缓冲层2为GaN。
在本发明实施例中，具体可以利用GaN作为HEMT器件的缓冲层2，以便于提高第一AlGaN层3中晶体质量，从而提高HEMT器件的可靠性和稳定性。
本发明实施例提供的一种HEMT器件，衬底1为Si、SiC或蓝宝石。
在本发明实施例中，具体可以利用Si、SiC（碳化硅）或蓝宝石中的任意一种作为HEMT器件的衬底1，以提高HEMT器件的质量。
本发明实施例还提供了一种HEMT器件制备方法，参见图9，其示出了本发明实施例提供的一种HEMT器件制备方法的流程图，可以包括：
S91：在衬底上表面制备缓冲层，并在缓冲层上表面制备第一AlGaN层；
S92：在第一AlGaN层上表面制备GaN层，并在GaN层上表面制备第二AlGaN层，以在第一AlGaN层与GaN层之间的界面形成二维空穴气，第二AlGaN层与GaN层之间的界面形成二维电子气，并使二维电子气和二维空穴气在GaN层的上下表面交错分布，且使二维电子气与二维空穴气达到电荷平衡；
S93：在第二AlGaN层上表面制备电极；电极包括源极、栅极和漏极，二维电子气和二维空穴气交错分布的延伸方向与任一电极的延伸方向相一致。
本发明实施例提供的一种HEMT器件制备方法，在GaN层上表面制备第二AlGaN层，可以包括：
在GaN层上表面外延生长第二AlGaN层；
对第二AlGaN层进行刻蚀，以形成梳齿状结构的第二AlGaN层；其中，梳齿状结构中的梳齿为AlyGa1-yN，梳齿状结构中的梳齿与任一电极相垂直；
第一AlGaN层为AlxGa1-xN，其中，1.8x≤y≤2.3x。
其中，缓冲层、第一AlGaN层、GaN层及第二AlGaN层均可以通过外延生长得到。
本发明实施例提供的一种HEMT器件制备方法，在对第二AlGaN层进行刻蚀，以形成梳齿状结构的第二AlGaN层之后，还可以包括：
从用于制备栅极的位置至用于制备漏极的位置所形成的区域中选取目标区域；目标区域为梳齿状结构中的梳齿间的区域；
在目标区域填充绝缘介质。
本发明实施例提供的一种HEMT器件制备方法中相关部分的说明可以参见本发明实施例提供的一种HEMT器件中相关部分的说明，在此不再赘述。
需要说明的是，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种HEMT器件，其特征在于，包括衬底、位于衬底上表面的缓冲层、位于缓冲层上表面的第一AlGaN层、位于所述第一AlGaN层上表面的GaN层、位于所述GaN层上表面的第二AlGaN层、位于所述第二AlGaN层上表面的电极，所述电极包括源极、栅极和漏极；
所述第一AlGaN层与所述GaN层之间的界面形成二维空穴气，所述第二AlGaN层与所述GaN层之间的界面形成二维电子气，所述二维电子气和所述二维空穴气在所述GaN层的上下表面交错分布，且所述二维电子气与所述二维空穴气达到电荷平衡；其中，所述二维电子气和所述二维空穴气交错分布的延伸方向与任一所述电极的延伸方向相一致。
2.根据权利要求1所述的HEMT器件，其特征在于，所述第二AlGaN层为梳齿状结构，所述梳齿状结构中的梳齿为AlyGa1-yN，所述梳齿状结构中的梳齿与任一所述电极相垂直；
所述第一AlGaN层为AlxGa1-xN，其中，1.8x≤y≤2.3x。
3.根据权利要求2所述的HEMT器件，其特征在于，所述栅极位于所述源极与所述漏极之间；
所述栅极下表面至所述漏极下表面之间且位于所述梳齿状结构中的梳齿间的区域处设置有绝缘介质；
所述栅极至所述源极且位于所述梳齿状结构中的梳齿间的区域裸露出所述GaN层，位于所述梳齿状结构中的梳齿间的源极部分与裸露出的所述GaN层相接触。
4.根据权利要求3所述的HEMT器件，其特征在于，所述绝缘介质为Si3N4。
5.根据权利要求2所述的HEMT器件，其特征在于，y为0.2~0.3，x为0.1~0.15。
6.根据权利要求1所述的HEMT器件，其特征在于，所述缓冲层为GaN。
7.根据权利要求1所述的HEMT器件，其特征在于，所述衬底为Si、SiC或蓝宝石。
8.一种HEMT器件制备方法，其特征在于，包括：
在衬底上表面制备缓冲层，并在所述缓冲层上表面制备第一AlGaN层；
在所述第一AlGaN层上表面制备GaN层，并在所述GaN层上表面制备第二AlGaN层，以在所述第一AlGaN层与所述GaN层之间的界面形成二维空穴气，所述第二AlGaN层与所述GaN层之间的界面形成二维电子气，并使所述二维电子气和所述二维空穴气在所述GaN层的上下表面交错分布，且使所述二维电子气与所述二维空穴气达到电荷平衡；
在所述第二AlGaN层上表面制备电极；所述电极包括源极、栅极和漏极，所述二维电子气和所述二维空穴气交错分布的延伸方向与任一所述电极的延伸方向相一致。
9.根据权利要求8所述的HEMT器件制备方法，其特征在于，在所述GaN层上表面制备第二AlGaN层，包括：
在所述GaN层上表面外延生长所述第二AlGaN层；
对所述第二AlGaN层进行刻蚀，以形成梳齿状结构的所述第二AlGaN层；其中，梳齿状结构中的梳齿为AlyGa1-yN，所述梳齿状结构中的梳齿与任一所述电极相垂直；
所述第一AlGaN层为AlxGa1-xN，其中，1.8x≤y≤2.3x。
10.根据权利要求9所述的HEMT器件制备方法，其特征在于，在对所述第二AlGaN层进行刻蚀，以形成梳齿状结构的所述第二AlGaN层之后，还包括：
从用于制备所述栅极的位置至用于制备所述漏极的位置所形成的区域中选取目标区域；所述目标区域为所述梳齿状结构中的梳齿间的区域；
在所述目标区域填充绝缘介质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311355632.5A CN117116984A (zh) | 2023-10-18 | 2023-10-18 | Hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311355632.5A CN117116984A (zh) | 2023-10-18 | 2023-10-18 | Hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117116984A true CN117116984A (zh) | 2023-11-24 |
Family
ID=88813140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311355632.5A Pending CN117116984A (zh) | 2023-10-18 | 2023-10-18 | Hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117116984A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130221366A1 (en) * | 2012-02-28 | 2013-08-29 | Infineon Technologies Austria Ag | Normally-off compound semiconductor tunnel transistor |
| CN105118859A (zh) * | 2015-07-29 | 2015-12-02 | 电子科技大学 | 一种隧穿增强型hemt器件 |
| US20210234028A1 (en) * | 2020-01-28 | 2021-07-29 | Infineon Technologies Austria Ag | High Electron Mobility Transistor with Doped Semiconductor Region in Gate Structure |
| CN113394284A (zh) * | 2021-06-25 | 2021-09-14 | 电子科技大学 | 具有复合层结构的高压mis-hemt器件 |
| CN113394283A (zh) * | 2021-06-25 | 2021-09-14 | 电子科技大学 | 具有复合层结构的高压hemt器件 |
| CN113555429A (zh) * | 2021-07-06 | 2021-10-26 | 华南师范大学 | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 |
| CN116544265A (zh) * | 2023-03-13 | 2023-08-04 | 深圳天狼芯半导体有限公司 | 一种双极性GaN HEMT器件及其制备方法、芯片 |
-
2023
- 2023-10-18 CN CN202311355632.5A patent/CN117116984A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130221366A1 (en) * | 2012-02-28 | 2013-08-29 | Infineon Technologies Austria Ag | Normally-off compound semiconductor tunnel transistor |
| CN105118859A (zh) * | 2015-07-29 | 2015-12-02 | 电子科技大学 | 一种隧穿增强型hemt器件 |
| US20210234028A1 (en) * | 2020-01-28 | 2021-07-29 | Infineon Technologies Austria Ag | High Electron Mobility Transistor with Doped Semiconductor Region in Gate Structure |
| CN113394284A (zh) * | 2021-06-25 | 2021-09-14 | 电子科技大学 | 具有复合层结构的高压mis-hemt器件 |
| CN113394283A (zh) * | 2021-06-25 | 2021-09-14 | 电子科技大学 | 具有复合层结构的高压hemt器件 |
| CN113555429A (zh) * | 2021-07-06 | 2021-10-26 | 华南师范大学 | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 |
| CN116544265A (zh) * | 2023-03-13 | 2023-08-04 | 深圳天狼芯半导体有限公司 | 一种双极性GaN HEMT器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220199819A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9252210B2 (en) | Semiconductor device | |
| JP4974454B2 (ja) | 半導体装置 | |
| JP2002100772A (ja) | 電力用半導体装置及びその製造方法 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN110880531A (zh) | 半导体器件和方法 | |
| CN104347696A (zh) | 半导体装置以及其制造方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| KR101710815B1 (ko) | 반도체 디바이스의 제조 방법 | |
| CN113299749B (zh) | 垂直型氮化镓功率器件及其制备方法 | |
| CN114883398A (zh) | 氮化镓器件及具有其的开关电源产品 | |
| JP3518427B2 (ja) | 半導体装置 | |
| CN109309130B (zh) | 异质结肖特基二极管元件 | |
| US11594629B2 (en) | Semiconductor device | |
| JP2003051508A (ja) | ＧａＮ系半導体装置 | |
| CN117116984A (zh) | Hemt器件及其制备方法 | |
| JP2007115861A (ja) | へテロ接合トランジスタ | |
| CN115274837A (zh) | 一种具有新型栅极结构的增强型hemt器件 | |
| JP5270997B2 (ja) | Ｉｉｉ族窒化物系化合物半導体基板とその製造方法 | |
| CN112750905A (zh) | Mosfet器件及制备方法 | |
| CN214753771U (zh) | 一种高导电效率的GaN基HEMT芯片 | |
| CN110364526A (zh) | 半导体器件 | |
| CN213459746U (zh) | Mosfet晶体管 | |
| US20240222490A1 (en) | Semiconductor device and manufacturing method | |
| CN213660413U (zh) | 氮化镓高电子迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |