TW201349490A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201349490A
TW201349490A TW102109433A TW102109433A TW201349490A TW 201349490 A TW201349490 A TW 201349490A TW 102109433 A TW102109433 A TW 102109433A TW 102109433 A TW102109433 A TW 102109433A TW 201349490 A TW201349490 A TW 201349490A
Authority
TW
Taiwan
Prior art keywords
insulating film
semiconductor device
region
halogen
electrode
Prior art date
Application number
TW102109433A
Other languages
English (en)
Other versions
TWI515894B (zh
Inventor
Masahito Kanamura
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201349490A publication Critical patent/TW201349490A/zh
Application granted granted Critical
Publication of TWI515894B publication Critical patent/TWI515894B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置，包含：形成在基板上之第一半導體層；形成在第一半導體層上之第二半導體層；包含形成在第二半導體層上之第一絕緣膜和依序堆疊在第一絕緣膜上之第二絕緣膜、第三絕緣膜之絕緣膜；以及形成在絕緣膜上之電極，其中，在第一絕緣膜中，在設有電極之區域下方形成含有鹵素離子之區域，且第三絕緣膜含有鹵素。

Description

半導體裝置及半導體裝置的製造方法
本文所探討之實施例係有關半導體裝置及半導體裝置的製造方法。
氮化物半導體，例如，GaN，AlN，InN，及由其混合結晶所製成之材料，具有寬能隙且已使用作為高輸出電子裝置、短波長發光裝置等。例如，GaN(其係為氮化物半導體)具有3.4eV之能隙，其大於Si之1.1eV之能隙及GaAs之1.4eV之能隙。
此種高輸出電子裝置的實例包含場效電晶體(FET)，尤其是高電子遷移率電晶體(HEMT)。此種包含氮化物半導體之HEMT係使用於高輸出且高效率之放大器、高電力開關裝置等。更明確地說，在其中AlGaN使用於電子供應層且GaN使用於電子轉移層之HEMT中，因為由於AlGaN與GaN間之晶格常數差異所造成之應變而在AlGaN中發生壓電極化等，因而產生高濃度二維電子氣體(2DEG)。因此，此種HEMT可在高壓操作而可使用於高效率開關元件、電子汽車等中之高電壓電力裝置。
由此所產生之2DEG即使在未對閘極電極等施加電壓的狀態下亦通常存在於閘極下之區域中。因此，所生產出之裝 置變成通常為導通狀態。然而，一般而言，希望電力的開關元件等通常為關閉狀態，亦即，在閘極電壓為0V的情形下電流沒有在汲極與源極間流動。因此，已研究各式各樣的結構及方法以確保裝置變成通常為關閉狀態。同時，已揭露具有絕緣閘極結構之裝置，其中絕緣膜係形成在閘極電極下以抑制如HEMT之電晶體中之漏電流。
為了使包含氮化物半導體之HEMT變成通常為關閉狀態，HEMT可具有其中在電子供應層上形成p-GaN覆蓋層之結構或其中在電子供應層上形成閘極凹槽之結構。然而，p-GaN覆蓋層的結晶生長係一種困難的製程，而閘極凹槽的形成可能不足於變成通常為關閉狀態。有一種方法，其中將負離子植入半導體層或閘極絕緣膜之某區域中。然而，如電子供應層及電子轉移層之氮化物半導體層可能因植入負離子而受到重大損害，其可能造成，例如，所製造之HEMT的特性劣化、HEMT的均勻性劣化、及產率可能劣化。
以下為參考文件：[文件1]日本公開專利公報第2002-359256號，[文件2]日本公開專利公報第2011-14789號，以及[文件3]日本公開專利公報第2010-199481號。
依據本發明之一態樣，一種半導體裝置，包含：形成在基板上之第一半導體層；形成在第一半導體層上之第二半導體層；包含形成在第二半導體層上之第一絕緣膜和依序堆疊在第一絕緣膜上之第二絕緣膜、第三絕緣膜之絕緣膜；以及形成在絕 緣膜上之電極，其中，在第一絕緣膜中，在設有電極之區域下方形成含有鹵素離子之區域，且第三絕緣膜含有鹵素。
藉由在申請專利範圍中特別指出之元件及組合可實現及獲得本發明之目的及優點。
應瞭解前述一般說明及以下詳細說明兩者皆係示例和說明之用，而不侷限本發明，如所主張之權利範圍。
2‧‧‧n-GaN膜
3、6、7、30、130、230、330‧‧‧絕緣膜
4‧‧‧第一電極
5‧‧‧第二電極
6a、7a、7b、31a‧‧‧含有氟離子之區域
10‧‧‧基板
21‧‧‧電子轉移層
21a‧‧‧2DEG
22‧‧‧電子供應層
31、131‧‧‧第一絕緣膜
32、132‧‧‧第二絕緣膜
33、133、233、333‧‧‧第三絕緣膜
41、411‧‧‧閘極電極
42、412‧‧‧源極電極
43、413‧‧‧汲極電極
50‧‧‧元件隔離區域
61、62‧‧‧光阻圖案
131a‧‧‧含有氯離子之區域
240‧‧‧閘極凹槽
333a‧‧‧區域
410‧‧‧半導體晶片
420‧‧‧導線框架
421‧‧‧閘極導線
422‧‧‧源極導線
423‧‧‧汲極導線
430‧‧‧黏晶劑
431、432、433‧‧‧接合線
440‧‧‧成型樹脂
450‧‧‧PFC電路
451‧‧‧開關元件
452‧‧‧二極體
453‧‧‧扼流圈
454、455‧‧‧電容器
456‧‧‧二極體電橋
457‧‧‧交流電電力供應
460‧‧‧全橋式逆變電路
461‧‧‧第一電路
462‧‧‧第二電路
463‧‧‧變壓器
464a、464b、464c、464d、465a、465b、465c‧‧‧開關元件
470‧‧‧高頻率放大器
471‧‧‧數位預失真電路
472a、472b‧‧‧混波器
473‧‧‧電力放大器
474‧‧‧方向耦合器
第1A至1C圖係在GaN上形成Al2O3膜之試樣的說明圖；第2圖係在GaN上形成Al2O3膜之試樣之電壓與電容間的關係圖；第3圖係依據第一實施例之半導體裝置的結構圖；第4A至4C圖係依據第一實施例之半導體裝置之製造方法的步驟圖；第5A至5C圖係依據第一實施例之半導體裝置之製造方法的步驟圖；第6A及6B圖係依據第一實施例之半導體裝置之製造方法的步驟圖；第7圖係依據第二實施例之半導體裝置的結構圖；第8A至8C圖係依據第二實施例之半導體裝置之製造方法的步驟圖；第9A至9C圖係依據第二實施例之半導體裝置之製造方法的步驟圖；第10A及10B圖係依據第二實施例之半導體裝置之製造方法 的步驟圖；第11圖係依據第三實施例之半導體裝置的結構圖；第12A至12C圖係依據第三實施例之半導體裝置之製造方法的步驟圖；第13A至13C圖係依據第三實施例之半導體裝置之製造方法的步驟圖；第14A至14C圖係依據第三實施例之半導體裝置之製造方法的步驟圖；第15圖係依據第四實施例之半導體裝置的結構圖；第16A至16C圖係依據第五實施例之半導體裝置之製造方法的步驟圖；第17A至17C圖係依據第五實施例之半導體裝置之製造方法的步驟圖；第18A及18B圖係依據第五實施例之半導體裝置之製造方法的步驟圖；第19圖係依據第六實施例之半導體裝置的說明圖；第20圖係依據第六實施例之PFC電路的電路圖；第21圖係依據第六實施例之電力供應裝置的電路圖；以及第22圖係依據第六實施例之高輸出放大器的結構圖。
以下描述實施例。就此而言，相同構件等係以相同元件符號表示而可省略其進一步說明。
第一實施例
如上所述，在例如藉由離子植入或電漿照射將氟離 子等之負離子植入氮化物半導體層之情形下，氮化物半導體層受到損害，而且特性可能劣化或產率可能劣化。同時，為了抑制漏電流，某些電晶體(例如，HEMT)具有在氮化物半導體層與閘極電極間形成絕緣膜之結構，亦即，絕緣膜係形成在氮化物半導體層上且閘極電極係形成在絕緣膜上。本案發明人研究而發現藉由將負離子僅植入閘極膜中而負離子不植入氮化物半導體層中可使裝置變成通常為關閉狀態，不會使HEMT等之特性等劣化。亦即，發現在負離子，例如，僅植入閘極絕緣膜中之情形下，氮化物半導體層不會受到損害，因此，裝置變成通常為關閉狀態，不會使HEMT等之特性等劣化。
參照第1A至1C圖及第2圖說明基於上述內容所進行之實驗。更明確地說，製造第1A至1C圖所描繪之三種試樣並檢測C-V特性。第1A圖所描繪之試樣1A具有在基板(未圖示)上形成n-GaN膜2、在n-GaN膜2上形成絕緣膜3、在絕緣膜3上形成第一電極4、以及形成與n-GaN膜2接觸之第二電極5之結構。以作為雜質元素之1×1017/cm3之Si摻雜n-GaN膜2且絕緣膜3係由Al2O3所形成。
第1B圖所描繪之試樣1B具有在基板(未圖示)上形成n-GaN膜2、在n-GaN膜2上形成絕緣膜6、在絕緣膜6上形成第一電極4、以及形成與n-GaN膜2接觸之第二電極5之結構。以作為雜質元素之1×1017/cm3之Si摻雜n-GaN膜2且絕緣膜6係由Al2O3所形成。此外，在絕緣膜6中，在絕緣膜6與n-GaN膜2間之界面附近藉由離子植入形成含有氟離子之區域6a。
第1C圖所描繪之試樣1C具有在基板(未圖示)上形 成n-GaN膜2，在n-GaN膜2上形成絕緣膜7、在絕緣膜7上形成第一電極4、以及形成與n-GaN膜2接觸之第二電極5之結構。以作為雜質元素之1×1017/cm3之Si摻雜n-GaN膜2且絕緣膜7係由Al2O3所形成。此外，在絕緣膜7中，在絕緣膜7與n-GaN膜2間之界面附近藉由離子植入形成含有氟離子之區域7a，及在形成第一電極4之面上之絕緣膜7之表面附近藉由離子植入形成含有氟離子之區域7b。
第2圖描繪在製造第1A至1C圖中所描繪之各試樣且改變第一電極4與第二電極5間所施加之電壓的情形下，第一電極4與第二電極5間之電容的改變(C-V特性)。更明確地說，描繪電容的改變，其中施加的電壓由-10V改變至+10V，之後，施加的電壓由+10V改變至-10V。參照第2圖說明試樣1A至1C的特性等。
在具有第1A圖所描繪之結構之試樣1A的電壓增加的情形下，在電壓達到0V之前電容開始改變。此外，在電壓增加及減少的情形下，於相同電壓之電容值係彼此不同，由而呈現磁滯。因此，認為基於試樣1A之結構所形成之HEMT通常不為關閉狀態，而閘極閾值電壓的變動範圍大且均勻性低，此乃由於呈現磁滯之故。
在具有第1B圖所描繪之結構之試樣1B的電壓增加的情形下，在電壓達到0V之前電容沒有改變很多。此外，在電壓增加及減少的情形下，於相同電壓之電容值係彼此不同，由而呈現磁滯。因此，認為基於試樣1B之結構所形成之HEMT變成通常為關閉狀態，但由於呈現磁滯而使閘極閾值電壓的變動範圍 大且均勻性低。
在具有第1C圖所描繪之結構之試樣1C的電壓增加的情形下，在電壓達到0V之前電容幾乎維持不變。此外，在電壓增加及減少的情形下，於相同電壓之電容值係幾乎彼此相等，由而幾乎沒有呈現磁滯。因此，認為基於試樣1C之結構所形成之HEMT變成通常為關閉狀態，閘極閾值電壓的變動範圍小且均勻性高，此乃由於幾乎沒有呈現磁滯之故。就此而言，試樣1C的閘極閾值電壓可更可靠地移動至正值側(positive side)且可得到通常為關閉狀態並具有高閾值電壓之半導體裝置，因為與試樣1B之情形相較下在高電壓開始電容改變等。
如上所述，藉由製造具有基於試樣1C結構之結構的裝置可得到通常為關閉狀態且呈現小變動範圍之閘極閾值電壓之穩定HEMT。亦即，可藉由在閘極絕緣膜與n-GaN膜等間之界面附近之閘極絕緣膜中形成含有氟離子之區域以及在閘極絕緣膜之表面附近形成含有氟離子之區域得到通常為關閉狀態且呈現小變動範圍之閘極閾值電壓之穩定HEMT。
半導體裝置
參照第3圖說明依據第一實施例之半導體裝置。依據第一實施例之半導體裝置係藉由依序在基板10上堆疊緩衝層(未圖示)、電子轉移層21、及電子供應層22(三者為氮化物半導體層)而形成之。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG(二維電子氣)21a。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，及電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N (i-Al0.25Ga0.75N)所形成。
在電子供應層22上形成由第一絕緣膜31、第二絕緣膜32、及第三絕緣膜33所形成之作為閘極絕緣膜之絕緣膜30。第一絕緣膜31係由氧化鋁(Al2O3)所形成，含氟離子(F-)之區域31a係形成在後述閘極電極41下之區域中。第二絕緣膜32係由Al2O3所形成，第三絕緣膜33係由含有氟離子之Al2O3所形成。閘極電極41係形成在第三絕緣膜33之表面上的預定區域中，而源極電極42和汲極電極43形成為與電子供應層22接觸。就此而言，可使用藉由移除部份之電子供應層22等而在閘極電極41下之區域中形成閘極凹槽之結構。
如上所述，依據第一實施例之半導體裝置可通常為關閉狀態，因為藉由在閘極電極41下之區域中之第一絕緣膜31中形成含有氟離子之區域31a之在閘極電極41下之區域中之2DEG 21a可能消失。同時，在含有氟離子之區域31a係在閘極電極41下之區域外形成之情形下，其中2DEG 21a消失的區域延伸至來自在閘極電極41下之區域的區域，因此，可能無法執行作為電晶體的功能。在第一實施例中，含有氟離子之區域31a係指含有鹵素離子之區域。此外，含有氟離子之區域可以幾乎遍及第三絕緣膜33之方式形成之。在電子轉移層21及電子供應層22中形成元件隔離區域50，其將元件彼此隔離。
依據第一實施例之半導體裝置可變成通常為關閉狀態且可呈現小變動範圍之閘極閾值電壓。因為電子供應層22與絕緣膜30間之界面附近之絕緣膜30，所以其表面附近之絕緣膜30皆以氟離子摻雜之。在第一實施例中，已說明以氟離子摻雜絕緣 膜30之情形。然而，認為使用氟離子以外之鹵素，例如，氯，溴，碘，或砈之離子的情形亦可得到相同效果。
製造方法
其次，參照第4A圖至第6B圖說明依據第一實施例之半導體裝置的製造方法。
如第4A圖所描繪，藉由金屬有機氣相磊晶(MOVPE)經由磊晶生長而在基板10上形成緩衝層(未圖示)、電子轉移層21、及電子供應層22(三者為氮化物半導體層)。至於基板10，可使用Si、藍寶石、SiC、GaN、AlN等。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，而電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。就此而言，可在電子供應層22上形成覆蓋層等(未圖示)，且可在電子轉移層21與電子供應層22之間形成中間層等。
依據第一實施例之MOVPE中，使用三甲基鎵(TMG)作為Ga的原料氣體，使用三甲基鋁(TMA)作為Al的原料氣體，及使用氨(NH3)作為N的原料氣體。在部份之氮化物半導體層形成為n-型之情形下，使用Si作為雜質元素，及使用單矽烷(SiH3)等作為Si的原料氣體。這些原料氣體供應至MOVPE裝置的反應爐(室)同時使用氫氣(H2)作為載體氣體。
如第4B圖所描繪，在所得之半導體層中形成元件隔離區域50。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置元件隔離區域50之區域中形 成具有開口之光阻圖案(未圖示)。之後，藉由以氯為主之氣體進行乾式蝕刻及包埋絕緣材料、或離子植入形成元件隔離區域50。形成元件隔離區域50後，以有機溶劑等移除光阻圖案。
如第4C圖所描繪，在電子供應層22上形成源極電極42及汲極電極43。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置源極電極42及汲極電極43之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由真空蒸鍍形成Ti/Al層疊金屬膜再浸泡於有機溶劑等中以藉由掀離(lift-off)與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在電子供應層22上之Ti/Al層疊金屬膜形成源極電極42及汲極電極43。後續，於約700℃之溫度進行熱處理，因此，使源極電極42與汲極電極43歐姆接觸。
如第5A圖所描繪，形成第一絕緣膜31。更明確地說，藉由原子層沉積(ALD)在電子供應層22上形成具有10nm厚度之Al2O3膜。除了ALD外，第一絕緣膜31的製造方法尚可包含膜形成法，例如，電漿化學氣相沉積(CVD)、熱CVD、金屬有機化學氣相沉積(MOCVD)、濺鍍、及電子束蒸鍍。形成第一絕緣膜31之材料的實例包含氧化物、氮化物、及氧氮化物。第一絕緣膜31可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3形成之。第一絕緣膜31之膜厚度不侷限於上述之膜厚度。第一絕緣膜31形成後，可進行熱處理等。就此而言，可使用在形成第一絕緣膜31之前藉由乾式蝕刻等移除在欲設置閘極電極41之區域(後述)下之部份的電子供應層22等，之後，形成第一絕緣膜31之結構。
如第5B圖所描繪，藉由植入氟離子在欲設置閘極電極41之區域(後述)下之第一絕緣膜31中之區域中形成含有氟離子之區域31a。更明確地說，光阻係鋪設於第一絕緣膜31之表面，再藉由曝光裝置進行曝光及顯影以形成具有開口之光阻圖案61以變成閘極電極41下之區域(後述)。然後，使用CF4進行電漿照射。至於此次所進行之電漿照射的條件，CF4的流動速率為15sccm，反應室的壓力為3Pa，施加的電壓為50W，及輻射時間為5分鐘。以此方式，可使氟離子(F)僅植入不設有光阻圖案61之區域中以形成含有氟離子之區域31a。此次植入之氟離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了CF4外尚包含SF6、NF3及F2。含有氟離子之區域31a可藉由植入氟離子取代電漿照射形成之。就此而言，若氟離子植入至氮化物半導體層，例如，比第一絕緣膜31深之電子供應層22，則氮化物半導體層可能受到損害而可能負面地影響特性等。因此，氟離子較佳幾乎不植入氮化物半導體層中而僅植入在第一絕緣膜31中之含有氟離子之區域31a中。同時，在第一實施例中，使用CF4之電漿照射可指使用鹵素化合物之電漿照射，及氟離子之離子植入可指鹵素離子之離子植入。
如第5C圖所描繪，以有機溶劑等移除光阻圖案61，之後，在第一絕緣膜31上形成第二絕緣膜32及第三絕緣膜33。更明確地說，藉由ALD在第一絕緣膜31上形成具有15nm厚度之Al2O3膜，以便形成第二絕緣膜32。此外，藉由形成具有15nm厚度之Al2O3膜在第二絕緣膜32上形成第三絕緣膜33。除了ALD外，第二絕緣膜32及第三絕緣膜33的製造方法尚可包含膜形成 法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第二絕緣膜32及第三絕緣膜33之材料的實例包含氧化物、氮化物及氧氮化物，可由SiO2、HfO2、Ta2O5，ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3形成之。就此而言，第二絕緣膜32及第三絕緣膜33可藉由連續膜形成而形成之。
如第6A圖所描繪，將氟離子植入第三絕緣膜33中。更明確地說，光阻係鋪設於第三絕緣膜33之表面，再藉由曝光裝置進行曝光及顯影以在設有源極電極42及汲極電極43之區域上形成光阻圖案62。然後，使用CF4進行電漿照射。至於此次所進行之電漿照射的條件，CF4的流動速率為15sccm，反應室的壓力為3Pa，施加的電壓為50W，及輻射時間為5分鐘。以此方式，可使氟離子植入不設有光阻圖案62之區域中。此次植入之氟離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了CF4外尚包含SF6、NF3及F2。可藉由植入氟離子取代電漿照射而將氟離子植入至第三絕緣膜33中。就此而言，氟離子較佳植入第三絕緣膜33之區域內。此外，第三絕緣膜33較佳以氟離子植入之且第一絕緣膜31中之含有氟離子之區域31a以第二絕緣膜32分開之。
如第6B圖所描繪，以有機溶劑等移除光阻圖案62，之後，在第三絕緣膜33上之預定區域中形成閘極電極41。更明確地說，光阻係鋪設於第三絕緣膜33，再藉由曝光裝置進行曝光及顯影以在設有閘極電極41之區域中形成具有開口之光阻圖案(未圖示)。此光阻圖案係以在第一絕緣膜31中之含有氟離子之區域31a上方的位置形成開口之方式形成之。之後，藉由真空蒸鍍 形成Ni/Au層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在含有氟離子之區域31a上方之第三絕緣膜33上之Ni/Au層疊金屬膜形成閘極電極41。
以此方式，可製得依據第一實施例之半導體裝置。在依據第一實施例之半導體裝置中，氟離子幾乎不植入或不植入如電子供應層及電子轉移層之氮化物半導體層中，使得氮化物半導體層幾乎不會受到損害。因此，在第一實施例中，可得到通常為關閉狀態且呈現穩定之閘極閾值電壓之半導體裝置。
第二實施例 半導體裝置
接著，參照第7圖說明依據第二實施例之半導體裝置。依據第二實施例之半導體裝置具有一種結構，其中植入依據第一實施例之半導體裝置中之絕緣膜中之鹵素離子由氟離子改變成氯離子。
依據第二實施例之半導體裝置係藉由依序在矽等之基板10上堆疊緩衝層(未圖示)、電子轉移層21及電子供應層22(三者為氮化物半導體層)而形成之。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，而電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。
在電子供應層22上形成由第一絕緣膜131、第二絕緣膜132及第三絕緣膜133所形成之作為閘極絕緣膜之絕緣膜 130。第一絕緣膜131係由Al2O3所形成，含氯離子(Cl-)之區域131a係形成在後述閘極電極41下之區域中。第二絕緣膜132係由Al2O3所形成，第三絕緣膜133係由含有氯離子之Al2O3所形成。閘極電極41係形成在第三絕緣膜133之表面上的預定區域中，而源極電極42和汲極電極43係形成為與電子供應層22接觸。就此而言，可使用其中藉由移除部份之電子供應層22等而在閘極電極41下之區域中形成閘極凹槽之結構。
如上所述，依據第二實施例之半導體裝置可通常為關閉狀態，因為藉由在閘極電極41下之區域中之第一絕緣膜131中形成含有氯離子之區域131a之在閘極電極41下之區域中之2DEG 21a可能消失。同時，在含有氯離子之區域131a係在閘極電極41下之區域外形成之情形下，其中2DEG 21a消失的區域延伸至來自在閘極電極41下之區域的區域，因此，可能無法執行作為電晶體的功能。在第二實施例中，含有氯離子之區域131a係指含有鹵素離子之區域。此外，含有氯離子之區域可以幾乎遍及第三絕緣膜133之方式形成之。在電子轉移層21及電子供應層22中形成元件隔離區域50，其將元件彼此隔離。
依據第二實施例之半導體裝置可變成通常為關閉狀態且可進一步呈現小變動範圍之閘極閾值電壓。因為絕緣膜130與電子供應層22間之界面附近之絕緣膜130，及其表面附近之絕緣膜130皆以氯離子摻雜之。
製造方法
接著，參照第8A圖至第10B圖說明依據第二實施例之半導體裝置的製造方法。
如第8A圖所描繪，藉由MOVPE經由磊晶生長在基板10上形成緩衝層(未圖示)、電子轉移層21及電子供應層22(三者為氮化物半導體層)。至於基板10，可使用Si、藍寶石、SiC、GaN、AlN等。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，及電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。就此而言，可在電子供應層22上形成覆蓋層等(未圖示)，且可在電子轉移層21與電子供應層22之間形成中間層等。
依據第二實施例之MOVPE中，使用三甲基鎵(TMG)作為Ga的原料氣體，使用三甲基鋁(TMA)作為Al的原料氣體，及使用氨(NH3)作為N的原料氣體。在部份之氮化物半導體層形成為n-型之情形下，使用Si作為雜質元素，及使用單矽烷(SiH3)等作為Si的原料氣體。這些原料氣體供應至MOVPE裝置的反應爐(室)同時使用氫氣(H2)作為載體氣體。
如第8B圖所描繪，在所得之半導體層中形成元件隔離區域50。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置元件隔離區域50之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由以氯為主之氣體進行乾式蝕刻及包埋絕緣材料，或離子植入形成元件隔離區域50。形成元件隔離區域50後，以有機溶劑等移除光阻圖案。
如第8C圖所描繪，在電子供應層22上形成源極電極42及汲極電極43。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置源極電極42及汲極 電極43之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由真空蒸鍍形成Ti/Al層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在電子供應層22上之Ti/Al層疊金屬膜形成源極電極42及汲極電極43。後續，於約700℃之溫度進行熱處理，因此，使源極電極42與汲極電極43歐姆接觸。
如第9A圖所描繪，形成第一絕緣膜131。更明確地說，藉由ALD在電子供應層22上形成具有10nm厚度之Al2O3膜。除了ALD外，第一絕緣膜131的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第一絕緣膜131之材料的實例包含氧化物，氮化物，及氧氮化物。第一絕緣膜131可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3形成之。第一絕緣膜131之膜厚度不侷限於上述之膜厚度。第一絕緣膜131形成後，可進行熱處理等。就此而言，可使用在形成第一絕緣膜131之前藉由乾式蝕刻等移除在欲設置閘極電極41之區域(後述)下之部份的電子供應層22等，之後，形成第一絕緣膜131之結構。
如第9B圖所描繪，藉由植入氯離子在欲設置閘極電極41之區域(後述)下之區域中之第一絕緣膜131中形成含有氯離子之區域131a。更明確地說，鋪設光阻於第一絕緣膜131，再藉由曝光裝置進行曝光及顯影以形成具有開口之光阻圖案61以變成閘極電極41下之區域。然後，使用Cl2進行電漿照射。至於此次所進行之電漿照射的條件，Cl2的流動速率為30sccm，反應室的壓力為2Pa，施加的電壓為40W，及輻射時間為5分鐘。以此 方式，可使氯離子(Cl-)僅植入不設有光阻圖案61之區域中以形成含有氯離子之區域131a。此次植入之氯離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了Cl2外尚包含CCl4、BCl3及SiCl4。含有氯離子之區域131a可藉由植入氯離子取代電漿照射形成之。就此而言，若氯離子植入至氮化物半導體層，例如，比第一絕緣膜131深之電子供應層22，則氮化物半導體層可能受到損害而可負面地影響特性等。因此，氯離子較佳幾乎不植入氮化物半導體層中而僅植入在第一絕緣膜131中之含有氯離子之區域131a中。同時，在第二實施例中，使用Cl2之電漿照射可指使用鹵素化合物之電漿照射，而氯離子之離子植入可指鹵素離子之離子植入。
如第9C圖所描繪，以有機溶劑等移除光阻圖案61，之後，在第一絕緣膜131上形成第二絕緣膜132及第三絕緣膜133。更明確地說，藉由ALD在第一絕緣膜131上形成具有15nm厚度之Al2O3膜，以形成第二絕緣膜132。此外，藉由形成具有15nm厚度之Al2O3膜在第二絕緣膜132上形成第三絕緣膜133。除了ALD外，第二絕緣膜132及第三絕緣膜133的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第二絕緣膜132及第三絕緣膜133之材料的實例包含氧化物、氮化物及氧氮化物，可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3。就此而言，第二絕緣膜132及第三絕緣膜133可藉由連續膜形成而形成之。
如第10A圖所描繪，將氯離子植入第三絕緣膜133中。更明確地說，光阻係鋪設於第三絕緣膜133之表面，再藉由 曝光裝置進行曝光及顯影以在設有源極電極42及汲極電極43之區域上形成光阻圖案62。然後，使用Cl2進行電漿照射。至於此次所進行之電漿照射的條件，Cl2的流動速率為30sccm，反應室的壓力為2Pa，施加的電壓為40W，及輻射時間為5分鐘。以此方式，可使氯離子植入不設有光阻圖案62之區域中。此次植入之氯離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了Cl2外尚包含CCl4、BCl3及SiCl4。可藉由植入氯離子取代電漿照射而將氯離子植入至第三絕緣膜133中。就此而言，氯離子較佳植入第三絕緣膜133之區域內。此外，第三絕緣膜133較佳以氯離子植入之且第一絕緣膜131中之含有氯離子之區域131a以第二絕緣膜132分開之。
如第10B圖所描繪，以有機溶劑等移除光阻圖案62，之後，在第三絕緣膜133上之預定區域中形成閘極電極41。更明確地說，光阻係鋪設於第三絕緣膜133，再藉由曝光裝置進行曝光及顯影以在設有閘極電極41之區域中形成具有開口之光阻圖案(未圖示)。此光阻圖案係以在第一絕緣膜131中之含有氯離子之區域131a上方的位置形成開口之方式形成之。之後，藉由真空蒸鍍形成Ni/Au層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在含有氯離子之區域131a上方之第三絕緣膜133上之Ni/Au層疊金屬膜形成閘極電極41。
以此方式，可製得依據第二實施例之半導體裝置。在依據第二實施例之半導體裝置中，氯離子幾乎不植入或不植入如電子供應層及電子轉移層之氮化物半導體層中，使得氮化物半 導體層幾乎不會受到損害。因此，在第二實施例中，可得到通常為關閉狀態且呈現穩定之閘極閾值電壓之半導體裝置。那些上述者以外之內容係與第一實施例相同。
第三實施例 半導體裝置
接著，參照第11圖說明依據第三實施例之半導體裝置。依據第三實施例之半導體裝置具有在閘極電極下形成閘極凹槽之結構。藉由形成此種閘極凹槽可使閘極電壓的閾值電壓變得更可靠地正值(positive)。依據第三實施例之半導體裝置係藉由依序在矽等之基板10上堆疊緩衝層(未圖示)、電子轉移層21及電子供應層22(三者為氮化物半導體層)而形成之。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，及電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。
在電子供應層22上形成由第一絕緣膜31、第二絕緣膜32及第三絕緣膜33所形成之作為閘極絕緣膜之絕緣膜230。第一絕緣膜31係由Al2O3所形成，含有氟離子(F-)之區域31a係形成在後述閘極電極41下之區域中。第二絕緣膜32係由Al2O3所形成，整個或部份之第三絕緣膜233係由含有氟離子之Al2O3所形成。閘極凹槽240係形成在第三絕緣膜233之表面上的預定區域中，及閘極電極41係形成在設有閘極凹槽240之區域中。源極電極42和汲極電極43係形成為與電子供應層22接觸。
如上所述，依據第三實施例之半導體裝置可通常更 可靠地為關閉狀態，因為藉由在閘極電極41下之區域中之第一絕緣膜31中形成含有氟離子之區域31a之在閘極電極41下之區域中之2DEG 21a可能消失。同時，在含有氟離子之區域31a係在閘極電極41下之區域外形成之情形下，其中2DEG 21a消失的區域延伸至來自在閘極電極41下之區域的區域，因此，可能無法執行作為電晶體的功能。在第三實施例中，含有氟離子之區域31a係指含有鹵素離子之區域。此外，含有氟離子之區域可以幾乎遍及第三絕緣膜233之方式形成之。在電子轉移層21及電子供應層22中形成元件隔離區域50，其將元件彼此隔離。
依據第三實施例之半導體裝置可變成通常為關閉狀態且可進一步呈現小變動範圍之閘極閾值電壓。因為電子供應層22與絕緣膜230間之界面附近之絕緣膜230，及其表面附近之絕緣膜230皆以氟離子摻雜之。在第三實施例中，形成閘極凹槽240，因此，半導體裝置可通常更可靠地為關閉狀態且閾值電壓可變高。在第三實施例中，已說明以氟離子摻雜絕緣膜230之情形。然而，認為使用氟離子以外之鹵素，例如，氯、溴、碘或砈之離子的情形亦可得到相同效果。
製造方法
其次，參照第12A圖至第14C圖說明依據第三實施例之半導體裝置的製造方法。
如第12A圖所描繪，藉由MOVPE經由磊晶生長在基板10上形成緩衝層(未圖示)、電子轉移層21及電子供應層22(三者為氮化物半導體層)。至於基板10，可使用Si、藍寶石、SiC、GaN、AlN等。電子轉移層21係由具有3μm厚度之刻意未摻雜 之GaN(i-GaN)所形成，及電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。就此而言，可在電子供應層22上形成覆蓋層等(未圖示)，且可在電子轉移層21與電子供應層22之間形成中間層等。
依據第三實施例之MOVPE中，使用三甲基鎵(TMG)作為Ga的原料氣體，使用三甲基鋁(TMA)作為Al的原料氣體，及使用氨(NH3)作為N的原料氣體。在部份之氮化物半導體層形成為n-型之情形下，使用Si作為雜質元素，及使用單矽烷(SiH3)等作為Si的原料氣體。這些原料氣體供應至MOVPE裝置的反應爐(室)同時使用氫氣(H2)作為載體氣體。
如第12B圖所描繪，在所得之半導體層中形成元件隔離區域50。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置元件隔離區域50之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由以氯為主之氣體進行乾式蝕刻及包埋絕緣材料，或離子植入形成元件隔離區域50。形成元件隔離區域50後，以有機溶劑等移除光阻圖案。
如第12C圖所描繪，在電子供應層22上形成源極電極42及汲極電極43。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置源極電極42及漏極電極43之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由真空蒸鍍形成Ti/Al層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在電子供應層22上之Ti/Al層疊金屬膜形成源極電極42 及汲極電極43。後續，於約700℃之溫度進行熱處理，因此，使源極電極42與汲極電極43歐姆接觸。
如第13A圖所描繪，形成第一絕緣膜31。更明確地說，藉由ALD在電子供應層22上形成具有10nm厚度之Al2O3膜。除了ALD外，第一絕緣膜31的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第一絕緣膜31之材料的實例包含氧化物、氮化物及氧氮化物。第一絕緣膜31可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3形成之。第一絕緣膜31之膜厚度不侷限於上述之膜厚度。第一絕緣膜31形成後，可進行熱處理等。
如第13B圖所描繪，藉由植入氟離子在欲設置閘極電極41之區域(後述)下之第一絕緣膜31中之區域中形成含有氟離子之區域31a。更明確地說，光阻係鋪設於第一絕緣膜31，再藉由曝光裝置進行曝光及顯影以形成具有開口之光阻圖案61以變成閘極電極41下之區域(後述)。然後，使用CF4進行電漿照射。至於此次所進行之電漿照射的條件，CF4的流動速率為15sccm，反應室的壓力為3Pa，施加的電壓為50W，及輻射時間為5分鐘。以此方式，可使氟離子(F-)僅植入不設有光阻圖案61之區域中以形成含有氟離子之區域31a。此次嵌入之氟離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了CF4外尚包含SF6、NF3及F2。含有氟離子之區域31a可藉由植入氟離子取代電漿照射形成之。就此而言，若氟離子植入至氮化物半導體層，例如，比第一絕緣膜31深之電子供應層22，則氮化物半導體層可能受到損害而可負面地影響特性等。因此，氟離子較佳幾乎不植 入氮化物半導體層中而僅植入在第一絕緣膜31中之含有氟離子之區域31a中。同時，在第三實施例中，使用CF4之電漿照射可指使用鹵素化合物之電漿照射，及氟離子之離子植入可指鹵素離子之離子嵌入。
如第13C圖所描繪，以有機溶劑等移除光阻圖案61，之後，在第一絕緣膜31上形成第二絕緣膜32及第三絕緣膜233。更明確地說，藉由ALD在第一絕緣膜31上形成具有20nm厚度之Al2O3膜，以形成第二絕緣膜32。此外，藉由形成具有20nm厚度之Al2O3膜在第二絕緣膜32上形成第三絕緣膜233。除了ALD外，第二絕緣膜32及第三絕緣膜233的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第二絕緣膜32及第三絕緣膜233之材料的實例包含氧化物，氮化物及氧氮化物，可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3。就此而言，第二絕緣膜32及第三絕緣膜233可藉由連續膜形成而形成之。
如第14A圖所描繪，在第三絕緣膜233中形成閘極凹槽240。更明確地說，光阻係舖設於第三絕緣膜233之表面，再藉由曝光裝置進行曝光及顯影以在設有閘極凹槽240之區域上形成具有開口之光阻圖案(未圖示)。此光阻圖案係以在第一絕緣膜31中之含有氟離子之區域31a上方的位置形成開口之方式形成之。使用此所得之光阻圖案(未圖示)作為遮罩，在未設有光阻圖案之區域中，藉由以使第三絕緣膜233的深度變成約10nm之方式的濕式蝕刻移除第三絕緣膜233。在此濕式蝕刻中，使用TMAH溶液作為蝕刻溶液。移除部份之第三絕緣膜233之方法可為濕式 蝕刻以外者，例如，可為使用氯為主之氣體之乾式蝕刻。以此方式，可在第三絕緣膜233中在欲設置閘極電極41之區域(後述)下之區域中形成閘極凹槽240。
如第14B圖所描繪，將氟離子植入第三絕緣膜233中。更明確地說，光阻係鋪設於第三絕緣膜233之表面，再藉由曝光裝置進行曝光及顯影以在設有源極電極42及汲極電極43之區域上形成光阻圖案62。然後，使用CF4進行電漿照射。至於此次所進行之電漿照射的條件，CF4的流動速率為15sccm，反應室的壓力為3Pa，施加的電壓為50W，及輻射時間為5分鐘。以此方式，可使氟離子植入不設有光阻圖案62之區域中。此次植入之氟離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了CF4外尚包含SF6、NF3及F2。可藉由植入氟離子取代電漿照射而將氟離子植入至第三絕緣膜233中。就此而言，氟離子較佳植入第三絕緣膜233之區域內。此外，第三絕緣膜233較佳以氟離子植入之且第一絕緣膜31中之含有氟離子之區域31a以第二絕緣膜32分開之。
如第14C圖所描繪，以有機溶劑等移除光阻圖案62，之後，在第三絕緣膜233中之設有閘極凹槽240之區域中形成閘極電極41。更明確地說，光阻係鋪設於第三絕緣膜233，再藉由曝光裝置進行曝光及顯影以在設有閘極電極41之區域(亦即，在設有閘極凹槽240之區域)中形成具有開口之光阻圖案(未圖示)。此光阻圖案係以在第一絕緣膜31中之含有氟離子之區域31a上方的位置形成開口之方式形成之。之後，藉由真空蒸鍍形成Ni/Au層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案 一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在第三絕緣膜233中之設有閘極凹槽240之區域中之Ni/Au層疊金屬膜形成閘極電極41。
以此方式，可製得依據第三實施例之半導體裝置。在依據第三實施例之半導體裝置中，氟離子幾乎不植入或不植入如電子供應層及電子轉移層的氮化物半導體層中，使得氮化物半導體層幾乎不會受到損害。因此，在第三實施例中，可得到通常為關閉狀態且呈現穩定之閘極閾值電壓之半導體裝置。此外，依據第三實施例之半導體裝置可輕易地通常為關閉狀態，因為形成閘極凹槽240之故。那些上述者以外之結構與那些第一實施例者相同。
第四實施例
接著，說明第四實施例。依據第四實施例之半導體裝置具有藉由將氟離子植入部份之第三絕緣膜中之在第三絕緣膜中形成含有氟離子之區域的結構。參照第15圖說明依據第四實施例之半導體裝置。
依據第四實施例之半導體裝置係藉由依序在矽等之基板10上堆疊緩衝層(未圖示)、電子轉移層21及電子供應層22(三者為氮化物半導體層)而形成之。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，及電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。
在電子供應層22上形成由第一絕緣膜31、第二絕 緣膜32及第三絕緣膜333所形成之作為閘極絕緣膜之絕緣膜330。第一絕緣膜31係由Al2O3所形成，含有氟離子(F-)之區域31a係形成在後述閘極電極41下之區域中。第二絕緣膜32係由Al2O3所形成，第三絕緣膜333係由Al2O3所形成，及形成含有氟離子之未與源極電極42及汲極電極43接觸之區域333a，後述之。在第三絕緣膜333之表面上的預定區域中形成閘極電極41，及形成與電子供應層22接觸之源極電極42和汲極電極43。
如上所述，依據第四實施例之半導體裝置可通常為關閉狀態，因為藉由在閘極電極41下之區域中之第一絕緣膜31中形成含有氟離子之區域31a之在閘極電極41下之區域中之2DEG 21a可能消失。同時，在含有氟離子之區域31a係在閘極電極41下之區域外形成之情形下，其中2DEG 21a消失的區域延伸至來自在閘極電極41下之區域的區域，因此，可能無法執行作為電晶體的功能。在第四實施例中，含有氟離子之區域31a係指含有鹵素離子之區域及含有氟離子之區域333a可指含有鹵素離子之第二區域。在電子轉移層21及電子供應層22中形成元件隔離區域50，其將元件彼此隔離。
在依據第四實施例之第三絕緣膜333中，形成未與源極電極42及汲極電極43接觸且含有氟離子之區域333a作為第三絕緣膜333之部份。藉由如上述之在第三絕緣膜333中形成未與源極電極42及汲極電極43接觸且含有氟離子之區域333a可改良源極與汲極間之崩潰電壓。在第四實施例中，已說明以氟離子摻雜絕緣膜330之情形。然而，認為使用氟離子以外之鹵素，例如，氯、溴、碘或砈之離子的情形亦可得到相同效果。
依據第四實施例之半導體裝置可藉由形成比依據第一實施例之製造方法所形成者更大之光阻圖案62製造之。亦即，第6A圖中所描繪之光阻圖案62可形成為具有比第一實施例所形成者之尺寸更大之尺寸，之後，以類似於依據第一實施例之製造方法進行氟離子植入等以製造半導體裝置。
那些上述者以外之結構類似於那些第一實施例者。第四實施例亦可應用於第二實施例及第三實施例。
第五實施例
接著，說明第五實施例。第五實施例係依據第一實例失之半導體裝置的製造方法，且此方法與依據第一實施例之半導體裝置的製造方法不同。參照第16A圖至第18B圖說明依據第五實施例之半導體裝置的製造方法。
如第16A圖所描繪，藉由MOVPE經由磊晶生長在基板10上形成緩衝層(未圖示)、電子轉移層21及電子供應層22(三者為氮化物半導體層)。至於基板10，可使用Si、藍寶石、SiC、GaN、AlN等。電子轉移層21係由具有3μm厚度之刻意未摻雜之GaN(i-GaN)所形成，及電子供應層22係由具有20nm厚度之刻意未摻雜之Al0.25Ga0.75N(i-Al0.25Ga0.75N)所形成。因此，在電子轉移層21與電子供應層22間之界面附近之電子轉移層21中形成2DEG 21a。就此而言，可在電子供應層22上形成覆蓋層等(未圖示)，且可在電子轉移層21與電子供應層22之間形成中間層等。
依據第五實施例之MOVPE中，使用三甲基鎵(TMG)作為Ga的原料氣體，使用三甲基鋁(TMA)作為Al的原料氣體，及使用氨(NH3)作為N的原料氣體。在部份之氮化物半導體層形成 為n-型之情形下，使用Si作為雜質元素，及使用單矽烷(SiH3)等作為Si的原料氣體。這些原料氣體供應至MOVPE裝置的反應爐(室)同時使用氫氣(H2)作為載體氣體。
如第16B圖所描繪，在所得之半導體層中形成元件隔離區域50。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置元件隔離區域50之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由以氯為主之氣體進行乾式蝕刻及包埋絕緣材料，或離子植入形成元件隔離區域50。形成元件隔離區域50後，以有機溶劑等移除光阻圖案。
如第16C圖所描繪，在電子供應層22上形成源極電極42及汲極電極43。更明確地說，光阻係鋪設於電子供應層22，再藉由曝光裝置進行曝光及顯影以在欲設置源極電極42及汲極電極43之區域中形成具有開口之光阻圖案(未圖示)。之後，藉由真空蒸鍍形成Ti/Al層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在電子供應層22上之Ti/Al層疊金屬膜形成源極電極42及汲極電極43。後續，於約700℃之溫度進行熱處理，因此，使源極電極42與汲極電極43歐姆接觸。
如第17A圖所描繪，形成第一絕緣膜31。更明確地說，藉由ALD在電子供應層22上形成具有10nm厚度之Al2O3膜。除了ALD外，第一絕緣膜31的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第一絕緣膜31之材料的實例包含氧化物、氮化物及氧氮化物。第一絕緣膜31可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON 或AlON取代Al2O3形成之。第一絕緣膜31之膜厚度不侷限於上述之膜厚度。第一絕緣膜31形成後，可進行熱處理等。
如第17B圖所描繪，藉由植入氟離子在欲設置閘極電極41之區域(後述)下之第一絕緣膜31中之區域中形成含有氟離子之區域31a。更明確地說，光阻係鋪設於第一絕緣膜31，再藉由曝光裝置進行曝光及顯影以形成具有開口之光阻圖案61以變成閘極電極41下之區域(後述)。然後，使用CF4進行電漿照射。至於此次所進行之電漿照射的條件，CF4的流動速率為15sccm，反應室的壓力為3Pa，施加的電壓為50W，及輻射時間為5分鐘。以此方式，可使氟離子(F-)僅植入不設有光阻圖案61之區域中以形成含有氟離子之區域31a。此次植入之氟離子的濃度為1×1015至1×1019cm-3，使用於電漿照射之氣體的實例除了CF4外尚包含SF6、NF3及F2。含有氟離子之區域31a可藉由植入氟離子取代電漿照射形成之。就此而言，若氟離子植入至氮化物半導體層，例如，比第一絕緣膜31深之電子供應層22，則氮化物半導體層可能受到損害而可負面地影響特性等。因此，氟離子較佳幾乎不植入氮化物半導體層中而僅植入在第一絕緣膜31中之含有氟離子之區域31a中。
如第17C圖所描繪，以有機溶劑等移除光阻圖案61，之後，在第一絕緣膜31上形成第二絕緣膜32。更明確地說，藉由ALD在第一絕緣膜31上形成具有15nm厚度之Al2O3膜，以形成第二絕緣膜32。除了ALD外，第二絕緣膜32的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第二絕緣膜32之材料的實例包含氧化物、氮化 物及氧氮化物，可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3。
如第18A圖所描繪，藉由形成具有15nm厚度且含有氟之Al2O3膜而在第二絕緣膜32上形成第三絕緣膜33。更明確地說，當形成第三絕緣膜33時，除了形成Al2O3之材料外，同時添加含有氟化合物之氣體以具有預定量之摻雜而形成第三絕緣膜33。因此，由含有氟離子之Al2O3形成第三絕緣膜33。除了ALD外，第三絕緣膜33的製造方法尚可包含膜形成法，例如，電漿CVD、熱CVD、MOCVD、濺鍍及電子束蒸鍍。形成第三絕緣膜33之材料的實例包含氧化物、氮化物及氧氮化物，可由SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON或AlON取代Al2O3。以此方式，由第一絕緣膜31、第二絕緣膜32及第三絕緣膜33形成絕緣膜30。
如第18B圖所描繪，以有機溶劑等移除光阻圖案62，之後，在第三絕緣膜33上之預定區域中形成閘極電極41。更明確地說，光阻係鋪設於第三絕緣膜33，再藉由曝光裝置進行曝光及顯影以在設有閘極電極41之區域中形成具有開口之光阻圖案(未圖示)。此光阻圖案係以在第一絕緣膜31中之含有氟離子之區域31a上方的位置形成開口之方式形成之。之後，藉由真空蒸鍍形成Ni/Au層疊金屬膜再浸泡於有機溶劑等中以藉由掀離與光阻圖案一起移除在光阻圖案上所形成之層疊金屬膜。因此，由留在含有氟離子之區域31a上方之第三絕緣膜33上之Ni/Au層疊金屬膜形成閘極電極41。
以此方式，可製得依據第五實施例之半導體裝置。 在依據第五實施例之半導體裝置中，氟離子幾乎不植入或不植入氮化物半導體層，例如，電子供應層及電子轉移層中，使得氮化物半導體層幾乎不會受到損害。
在第五實施例中，沒有使用第一實施例中之光阻圖案62或均等物，使得可簡化製程而可以低成本製造依據第一實施例之半導體裝置。那些上述者以外之結構與第一實施例者相同。第五實施例亦可應用於第二實施例及第三實施例。
第六實施例
接著，說明第六實施例。第六實施例係有關半導體裝置、電力供應裝置及高頻放大器。
半導體裝置
依據第六實施例之半導體裝置係藉由分立封裝(discrete-packaging)依據第一至第五實施例之一之半導體裝置而製造之。參照第19圖說明由此分立封裝之半導體裝置。就此而言，第19圖圖解地描繪分立封裝之半導體裝置的內部，電極的排列等與第一至第五實施例所述者之排列不同。
藉由切片等切割在第一至第五實施例之一者中所製造之半導體裝置以製造GaN為主之半導體材料之HEMT之半導體晶片410。半導體晶片410利用黏晶劑430(例如，焊接劑)固定於導線框架420。半導體晶片410對應於依據第一至第五實施例之半導體裝置。
閘極電極411係以接合線431連接於閘極導線421，源極電極412係以接合線432連接於源極導線422，以及汲極電極413係以接合線433連接於汲極導線423。接合線431、432及433 係由金屬材料，例如，Al所形成。在第六實施例中，閘極電極411係一種閘極電極墊且連接於依據第一至第五實施例之一之半導體裝置之閘極電極41。源極電極412係一種源極電極墊且連接於依據第一至第五實施例之一之半導體裝置之源極電極42。汲極電極413係一種漏極電極墊且連接於依據第一至第五實施例之一之半導體裝置之汲極電極43。
藉由轉注成形法(transfer mold method)進行利用成型樹脂440之樹脂密封。以此方式，可製造藉由使用GaN為主之半導體材料之HEMT之分立封裝之半導體裝置。
功率因數修正電路、電力供應裝置及高頻率放大器
接著，說明依據第六實施例之功率因數修正(PFC)電路、電力供應裝置及高頻率放大器。依據第六實施例之PFC電路、電力供應裝置及高頻率放大器係包含依據第一至第五實施例之半導體裝置之一之PFC電路、電力供應裝置及高頻率放大器。
PFC電路
說明依據第六實施例之PFC電路。依據第六實施例之PFC電路包含依據第一至第五實施例之半導體裝置。
參照第20圖說明依據第六實施例之PFC電路。依據第六實施例之PFC電路450包含開關元件(電晶體)451、二極體452、扼流圈453、電容器454和455、二極體電橋456以及交流電電力供應(未圖示)。HEMT(其係為依據第一至第五實施例之一之半導體裝置)係用於開關元件451。
在PFC電路450中，連接開關元件451之汲極電極、二極體452之陽極端子與扼流圈453之一端子。此外，連接開關 元件451之源極電極、電容器454之一端子與電容器455之一端子，以及連接電容器454之其他端子與扼流圈453之其他端子。連接電容器455之其他端子與二極體452之陰極端子，以及經由二極體電橋456在電容器454之兩個端子間連接交流電電力供應(未圖示)。在上述PFC電路450中，在電容器455之兩個端子間輸出直流電(DC)。
電力供應裝置
說明依據第六實施例之電力供應裝置。依據第六實施例之電力供應裝置係包含HEMT(其係為依據第一至第五實施例之一之半導體裝置)之電力供應裝置。
參照第21圖說明依據第六實施例之電力供應裝置。依據第六實施例之電力供應裝置具有包含上述依據第六實施例之PFC電路450的結構。
依據第六實施例之電力供應裝置包含高電壓第一電路461、低電壓第二電路462及形成在第一電路461與第二電路462間之變壓器463。
第一電路461包含上述依據第六實施例之PFC電路450及在PFC電路450之電容器455之兩個端子間連接之逆變電路，例如，全橋式逆變電路460。全橋式逆變電路460包含複數個開關元件，在此例中，四個開關元件464a、464b、464c及464d。第二電路462包含複數個開關元件，在此例中，三個開關元件465a、465b及465c。交流電電力供應457係連接於二極體電橋456。
在第六實施例中，在第一電路461中之PFC電路450之開關元件451中使用HEMT，其係為依據第一至第五實施例之 一之半導體裝置。此外，在全橋式逆變電路460中之開關元件464a、464b、464c及464d中使用HEMT，其係為依據第一至第五實施例之一之半導體裝置。同時，在第二電路462中之開關元件465a、465b及465c使用具有使用矽之一般MIS結構之FET。
高頻率放大器
說明依據第六實施例之高頻率放大器。依據第六實施例之高頻率放大器具有包含HEMT(其係為依據第一至第五實施例之一之半導體裝置)之結構。
參照第22圖說明依據第六實施例之高頻率放大器470。依據第六實施例之高頻率放大器470包含數位預失真電路471、混波器472a和472b、電力放大器473及方向耦合器474。
數位預失真電路471補償輸入訊號之非線性失真。混波器472a混合其中非線性失真已被補償之輸入訊號與交流電訊號。電力放大器473放大與交流電訊號混合之輸入訊號且包含HEMT，其係為依據第一至第五實施例之一之半導體裝置。方向耦合器474進行，例如，輸入訊號及輸出訊號的監控。在第22圖中，可藉由混波器472b使輸出面上的訊號與交流電訊號混合再藉由，例如，切換而傳送至數位預失真電路471。
本文所列舉之所有實施例及條件語言係用於教學目的以幫助讀者瞭解本案發明人所貢獻之本發明及概念以增進技藝，係作為說明之用而非侷限於該些特定地列舉之實施例及條件，而且說明書中之該些實施例的編制並非涉及顯示本發明之優勢及劣勢。雖然已詳細說明本發明之實例，但應瞭解可對其進行各種變化、取代及變更，不偏離本發明之精神與範疇。
10‧‧‧基板
21‧‧‧電子轉移層
21a‧‧‧2DEG
22‧‧‧電子供應層
30‧‧‧絕緣膜
31‧‧‧第一絕緣膜
31a‧‧‧含有氟離子之區域
32‧‧‧第二絕緣膜
33‧‧‧第三絕緣膜
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
50‧‧‧元件隔離區域

Claims (20)

  1. 一種半導體裝置，包括：形成在基板上之第一半導體層；形成在該第一半導體層上之第二半導體層；包含形成在該第二半導體層上之第一絕緣膜和依序堆疊在該第一絕緣膜上之第二絕緣膜與第三絕緣膜之絕緣膜；以及形成在該絕緣膜上之電極，其中，在該第一絕緣膜中，在設有電極之區域下方形成含有鹵素離子之區域，而且該第三絕緣膜含有鹵素。
  2. 如申請專利範圍第1項所述之半導體裝置，復包括：藉由移除部份之該第三絕緣膜而在該第三絕緣膜之設有電極之區域中形成凹槽。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，鹵素為氯或氟。
  4. 如申請專利範圍第1項所述之半導體裝置，其中，該絕緣膜含有氧化物、氮化物及氧氮化物之任一者。
  5. 如申請專利範圍第1項所述之半導體裝置，其中，該絕緣膜含有Al2O3、SiO2、HfO2、Ta2O5、ZrO2、MgO、SiN、AlN、SiON及AlON之至少一種材料。
  6. 如申請專利範圍第1項所述之半導體裝置，其中，該絕緣膜含有氧化鋁。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該電極為閘極電極，而且 形成與該第二半導體層接觸之源極電極和汲極電極。
  8. 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體層係由含有GaN之材料所形成。
  9. 如申請專利範圍第1項所述之半導體裝置，其中該第二半導體層係由含有AlGaN之材料所形成。
  10. 如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置為HEMT。
  11. 一種半導體裝置之製造方法，此方法包括：在基板上依序形成第一半導體層及第二半導體層；在該第二半導體層上形成第一絕緣膜；藉由鹵素離子之離子植入或鹵素化合物之電漿照射將鹵素離子植入該第一絕緣膜之預定區域中；在該第一絕緣膜上依序形成第二絕緣膜和第三絕緣膜；藉由鹵素離子之植入或鹵素化合物之電漿照射將鹵素離子植入該第三絕緣膜中；以及在該預定區域上方之該第三絕緣膜上形成電極。
  12. 如申請專利範圍第11項所述之半導體裝置之製造方法，其中將鹵素離子植入該第一絕緣膜之預定區域中之步驟包含：在該第一絕緣膜上形成光阻圖案，其在預定區域中具有開口；以及進行鹵素離子之植入或鹵素化合物之電漿照射至設有該光阻圖案之表面。
  13. 如申請專利範圍第11項所述之半導體裝置之製造方法，進一步包括： 在該第三絕緣膜形成後，藉由移除部份之該第三絕緣膜而在該第三絕緣膜中之欲設置電極之區域中形成凹槽。
  14. 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該鹵素為氟，以及藉由使用CF4、SF6、SiF4、NF3及F2之至少一種氣體之電漿照射進行該鹵素離子植入。
  15. 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該鹵素為氯，以及藉由使用Cl2、CCl4、BCl3及SiCl4之至少一種氣體之電漿照射進行該鹵素離子植入。
  16. 一種半導體裝置所述之製造方法，此方法包括：在基板上依序形成第一半導體層及第二半導體層；在該第二半導體層上形成第一絕緣膜；藉由鹵素離子之離子植入或鹵素化合物之電漿照射將鹵素離子植入該第一絕緣膜之預定區域中；在該第一絕緣膜上依序形成第二絕緣膜；在該第二絕緣膜上形成含有鹵素之第三絕緣膜；以及在該預定區域上方之該第三絕緣膜上形成電極。
  17. 如申請專利範圍第16項所述之半導體裝置之製造方法，其中該將鹵素離子植入該第一絕緣膜之該預定區域中之步驟包含：在該第一絕緣膜上形成光阻圖案，其在預定區域中具有開口；以及進行鹵素離子之離子植入或鹵素化合物之電漿照射至設 有該光阻圖案之表面中。
  18. 如申請專利範圍第16項所述之半導體裝置之製造方法，進一步包括：在該第三絕緣膜形成後，藉由移除部份之該第三絕緣膜而在該第三絕緣膜中之欲設置電極之區域中形成凹槽。
  19. 如申請專利範圍第16項所述之半導體裝置之製造方法，其中該鹵素為氟，以及藉由使用CF4、SF6、SiF4、NF3及F2之至少一種氣體之電漿照射進行該鹵素離子植入。
  20. 如申請專利範圍第16項所述之半導體裝置之製造方法，其中該鹵素為氯，以及藉由使用Cl2、CCl4、BCl3及SiCl4之至少一種氣體之電漿照射進行該鹵素離子植入。
TW102109433A 2012-03-29 2013-03-18 半導體裝置及半導體裝置的製造方法 TWI515894B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012078260A JP5990976B2 (ja) 2012-03-29 2012-03-29 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201349490A true TW201349490A (zh) 2013-12-01
TWI515894B TWI515894B (zh) 2016-01-01

Family

ID=49233691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109433A TWI515894B (zh) 2012-03-29 2013-03-18 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US8846479B2 (zh)
JP (1) JP5990976B2 (zh)
KR (1) KR101439015B1 (zh)
CN (1) CN103367423B (zh)
TW (1) TWI515894B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722067B2 (en) 2015-09-10 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor device
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9704959B2 (en) * 2013-05-21 2017-07-11 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
US9590048B2 (en) 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
WO2016158785A1 (ja) * 2015-03-29 2016-10-06 住友化学株式会社 積層基板の測定方法、積層基板および測定装置
JP2017092083A (ja) * 2015-11-02 2017-05-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6567468B2 (ja) * 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6772579B2 (ja) * 2016-06-23 2020-10-21 富士通株式会社 半導体装置及び半導体装置の製造方法
CN108321198B (zh) 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
TWI676293B (zh) * 2018-10-09 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10804385B2 (en) 2018-12-28 2020-10-13 Vanguard International Semiconductor Corporation Semiconductor devices with fluorinated region and methods for forming the same
US11658217B2 (en) * 2019-01-08 2023-05-23 Intel Corporation Transistors with ion- or fixed charge-based field plate structures
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
US11195945B2 (en) * 2019-09-03 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure coupled to source to reduce saturation current in HEMT device
CN117894835B (zh) * 2024-03-14 2024-05-17 英诺赛科(苏州)半导体有限公司 一种氮化镓半导体器件以及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
JP4945979B2 (ja) 2005-09-16 2012-06-06 富士通株式会社 窒化物半導体電界効果トランジスタ
US20070218663A1 (en) * 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
JP5347228B2 (ja) 2007-03-05 2013-11-20 日本電気株式会社 電界効果トランジスタ
US8252649B2 (en) * 2008-12-22 2012-08-28 Infineon Technologies Ag Methods of fabricating semiconductor devices and structures thereof
JP5582378B2 (ja) 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
JP5554024B2 (ja) 2009-07-03 2014-07-23 古河電気工業株式会社 窒化物系半導体電界効果トランジスタ
US8399344B2 (en) * 2009-10-07 2013-03-19 Asm International N.V. Method for adjusting the threshold voltage of a gate stack of a PMOS device
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
EP2360728B1 (en) * 2010-02-12 2020-04-29 Infineon Technologies Americas Corp. Enhancement mode III-nitride transistors with single gate dielectric structure
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722067B2 (en) 2015-09-10 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor device
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體

Also Published As

Publication number Publication date
JP2013207274A (ja) 2013-10-07
CN103367423A (zh) 2013-10-23
US20130256686A1 (en) 2013-10-03
CN103367423B (zh) 2016-05-04
US8846479B2 (en) 2014-09-30
KR101439015B1 (ko) 2014-09-05
KR20130111383A (ko) 2013-10-10
JP5990976B2 (ja) 2016-09-14
TWI515894B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
TWI515894B (zh) 半導體裝置及半導體裝置的製造方法
KR101432910B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9123793B2 (en) Method for manufacturing semiconductor apparatus having fluorine containing region formed in recessed portion of semiconductor layer
TWI496284B (zh) 化合物半導體裝置及其製造方法
US9269782B2 (en) Semiconductor device
TWI487036B (zh) 化合物半導體裝置及其製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5685917B2 (ja) 半導体装置及び半導体装置の製造方法
KR101456774B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9899492B2 (en) Compound semiconductor device and method for manufacturing the same
JP6493523B2 (ja) 半導体装置及び半導体装置の製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6231730B2 (ja) 化合物半導体装置及びその製造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP6194769B2 (ja) 半導体装置及び半導体装置の製造方法
US10032899B2 (en) Semiconductor device and method therefor including multiple cap layers with amorphous layer
JP6107922B2 (ja) 半導体装置
JP7371384B2 (ja) 化合物半導体装置及びその製造方法
JP6304304B2 (ja) 化合物半導体装置及びその製造方法