KR101505833B1 - 스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 ｉｉｉ-니트라이드 발광 다이오드 - Google Patents

스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 ｉｉｉ-니트라이드 발광 다이오드 Download PDF

Info

Publication number
KR101505833B1
KR101505833B1 KR1020097015143A KR20097015143A KR101505833B1 KR 101505833 B1 KR101505833 B1 KR 101505833B1 KR 1020097015143 A KR1020097015143 A KR 1020097015143A KR 20097015143 A KR20097015143 A KR 20097015143A KR 101505833 B1 KR101505833 B1 KR 101505833B1
Authority
KR
South Korea
Prior art keywords
layer
grown
lattice constant
light emitting
single crystal
Prior art date
Application number
KR1020097015143A
Other languages
English (en)
Other versions
KR20090094150A (ko
Inventor
패트릭 엔. 그릴로트
나단 에프. 가드너
워너 케이. 고에츠
린다 티. 로마노
Original Assignee
필립스 루미리즈 라이팅 캄파니 엘엘씨
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 필립스 루미리즈 라이팅 캄파니 엘엘씨, 코닌클리케 필립스 엔.브이. filed Critical 필립스 루미리즈 라이팅 캄파니 엘엘씨
Publication of KR20090094150A publication Critical patent/KR20090094150A/ko
Application granted granted Critical
Publication of KR101505833B1 publication Critical patent/KR101505833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

III-니트라이드 발광 장치에서, 발광층을 포함하는 장치층(10)은 장치(구체적으로, 발광층)의 스트레인을 감소시키도록 설계된 템플레이트 위에 성장된다. 템플레이트는 기판 바로 위에 성장되고 실질적으로 인듐이 없는 제1 층(22); 상기 제1 층 위에 성장되는 제1 실질적 단결정 층(24); 상기 제1 실질적 단결정 층 위에 성장되고, 인듐을 포함하는 비단결정 층인 제2 층(26)을 포함한다. 장치층은 템플레이트 위에 성장되고, n-형 영역과 p-형 영역 사이에 배치되는 III-니트라이드 발광층을 포함한다. 발광 장치의 스트레인을 감소시키는 것은 장치의 성능을 향상시킬 수 있다. 템플레이트는 발광층의 격자 상수를 종래의 성장 템플레이트에서 가능한 격자 상수의 범위를 넘어서 확장시킬 수 있다. 스트레인은 다음과 같이 정의된다: 일정한 층이 그 층과 동일한 조성의 프리 스탠딩 재료의 격자 상수에 대응하는 벌크 격자 상수 abulk, 및 구조에서 성장된 그 층의 격자 상수에 대응하는 평면 격자 상수 ain - plane을 갖는다. 층의 스트레인의 양은 |(ain - plane - abulk)| / abulk이다. 일부 실시예에서, 발광층의 스트레인은 1% 미만이다.
III-니트라이드 발광 장치, 스트레인, 템플레이트, 격자 상수, 발광층, GaN, InGaN, AlGaN, AlInGaN

Description

스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 ＩＩＩ-니트라이드 발광 다이오드{III-NITRIDE LIGHT EMITTING DIODES GROWN ON TEMPLATES TO REDUCE STRAIN}
본 발명은 반도체 발광 장치를 위한 성장 기술 및 장치 구조에 관한 것이다.
발광 다이오드(LEDs), RCLED(resonant cavity light emitting diodes), VCSEL(vertical cavity laser diodes), 및 단면 발광 레이저(edge emitting lasers)를 포함하는 반도체 발광 장치는 현재 이용가능한 가장 효율적인 광원이다. UV, 가시선, 및 어쩌면 근적외선 스펙트럼에 걸친 동작이 가능한 고휘도 발광 장치의 제조에 있어서 현재 관심의 대상인 재료 시스템은 III-V족 반도체, 특히, 갈륨, 알루미늄, 인듐, 및 질소의 이원(binary), 삼원(ternary), 및 사원(quaternary) 합금(III-니트라이드 재료라고도 불림)을 포함한다. 일반적으로, III-니트라이드 발광 장치는 서로 다른 조성 및 도펀트 농도(dopant concentration)의 반도체 층의 스택을 사파이어, 탄화 실리콘(silicon carbide), III-니트라이드, 또는 다른 적합한 물질 상에 MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy), 또는 기타 에피택셜 기술에 의하여 에피택셜하게 성장시킴으로써 제작된다. 스택은 종종 기판 상에 형성된, 예를 들어 SI로 도핑된 하나 이상의 n- 형 층, n-형 층 또는 층들 상에 형성된 활성 영역 내의 하나 이상의 발광층, 및 활성 영역 상에 형성된, 예를 들어 Mg으로 도핑된 하나 이상의 p-형 층을 포함한다. 전기 콘택트들이 n- 및 p-형 영역 상에 형성된다. 이 III-니트라이드 재료는 광전자 및 전자 장치(FET(field effect transistors), 및 검출기 등)를 위한 관심의 대상이 된다.
본 발명의 실시예에서, III-니트라이드 장치의 발광층을 포함하는 장치층은 장치(구체적으로, 발광층)의 스트레인을 감소시키도록 설계된 템플레이트 상에서 성장된다. 이 스트레인은 다음과 같이 정의될 수 있다: 일정한 층이 그 층과 동일한 조성의 프리 스탠딩 재료(free standing material)의 격자 상수에 대응하는 벌크 격자 상수(bulk lattice constant) abulk, 및 구조에서 성장된 그 층의 격자 상수에 대응하는 평면 격자 상수(in-plane lattice constant) ain - plane을 갖는다. 층의 스트레인의 양은 특정 층을 형성하는 재료의 평면 격자 상수와 장치의 층의 벌크 격자 상수 사이의 차이를 벌크 격자 상수로 나눈 값이다.
발광 장치의 스트레인을 감소시키는 것은 장치의 성능을 향상시킬 수 있다. 템플레이트는 발광층의 격자 상수를 종래의 성장 템플레이트에서 가능한 격자 상수의 범위를 넘어서 확장할 수 있다. 본 발명의 일부 실시예에서, 발광층의 스트레인은 1% 미만이다.
일부 실시예에서, 템플레이트는 저온에서 성장한 두 층(기판 상에서 직접적으로 성장된 GaN과 같은 무-인듐 핵생성층 및 무-인듐 층 위에 성장된 InGaN과 같은 인듐-포함 층)을 포함한다. 두 층 모두 비단결정 층일 수 있다. 일부 실시예에서, GaN 층과 같은 단결정 층은 핵생성층과 인듐-포함 층 사이에 성장될 수 있다. 일부 실시예에서, GaN, InGaN, 또는 AlInGaN과 같은 단결정 층이 저온의 인듐-포함 층 위에 성장될 수 있다.
일부 실시예에서, 템플레이트는 추가로 다층 스택 또는 그레이드된 영역(graded region)을 포함하거나, 열 어닐 또는 열 순환(thermal cycled) 성장 단계를 포함하는 프로세스에 의해 형성된다.
도 1은 선행기술에 따른 장치의 일부분의 횡단면도.
도 2는 종래의 저온 핵생성층 이후에 성장된 저온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 3은 다수의 저온 핵생성층 위에 성장된 저온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 4는 종래의 저온 핵생성층 위에 성장된 다수의 저온층을 포함하는 장치의 일부분의 횡단면도.
도 5는 저온 핵생성층 및 저온 InGaN 층의 하나 이상의 세트를 포함하는 장치의 일부분의 횡단면도.
도 6은 다수의 저온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 7은 장치층의 성장 및 어닐링 이후의 도 6의 구조의 횡단면도.
도 8은 고온 GaN 층 이후에 성장된 저온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 9는 저온 InGaN 층 이후에 성장된 고온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 10은 고온 GaN 층 이후에 성장된 저온 InGaN 층 이후에 성장된 고온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 11은 두 고온 InGaN 층 사이에 배치된 저온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 12는 저온 InGaN 층 위에 성장된 두 고온 InGaN 층을 포함하는 장치의 일부분의 횡단면도.
도 13은 열 순환 성장에 의해 성장된 다수의 인듐-풍부 및 인듐-부족 층을 포함하는 장치의 일부분의 횡단면도.
도 14는 저온층 및 그레이드된 조성 층을 포함하는 장치의 일부분의 횡단면도.
도 15는 GaN 핵생성층 및 두꺼운 고온 GaN 층을 포함하는 몇몇 장치에 대하여, 그리고 저온 InGaN 층 및 두꺼운 고온 GaN 층을 포함하는 몇몇 장치에 대하여 a-격자 상수의 함수로서 c-격자 상수를 도시하는 도면.
도 16은 몇몇 장치에 대하여 c- 및 a-격자 상수를 도시하는 도면
도 17은 사파이어와 같은 우르짜이트 구조(wurtzite structure)의 몇몇 주 결정면(major crystallographic plane)을 도시하는 도면.
도 18은 성장 기판이 제거된 플립 칩 발광 장치의 일부분을 도시하는 도면.
도 19는 패키징된 발광 장치의 분해 조립도.
반도체 발광 장치의 성능은 외부 양자 효율(external quantum efficiency)을 측정함으로써 평가될 수 있는데, 이는 장치에 공급되는 전자 하나당 장치로부터 추출되는 광자의 수를 측정한다. 종래의 III-니트라이드 발광 장치로 가해지는 전류 밀도가 증가함에 따라, 장치의 외부 양자 효율은 초기에 증가하고, 이어서 감소한다. 전류 밀도가 0을 지나서 증가함에 따라, 외부 양자 효율은 증가하여, 일정한 전류 밀도(예를 들어, 일부 장치의 경우 약 10 A/cm2)에서 피크에 도달한다. 전류 밀도가 피크를 넘어서 증가함에 따라, 외부 양자 효율은 초기에 빨리 떨어지고, 이어서 더 높은 전류 밀도(예를 들어, 일부 장치의 경우 200 A/cm2 이상)에서 천천히 감소한다. 장치의 양자 효율은 발광 영역 내의 InN 조성이 증가함에 따라, 그리고 방출되는 빛의 파장이 증가함에 따라 또한 감소한다.
높은 전류 밀도에서 양자 효율의 하락을 감소시키거나 뒤집기 위한 하나의 기술은 더 두꺼운 발광층을 형성하는 것이다. 그러나, 두꺼운 III-니트라이드 발광층의 성장은 III-니트라이드 장치층의 스트레인 때문에 어렵다. 또한, 더 긴 파장의 방출을 얻기 위해, 더 높은 InN 조성의 삽입이 바람직하다. 그러나, 높은 InN 조성의 III-니트라이드 발광층의 성장은 III-니트라이드 장치층의 스트레인 때문에 어렵다.
천연 III-니트라이드 성장 기판은 일반적으로 비싸고, 널리 이용가능하지 않으며, 상업적 장치의 성장을 위해 실용적이지 않으므로, III-니트라이드 장치는 종종 사파이어(Al2O3) 또는 SiC 기판 위에 성장된다. 그러한 비-천연 기판은 기판 위에 성장된 III-니트라이드 장치층의 벌크 격자 상수와는 상이한 격자 상수, 상이한 열팽창 계수, 및 장치층과는 상이한 화학적 및 구조적 속성을 가지며, 이는 장치층의 스트레인, 그리고 장치층과 기판 사이의 화학적 및 구조적 불일치를 야기한다. 구조적 불일치의 예는, 예를 들어 GaN의 결정 구조와 GaN이 성장되는 사파이어 기판의 결정 구조 사이의 평면 회전을 포함할 수 있다.
여기에서, "평면" 격자 상수는 장치 내의 층의 실제 격자 상수를 말하고, "벌크" 격자 상수는 일정한 조성의 완화된, 프리-스탠딩 재료의 격자 상수를 말한다. 층의 스트레인의 양은 식 (1)에 정의된다.
스트레인 = ε = (ain - plane - abulk) / abulk (1)
식 (1)의 스트레인(ε)은 양수 또는 음수(즉, ε > 0 또는 ε < 0)일 수 있다. 스트레인되지 않은 필름에서, ain - plane = abulk이므로, 식 (1)에서 ε = 0이다. ε > 0인 필름은 인장 스트레인, 또는 텐션 하에 있다고 하고, ε < 0인 필름은 압축 스트레인, 또는 압축 하에 있다고 한다. 인장 스트레인의 예는 스트레인되지 않은 GaN 위에 성장된 스트레인된 AlGaN 필름, 또는 스트레인되지 않은 InGaN 위에 성장된 스트레인된 GaN 필름을 포함한다. 양쪽 경우 모두, 스트레인된 필름은 스트레인되지 않은 층(이 층의 위에 스트레인된 필름이 성장됨)의 벌크 격자 상수보 다 더 작은 벌크 격자 상수를 가지므로, 스트레인된 필름의 평면 격자 상수는 스트레인되지 않은 층의 격자 상수와 일치하도록 늘어나서, 식 (1)에서 ε > 0이 되도록 하며, 여기에 따르면 필름이 텐션 하에 있다고 말해진다. 압축 스트레인의 예는 스트레인되지 않은 GaN 위에 성장된 스트레인된 InGaN 필름, 또는 스트레인되지 않은 AlGaN 위에 성장된 스트레인된 GaN 필름을 포함한다. 양쪽 경우 모두, 스트레인된 필름은 스트레인되지 않은 층(이 층의 위에 스트레인된 필름이 성장됨)의 벌크 격자 상수보다 더 큰 벌크 격자 상수를 가지므로, 스트레인된 필름의 평면 격자 상수는 스트레인되지 않은 층의 평면 격자 상수와 일치하도록 압축되어, 식 (1)에서 ε < 0이 되도록 하며, 여기에 따르면 필름은 압축 하에 있다고 말해진다.
인장 필름에서, 스트레인은 평면 격자 상수를 증가시키기 위해 원자들이 서로 떨어지도록 당기는 작용을 한다. 이 인장 스트레인은 종종 바람직하지 못한데, 이는 필름이 인장 스트레인에 응답하여 깨질 수 있기 때문이고, 이 깨짐은 필름의 스트레인을 감소시키지만, 필름의 구조적 및 전기적 무결성을 손상시킨다. 압축 필름에서, 스트레인은 원자들을 모으도록 작용하고, 이 작용은, 예를 들어 InGaN 필름의 인듐과 같은 큰 원자들의 삽입을 감소시킬 수 있거나, InGaN LED 내의 InGaN 활성층의 재료 품질을 감소시킬 수 있다. 많은 경우에, 인장 및 압축 스트레인은 모두 바람직하지 못하고, 장치의 다양한 층의 인장 및 압축 스트레인을 감소시키는 것이 유익하다. 그러한 경우에, 식 (2)에 정의되는 것처럼, 스트레인의 절대값 또는 크기를 말하는 것이 더 편리하다. 여기서, "스트레인"이라는 용어는, 식 (2)에 정의되는 것처럼, 스트레인의 절대값 또는 크기를 의미하는 것으로 이해 되어야 한다.
스트레인 = |ε| = |(ain - plane - abulk)| / abulk (2)
III-니트라이드 장치가 종래와 같이 Al2O3 위에 성장된 경우, 기판 위에 성장된 제1 구조는 일반적으로 약 3.189 Å 이하의 평면 a-격자 상수를 갖는 GaN 템플레이트 층이다. GaN 템플레이트는 InGaN 발광층을 포함하는 템플레이트 층 위에 성장되는 모든 장치층의 격자 상수를 설정한다는 점에서 발광 영역에 대한 격자 상수 템플레이트로서의 역할을 한다. InGaN의 벌크 격자 상수가 종래의 GaN 템플레이트의 평면 격자 상수보다 더 크기 때문에, 발광층은 종래의 GaN 템플레이트 위에 성장될 때 압축적으로 스트레인된다. 예를 들어, 약 450 nm의 빛을 방출하도록 구성된 발광층은 In0 .16Ga0 .84N의 조성을 가질 수 있고, 3.189 Å인 GaN의 격자 상수에 비해 3.242 Å의 벌크 격자 상수를 갖는 조성을 가질 수 있다. 더 긴 파장의 빛을 방출하도록 설계된 장치에서와 같이 발광층의 InN 조성이 증가함에 따라, 발광층의 압축 스트레인도 증가한다.
스트레인된 층의 두께가 임계값을 넘어서 증가한다면, 전위(dislocations) 또는 다른 결함이 스트레인과 관련된 에너지를 감소시키기 위해 층 내에 형성되는데, 이는 참조에 의해 여기에 삽입되는 토미야(Tomiya) 등의 Proceedings of SPIE, 6133권, 613308-1-613308-10 페이지(2006)에 설명되어 있다. 구조적 결함은 장치의 양자 효율을 상당히 감소시킬 수 있는 비방사 재조합 중심과 관련될 수 있다. 그 결과, 발광층의 두께는 이 임계 두께 아래로 유지되어야 한다. InN 조성 및 피 크 파장이 증가함에 따라, 발광층의 스트레인은 증가하고, 따라서 발광층의 임계 두께는 감소한다.
발광층의 두께가 임계 두께 아래로 유지될지라도, InGaN 합금은 일정 조성 및 온도에서 열역학적으로 불안정한데, 이는 참조에 의해 여기에 삽입되는 폰세(Ponce) 등의 Physica Status Solidi, B240권, 273-284 페이지(2003)에 설명되어 있다. 예를 들어, InGaN 성장에 일반적으로 사용되는 온도에서, InGaN은 스피노달 분해(spinodal decomposition)를 나타낼 수 있는데, 여기서 구성적으로 균일한 InGaN 층은 평균보다 높은 InN 조성의 영역 및 평균보다 낮은 InN 조성의 영역이 있는 층으로 변한다. InGaN 발광층의 스피노달 분해는 비방사 재조합 중심을 생성하고 내부 흡수를 증가시킬 수 있는데, 이는 장치의 양자 효율을 감소시킬 수 있다. 스피노달 분해의 문제점은 발광층의 두께가 증가함에 따라, 발광층의 평균 InN 조성이 증가함에 따라, 그리고/또는 발광층의 스트레인이 증가함에 따라 악화된다. 예를 들어, GaN 템플레이트 위에 성장되고 550 nm의 빛을 방출하도록 구성된 발광층의 경우, 20%보다 높은 InN 조성 및 30 Å보다 두꺼운 바람직한 두께의 조합은 스피노달 분해 한계를 초과한다.
그에 따라, 위에 설명된 바와 같이, 전류 밀도가 증가함에 따라 발생하는 외부 양자 효율의 하락을 감소시키거나 제거하기 위해 발광층의 두께를 증가시키는 것이 바람직하거나, 더 긴 방출 파장을 얻기 위해 InN 조성을 증가시키는 것이 바람직하다. 양쪽의 경우 모두, 더 두껍거나 더 높은 조성의 발광층을 생성하기 위해, 임계 두께를 증가시킴으로써 결함의 수가 수용가능 범위 내에 유지되도록 하기 위해, 그리고 층이 스피노달 분해 없이 성장할 수 있는 두께를 증가시키기 위해 발광층의 스트레인을 감소시키는 것이 필요하다. 본 발명의 실시예는 III-니트라이드 장치의 장치층(구체적으로 발광층)의 스트레인을 감소시키도록 설계된다.
도 1은 기판(1) 위에 성장된 종래의 핵생성층(2)이 있는 장치를 도시한다. 하나 이상의 고온층(3 및 5)이 핵생성층(2) 위에 성장될 수 있고, 장치층(6)이 고온층(3 또는 5) 위에 성장될 수 있다. III-니트라이드 발광층의 스트레인을 감소시키기 위한 이전의 방법은 고온의, 실질적으로 단결정인 InGaN 영역(5)을 유착된(coalesced) GaN 영역(3) 상에 성장시키는 것(도 1에 도시되어 있고 미국 특허 제6,489,636호에 설명됨)이나, 인듐-포함 핵생성층(2)을 사파이어 기판 바로 위에 성장시키는 것(도 1에 도시되어 있고 영국 특허 출원 GB 2 338 107 A에 설명됨)을 포함한다. 그러나, 유착된 GaN 위에 성장된 InGaN 영역은 일반적으로 효율적으로 완화되지 않고, 따라서 스트레인 및 관련 결함의 제한적인 감소를 제공하며, 사파이어 바로 위에 성장된 인듐-포함 핵생성층을 포함하는 영국 특허 출원 GB 2 338 107 A에 설명된 접근법은 높은 전위 밀도, 거친 표면 및 불순물(탄소 및 산소 등)의 높은 농도를 포함하는 장치층의 하나 이상의 문제점을 일반적으로 야기한다. 그에 따라, 장치층의 스트레인뿐 아니라 전위 밀도 및 표면 조도를 제어할 필요가 있다.
도 1에 도시된 것과 같은 종래의 GaN 템플레이트에서 스트레인을 제어하는 다른 하나의 방법은 GaN 템플레이트의 전위 밀도를 제어하는 것인데, 이는 참조에 의해 여기에 삽입되는 뵈처(Bottcher) 등의 Applied Physics Letter, 78권, 1976- 1978 페이지(2001)에 설명되어 있다. 이 접근법에서, a-격자 상수는 쓰레딩 전위 밀도(threading dislocation density; TDD)가 증가함에 따라 증가한다. a-격자 상수와 쓰레딩 전위 밀도 사이의 정확한 관계는 Si 농도, 성장 온도, 및 템플레이트 두께를 포함하는 많은 요소들에 달려있지만, 종래의 GaN 템플레이트에서 a-격자 상수와 쓰레딩 전위 밀도 사이의 대략적인 관계는 다음과 같이 기술될 수 있다.
ain - plane = 3.1832 + 9.578x10-13 * TDD (3)
식 (3)에서 3.189 Å의 평면 a-격자 상수는 대략 6x109 cm-2의 쓰레딩 전위 밀도에 대응한다. 이 a-격자 상수는 더 낮은 쓰레딩 전위 밀도에서 상이한 Si 농도, 상이한 성장 온도, 또는 상이한 템플레이트 두께를 사용하여 얻어질 수 있지만, 본 발명자들은 3.189 Å보다 큰 a-격자 상수를 갖는 종래의 GaN 템플레이트가 일반적으로 최소 2x109 cm-2의 쓰레딩 전위 밀도를 갖는다는 것을 관찰하였다. 도 1과 같은 종래의 GaN 템플레이트에서 쓰레딩 전위 밀도를 변화시킴으로써, 본 발명자들은 종래의 GaN 템플레이트의 평면 a-격자 상수를 약 3.1832 Å에서 약 3.1919 Å의 범위에 걸쳐 변화시켰다.
따라서 쓰레딩 전위 밀도를 증가시키는 것은 일반적으로 종래의 GaN 템플레이트의 a-격자 상수를 증가시키는데 효과적이지만, 이 방법은 몇몇 단점이 있다. 예를 들어, 전위와 같은 결함이 비방사 재조합 중심으로 작용하는데, 이는 III-니트라이드 발광 장치의 외부 양자 효율을 감소시킬 수 있고, 이는 참조에 의해 여기 에 삽입되는 콜스케(Koleske) 등의 Applied Physics Letter, 81권, 1940-1942 페이지(2002)에 설명되어 있다. 따라서, 외부 양자 효율을 증가시키기 위해 전위 밀도를 감소시키는 것이 바람직하다. 또한, 종래의 GaN 템플레이트에서 평면 a-격자 상수가 약 3.189 Å에 접근하고 이를 초과함에 따라, GaN 층은 과도한 인장 스트레인 때문에 깨지는 경향이 있는데, 이는 참조에 의해 여기에 삽입되는 로마노(Romano) 등의 Journal of Applied Physics, 87권, 7745-7752 페이지(2000)에 설명되어 있다. 따라서, 2원 조성 GaN 템플레이트에 의해 요구되는 a-격자 상수와 전위 밀도 사이의 이 관계를 깨뜨리는 것이 바람직하다. 구체적으로, 낮은 쓰레딩 전위 밀도 템플레이트와 함께 낮은 스트레인 활성층을 얻는 것은 III-니트라이드 LED의 파장 및 외부 양자 효율을 증가시키기 위해 중요한 목표가 된다. 본 발명의 일부 실시예에서, 장치층이 성장되는 템플레이트는 3.200 Å만큼 큰 평면 a-격자 상수와 2x109 cm-2 보다 낮은 쓰레딩 전위 밀도의 조합으로 실질적으로 깨짐이 없다.
본 발명의 실시예에서, 반도체 발광 장치의 장치층은 여기서 템플레이트라고 불리는 구조 위에 성장되는데, 이는 장치층의 격자 상수(그리고 그에 따라 스트레인)를 제어하기 위한 구성요소를 포함한다. 장치의 격자 상수를 증가시키는 구조는 바람직하지 못하게 표면 조도를 증가시키거나 쓰레딩 전위 밀도를 증가시킬 수 있으므로, 템플레이트는 또한 장치층(특히 발광 영역)의 쓰레딩 전위 밀도 및 표면 조도를 제어하기 위한 구성요소를 포함할 수 있다. 템플레이트는 그 템플레이트 위에 성장된 반도체층의 격자 상수 및 쓰레딩 전위 밀도를 설정한다. 템플레이트 는 GaN의 격자 상수로부터 발광층의 벌크 격자 상수에 보다 가깝게 일치하는 격자 상수로의 격자 상수 전이(lattice constant transition)로서의 역할을 한다. 템플레이트에 의해 설정된 격자 상수는 종래의 템플레이트 위에 성장된 장치에서 이용가능한 격자 상수에 비해 장치층의 벌크 격자 상수에 보다 가깝게 일치될 수 있어서, 종래의 GaN 템플레이트 위에 성장된 장치와 비교할 때, 수용가능한 쓰레딩 전위 밀도 및 표면 조도에서 더 낮은 스트레인을 야기한다.
위에서 언급된 장치층은 적어도 하나의 n-형 층과 적어도 하나의 p-형 층 사이에 끼인 적어도 하나의 발광층을 포함한다. 상이한 조성물 및 도펀트 농도의 추가적인 층이 n-형 영역, 발광 영역, 및 p-형 영역의 각각에 포함될 수 있다. 예를 들어, n- 및 p-형 영역은 반대의 도전형의 층 또는 의도적으로 도핑되지 않은 층, 이후의 기판 제거 후의 반도체 구조의 박화 또는 성장 기판의 해제를 용이하게 하도록 설계된 해제 층, 및 발광 영역이 효율적으로 빛을 방출하기에 바람직한 특정 광학적 또는 전기적 속성을 위해 설계된 층을 포함할 수 있다. 일부 실시예에서, 발광층을 사이에 끼는 n-형 층은 템플레이트의 부분일 수 있다.
아래에 설명되는 실시예에서, 발광층 또는 층들의 InN 조성은 장치가 청색 또는 UV 광을 방출하도록 낮을 수 있고, 또는 장치가 녹색 또는 더 긴 파장의 광을 방출하도록 높을 수 있다. 일부 실시예에서, 장치는 하나 이상의 양자 우물 발광층을 포함할 수 있다. 다수의 양자 우물은 배리어 층에 의해 분리될 수 있다. 예를 들어, 각각의 양자 우물은 15 Å보다 두꺼운 두께를 가질 수 있다.
일부 실시예에서, 장치의 발광 영역은 50에서 600 Å 사이(보다 바람직하게 는 100에서 250 Å 사이)의 두께를 갖는 하나의 두꺼운 발광층이다. 최적의 두께는 발광층 내의 결함의 숫자에 의존할 수 있다. 발광 영역의 결함의 농도는 바람직하게는 109 cm-2 미만으로 제한되고, 보다 바람직하게는 108 cm-2 미만으로 제한되며, 보다 바람직하게는 107 cm-2 미만으로 제한되고, 보다 바람직하게는 106 cm-2 미만으로 제한된다.
일부 실시예에서, 장치의 적어도 하나의 발광층은 Si 같은 도펀트로 1x1018 cm-3에서 1x1020 cm-3 사이의 도펀트 농도로 도핑된다. Si 도핑은 발광층의 평면 격자 상수에 영향을 줄 수 있어서, 잠재적으로 발광층의 스트레인을 더 감소시킬 수 있다.
본 발명의 일부 실시예에서, 템플레이트는 적어도 하나의 저온 InGaN 층을 포함한다. H2가 InGaN 필름 내의 인듐의 삽입에 영향을 줄 수 있다는 것이 관찰되어왔고, 이는 참조에 의해 여기에 삽입되는 보시(Bosi)와 포나리(Fornari)의 Journal of Crystal Growth, 265권, 434-439 페이지(2004)에 설명되어 있다. 성장 온도, 성장 압력, 성장률, 및 NH3 흐름과 같은 다양한 기타 파라미터도 InGaN 필름 내의 인듐의 삽입에 영향을 줄 수 있는데, 이는 참조에 의해 여기에 삽입되는 올리버(Oliver) 등의 Journal of Applied Physics, 97권, 013707-1-013707-8 페이지(2005)에 설명되어 있다. 가변 H2 흐름은 따라서 때대로 InGaN 또는 AlInGaN 필 름의 InN 조성을 제어하는 수단으로 사용된다. 따라서, 일부 실시예에서, 여기에 설명된 템플레이트는 템플레이트 성장 과정에서 반응기로의 가변 H2 흐름, 가변 N2 흐름, 또는 가변 NH3 흐름 중 하나 이상을 사용하여 성장될 수 있다. 다른 실시예에서, 템플레이트는 템플레이트 성장 과정에서 가변 온도 또는 가변 압력, 또는 가변 성장률을 사용하여 성장된다. 다른 실시예에서, 템플레이트는 템플레이트 성장 과정에서 가변 H2 흐름, 가변 N2 흐름, 가변 NH3 흐름, 가변 온도, 가변 압력, 또는 가변 성장률 중 하나 이상의 임의의 조합을 사용하여 성장된다.
도 2는 본 발명의 제1 실시예를 도시한다. 종래의 저온 핵생성층(22)이 사파이어 기판(20) 바로 위에 성장된다. 핵생성층(22)은 일반적으로 저품질의 비단결정 층인데, 이는 예를 들어, 400에서 750℃ 사이의 온도에서 500 옹스트롬까지의 두께로 성장된 무정질, 다결정, 또는 입방체상 GaN 층 등이다.
제 2층(26)이 또한 저온에서 핵생성층(22) 위에 성장된다. 저온층(26)은, 예를 들어 저품질의 비단결정 층일 수 있는데, 이는 예를 들어 400에서 750℃ 사이의 온도, 보다 바람직하게는 450에서 650℃ 사이의 온도, 보다 바람직하게는 500에서 600℃ 사이의 온도에서 500 옹스트롬까지의 두께로 성장된 무정질, 다결정, 또는 입방체상 III-니트라이드 층 등이다. 일부 실시예에서, 저온층(26)은 300 옹스트롬 두께보다 얇다. 저온층(26)은, 예를 들어 0%보다 높고 종종 20%보다 작은, 보다 바람직하게는 3%에서 6% 사이의, 보다 바람직하게는 4%에서 5% 사이의 InN 조성을 갖는 InGaN 층일 수 있다. 일부 실시예에서, 저온층(26)의 InN 조성은 작은 데, 예를 들어 2% 미만이다. 구조는 핵생성층(22)의 성장 후 저온층(25)의 성장 전, 저온층(26)의 성장 후, 또는 양쪽 모두에서 어닐링될 수 있다. 예를 들어, 구조는 950에서 1150℃ 사이의 온도에서 30초에서 30분 사이의 시간 동안 일반적으로 H2와 NH3; N2와 NH3; 또는 H2, N2, 및 NH3의 대기(ambient)에서 어닐링될 수 있다. 일부 실시예에서, Ga, Al 또는 In 전구체(precursors)는 어닐링 프로세스의 적어도 부분 동안 도입될 수 있다. 장치층(10)이 이어서 저온층(26) 위에 성장될 수 있다. 저온층(26)은 종래의 GaN 템플레이트와 같은 종래의 핵생성 구조에서 얻어질 수 있는 격자 상수의 범위를 넘어서 장치층(10)의 격자 상수를 확장시킬 수 있다. 격자 상수의 확장은 GaN 핵생성층이 사파이어, 또는 SiC, 또는 기타 기판(이 기판 위에 핵생성층이 성장됨)과 상이한 격자 상수를 갖는 것과 같이 저온층(26)이 그 아래의 층과 상응하도록(commensurate) 성장되지 않았기 때문에 발생한다. 따라서, 위에서 설명된 바와 같이, 저온층(26)은 핵생성층(22)의 격자 상수로부터 더 큰 격자 상수로의 전이로서의 역할을 한다. 도 2에 도시된 것처럼 저온 InGaN 층(26)을 사용하는 III-니트라이드 장치는 기판 바로 위에 성장되는 InN-포함 핵생성층(2)을 사용하는 III-니트라이드 장치(예를 들어, 도 1에 도시되었고 영국 특허 출원 GB 2 338 107 A에 설명됨)에 비해 높은 품질로 성장될 수 있다.
일부 실시예에서, 저온층(26)이 UV 장치의 AlGaN 발광 영역의 인장 스트레인을 감소시키기 위해 핵생성층(22)에 의해 설정되는 격자 상수를 감소시키도록, 저온층(26)은 InGaN 대신에 AlGaN 또는 AlInGaN으로 구성될 수 있다. 그러한 장치의 발광 활성층은, 예를 들어 AlGaN 또는 AlInGaN일 수 있다.
본 발명의 일부 실시예에서, 도 2에 도시된 장치는 하나 이상의 다층 스택을 포함할 수 있다. 다층 스택의 예는 다수의 핵생성층(22) 또는 다수의 저온층(26)을 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 하나 이상의 추가적인 GaN 핵생성층이 기판(20)과 InGaN 저온층(26) 사이에 배치될 수 있다. 선택적으로, 도 4에 도시된 바와 같이, 다수의 InGaN 저온층(26)이 핵생성층(22) 이후에 성장될 수 있다. 도 5에 도시된 바와 같이, 다층 스택을 갖는 템플레이트를 포함하는 장치의 다른 하나의 예에서, GaN 저온층(22)에 이은 InGaN 저온층(26)의 순서는 한번 이상 반복될 수 있다. 다수의 핵생성 또는 저온층의 사용은 장치의 쓰레딩 전위 밀도 및 적층 결함 밀도(stacking fault density)를 감소시킬 수 있다.
일부 실시예에서, 도 4 또는 도 5의 다수의 저온층(26)은 도 6에서 다수의 저온층(32, 34, 및 36)에 의해 도시된 바와 같이 동일하지 않은 InN 조성, 또는 동일하지 않은 두께를 가질 수 있다. 도 6에 도시된 구조는 종래의 기판(20) 바로 위에, 또는 도 2에 도시된 바와 같이 핵생성층(22) 위에 성장될 수 있다. 기판과 가장 가까운 저온층인 층(32)은 가장 높은 인듐 조성을 가질 수 있고, 기판으로부터 가장 먼 저온층인 층(36)은 가장 낮은 인듐 조성을 가질 수 있다. 다른 일실시예에서, 기판에 가장 가까운 저온층인 층(32)은 가장 낮은 인듐 조성을 가질 수 있고, 기판으로부터 가장 먼 저온층인 층(36)은 가장 높은 인듐 조성을 가질 수 있다. 선택적으로, 저온층들의 임의의 순서가 사용될 수 있다. GaN 캡층(38)은 맨 위의 저온층 위에 형성될 수 있다. 각각의 저온층의 두께가 동일할 필요는 없다. 예를 들어, 더 낮은 인듐 조성의 층들은 더 높은 인듐 조성의 층들에 비해 더 두꺼울 수 있다. 도 6에 도시된 세 개의 저온층보다 많거나 적은 층들이 사용될 수 있다. 추가로, 도 6에 도시된 저온층의 다수의 스택이 장치에 포함될 수 있다. 이 층들의 각각은 10 옹스트롬에서 1000 옹스트롬까지의 두께 범위 내이거나 이보다 두꺼울 수 있다.
도 6에 도시된 구조는 하나 이상의 층(32, 34, 36, 또는 38)의 성장 이후에 한번 이상 어닐링될 수 있다. 이 어닐링 프로세스는 InGaN 저온층(32, 34, 36), 및 GaN 캡층(38)으로 하여금 도 7에 도시된 바와 같이 하나의 InGaN 영역(35)을 형성하게 혼합되도록 하는데, 그 위에는 장치층(10)이 성장된다. 도 6의 GaN 캡층(38)은 어닐 동안 InGaN 저온층(32, 34, 및 36)으로부터 빠져나오는 InN의 양을 감소시킬 수 있다. 어닐의 조건은 최종 구조가 매끈한 표면 및 낮은 결함 밀도를 갖도록 선택된다. 일부 실시예에서, 어닐은 성장 중단을 포함한다. 예를 들어, 구조는 950에서 1150℃ 사이의 온도에서 30초에서 30분 사이의 시간 동안 어닐링될 수 있다. 저온층(32, 34, 및 36)의 성장 이후에, 온도는 캡층(38) 또는 다음 층이 성장되도록 하는 성장 온도 올려질 수 있는데, 이어서 캡층(38) 또는 다음 층의 성장에 앞서 성장 중단이 있다. 다른 실시예에서, 어닐은 단순히 저온층(32, 34, 및 36)의 성장 이후 성장 반응기의 온도가 캡층(38)의 성장 온도로 증가하는 것이다. 일부 실시예에서, 캡층(38)의 성장은 성장 반응기의 온도가 캡층(38)의 바람직한 성장 온도에 도달하기 전에 시작된다. 일부 실시예에서, 캡층(38)은 핵생성층(22)을 성장시키는데 사용된 것과 유사한 저온에서 성장될 수 있다. 저온층(32, 34, 및 36) 및 캡층(38)의 구조에서, 낮은 InN 조성의 층은 어닐 동안 높은 InN 조성의 층으로부터의 InN의 손실을 억제하는데 도움이 될 수 있다.
도 3, 4 또는 5의 다층 스택 또는 도 6의 그레이드된 InN-포함 층(32, 34, 및 36) 및 도 7의 그레이드된 InN-포함 층(35)은 여기에 설명되는 임의의 실시예에 도시된 하나의 저온층(26)을 대체할 수 있다. 여기에 사용된, 장치의 층 또는 층들의 조성 또는 도펀트 농도를 설명할 때의 "그레이드된"이라는 용어는 조성 및/또는 도펀트 농도의 하나의 단계가 아닌 임의의 다른 방법의 조성 및/또는 도펀트 농도의 변화를 얻는 임의의 구조를 포함하는 의미이다. 각각의 그레이드된 층은 서브층들의 스택일 수 있는데, 서브층들의 각각은 인접한 서브층과는 서로 다른 도펀트 농도 또는 조성을 갖는다. 서브층들이 분해가능한 두께라면, 그레이드된 층은 계단-그레이드된 층(step-graded layer)이다. 일부 실시예에서, 계단-그레이드된 층의 서브층들은 몇십에서 몇백 옹스트롬 범위의 두께를 가질 수 있다. 개별적인 서브레이어의 두께가 0으로 수렴하는 극한에서, 그레이드된 층은 연속적으로 그레이드된 영역이다. 각각의 그레이드된 층을 구성하는 서브층들은 두께 대비 조성 및/또는 도펀트 농도 다양한 프로파일을 형성하도록 구성될 수 있는데, 이는 선형 그레이드, 포물선형 그레이드, 및 파워-로 그레이드(power-law grades)를 포함하지만 이에 한정되지는 않는다. 또한, 그레이드된 층은 하나의 그레이딩 프로파일에 한정되지 않고, 서로 다른 그레이딩 프로파일의 부분들 및 실질적으로 일정한 조성 및/또는 도펀트 농도의 하나 이상의 부분을 포함할 수 있다.
하나의 예에서, 층(32, 34, 및 36)은 InN 조성이 순서대로 9%, 6%, 및 3%인 InGaN으로 구성될 수 있다. 다른 하나의 예에서, 층(32, 34, 및 36)은 9%, 3%, 및 9%의 InN 조성을 가질 수 있다. 어닐링 이후에, 도 7의 혼합된 영역(intermingled region; 35)은 아래에서 위로 단조적으로 감소하거나, 아래에서 위로 단조적으로 증가하거나, 또는 비-단조적으로 변화하는 InN 조성을 가질 수 있다.
본 발명의 일부 실시예에서, 반도체 발광 장치의 장치층은 고온층 위에 성장된 적어도 하나의 저온층을 포함하는 템플레이트 위에 성장된다. 고온층은 낮은 쓰레딩 전위 밀도 및 매끈한 표면 형태를 설정할 수 있고, 예를 들어 저온층은 템플레이트 위에 성장된 층에 대한 확장된 격자 상수를 설정할 수 있다. 격자 상수의 확장은 GaN 핵생성층이 사파이어, 또는 SiC, 또는 기타 기판(이 기판 위에 핵생성층이 성장됨)과 상이한 격자 상수를 갖는 것과 같이 저온층(26)이 그 아래의 층과 상응하도록 성장되지 않았기 때문에 발생한다. 도 8은 그러한 장치의 일부분의 횡단면도이다.
도 8에 도시된 장치에서, 고온층(24)은 핵생성층(22) 위에 성장되는데, 이 핵생성층은 위에서 도 2를 참조하여 설명된 핵생성층(22)과 동일하다. 고온층(24)은, 예를 들어, 900에서 1150℃ 사이의 온도에서 적어도 500 옹스트롬의 두께로 성장된 고품질의, 결정형 GaN, InGaN, AlGaN, 또는 AlInGaN 층일 수 있다.
고온층(24)의 성장 이후에, 온도는 하락하고 저온층(26)이 성장된다. 일부 실시예에서, 저온층(26)은 바람직하지 않은 거친 표면을 방지하기 위해 0.1에서 10 Å/s, 보다 바람직하게는 5 Å/s 미만, 보다 바람직하게는 0.5에서 2 Å/s 사이의 성장률로 성장된다. 저온층(26)은, 예를 들어 400에서 750℃ 사이의 온도, 보다 바람직하게는 450에서 650℃ 사이의 온도, 보다 바람직하게는 500에서 600℃ 사이의 온도에서 500 옹스트롬까지의 두께로 성장된 무정질, 다결정, 또는 입방체상 층과 같은 저품질의 비단결정 층일 수 있다. 더 높은 온도에서, 저온층(26)은 바람직하게, 그 자신의 격자 상수를 설정하거나 완화하는 대신, 아래 층들의 격자 상수를 모사할 수 있다. 저온층(26)은 고온층(24)의 격자 상수를 모사하지 않고; 오히려, 잠재적으로 저온층(26)의 낮은 품질 때문에, 저온층(26)이 고온층(24)의 격자 상수보다 큰 격자 상수를 가질 수 있을 정도로 충분히 낮은 온도에서 성장된다. 저온층(26)은, 예를 들어 InN 조성이 1%에서 20% 사이, 보다 바람직하게는 3%에서 6% 사이, 보다 바람직하게는 4%에서 5% 사이인 InGaN 층일 수 있다. 저온층(26)은 GaN 핵생성층(22)의 격자 상수로부터 장치의 발광층의 벌크 격자 상수에 근접하게 맞춰진 더 큰 격자 상수로의 전이로서의 역할을 한다.
일부 실시예에서, 고온층(24)과 저온층(26)의 성장 온도의 차이는 최소 300℃, 보다 바람직하게는 최소 450℃, 보다 바람직하게는 최소 500℃이다. 예를 들어, 고온층(24)은 900에서 1150℃ 사이의 온도에서 성장되고, 저온층(26)은 450에서 650℃ 사이의 온도에서 성장된다.
본 발명의 다양한 실시예에서 층(26)을 성장시키기 위해 사용되는 낮은 성장 온도 때문에, 저온층(26)은 높은 탄소 함량을 가질 수 있다. 일부 실시예에서, 저온층(26)의 탄소 함량은 1x1018 cm-3에서 1x1020 cm-3 사이, 종종 1x1018 cm-3에서 1x1019 cm-3 사이이다. 반면, 고온층(24)의 탄소 함량은 일반적으로 5x1017 cm-3 미 만이고, 보다 바람직하게는 1x1017 cm-3 미만이며, 보다 바람직하게는 1x1016 cm-3 미만이다. 높은 탄소 함량 때문에, 저온층(26)은 활성층에 의해 방출된 빛을 흡수할 수 있다. 따라서, 바람직한 일실시예에서, 저온층(26)의 두께는 1000 Å 미만, 보다 바람직하게는 500 Å 미만, 보다 바람직하게는 300 Å 미만으로 제한된다.
역시 낮은 성장 온도, 격자 불일치, 및 열팽창 불일치 때문에, 저온층(26)은, 저온층(26)과 저온층(26)의 바로 위에 성장되는 층 사이의 인터페이스나 그 근처 또는 저온층(26)과 저온층(26)이 성장되는 층 사이의 인터페이스나 그 근처에 위치된 전위 라인, 전위 루프, 및 스택 결함과 같은 결함의 농도가 높을 수 있다. 결함들은 종종 기판(20)과 핵생성층(22) 사이의 성장 인터페이스에 대략 평행하게 향한다. 이 평면 결함들의 밀도는 저온층(26) 및 저온층(26) 위에 성장되는 층의 스트레인 완화에 기여한다. 이 평면 결함들의 농도는 위에서 식 (3)을 참조하여 설명된 쓰레딩 전위 밀도에 반드시 관련되는 것은 아니다. 일정한 고온층(24)에서, 성장 인터페이스에 평행한 스택 결함 또는 전위는 TEM(transmission electron microscope)에 의해 관찰되지 않는데, 이는 성장 인터페이스에 평행한 스택 결함 또는 전위의 밀도는 TEM의 감지 한계(일반적으로 약 1x102 cm-1) 아래라는 것을 나타낸다. InGaN 저온층(26)의 TEM 이미지는 몇천 옹스트롬 단위의 TEM 샘플 두께에 대해 성장 인터페이스에 평행한 많은 전위들을 보여주는데, 이는 성장 인터페이스에 평행한 전위의 밀도가 최소 1x102 cm-1, 보다 알맞게는 1x103 cm-1, 보다 알맞게는 최소 1x104 cm-1이라는 것을 나타낸다. 일부 실시예에서, 성장 인터페이스에 평행한 전위의 밀도는 1x102 cm-1에서 1x107 cm-1 사이이다.
일부 실시예에서, 저온층(26)은 성장 면에서 불연속적인 방식으로 성장될 수 있다(즉, 저온층을 평면형이 아니거나 불연속적으로 만드는 의도적이거나 의도적이지 않은 특징을 가질 수 있다). 이러한 의도적인 특징의 예는 측방향 과성장을 포함하는 기술들의 하나 이상의 집합의 사용을 포함한다. 이 기술들은 다양한 용어를 사용하여 불리는데, 이는 에피택셜 측방향 과성장(epitaxial lateral overgrowth; ELO 또는 ELOG), 파셋-제어 에피택셜 측방향 과성정(facet-controlled epitaxial lateral overgrowth; FACELO), 및 펜디오 에피택시(Pendeo epitaxy; PE)를 포함하고, 이는 참조에 의해 여기에 삽입되는 히라마츠(Hiramatsu)의 Journal of Physics: Condensed Matter, 13권, 6961-6975 페이지(2001)에 설명되어 있다. 이러한 의도적이지 않은 특징의 예는 저온 III-니트라이드 층의 위쪽 표면을 가로지르는 V-모양 결함(일반적으로 "피트(pits)"라고 알려짐), 큰 표면 단계들, 및 저온층(26), 또는 저온층(26) 아래의 층 또는 층들의 기타 결함의 존재를 포함할 수 있다. 이 의도적인 측방향 과성장 기술들 또는 의도적이지 않은 기술들의 하나 이상을 사용하는 것은, 템플레이트의 측방향 과성장이 저온층(26)에 의해 설정된 큰 격자 상수를 유지할 수 있으면서, 결함 영역의 측방향 범위를 템플레이트의 작은 부분 또는 다수의 작은 부분으로 한정할 수 있다.
일부 실시예에서, 장치층은 도 8의 저온층(26) 바로 위에 성장된다. 다른 일실시예에서, 도 9에 도시된 바와 같이, 저온층(26)에 의해 설정된 격자 상수를 모사하며, 추가적인 고온층(28)이 저온층(26) 위에 성장될 수 있다. 고온층(28)은, 예를 들어 GaN, InGaN, AlGaN, 또는 AlInGaN일 수 있다. 일부 실시예에서, 고온층(28)은 800에서 1000℃ 사이의 온도에서 500에서 10,000 옹스트롬의 두께로 성장된 InGaN이다. 고온층(28)의 InN 조성은 일반적으로 저온층(26)의 InN 조성보다 낮고, 예를 들어 0.5%와 20% 사이, 보다 바람직하게는 3%와 6% 사이, 보다 바람직하게는 4%와 5% 사이일 수 있다.
저온층(26)은 그 후에 성장되는 층들의 격자 상수를 증가시키도록 의도되었고, 고온층(28)은 피트, 큰 표면 계단, 및 저온층(26)의 다른 결함을 제거하거나 채우도록 의도되었다. 고온층(28)은 고품질 베이스를 제공하는데, 이 위에서 그 후의 층들을 성장시킨다. 저온층(26)의 InN 조성은 상대적으로 높은데, 이는 격자 상수를 가능한 한 많이 확장하기 위해서이고, 고온층(28)의 InN 조성은 상대적으로 낮은데, 이는 바람직하게 높은 품질의 층을 성장시키기 위한 것이다. 도 9에 도시된 장치는 기판과 장치층 사이에 저온층(26) 및 고온층(28)의 다수의 세트를 포함할 수 있다. 격자 상수는 저온층(26)의 InN 조성을 기판에 가장 가까운 저온층(26)의 가장 낮은 InN 조성으로부터 장치층에 가장 가까운 저온층(26)의 가장 높은 InN 조성으로 증가시킴으로써 각각의 세트에 조금 확장될 수 있다. 격자 상수가 확장됨에 따라, 수용가능하게 높은 품질의 고온층(28)을 성장시킬 수 있는 InN 조성 또한 증가할 수 있다. 따라서, 고온층(28)의 InN 조성은 기판에 가장 가까운 고온층(28)의 가장 낮은 InN 조성으로부터 장치층에 가장 가까운 고온층(28)의 가 장 높은 InN 조성으로 증가할 수 있다. 층(26)의 InN 조성을 증가시키는 것은 층(28)의 InN 조성을 증가시키는 하나의 방법이지만, 층(28)의 조성은 층(26)의 InN 조성을 증가시키지 않고 다른 방법에 의해 증가될 수 있다. 도 10에 도시된 다른 일실시예에서, 도 8로부터의 고온층(24)은 도 9의 고온층(28)과 함께 사용될 수 있다.
도 11에 도시된 다른 일실시예에서, 저온 핵생성층(22)이 처음으로 성장되고, 위에서 도 8을 참조하여 설명한 바와 같이 고온층(24)이 뒤따른다. 제2 고온층(30)은 고온층(24) 위에 성장되고, 저온 InGaN 층(26)은 층(30) 위에 성장된다. 고온층(28)은 이어서 저온층(26) 위에 성장되고, 장치층(10)은 고온층(28) 위에 성장된다. 선택적으로, 고온층(28)은 도 11에서 생략될 수 있고, 장치층(10)은 저온 InGaN 층(26)의 바로 위에 성장될 수 있다.
고온층(30)은, 예를 들어 900에서 1000℃ 사이의 온도에서 500에서 10,000 옹스트롬의 두께로 성장된 낮은 InN 조성(예를 들어, 5% 미만)을 갖는 InGaN 층을 포함할 수 있다. 고온층(30)은 일반적으로 고온층(24)의 벌크 격자 상수보다 큰 벌크 격자 상수를 갖는 재료이다. 그 결과, 저온층(26) 및 그 후에 성장된 고온층(28)의 평면 격자 상수는 저온층(26)이 고온층(24) 바로 위에 성장된 경우에 얻을 수 있는 평면 격자 상수보다 클 수 있다.
일부 실시예에서, 도 11의 고온층(30 및 28)은 InGaN으로 구성된다. 그러한 일실시예에서, 고온층(28)은 H2가 더 적은 대기에서, 또는 고온층(30)보다 더 낮은 온도에서(이 경우, 고온층(28)은 고온층(30)에 비해 더 높은 InN 조성을 가질 수 있음) 성장될 수 있다. 예를 들어, 고온층(30)과 저온층(26)의 성장 온도 사이의 차이는 최소 350℃, 보다 바람직하게는 최소 400℃, 보다 바람직하게는 최소 450℃일 수 있다. 반면, 저온층(26)과 고온층(28)의 성장 온도의 차이는 최소 250℃, 보다 바람직하게는 최소 300℃, 보다 바람직하게는 최소 350℃일 수 있다. 다른 일실시예에서, 고온층(28)은 더 많은 H2와 함께, 또는 고온층(30)보다 더 높은 온도(이 경우, 고온층(28)은 고온층(30)에 비해 더 낮은 InN 조성을 가질 수 있음)에서 성장될 수 있다. 다른 일실시예에서, 고온층(28)은 고온층(30)과 실질적으로 동일한 조건 하에서 성장될 수 있고, 또는 고온층(28)은 고온층(30)과 실질적으로 동일한 조성을 가질 수 있다. 이 실시예들의 각각에서, 저온 InGaN 층(26)은 고온층(24)의 격자 상수를 방해할 것이고 그 후에 성장된 층들의 격자 상수를 확장하여, 고온층(28)이 고온층(30)에 비해 더 큰 평면 격자 상수를 가질 것이다.
구조의 일부 실시예에서, 저온층(26)은 큰 격자 상수를 설정할 수 있고, 고온층(28)은 매끈한 표면을 설정할 수 있다. 저온층(26)의 평면 격자 상수가 고온층(28)의 벌크 격자 상수보다 더 크다면, 식 (1)에 정의된 것처럼, 고온층(28)은 실질적인 인장 스트레인 하에 있을 수 있고, 이 인장 스트레인은 고온층(28) 안이나 근처에 깨짐 또는 기타 결함의 형성에 의해 부분적으로 완화될 수 있다. 이 효과는 바람직하지 않은데, 이는 깨짐이 장치의 전기적 및 구조적 무결성을 손상시킬 것이고, 깨짐 또는 층(28)의 기타 구조적 결함은 층(28)의 격자 상수를 감소시킬 수 있으며 활성 영역의 압축 스트레인을 증가시킬 수 있기 때문이다. 장치의 일부 실시예에서, 따라서 기판(20)과 장치층(10) 사이에 추가적인 층을 성장시키는 것이 바람직하다. 그러한 일실시예에서, 고온층(31)은 도 12에 도시된 바와 같이 저온층(26)과 고온층(28) 사이에 배치될 수 있다. 이 실시예에서, 고온층(31)은 저온층(26)보다는 높지만 고온층(28)보다 낮은 온도에서 성장될 수 있다. 고온층(28 및 31)의 각각은, 예를 들어, 800에서 1000℃ 사이의 온도에서 500에서 10,000 옹스트롬의 두께로 성장된 InGaN일 수 있다. 각각의 고온층의 InN 조성은, 예를 들어 0.5%에서 20% 사이, 보다 바람직하게는 3%에서 6% 사이, 보다 바람직하게는 4%에서 5% 사이일 수 있다.
선택적으로, 고온층들(28 및 31)은 실질적으로 동일한 온도에서 성장될 수 있지만, 고온층(31)은 고온층(28)을 성장시키기 위해 사용되는 것보다 H2가 더 적은 대기에서 성장될 수 있다. 이 경우에, 고온층(31)은 고온층(28)에 비해 더 높은 InN 조성을 가질 수 있다. 선택적으로, 고온층(31)은 고온층(28)에 비해 더 높은 온도에서 또는 더 많은 H2와 함께 성장될 수 있는데, 이 경우 고온층(31)은 고온층(28)에 비해 더 낮은 InN 조성을 가질 수 있다.
다른 일실시예에서, 둘 이상의 별개의 층이 저온층(26)과 장치층(10) 사이에 성장될 수 있다. 이 실시예의 하나의 예가 도 13에 도시되어 있는데, 여기서 InN 풍부 또는 InN 부족 재료의 교차하는 층들이 저온층(26)과 장치층(10) 사이의 다층 스택에 포함된다. 도 13의 다층 스택은 도 2의 핵생성층(22) 위에, 또는 도 10의 고온층(24) 위에 성장될 수 있다. InN 풍부 층과 InN 부족 층의 세 세트가 도 13에 도시되어 있지만, 더 많거나 더 적은 수의 세트가 사용될 수 있다. 인듐 풍부 층(60, 62, 및 64)은, 예를 들어 InGaN 또는 AlInGaN일 수 있다. 인듐 부족 층(61, 63, 및 65)은, 예를 들어 GaN, InGaN, 또는 AlInGaN일 수 있다. 층(60, 62, 및 64)은 3% InN의 조성을 가질 수 있고, 층(61, 63, 및 65)은 0.5% InN 조성을 가질 수 있다.
선택적 캡층(67)은 맨 위의 InN 부족 층(65) 위에 성장될 수 있고, 이어서 장치층(10)이 캡층(67) 또는 맨 위의 InN 부족 층(65) 위에 성장될 수 있다. 캡층(67)은, 예를 들어 GaN 또는 InGaN일 수 있다. 다른 일실시예에서, 맨 위의 인듐 부족 층은 생략될 수 있고 장치층이 맨 위의 인듐 풍부 층(60, 62, 또는 64 등)의 바로 위에 성장될 수 있다.
장치의 다른 일실시예에서, 도 13의 다층 스택은 열 순환 성장 또는 어닐링을 사용하여 형성될 수 있는데, 이는 참조에 의하여 여기에 삽입되는 이토(Itoh) 등의 Applied Physics Letter, 52권, 1617-1618 페이지(1988)에 설명되어 있다. 열 순환 성장은 좋은 표면 형태를 갖고 종래의 GaN 템플레이트 상의 성장으로부터 가능한 a-격자 상수보다 더 큰 장치층의 a-격자 상수를 갖는 장치를 성장시키는데 사용된다. 열 순환 성장 프로세스는 InGaN과 같은 에피택셜 층의 성장과, 이어지는 고온 성장 또는 어닐링 단계를 포함한다.
층(60, 61, 62, 63, 64, 및 65)의 각각의 성장 이후에, 성장은 일부 전구체 가스(Ga, Al, 및 In 전구체 등)의 흐름을 멈춤으로써 중단될 수 있고, 이어서 구조 는, 미리 정해진 시간 동안 온도를 유지하거나 올리며, N 전구체(종종 NH3)의 흐름을 계속함으로써 어닐링될 수 있다. 다음 층의 성장은, 필요하다면 온도가 다음 층의 성장 온도로 조절되고 적절한 전구체가 도입될 때 시작된다. 일반적인 어닐링 조건은 H2 및 NH3의 대기에서 5분 동안 1100℃로 이루어진다. N2가 또한 대기에 추가될 수 있고, 또는 InGaN 층의 과도한 분해를 방지하기 위해 H2가 대기로부터 제거될 수 있다. 선택적으로, 성장은 이 고온 단계들 또는 온도 램프들(temperature ramps) 동안 계속될 수 있다. 각 층의 성장 이후의 어닐링은 각 층의 성장 이후에 어닐링되지 않은 장치 상에 향상된 표면 형태를 가져오지만, InN 부족 층(61, 63, 및 65)의 성장 이후의 어닐링은 추가적인 전위 또는 전위 루프의 형성을 가져오고, 이는 InN 부족 층들이 InN 풍부 층의 더 큰 a-격자 상수에 더 이상 스트레인되지 않도록 InN 부족 층의 스트레인의 일부를 완화할 수 있어서, 원하는 것보다 더 작은 a-격자 상수를 갖는 템플레이트를 가져온다.
선택적으로, 구조는 InN 풍부 층(60, 62, 및 64)의 전부나 일부의 성장 이후에만, 또는 InN 부족 층(61, 63, 및 65)의 전부나 일부의 성장 이후에만 어닐링될 수 있다. InN 부족 층(61, 63, 및 65)의 성장 이후에만 어닐링하는 것은 템플레이트의 더 높은 평균 InN 조성을 야기하는데, 이는 임의의 어닐링 단계 동안 InN 부족 층이 장치의 InN 풍부 층의 InN을 더 많이 가두기 때문이다. 다른 일실시예에서, 구조는 각각의 층의 성장 이후에 어닐링될 수 있는데, 여기서 인듐 풍부 층의 성장 이후에 사용되는 어닐링 조건은 인듐 부족 층의 성장 이후에 사용되는 어닐링 조건과는 상이하다. 인듐 풍부 층(60, 62, 및 64)의 각각은 조성이나 두께가 반드시 동일할 필요는 없다. 유사하게, 각각의 인듐 부족 층(61, 63, 및 65)의 조성이나 두께가 반드시 동일할 필요는 없다.
다른 일실시예에서, 도 14에 도시된 바와 같이, 그레이드된 InGaN 층(59)이 저온층(26)과 장치층(10) 사이에 배치될 수 있다. 그레이드된 층(59)은, 예를 들어 InN 조성이 다른 하나 이상의 이원, 삼원, 또는 사원 III-니트라이드 층을 포함할 수 있다. 선택적 캡층(도 14에는 도시 생략)이 위에서 설명한 바와 같이, 그레이드된 층(59)과 장치층(10) 사이에 배치될 수 있다. 예를 들어, 그레이드된 층(59)은 저온층(26)에 인접한 11%의 가장 높은 InN 조성으로부터 장치층(10)에 인접한 3%의 가장 낮은 InN 조성으로 선형적으로 그레이드된 조성을 가진 InGaN 층일 수 있다. 다른 하나의 예에서, 그레이드된 층(59)은 저온층(26)에 인접한 10%의 높은 InN 조성으로부터 장치층(10)에 인접한 0%의 낮은 InN 조성으로의 그레이드를 포함할 수 있다. 또 다른 하나의 예에서, 그레이드된 층(59)은 저온층(26)에 인접한 8%의 높은 InN 조성으로부터 일정한 중간 위치에서의 0%의 낮은 InN 조성으로의 그레이드 또는 단일 단계, 그리고 이에 이어지는 장치층(10)에 인접한 3%의 더 높은 InN 조성까지 다시 올라가는 그레이드 또는 단일 단계를 포함할 수 있다.
일부 실시예에서, 도 11의 층(24 및 30)은 도 12의 층(28 및 31)과 함께 사용될 수 있다. 다른 일실시예에서, 저온층(26)은 두 개의 그레이드된 InGaN 층(59)(도 14에 도시됨) 사이에 낄 수 있다. 다른 일실시예에서, 저온층(26)의 임의의 스택은 고온층의 임의의 스택 또는 고온층과 저온 GaN 층의 임의의 스택에 산 재되어 성장될 수 있다. 도 2, 8, 9, 및 10에 도시된 각각의 실시예는, 도 3-7 및 도 11-14에서 논의된 바와 같이, 그레이드된 층, 다층 스택, 및 어닐링된 층 또는 열 순환 성장에 의해 성장된 층을 포함할 수 있다.
일부 실시예에서, 도 12의 고온층(31)과 같은 층의 특성은 저온층(26)에 의해 설정된 격자 상수에 고정되도록 선택된다. 일부 실시예에서, 도 12의 고온층(28)과 같은 층의 특성은 장치의 표면 형태를 향상시키도록 선택된다.
도 15 및 16은 몇몇 장치에 대하여 a-격자 상수의 함수로서 c-격자 상수를 도시하는 도면이다. 도 15는 본 발명의 실시예에 따른 템플레이트가 실제로 그 위의 층으로 하여금 적어도 부분적으로 완화되도록 하는 것을 보여준다. 구조의 스트레인 상태는 그 구조의 c- 및 a-격자 상수를 결정함으로써 측정될 수 있다. 도 15에서 다이아몬드에 의해 표시되는 구조에서, 두꺼운 고온 GaN 층(3)은 도 1에 도시된 바와 같이 GaN 핵생성층(2) 위에 성장되었는데, 여기서 핵생성층(2) 및 고온 GaN 층(3)의 성장 조건은 쓰레딩 전위 밀도를 변화시키고, 그에 따라 GaN 템플레이트의 평면 a-격자 상수를 변화시키기 위해 변화된다(식 (3)에 관하여 이전에 논의된 바와 같음). 쓰레딩 전위 밀도를 변화시키는 그러한 방법은 참조에 의해 여기에 삽입되는 피게(Figge) 등의 Journal of Crystal Growth, 221권, 262-266 페이지(2000)에 설명되어 있다. 따라서, 도 15에서 다이아몬드에 의해 표시되는 구조는 식 (3)에 따라 변화하는 쓰레딩 전위 밀도 및 a-격자 상수를 갖는다. 원으로 표시되는 구조에서, 두꺼운 고온 GaN 층은 본 발명의 실시예에 따라 준비된 저온 InGaN 층 위에 성장된다. 탄성 이론(elasticity theory)에 따라, III-니트라이드 재료의 c- 및 a-격자 상수는 반비례 관계에 있는데, 이는 도 15에 도시된, 모두 대각선 가까이에 있는 다이아몬드에 의해 표시되는 구조에 의해 보여진다. 다이아몬드에 의해 표시되는 구조와는 대조적으로, 원에 의해 표시되는 구조의 각각은 대각선 아래에 있는데, 이는 이 구조에 대한 c-격자 상수가 다이아몬드에 의해 표시되는 구조의 것보다 더 작다는 것을 의미한다. 원에 의해 표시되는 구조의 더 작은 c-격자 상수는 이 구조의 두꺼운 고온 GaN 층이 인장 스트레인 하에서 성장되었다는 것을 시사하고, 이는 고온 GaN 층의 a-격자 상수가 아래의 적어도 부분적으로 완화된 저온 InGaN 층(26)의 a-격자 상수와 일치되기 위해 늘어났다는 것을 나타낸다. 원에 의해 표시되는 구조는 또한 다이아몬드에 의해 표시되는 구조에 비해 일정 a-격자 상수에 대해 더 낮은 쓰레딩 전위 밀도를 표시하는데, 이는 본 발명이 이전에 식 (3)에서 정량화된 바와 같이 종래의 GaN 템플레이트에서 관찰되는 a-격자 상수와 쓰레딩 전위 밀도 사이의 트레이드오프 관계를 깨뜨렸다는 것을 나타낸다.
도 16은 본 발명의 하나 이상의 실시예에서 몇몇 층에 대해 관찰된 c- 및 a-격자 상수의 도면이다. 도 16의 닫힌 원은 도 9의 층(28)을 나타내고, 도 16의 열린 원은 도 13의 하나 이상의 인듐 풍부 층을 나타내며, 다이아몬드 기호는 도 13의 하나 이상의 인듐 부족 층 또는 캡층을 나타낸다. 도 16의 대각 실선은 이전에 도 15에 도시된 대각 실선에 대응하고, 도 1에 도시된 구조와 같은 GaN 템플레이트 상의 실험 데이터를 나타내는 한편, 대각 점선은 더 큰 a-격자 값으로의 실선의 추정(extrapolation)이다. 도 16에 도시된 바와 같이, 인듐 풍부 층(60)의 c- 및 a- 격자 상수 모두는 도 15에 다이아몬드 기호로 도시된 종래의 GaN 템플레이트에 대한 데이터에 비해 꽤 크다. 인듐 풍부 층(60) 위에 형성된 인듐 부족 층(61) 또는 캡층(67)의 c- 및 a-격자 상수는 인듐 풍부 층(60)의 격자 상수보다 작지만, 도 15의 종래의 GaN 템플레이트에 대해 관찰된 가장 큰 a-격자 상수보다 훨씬 큰데, 이는 도 13에 도시된 실시예에 따라 성장된 인듐 부족 층(61) 및 캡층(67)이 인듐 풍부 층(60)의 더 큰 격자 상수로 적어도 부분적으로 스트레인된다는 것을 시사한다. 인듐 부족 층(61) 및 캡층(67)은 깨짐을 방지하기 위해 일반적으로 충분히 얇게 유지되거나 충분히 높은 InN 조성에서 성장된다. 인듐 부족 층(61) 및 캡층(67) 위에 스트레인되어 성장된 장치층(10)은 이 GaN보다 큰 a-격자 상수를 모사하는데, 이는 발광층의 스트레인을 감소시킨다. 따라서, 위의 실시예에서 설명된 템플레이트는, 일반적으로 3.189 Å보다 크지 않은 a-격자 상수를 갖는 종래의 GaN 템플레이트에 비해 더 큰 a-격자 상수를 가질 수 있다.
위에서 설명된 실시예들 중 일부의 구조와 같이 3.189 Å보다 큰 평면 격자 상수를 갖는 템플레이트 위에 하나 이상의 발광층을 포함하는 장치층의 성장은, 더 두꺼운 발광층이 수용가능한 결함 밀도를 갖고 감소된 스피노달 분해를 가지며 성장되도록 허용할 만큼 발광층의 스트레인을 충분히 감소시킬 수 있다. 예를 들어, 청색광을 방출하는 InGaN 층은 3.23 Å의 벌크 격자 상수를 갖는 In0 .12Ga0 .88N의 조성을 가질 수 있다. 발광층의 스트레인은 발광층의 평면 격자 상수(종래의 GaN 버퍼층 위에 성장된 발광층에서 약 3.189 Å)와 발광층의 벌크 격자 상수 사이의 차 이에 의해 결정되고, 따라서 스트레인은 식 (2)에 정의된 것처럼 |(ain - plane - abulk)| / abulk로 표현될 수 있다. 종래의 In0 .12Ga0 .88N 층의 경우에, 스트레인은 |(3.189 Å - 3.23 Å)| / 3.23 Å이고, 약 1.23%이다. 만약 동일한 조성의 발광층이 위에서 설명된 구조와 같은 더 큰 격자 상수 템플레이트 위에 성장된다면, 스트레인은 감소되거나 제거된다. 본 발명의 일부 실시예에서, 430에서 480 nm 사이의 빛을 방출하는 장치의 발광층의 스트레인은 1% 미만으로, 보다 바람직하게는 0.5% 미만으로 감소될 수 있다. 청록색광(cyan light)을 방출하는 InGaN 층은 종래의 GaN 버퍼층 위에서 성장되었을 때 3.24 Å의 벌크 격자 상수와 약 1.7%의 스트레인을 갖는 In0 .16Ga0 .84N의 조성을 가질 수 있다. 본 발명의 일부 실시예에서, 480에서 520 nm 사이의 빛을 방출하는 장치의 발광층의 스트레인은 1.5% 미만으로, 보다 바람직하게는 1% 미만으로 감소될 수 있다. 녹색광을 방출하는 InGaN 층은 종래의 GaN 버퍼층 위에서 성장되었을 때 3.26 Å의 벌크 격자 상수와 약 2.1%의 스트레인을 갖는 In0 .2Ga0 .8N의 조성을 가질 수 있다. 본 발명의 일부 실시예에서, 520에서 560 nm 사이의 빛을 방출하는 장치의 발광층의 스트레인은 2% 미만으로, 보다 바람직하게는 1.5% 미만으로 감소될 수 있다.
도 2에 도시된 장치에 대해, 발명자들은 3.212 Å만큼 큰 a-격자 상수 및 4x109 cm-2만큼 낮은 쓰레딩 전위 밀도를 갖는 구조를 성장시켰다. 그러한 구조 위에 성장된 발광층은 청색 발광층에 대해 0.55%, 청록색 발광층에 대해 0.87%, 녹색 발광층에 대해 1.5% 스트레인될 수 있다. 도 8 및 10에 도시된 장치에 대해, 발명자들은 3.196 Å만큼 큰 a-격자 상수 및 1.5x109 cm-2만큼 낮은 쓰레딩 전위 밀도를 갖는 구조를 성장시켰다. 그러한 구조 위에 성장된 발광층은 청색 발광층에 대해 1.1%, 청록색 발광층에 대해 1.4%, 녹색 발광층에 대해 2.0% 스트레인될 수 있다. 도 9 및 13에 도시된 장치에 대해, 발명자들은, 도 16에 도시된 바와 같이, 3.202 Å만큼 큰 a-격자 상수 및 1.5x109 cm-2만큼 낮은 쓰레딩 전위 밀도를 갖는 구조를 성장시켰다. 그러한 구조 위에 성장된 발광층은 청색 발광층에 대해 0.87%, 청록색 발광층에 대해 1.2%, 녹색 발광층에 대해 1.8% 스트레인될 수 있다. 도 11에 도시된 장치에 대해, 발명자들은 3.204 Å만큼 큰 a-격자 상수 및 1.5x109 cm-2만큼 낮은 쓰레딩 전위 밀도를 갖는 구조를 성장시켰다. 그러한 구조 위에 성장된 발광층은 청색 발광층에 대해 0.8%, 청록색 발광층에 대해 1.1%, 녹색 발광층에 대해 1.7% 스트레인될 수 있다. 따라서, 이 예들의 각각은 이전에 식 (3)에 설명된 평면 a-격자 상수와 쓰레딩 전위 밀도 사이의 관계를 깨뜨린다.
위에 설명된 성장 템플레이트 및 장치층은, 본 발명의 실시예에 따라, 사파이어의 주결정면으로부터 기울어진 사파이어 또는 SiC 성장 기판의 표면 위에 성장될 수 있다. 도 17은 사파이어의 c-면, m-면, a-면을 도시한다. III-니트라이드 장치는 종종 사파이어의 c-면, r-면, m-면, 또는 a-면 위에 성장된다. 본 발명의 실시예에서, 사파이어 기판은, III-니트라이드 장치층이 성장되는 성장 표면이 c-면, r-면, m-면, 또는 a-면으로부터 방향(12)으로, 예를 들어 0.1°보다 많이 기울 어지도록 잘려지고 연마될 수 있다. 그러한 기판 위에 성장된 발광층은 감소된 스피노달 분해 및 감소된 발광층의 스트레인을 경험할 수 있다. 그러한 기판은 위에 설명된 임의의 템플레이트를 성장시키기 위해 사용될 수 있다.
위에 기술되고 설명된 반도체 구조는 발광 장치의 임의의 적합한 구성(장치의 반대면에 형성된 콘택트들이 있는 장치 또는 양쪽의 콘택트들이 모두 장치의 동일한 면에 형성되는 장치 등)에 포함될 수 있다. 양쪽의 콘택트들이 모두 동일한 면에 배치되는 경우, 장치는 투명 콘택트를 갖도록 형성되고 빛이 콘택트들이 형성된 동일한 면을 통하여 추출되도록 장착되거나, 또는 반사성 콘택트를 갖도록 형성되고 빛이 콘택트들이 형성되는 면의 반대면으로부터 추출되는 플립 칩으로서 장착될 수 있다.
도 18은 성장 기판이 제거된 플립 칩 장치인 적합한 구성의 하나의 예의 일부분을 도시한다. 위에서 설명된 바와 같이, 장치층(10)은, 적어도 하나의 n-형 층을 포함하는 n-형 영역(71)과 적어도 하나의 p-형 층을 포함하는 p-형 영역(73) 사이에 낀 적어도 하나의 발광층을 포함하는 발광 영역(72)을 포함한다. n-형 영역(71)은 성장 템플레이트의 일부분이거나, 별개의 구조일 수 있다. p-형 영역(73) 및 발광층(72)의 일부분은 n-형 영역(71)의 일부분을 노출시키는 메사(mesa)를 형성하도록 제거된다. n-형 영역(71)의 일부분을 노출하는 하나의 비아(via)가 도 18에 도시되어 있지만, 다수의 비아가 하나의 장치에 형성될 수 있다고 이해해야 한다. n- 및 p-콘택트(78 및 76)는 n-형 영역(71) 및 p-형 영역(73)의 노출된 부분에, 예를 들어 증착 또는 플랜팅에 의해 형성된다. 콘택트(78 및 76)은 공기 또는 유전층에 의해 서로 전기적으로 격리될 수 있다. 콘택트 금속(78 및 76)이 형성된 이후, 장치의 웨이퍼가 개별적인 장치로 다이싱될(diced) 수 있고, 이어서 각각의 장치는 성장 방향에 대해 플리핑되고 마운트(84)에 장착될 수 있는데, 이 경우 마운트(84)는 도 18에 도시된 바와 같이 장치의 측방향 범위보다 더 큰 측방향 범위를 가질 수 있다. 선택적으로, 장치의 웨이퍼는 마운트의 웨이퍼에 연결될 수 있고, 이어서 개별적인 장치로 다이싱될 수 있다. 마운트(84)는, 예를 들어 Si, 금속, 또는 AlN과 같은 세라믹 등의 반도체일 수 있고, p-콘택트(76)에 전기적으로 연결되는 적어도 하나의 금속 패드(80) 및 n-콘택트(78)에 전기적으로 연결되는 적어도 하나의 금속 패드(82)를 가질 수 있다. 콘택트(76 및 78) 및 패드(80 및 82) 사이에 배치된 상호연결(도 18에는 도시 생략)은 반도체 장치를 마운트(84)로 연결한다. 상호연결은, 예를 들어 금과 같은 원소 금속, 또는 솔더일 수 있다.
장착 이후에, 성장 기판(도시 생략)은 에칭 또는 레이저 멜팅(laser melting)과 같이, 기판 재료에 적합한 프로세스에 의해 제거된다. 기판을 제거하는 동안 반도체 층을 지지하고 깨짐을 방지하기 위해 장착 이전 또는 이후에 장치와 마운트(84) 사이에 경식 언더필(rigid underfill)이 제공될 수 있다. 장치층(10)이 성장되는 템플레이트(75)는 그대로 남아있거나, 완전히 제거되거나, 또는 부분적으로 제거될 수 있는데, 예를 들어 이는 에칭에 의해 이루어진다. 성장 기판 및 임의의 반도체 재료를 제거함으로써 노출되는 표면은, 예를 들어 광전자화학적 에칭(photoelectrochemical etching)과 같은 에칭 프로세스 또는 연 삭(grinding)과 같은 기계적 프로세스에 의해 거칠게 될 수 있다. 빛이 추출되는 표면을 거칠게 하는 것은 장치로부터의 빛의 추출을 향상시킬 수 있다. 선택적으로, 광자결정 구조(photonic crystal structure)가 표면에 형성될 수 있다. 형광층과 같은, 또는 다이크로익(dichroics) 또는 편광자(polarizers)와 같이 업계에 알려진 2차 광학 소자(optics)와 같은 구조(85)가 방출 표면에 적용될 수 있다.
도 19는 패키징된 발광 장치의 분해 조립도인데, 이는 미국 특허 제6,274,924호에 보다 상세히 설명되어 있다. 방열 슬러그(heat-sinking slug; 100)는 삽입-성형된 리드프레임으로 위치된다. 삽입-성형된 리드프레임은, 예를 들어 전기적 경로를 제공하는 금속 프레임(106) 주변에 성형된 충전된 플라스틱 재료(105)이다. 슬러그(100)는 선택적인 반사컵(reflector cup; 102)을 포함할 수 있다. 위의 실시예들에서 설명된 임의의 장치일 수 있는 발광 장치 다이(104)는 슬러그(100)에 직접적으로 또는 열 전도성 서브마운트(103)를 통해 간접적으로 장착된다. 광학 렌즈일 수 있는 커버(108)가 추가될 수 있다.
본 발명을 상세히 설명했지만, 본 개시로부터 당업자는 여기에 설명된 본 발명의 개념의 사상을 벗어나지 않고 본 발명에 변경이 이루어질 수 있다고 이해할 것이다. 그러므로, 본 발명의 범위는 설명되고 기술된 구체적인 실시예들에 한정되도록 의도되지 않았다. 구체적으로, 저온층(26)은 InGaN 대신에 AlGaN 또는 AlInGaN으로 구성될 수 있다. 저온층(26)이 AlGaN으로 구성되는 실시예의 경우, 저온층(26)의 평면 격자 상수는 핵생성층(22)의 것보다 작은데, 이는 짧은 파장의 UV 방출기를 위해 사용되는 AlGaN 또는 AlInGaN 층의 스트레인을 감소시킬 것이다. 저온층(26)이 AlInGaN으로 구성되는 실시예의 경우, 저온층(26)의 평면 격자 상수는 저온층(26)의 인듐과 알루미늄의 비율에 따라 층(22)의 평면 격자 상수보다 크거나 작을 수 있다. 또한, 여기에 개시되는 본 발명은 발광 장치뿐 아니라 전자 또는 광전자 장치(예를 들어, FET와 같은 트랜지스터 또는 검출기를 포함함)에도 적용될 수 있다.

Claims (23)

  1. 방법으로서,
    III-니트라이드 구조를 기판 위에 성장시키는 단계
    를 포함하며,
    상기 III-니트라이드 구조는 템플레이트, 및 상기 템플레이트 위에 성장되고 n-형 영역과 p-형 영역 사이에 배치되는 III-니트라이드 발광층을 포함하는 장치 층들을 포함하고,
    상기 템플레이트는,
    상기 기판 바로 위에 성장되고 인듐이 없는 제1 층(22);
    상기 제1 층 위에 성장되는 제1 단결정 층(a first single crystal layer)(24);
    상기 제1 단결정 층 위에 성장되는 제2 단결정 층(30) - 상기 제2 단결정 층(30)과 동일한 조성의 재료의 벌크 격자 상수는 상기 제1 단결정 층(24)과 동일한 조성의 재료의 벌크 격자 상수보다 더 큼 -;
    상기 제2 단결정 층 위에 성장되고, 인듐을 포함하는 비단결정 층인 제2 층(26); 및
    상기 제2 층(26) 위에 성장되는 제3 단결정 층(28)
    을 포함하고,
    상기 제3 단결정 층(28)의 InN 조성은 상기 제2 단결정 층(30)의 InN 조성보다 더 큰, 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 단결정 층(24)은 GaN 층이고 상기 제3 단결정 층(28)은 InN 조성이 0.5%에서 20% 사이인 InGaN 층인 방법.
  4. 제1항에 있어서,
    상기 템플레이트는,
    상기 제3 단결정 층(28) 위에 성장되고, 인듐을 포함하는 비단결정 층인 제3 층; 및
    상기 제3 층 위에 성장되는 제4 단결정 층
    을 더 포함하는 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제2 단결정 층(30)의 성장 온도와 상기 제2 층(26)의 성장 온도 사이의 차이는 최소 350℃인 방법.
  9. 제1항에 있어서,
    상기 템플레이트는, 상기 제2 층과 상기 제3 단결정 층 사이에 배치되는 제4 단결정 층(31)을 더 포함하는 방법.
  10. 제9항에 있어서,
    상기 제3 단결정 층(28)의 InN 조성은 상기 제4 단결정 층(31)의 InN 조성과 상이한 방법.
  11. 제1항에 있어서,
    상기 제2 층(26)은 1x1018 cm-3에서 1x1020 cm-3 사이의 탄소 함량을 갖는 방법.
  12. 제1항에 있어서,
    상기 제2 층(26), 상기 제2 층 바로 위의 층, 및 상기 제2 층 바로 아래의 층 중의 하나가, 1x102 cm-1에서 1x107 cm-1 사이의, 상기 장치 층들과 상기 제1 단결정 층 사이에 배치된 인터페이스에 평행한 결함 밀도를 갖는 방법.
  13. 제1항에 있어서,
    상기 III-니트라이드 구조를 마운트(84)에 연결하는 단계; 및
    상기 성장 기판(20)을 제거하는 단계
    를 더 포함하는 방법.
  14. 제13항에 있어서,
    상기 성장 기판(20)을 제거하는 단계 이후에 상기 템플레이트의 일부분을 제거하는 단계를 더 포함하는 방법.
  15. 제1항에 있어서,
    상기 발광층은 상기 발광층과 동일한 조성의 프리 스탠딩 재료(free standing material)의 격자 상수에 대응하는 벌크 격자 상수(bulk lattice constant) abulk를 갖고;
    상기 발광층은 상기 구조에서 성장된 상기 발광층의 격자 상수에 대응하는 평면 격자 상수(in-plane lattice constant) ain-plane을 가지며;
    상기 발광층의 |(ain-plane - abulk)| / abulk는 1% 미만인 방법.
  16. 제1항에 있어서,
    상기 발광층의 a-격자 상수는 3.189 옹스트롬보다 더 큰 방법.
  17. 제1항에 있어서,
    상기 구조는 상기 기판(20)의 주결정면으로부터 최소 0.1°만큼 기울어진 상기 기판의 표면 위에 성장되는 방법.
  18. 제1항에 있어서,
    상기 발광층은 15 옹스트롬보다 더 두꺼운 두께를 갖는 방법.
  19. 제1항에 있어서,
    상기 발광층은 1x1018 cm-3에서 1x1020 cm-3 사이의 도펀트 농도로 실리콘으로 도핑되는 방법.
  20. 제1항에 있어서,
    상기 제1 층(22)은 500 옹스트롬보다 얇은 두께를 갖는 비단결정 GaN 층이고;
    상기 제1 단결정 층(24)은 GaN 또는 AlInGaN이고 500 옹스트롬보다 두꺼운 두께를 가지며;
    상기 제2 층(26)은 500 옹스트롬보다 얇은 두께 및 0%보다 높고 20%보다 낮은 InN 조성을 갖는 비단결정 InGaN 층인
    방법.
  21. 제1항에 있어서,
    상기 제1 단결정 층(24)의 성장 온도와 상기 제2 층(26)의 성장 온도 사이의 차이는 최소 300℃인 방법.
  22. 삭제
  23. 삭제
KR1020097015143A 2006-12-22 2007-12-21 스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 ｉｉｉ-니트라이드 발광 다이오드 KR101505833B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/615,826 US7534638B2 (en) 2006-12-22 2006-12-22 III-nitride light emitting devices grown on templates to reduce strain
US11/615,826 2006-12-22
PCT/IB2007/055265 WO2008078300A2 (en) 2006-12-22 2007-12-21 Iii-nitride light emitting diodes grown on templates to reduce strain

Publications (2)

Publication Number Publication Date
KR20090094150A KR20090094150A (ko) 2009-09-03
KR101505833B1 true KR101505833B1 (ko) 2015-03-25

Family

ID=39273393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015143A KR101505833B1 (ko) 2006-12-22 2007-12-21 스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 ｉｉｉ-니트라이드 발광 다이오드

Country Status (9)

Country Link
US (1) US7534638B2 (ko)
EP (1) EP2126984B1 (ko)
JP (1) JP5754886B2 (ko)
KR (1) KR101505833B1 (ko)
CN (1) CN101636849B (ko)
BR (1) BRPI0721105A2 (ko)
RU (1) RU2466479C2 (ko)
TW (1) TWI452717B (ko)
WO (1) WO2008078300A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
CN101283287B (zh) 2005-10-11 2013-03-06 皇家飞利浦电子股份有限公司 采用集成电子器件的rf天线
US8183577B2 (en) * 2009-06-30 2012-05-22 Koninklijke Philips Electronics N.V. Controlling pit formation in a III-nitride device
TWI442455B (zh) 2010-03-29 2014-06-21 Soitec Silicon On Insulator Iii-v族半導體結構及其形成方法
JP5259660B2 (ja) * 2010-09-06 2013-08-07 株式会社東芝 半導体発光素子
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
WO2013082592A1 (en) * 2011-12-03 2013-06-06 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
WO2013116622A1 (en) 2012-02-01 2013-08-08 Sensor Electronic Technology, Inc. Epitaxy technique for reducing threading dislocations in stressed semiconductor compounds
JP6316210B2 (ja) * 2012-02-28 2018-04-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 交流ｌｅｄのためのシリコン基板上における窒化ガリウムｌｅｄの窒化アルミニウムガリウム／窒化ガリウムデバイスとの集積化
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
CN103682005B (zh) * 2012-09-12 2016-12-07 顾玉奎 Led磊晶制程
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US11621371B2 (en) * 2019-09-30 2023-04-04 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Epitaxial structure, preparation method thereof, and LED

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918092A (ja) * 1995-06-28 1997-01-17 Sony Corp 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法
JPH09199759A (ja) * 1996-01-19 1997-07-31 Toyoda Gosei Co Ltd ３族窒化物半導体の製造方法及び半導体素子
JP2006324507A (ja) * 2005-05-19 2006-11-30 Mitsubishi Chemicals Corp 発光ダイオードの製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637304T2 (de) * 1995-03-17 2008-08-07 Toyoda Gosei Co., Ltd. Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
JPH08293473A (ja) * 1995-04-25 1996-11-05 Sumitomo Electric Ind Ltd エピタキシャルウェハおよび化合物半導体発光素子ならびにそれらの製造方法
JP2839077B2 (ja) * 1995-06-15 1998-12-16 日本電気株式会社 窒化ガリウム系化合物半導体発光素子
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JP4783483B2 (ja) * 1997-11-07 2011-09-28 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体基板および半導体基板の形成方法
JPH11243251A (ja) 1998-02-26 1999-09-07 Toshiba Corp 半導体レーザ装置
SG75844A1 (en) 1998-05-13 2000-10-24 Univ Singapore Crystal growth method for group-iii nitride and related compound semiconductors
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP4298023B2 (ja) * 1998-10-28 2009-07-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法
JP2001160627A (ja) * 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP2002100837A (ja) * 2000-09-25 2002-04-05 Sharp Corp 窒化物半導体発光素子およびその製造方法
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6489636B1 (en) * 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
GB2378039B (en) 2001-07-27 2003-09-17 Juses Chao AlInGaN LED Device
JP3969989B2 (ja) * 2001-10-10 2007-09-05 三洋電機株式会社 窒化物系半導体素子およびその製造方法
US6833564B2 (en) * 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
JP2006324685A (ja) * 2002-07-08 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
RU2262155C1 (ru) * 2004-09-14 2005-10-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в ультрафиолетовом диапазоне
RU2277736C1 (ru) * 2005-02-02 2006-06-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в синей области видимого спектра
KR101374512B1 (ko) * 2005-06-15 2014-03-14 이섬 리서치 디벨러프먼트 컴파니 오브 더 히브루 유니버시티 오브 예루살렘 엘티디. Ⅲ족-ⅴ족 반도체 코어-헤테로쉘 나노결정
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918092A (ja) * 1995-06-28 1997-01-17 Sony Corp 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法
JPH09199759A (ja) * 1996-01-19 1997-07-31 Toyoda Gosei Co Ltd ３族窒化物半導体の製造方法及び半導体素子
JP2006324507A (ja) * 2005-05-19 2006-11-30 Mitsubishi Chemicals Corp 発光ダイオードの製造方法

Also Published As

Publication number Publication date
TW200845427A (en) 2008-11-16
BRPI0721105A2 (pt) 2014-03-04
EP2126984A2 (en) 2009-12-02
TWI452717B (zh) 2014-09-11
JP5754886B2 (ja) 2015-07-29
RU2009128204A (ru) 2011-01-27
RU2466479C2 (ru) 2012-11-10
US7534638B2 (en) 2009-05-19
WO2008078300A3 (en) 2008-10-23
JP2010514192A (ja) 2010-04-30
CN101636849B (zh) 2011-06-29
WO2008078300A2 (en) 2008-07-03
US20080153191A1 (en) 2008-06-26
KR20090094150A (ko) 2009-09-03
CN101636849A (zh) 2010-01-27
EP2126984B1 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
US7547908B2 (en) III-nitride light emitting devices grown on templates to reduce strain
KR101505833B1 (ko) 스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 ｉｉｉ-니트라이드 발광 다이오드
US7951693B2 (en) III-nitride light emitting devices grown on templates to reduce strain
US20090032828A1 (en) III-Nitride Device Grown on Edge-Dislocation Template

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 6