CN101636849B - 生长在模板上以减小应变的ⅲ族氮化物发光器件 - Google Patents

生长在模板上以减小应变的ⅲ族氮化物发光器件 Download PDF

Info

Publication number
CN101636849B
CN101636849B CN2007800476783A CN200780047678A CN101636849B CN 101636849 B CN101636849 B CN 101636849B CN 2007800476783 A CN2007800476783 A CN 2007800476783A CN 200780047678 A CN200780047678 A CN 200780047678A CN 101636849 B CN101636849 B CN 101636849B
Authority
CN
China
Prior art keywords
layer
lattice constant
single crystalline
described method
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800476783A
Other languages
English (en)
Other versions
CN101636849A (zh
Inventor
P·N·格里洛特
N·F·加德纳
W·K·戈茨
L·T·罗马诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Lumileds LLC
Original Assignee
Koninklijke Philips Electronics NV
Philips Lumileds Lighing Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Lumileds Lighing Co LLC filed Critical Koninklijke Philips Electronics NV
Publication of CN101636849A publication Critical patent/CN101636849A/zh
Application granted granted Critical
Publication of CN101636849B publication Critical patent/CN101636849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在III族氮化物发光器件中，包括发光层的器件层(10)生长于模板之上，该模板设计成减小该器件中尤其是该发光层中的应变。该模板包括：直接生长于衬底(20)上的第一层(22)，该第一层基本上不含铟；生长于该第一层之上的第一基本单晶层(24)；生长于该第一基本单晶层之上的第二层(26)，其中该第二层是包括铟的非单晶层。器件层生长于该模板之上，该器件层包括置于n型区域和p型区域之间的III族氮化物发光层。减小该发光器件中的应变可以改善该器件的性能。该模板可以在从常规生长模板可获得的晶格常数范围上扩展该发光层中的晶格常数。应变被如下定义：给定层具有体晶格常数abulk和面内晶格常数ain-plane，其中体晶格常数abulk对应于与该给定层具有相同组分的自支撑材料的晶格常数，面内晶格常数ain-plane对应于该结构中生长的该层的晶格常数。层中的应变量是|(ain-plane-abulk)|/abulk。在某些实施例中，该发光层中的应变小于1％。

Description

生长在模板上以减小应变的Ⅲ族氮化物发光器件
技术领域
本发明涉及用于半导体发光器件的生长技术和器件结构。
背景技术
包括发光二极管(LED)、谐振腔发光二极管(RCLED)、垂直腔激光二极管(VCSEL)以及边缘发射激光器的半导体发光器件是目前可获得的最高效的光源之一。在能够跨越UV、可见以及可能的红外光谱工作的高亮度发光器件的制造中当前感兴趣的材料体系包括III-V族半导体，特别是镓、铝、铟和氮的二元、三元以及四元合金，也称为III族氮化物材料。典型地，III族氮化物发光器件通过金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或其它外延技术在蓝宝石、碳化硅、III族氮化物或其它合适衬底上外延生长不同成份和掺杂剂浓度的半导体层的堆叠来制作。该堆叠通常包括形成于衬底上的掺杂有例如Si的一个或多个n型层、形成于该一个或多个n型层上的有源区内的一个或多个发光层，以及形成于该有源区上的掺杂有例如Mg的一个或多个p型层。电接触形成于n型区域和p型区域上。对于诸如场效应晶体管(FET)和探测器之类的其它光电以及电子器件，这些III族氮化物材料也是感兴趣的。
发明内容
在本发明的实施例中，III族氮化物器件的包括发光层的器件层生长于模板之上，该模板被设计以减小器件尤其是发光层中的应变。该应变可以如下定义：给定层具有体晶格常数abulk和面内晶格常数ain-plane，其中体晶格常数abulk对应于与该给定层具有相同成份的自支撑材料的晶格常数，面内晶格常数ain-plane对应于在该结构中生长的该层的晶格常数。层中的应变量是形成特定层的材料的面内晶格常数与器件中该层的体晶格常数之差除以该体晶格常数。
减小发光器件中的应变可以改善器件的性能。模板可以在从常规生长模板可得的晶格常数范围上扩展发光层中的晶格常数。在本发明的某些实施例中，发光层中的应变小于1％。
在某些实施例中，模板包括在低温生长的两层：直接生长于衬底上的诸如GaN的无铟成核层和在该无铟层之上生长的诸如InGaN的含铟层。两层均可以是非单晶层。在某些实施例中，诸如GaN层的单晶层可以生长于成核层和含铟层之间。在某些实施例中，诸如GaN、InGaN或AlInGaN的单晶层可以生长于低温含铟层之上。
在某些实施例中，模板还包括多层堆叠或渐变区域，或者通过包括热退火或热循环生长步骤的工艺形成。
根据本发明的一种半导体发光器件的制造方法包括：在衬底上生长III族氮化物结构，该III族氮化物结构包括：
模板，该模板包括：
直接生长于该衬底上的第一层，该第一层不含铟；
生长于该第一层之上的第一基本单晶层；
生长于该第一基本单晶层之上的第二层，其中该第二层是包括铟的非单晶层；以及
生长于该模板上的器件层，该器件层包括置于n型区域和p型区域之间的III族氮化物发光层。
根据本发明的一个方面，发光层的a晶格常数大于3.189埃。
根据本发明的另一个方面，发光层中的a晶格常数大于
Figure GSB00000323216900021
根据本发明的再一个方面，第一基本单晶层是GaN或AlInGaN且厚度大于500埃；该第二层是厚度大于500埃且InN组分大于0且小于20％的非单晶InGaN层。
附图说明
图1是根据现有技术器件的一部分的截面图。
图2是包括在常规低温成核层之后生长的低温InGaN层的器件一部分的截面图。
图3是包括在多个低温成核层之上生长的低温InGaN层的器件一部分的截面图。
图4是包括在常规低温成核层之上生长的多个低温层的器件一部分的截面图。
图5是包括多于一组低温成核层和低温InGaN层的器件一部分的截面图。
图6是包括多个低温InGaN层的器件一部分的截面图。
图7是图6的结构在退火和生长器件层之后的截面图。
图8是包括在高温GaN层之后生长的低温InGaN层的器件一部分的截面图。
图9是包括在低温InGaN层之后生长的高温InGaN层的器件一部分的截面图。
图10是包括在低温InGaN层之后生长的高温InGaN层的器件一部分的截面图，该低温InGaN层是在高温GaN层之后生长的。
图11是包括置于两个高温InGaN层之间的低温InGaN层的器件一部分的截面图。
图12是包括在低温InGaN层之上生长的两个高温InGaN层的器件一部分的截面图。
图13是包括由热循环生长来生长的多个富铟和贫铟层的器件一部分的截面图。
图14是包括低温层和渐变组分层的器件一部分的截面图。
图15是对于包括GaN成核层和厚高温GaN层的若干器件以及对于包括低温InGaN层和厚高温GaN层的若干器件，c晶格常数作为a晶格常数的函数的曲线图。
图16是对于若干器件的c和a晶格常数的曲线图。
图17说明诸如蓝宝石的纤锌矿结构的若干主晶面。
图18说明从中移除了生长衬底的倒装芯片发光器件的一部分。
图19是封装的发光器件的分解图。
具体实施方式
半导体发光器件的性能可以通过测量外量子效率来计量，该外量子效率测量针对供给到器件的每个电子从该器件提取的光子数。当应用于常规III族氮化物发光器件的电流密度增加时，器件的外量子效率最初增加，然后降低。当电流密度增加超过零时，外量子效率增加，在给定电流密度(例如，对于某些器件，在约10A/cm2)达到峰值。当电流密度增加到超过峰值时，外量子效率最初快速降低，然后在较高的电流密度(例如，对于某些器件，超过200A/cm2)缓慢地降低。器件的量子效率还随着发光区域中InN组分增加和发射光的波长增加而降低。
减小或反转高电流密度处量子效率降低的一种技术是形成较厚的发光层。然而，由于III族氮化物器件层中的应变，厚III族氮化物发光层的生长是困难的。而且，为了在获得较长波长的发射，希望结合较高的InN组分。然而，因为III族氮化物器件层中的应变，高InN组分的III族氮化物发光层的生长是困难的。
因为本族(native)III族氮化物生长衬底一般是昂贵的，并不广泛可得，且对于商用器件的生长是不实际的，因此III族氮化物器件经常生长于蓝宝石(Al2O3)或SiC衬底上。这种非本族衬底具有与该衬底上生长的III族氮化物器件层的体晶格常数不同的晶格常数、与器件层不同的热膨胀系数以及不同的化学和结构属性，导致器件层中的应变以及器件层和衬底之间的化学和结构失配。这种结构失配的示例例如可以包括GaN的晶体结构与其上生长GaN的蓝宝石衬底的晶体结构之间的面内旋转。
当在此使用时，“面内”晶格常数指器件内层的实际晶格常数，且“体”晶格常数指给定组分的驰豫的自支撑材料的晶格常数。层中的应变量在等式(1)中定义。
应变＝ε＝(ain-plane-abulk)/abulk    (1)
注意，等式(1)中的应变ε可以为正也可以为负，即ε＞0或者ε＜0。在无应变膜中，ain-plane＝abulk，所以等式(1)中ε＝0。ε＞0的膜被称为处于张应变或受张力，而ε＜0的膜被称为处于压应变或受压力。张应变的示例包括生长于无应变GaN之上的应变AlGaN膜，或者生长于无应变InGaN之上的应变GaN膜。在这两种情况下，应变膜的体晶格常数小于其上生长该应变膜的无应变层的体晶格常数，所以应变膜的面内晶格常数被拉伸以匹配无应变层的面内晶格常数，给出等式(1)中的ε＞0，据此，该膜被称为受张力。压应变的示例包括生长于无应变GaN之上的应变InGaN膜，或者生长于无应变AlGaN之上的应变GaN膜。在这两种情况下，应变膜的体晶格常数大于其上生长该应变膜的无应变层的体晶格常数，所以应变膜的面内晶格常数被压缩以匹配无应变层的面内晶格常数，给出等式(1)中的ε＜0，据此，该膜被称为受压力。
在张力膜中，应变用于拉动原子彼此分离以增大面内晶格常数。这种张应变通常是不希望的，因为膜可能通过破裂而对张应变做出反应，这减小了膜中的应变但是折衷了膜的结构和电学完整性。在压力膜中，应变用于将原子推到一起，且这种效果例如可以减小InGaN膜中诸如铟的大原子的结合，或者减小InGaN LED中的InGaN有源层的材料质量。在很多情况下，张应变和压应变都是不希望的，且减小器件的各个层中的张应变或压应变是有益的。在这种情况下，更方便地是参考如等式(2)中定义的应变的绝对值或幅度。当在此使用时，术语“应变”应被理解为意味着应变的绝对值或幅度，如等式(2)中定义。
应变＝|ε|＝|(ain-plane-abulk)|/abulk    (2)
当III族氮化物器件常规地生长于Al2O3上时，生长在衬底上的第一结构一般是面内a晶格常数约为
Figure GSB00000323216900051
或更小的GaN模板层。该GaN模板用作发光区域的晶格常数模板，这是因为它设置模板层之上生长的包括InGaN发光层的所有器件层的晶格常数。因为InGaN的体晶格常数大于常规GaN模板的面内晶格常数，当生长于常规GaN模板之上时，发光层受压应变。例如，配置成发射约450nm的光的发光层可以具有In0.16Ga0.84N的组分，和GaN的晶格常数
Figure GSB00000323216900052
相比，该组分具有的体晶格常数。因为器件被设计成在较长波长发光，当发光层中的InN组分增加时，发光层中的压应变也增加。
如果应变层的厚度增加到超过临界值，位错或其它缺陷形成于层内以减小与应变相关的能量，如通过引用结合于此的Tomiya等人的，Proceedings of SPIE，volume 6133，pages 613308-1-613308-10(2006)所述。结构缺陷可以与非辐射复合中心相关，该非辐射复合中心可以显著减小器件的量子效率。因此，发光层的厚度必须保持在该临界厚度以下。当InN组分和峰值波长增加时，发光层中的应变增加，因而发光层的临界厚度减小。
即使发光层的厚度保持在该临界厚度以下，在某些组分和温度，InGaN合金是热力学不稳定的，如通过引用结合于此的Ponce等人的，Physica Status Solidi，volume B 240，pages 273-284(2003)所述。例如，在典型地用于InGaN生长的温度，InGaN可能呈现旋节(spinodal)分解，其中组分均匀的InGaN层转变为具有高于平均InN组分的区域和低于平均InN组分的区域的层。InGaN发光层中的旋节分解生成非辐射复合中心且可以增加内部吸收，这会减小器件的量子效率。随着发光层的厚度增加、发光层中平均InN组分增加和/或发光层中的应变增加，旋节分解的问题恶化。例如，在生长于GaN模板上且配置成在550nm发光的发光层的情况，＞20％的InN组分和
Figure GSB00000323216900061
的优选厚度的组合超出了旋节分解限制。
因此，如上所述，希望增加发光层的厚度以减小或消除当电流密度增加时发生的外量子效率的减小，或者希望增加InN组分以获得较长的发射波长。在这两种情况下，必须减小发光层中的应变以生长较厚或者较高组分的发光层，通过增加临界厚度来保持缺陷数目处于可接受范围内，以及增加层可以生长而不发生旋节分解的厚度。本发明的实施例设计成减小III族氮化物器件的器件层尤其是发光层中的应变。
图1说明具有生长于衬底1上的常规成核层2的器件。一个或多个高温层3和5可以生长于成核层2之上，且器件层6可以生长于高温层3或5之上。减小III族氮化物发光层中的应变的先前方法包括在已合并(coalesced)GaN区域3之上生长高温的基本单晶的InGaN区域5，如图1所示且如美国专利6,489,636所述，或者直接在蓝宝石衬底上生长含铟成核层2，如图1所示且如英国专利申请GB 2 338107A所述。然而，生长在已合并GaN层之上的InGaN区域通常并不有效地驰豫，因而提供了应变和相关缺陷的有限的减小，在英国专利申请GB 2 338 107A中描述的方法包括在蓝宝石上直接生长含铟成核层，这导致器件层中的一个或多个问题，包括高位错密度、粗糙表面和诸如碳和氧的高浓度杂质。因此，不仅必须控制器件层中的应变，而且必须控制位错密度和表面粗糙度。
控制如图1所示的常规GaN模板中应变的另一方法是控制GaN模板中的位错密度，如通过引用结合于此的
Figure GSB00000323216900062
等人的，AppliedPhysics Letters，volume 78，pages 1976-1978(2001)所述。在该方法中，a晶格常数随着增加的穿透位错密度(threading dislocation density)(TDD)而增加。尽管a晶格常数和穿透位错密度之间的确切关系取决于很多因素，包括Si浓度、生长温度和模板厚度，但常规GaN模板中的a晶格常数和穿透位错密度之间的近似关系可以描述如下：
ain-plane＝3.1832+9.578×10-13＊TDD    (3)
注意从等式(3)可以看出，
Figure GSB00000323216900071
的面内a晶格常数对应于大约6×109cm-2的穿透位错密度。尽管该a晶格常数可以使用不同Si浓度、不同生长温度或不同模板厚度在较低的穿透位错密度获得，但发明人观察到，a晶格常数大于
Figure GSB00000323216900072
的常规GaN模板一般具有至少2×109cm-2的穿透位错密度。通过改变诸如图1中的常规GaN模板中的穿透位错密度，发明人在约
Figure GSB00000323216900073
至
Figure GSB00000323216900074
的范围上改变常规GaN模板中的面内a晶格常数。
尽管增加穿透位错密度一般在增加常规GaN模板中的a晶格常数方面是有效的，该方法具有若干缺点。例如，诸如位错的缺陷用作非辐射复合中心，这可以减小III族氮化物发光器件的外量子效率，如通过引用结合于此的Koleske等人的，Applied Physics Letters，volume 81，pages 1940-1942(2002)所述。因此，希望减小位错密度以增加外量子效率。而且，当常规GaN模板中的面内a晶格常数接近和超过约
Figure GSB00000323216900075
时，由于过度的张应变，GaN层倾向于破裂，如通过引用结合于此的Romano等人的，Journal of Applied Physics，volume 87，pages 7745-7752(2000)所述。因此，希望打破二元组分GaN模板支配的a晶格常数和位错密度之间的关系。具体而言，与低穿透位错密度模板组合地获得低应变有源层是用于增加III族氮化物LED的外量子效率和波长的重要目标。在本发明的某些实施例中，其上生长器件层的模板基本无破裂，且其面内a晶格常数大至
Figure GSB00000323216900076
且穿透位错密度低于2×109cm-2。
在本发明的实施例中，半导体发光器件的器件层生长于此处被称为模板的结构之上，该模板结合了用于控制器件层中的晶格常数(以及因此控制应变)的成分。增加器件中晶格常数的结构可能导致不希望增加的表面粗糙度或者增加的穿透位错密度，因而模板也可以包括用于控制器件层尤其是发光区域中穿透位错密度和表面粗糙度的成分。模板设置生长于该模板之上的半导体层的穿透位错密度和晶格常数。模板用作从GaN晶格常数到更接近地匹配发光层体晶格常数的晶格常数的晶格常数过渡。该模板设置的晶格常数可以比生长于常规模板上器件中可获得的晶格常数更加接近匹配器件层的体晶格常数，导致和常规GaN模板上生长的器件相比，以可接受的穿透位错密度和表面粗糙度获得较小的应变。
上述器件层包括夹在至少一个n型层和至少一个p型层之间的至少一个发光层。不同组分和掺杂剂浓度的附加层可以被包括在每个n型区域、发光区域和p型区域中。例如，n和p型区域可以包括相反导电类型的层或者非故意掺杂的层、被设计为有利于生长衬底的后续释放或者有利于衬底移除之后半导体结构减薄的释放层，以及希望发光区域有效地发光的特定光或电属性而设计的层。在某些实施例中，夹住发光层的n型层可以是模板的部分。
在下文所述的实施例中，发光层或多个发光层中的InN组分可能较低，使得器件发射蓝光或者UV光；或者可能较高，使得器件发射绿光或更长波长的光。在某些实施例中，器件包括一个或多个量子阱发光层。多个量子阱可以通过势垒分离。例如，每个量子阱可以具有大于
Figure GSB00000323216900081
的厚度。
在某些实施例中，器件的发光区域是厚度介于50至
Figure GSB00000323216900082
之间、更优选地介于100至
Figure GSB00000323216900083
之间的单个厚发光层。最佳厚度可依赖于发光层中的缺陷数目。发光区域中的缺陷浓度优选地被限制为小于109cm-2，更优选地，限制于小于108cm-2，更优选地限制于小于107cm-2，且更优选地限制于小于106cm-2。
在某些实施例中，器件中的至少一个发光层掺杂诸如Si的掺杂剂到1×1018cm-3至1×1020cm-3的掺杂剂浓度。Si掺杂可以影响发光层中的面内a晶格常数，潜在地进一步减小发光层中的应变。
在本发明的某些实施例中，模板包括至少一个低温InGaN层。已经观察到，H2可能影响铟结合到InGaN膜中，如通过引用结合于此的Bosi和Fornari，Journal of Crystal Growth，volume 265，pages434-439(2004)所述。诸如生长温度、生长压力、生长速率和NH3流量之类的各种其它参数也可以影响铟结合到InGaN膜中，如通过引用结合于此的Oliver等人的，Journal of Applied Physics，volume 97，pages 013707-1-013707-8(2005)中部分描述的。可变H2流量因而有时用作控制InGaN或AlInGaN膜中的InN组分的手段。因此在某些实施例中，此处描述的模板使用在模板生长过程中进入到反应器中的可变H2流量、可变N2流量或者可变NH3流量的其中之一或多个进行生长。在其它实施例中，在模板生长过程中使用可变温度或可变压力或者可变生长速率生长模板。在其它实施例中，在模板生长过程中使用可变H2流量、可变N2流量、可变NH3流量、可变温度、可变压力或可变生长速率的其中之一或多个的任一组合来生长模板。
图2说明本发明的第一实施例。常规低温成核层22直接生长于蓝宝石衬底20的表面上。成核层22典型地是在400至750℃的温度生长到例如高达500埃厚度的诸如非晶、多晶或立方相GaN层的低质量非单晶层。
第二层26也可以低温生长于成核层22之上。低温层26例如可以是在400至750℃的温度，更优选地400至650℃的温度，更优选地500至600℃的温度生长到例如高达500埃厚度的诸如非晶、多晶或者立方相III族氮化物层的低质量非单晶层。在某些实施例中，低温层26小于300埃厚。低温层26例如可以是InN组分大于0％且经常小于20％，更优选地介于3％至6％，更优选地介于4％至5％之间的InGaN层。在某些实施例中，低温层26中的InN组分小，例如小于2％。该结构可以在生长成核层22之后但在生长低温层26之前、在生长低温层26之后，或者在两个时间都退火。例如，该结构一般可以在H2和NH3；N2和NH3；或者H2、N2和NH3的气氛中以介于950至1150℃之间的温度退火30秒至30分钟。在某些实施例中，Ga、Al或In前驱物可以在退火工艺的至少一部分中引入。器件层10然后生长于该低温层26之上。低温层26可以扩展器件层10的晶格常数使其超出常规成核结构例如传统GaN模板可获得的晶格常数的范围。发生晶格常数的扩展，这是因为低温层26并不与底层匹配地生长，非常像GaN成核层具有不同于蓝宝石或SiC或其它衬底(在其上生长GaN成核层)的晶格常数。因而，如上所述，低温层26用作从成核层22的晶格常数到较大晶格常数的过渡。与例如图1所示且如英国专利申请GB 2 338 107A所述的使用直接生长于衬底上的含InN成核层2的III族氮化物器件相比，如图2所示的使用低温InGaN层26的III族氮化物器件可以生长为较高质量。
在某些实施例中，低温层26可以由AlGaN或AlInGaN而非InGaN组成，使得低温层26减小由成核层22确立的晶格常数以减小UV器件的AlGaN发光区域中的张应变。这种器件的发光有源层例如可以是AlGaN或AlInGaN。
在本发明的某些实施例中，图2中所示的器件可以包括一个或多个层堆叠。多层堆叠的示例包括多个成核层22或多个低温层26。例如，一个或多个附加GaN成核层可以置于衬底20和InGaN低温层26之间，如图3所示。备选地，多个InGaN低温层26可以在成核层22之后生长，如图4所示。在包括具有多层堆叠的模板的器件的另一示例中，GaN低温层22及随后的InGAN低温层26的序列可以重复一次或者多次，如图5所示。多个成核层或低温层的使用可以减小器件中的穿透位错密度和堆垛层错密度(stacking fault density)。
在某些实施例中，图4或图5中的多个低温层26可以具有不同的InN组分或者不同的厚度，如图6中的多个低温层32、34和36所示。图6中示出的结构可以直接生长在常规衬底20上或者生长于成核层22之上，如图2所示。最靠近衬底的低温层——层32可以具有最高的铟组分，而最远离衬底的低温层——层36可以具有最低的铟组分。在另一实施例中，最靠近衬底的低温层——层32可以具有最低的铟组分，而最远离衬底的低温层——层36可以具有最高的铟组分。备选地，可以使用任意顺序的低温层。GaN帽层38可以在顶部低温层之上形成。每个低温层不需要具有相同的厚度。例如，较低铟组分层可以比较高铟组分层厚。可以使用比图6中示出的3个低温层更多或更少的低温层。另外，图6中示出的低温层的多个堆叠可以被包括在器件中。这些层中每一层的厚度可以处于10埃到1000埃的范围或者更厚。
图6示出的结构可以在生长一个或多个层32、34、36或38之后退火一次或多次。该退火工艺可以导致InGaN低温层32、34、36和GaN帽层38相互混合以形成如图7所示的单个InGaN区域35，在该区域之上生长器件层10。图6中的GaN帽层38可以减小退火过程中从InGaN低温层32、34和36驱出的InN的数量。用于退火的条件选择为使得最终的结构具有平滑表面和低缺陷密度。在某些实施例中，退火包括生长暂停。例如，该结构可以在950至1150℃的温度退火30秒至30分钟。在生长低温层32、34、36之后，温度可以升高到帽层38或者待生长的下一层的生长温度，然后在生长帽层38和下一层之前存在生长暂停。在其它实施例中，退火仅是简单地在生长低温层32、34和36之后增加生长反应室中的温度到帽层38的生长温度。在某些实施例中，帽层38的生长在生长室中的温度到达帽层38所需的生长温度之前开始。在某些实施例中，帽层38可以在类似于用于生长成核层22的低温生长。在低温层32、34和36及帽层38的结构中，低InN组分层可以帮助抑制退火过程中源于高InN组分层的InN的丢失。
图3或4或5中的多层堆叠或者图6中的渐变含InN层32、34和36以及图7中的渐变含InN层可以代替此处所述任一实施例中示出的单一低温层26。当在此使用时，当描述器件中的一层或多层中的组分或掺杂剂浓度时，术语“渐变”表示涵盖以单一台阶的组分和/或掺杂剂浓度以外的任意方式实现组分和/或掺杂剂浓度变化的任意结构。每个渐变层可以是子层的堆叠，每个子层具有和与之相邻的任一子层不同的掺杂剂浓度或组分。如果子层厚度可分辨，则渐变层是阶梯渐变层。在某些实施例中，阶梯渐变层中的子层可以具有从几十埃到几千埃的厚度。在单个子层的厚度接近零的极限中，渐变层是连续渐变区域。组成每个渐变层的子层可以布置成形成组分和/或掺杂剂浓度与厚度的各式各样的剖面，包括但不限于，线性渐变、抛物线渐变以及幂级数渐变。而且，渐变层不限于单个渐变剖面，而可以包括具有不同渐变剖面的部分以及具有基本恒定组分和/或掺杂剂浓度区域的一个或多个部分。
在一个示例中，层32、34和36可以由InN组分分别为9％、6％和3％的InGaN组成。在另一示例中，层32、34和36可以具有9％、3％和9％的InN组分。在退火之后，图7中的混合区域35具有从底部向顶部单调递减、从底部向顶部单调递增或者以非单调方式变化的InN组分。
在本发明的某些实施例中，半导体发光器件的器件层生长于模板之上，该模板包括生长于高温层之上的至少一个低温层。该高温层例如可以建立低穿透位错密度和光滑表面形态，而低温层建立用于生长在模板上的层的扩展晶格常数。晶格常数发生扩展，这是因为低温层26并不与底层匹配地生长，非常像GaN成核层具有与蓝宝石或SiC或其它衬底(其上生长有GaN成核层)不同的晶格常数。图8是这种器件一部分的截面图。
在图8所示的器件中，高温层24生长于成核层22之上，该成核层22与上面参考图2描述的成核层22相同。高温层24例如可以是在900至1150℃的温度生长到至少500埃厚度的高质量晶体GaN、InGaN、AlGaN或AlInGaN层。
在生长高温层24之后，温度下降，并且生长低温层26。在某些实施例中，低温层26以0.1至
Figure GSB00000323216900121
更优选地小于
Figure GSB00000323216900122
更优选地0.5至
Figure GSB00000323216900123
的生长速率生长，以避免不希望的粗糙表面。低温层26例如可以是在400至750℃，更优选地450至650℃，更优选地500至600℃的温度生长到高达500埃厚度的诸如非晶、多晶或立方相层的低质量非单晶层。在较高温度，低温层26可以复制底层的晶格常数，而不是如所希望的那样驰豫或建立其自己的晶格常数。低温层26以足够低的温度生长，使得其不复制高温层24的晶格常数；而是，可能归因于低温层26的不良质量，低温层26可以具有比高温层24的晶格常数大的晶格常数。低温层26例如可以是InGaN层，其中InN组分介于1％至20％，优选地介于3％至6％，且更优选地介于4％至5％之间。低温层26用作从GaN成核层22的晶格常数到与器件发光层的体晶格常数更加接近匹配的较大晶格常数的过渡。
在某些实施例中，高温层24和低温层26的生长温度之差至少为300℃，更优选地至少450℃，且更优选地至少500℃。例如，高温层24可以在900至1150℃之间的温度生长，而低温层26在450至600℃之间的温度生长。
在本发明的各个实施例中，由于用于生长层26的低生长温度，低温层26可以具有高的碳含量。在某些实施例中，低温层26中的碳含量介于1×1018cm-3至1×1020cm-3之间，通常介于1×1018cm-3至1×1019cm-3之间。相反，高温层24的碳含量一般小于5×1017cm-3，更优选地小于1×1017cm-3，更优选地小于1×1016cm-3。由于高的碳含量，低温层26可以吸收有源层发射的光。在优选实施例中，低温层26的厚度因而限制为小于
Figure GSB00000323216900124
更优选地小于
Figure GSB00000323216900125
且更优选地小于
而且由于低生长温度、晶格失配和热膨胀失配，低温层26可以具有高浓度的诸如堆垛层错、位错环以及位错线的缺陷，该缺陷位于低温层26和低温层26之上直接生长的层之间界面处或附近，或者低温层26和低温层26生长于其上的层之间界面处或附近。缺陷通常大致平行于衬底20和成核层22之间的生长界面取向。这些面内缺陷的密度对低温层26和生长于低温层26之上的层的应变驰豫有贡献。注意，这些面内缺陷的浓度不一定涉及上面参考等式(3)所述的穿透位错密度。在给定的高温层24中，通过透射电子显微镜(TEM)没有发现平行于生长界面的堆垛层错或位错，表示平行于生长界面的堆垛层错和位错的密度在TEM的检测极限以下，该检测极限典型地约为1×102cm-1。InGaN低温层26的TEM图像显示，对于几千埃数量级的TEM样品厚度，具有很多平行于生长界面的位错，表示平行于生长界面的位错密度至少为1×102cm-1，更可能是1×103cm-1，且更可能至少为1×104cm-1。在某些实施例中，平行于生长界面的位错密度介于1×102cm-1至1×107cm-1之间。
在某些实施例中，低温层26可以以这样的方式生长，其在生长平面不连续，即，其可以具有故意或非故意特征，使得其为非平面或者不连续。这种故意特征的示例可以包括一个或多个涉及侧向过生长的技术类别的使用。这些技术通常使用各种术语而称谓，包括侧向外延过生长(ELO或ELOG)、面控制侧向外延过生长(FACELO)以及悬挂外延(PE)，如通过引用结合于此的Hiramatsu，Journal of Physics：Condensed Matter，volume 13，pages 6961-6975(2001)所述。这种非故意特征的示例可以包括低温层26中或者低温层26之下的一层或多层中存在与低温III族氮化物层的上表面相交的V形缺陷(通常已知为“坑”)、大的表面台阶以及其它缺陷。一个或多个这种故意侧向过生长技术或者非故意技术的使用可以限制有缺陷区域的侧向范围到模板的一小部分或者很多小部分，而模板的侧向过生长可以维持低温层26建立的大晶格常数。
在某些实施例中，器件层直接生长于图8的低温层26上。在另一实施例中，附加的高温层28可以生长于低温层26之上，复制由低温层26建立的晶格常数，如图9所示。高温层28例如可以是GaN、InGaN、AlGaN或AlInGaN。在某些实施例中，高温层28是在800至1000℃之间的温度生长到500至10000埃厚度的InGaN层。高温层28中的InN组分通常小于低温层26中的InN组分，且例如可以介于03％至20％，更优选地介于3％至6％，更优选地介于4％至5％之间。
低温层26旨在增加后续生长层的晶格常数，而高温层28旨在平滑或填充低温层26中的坑、大的表面台阶或其它缺陷。高温层28提供高质量，这是生长后续层的基础。低温层26的InN组分较高，以尽可能地扩展晶格常数，且高温层28的InN组分较低，以生长期望的高质量的层。图9中示出的器件可以在衬底和器件层之间包括多组低温层26和高温层28。通过从最靠近衬底的低温层26中最低InN组分到最接近器件层的低温层26中最高InN组分来增加低温层26中的InN组分，使用每一组，晶格常数可以扩展一个小量。当晶格常数扩展时，也可以增加可以生长可接受高质量高温层28的InN组分。因而，高温层28中的InN组分可以从最靠近衬底的高温层28中的最低InN组分增加到最靠近器件层的高温层28中的最高InN组分。尽管增加层26中的InN组分是增加层28中的InN组分的一个方法，但层28的组分可以通过其它方法增加而不增加层26的InN组分。在图10所示的另一实施例中，来自图8的高温层24可以与图9中的高温层28组合使用。
在图11中示出的另一实施例中，首先生长低温成核层22，接着是上文参考图8描述的高温层24。第二高温层30生长于高温层24之上，且低温InGaN层26生长于层30之上。高温层28然后生长于低温层26之上，且器件层10生长于高温层28之上。备选地，在图11中高温层28可以省略，且器件层10可以直接生长于低温InGaN层26的顶部上。
高温层30例如可以是在900至1000℃的温度生长到500至10000埃厚度的InGaN层，该InGaN层具有低的InN组分，例如小于5％。高温层30一般是体晶格常数大于高温层24的体晶格常数的材料。因此，低温层26以及随后生长的高温层28中的面内晶格常数可以大于低温层26直接生长于高温层24上可以获得的面内晶格常数。
在某些实施例中，图11中的高温层30和28由InGaN组成。在一个这种实施例中，高温层28可以在气氛中使用较少的H2或者在比高温层30低的温度生长，在这种情况下，高温层28可以具有比高温层30高的InN组分。例如，高温层30和低温层26的生长温度之差可以至少为350℃，更优选地至少400℃，且更优选地至少450℃。相反，低温层26和高温层28的生长温度之差可以至少为250℃，更优选地至少300℃，更优选地至少350℃。在另一实施例中，高温层28可以使用较多的H2或者比高温层30高的温度生长，在这种情况下，高温层28可以具有比高温层30低的InN组分。在另一实施例中，高温层28可以在基本等同于高温层30的条件下生长，或者高温层28可以具有与高温层30基本相同的组分。在这些实施例的每一种情形中，低温InGaN层26将中断高温层24的晶格常数，且扩展后续生长层的晶格常数，所以高温层28将具有比高温层30大的面内晶格常数。
在结构的某些实施例中，低温层26可以建立大晶格常数而高温层28可以建立光滑表面。如果低温层26的面内晶格常数显著大于高温层28的体晶格常数，则高温层28可以处于如等式(1)所定义的显著张应变，且这种张应变可以通过在高温层28中或其附近形成裂缝或其它缺陷而部分地驰豫。这种效果是不希望的，因为裂缝将劣化器件的电学和结构完整性，层28中的裂缝或其它缺陷可以减小层28中的晶格常数且增加有源区域中的压应变。在器件的某些实施例中，因此优选地，在衬底20和器件层10之间生长附加层。在一个这种实施例中，如图12所示，高温层31可以布置在低温层26和高温层28之间。在该实施例中，高温层31可以在比低温层26高的温度但是比高温层28低的温度生长。高温层28和31例如均可以是在800至1000℃的温度生长到500至10000埃厚度的InGaN。每个高温层中的InN组分例如可以介于0.5％至20％，更优选地介于3％至6％，更优选地介于4％至5％之间。
备选地，高温层28和31可以基本相同的温度生长，但是和生长高温层28相比，高温层31使用气氛中较少的H2生长。在这种情况下，高温层31可以具有比高温层28高的InN组分。备选地，高温层31可以在比高温层28高的温度或者使用更多的H2生长，在这种情况下，高温层31可以具有比高温层28低的InN组分。
在另一实施例中，多于两个的不同层可以生长在低温层26和器件层10之间。该实施例的一个示例在图13中示出，其中富InN和贫InN材料的交替层被包括在低温层26和器件层10之间的多个层堆叠中。注意图13中的多个层堆叠可以生长于图2的成核层22之上，或者图10的高温层24之上。尽管在图13中说明了三组富InN层和贫InN层，但可以使用更多或更少组。富铟层60、62和64例如可以是InGaN或AlInGaN。贫铟层61、63和65例如可以是GaN、InGaN或AlInGaN。层60、62和64可以具有3％的InN组分，而层61、63和65可以具有0.5％的InN组分。
可选的帽层67可以生长在顶部贫InN层65之上，然后器件层10生长于帽层67或者顶部贫InN层65之上。帽层67例如可以是GaN或InGaN。在另一实施例中，顶部贫铟层可以省略且器件层可以直接生长在诸如层60、62或64的顶部富铟层上。
在器件的另一实施例中，图13中的多个层堆叠将使用热循环生长或退火形成，如通过引用结合于此的Itoh等人的，Applid PhysicsLetters，volume 52，pages 1617-1618(1988)所述。热循环生长用于生长这样的器件，其具有良好表面形态且器件层中的a晶格常数大于生长于常规GaN模板上可获得的a晶格常数。热循环生长工艺涉及诸如InGaN的外延层的生长以及此后的高温生长或退火步骤。
在生长每一层60、61、62、63、64和65之后，通过停止诸如Ga、Al和In前驱物的某些前驱物气体的流量而暂停生长，然后可以通过继续N前驱物通常为NH3的流量同时维持或者升高温度而持续预定时间量来对结构进行退火。如有需要，当温度调节到下一层的生长温度时，开始下一层的生长，且引入合适的前驱物。典型的退火条件包括在H2和NH3的气氛下在1100℃退火5分钟。N2也可以被添加到气氛中或者H2可以从气氛移除以防止InGaN层过多的分解。备选地，生长可以在这些高温步骤或者温度升降期间继续。生长每一层之后的退火可以导致与生长每一层之后不进行退火的器件相比改善的表面形态，但是生长贫InN层61、63和65之后的退火可以导致额外位错或位错环的形成，这可能驰豫贫InN层中的某些应变，使得这些层不再应变到富InN层的较大a晶格常数，导致比希望的a晶格常数小的模板。
备选地，仅在生长某些或所有富InN层60、62、64之后对结构进行退火，或者仅在生长某些或所有贫InN层61、63、65之后对结构进行退火。仅在生长贫InN层61、63、65之后的退火可以导致模板中较高的平均InN组分，因为在任意退火步骤期间，贫InN层比器件中的富InN层捕获更多的InN。在另一实施例中，可以在生长每层之后对结构进行退火，其中在生长富铟层之后使用的退火条件不同于在生长贫铟层之后使用的退火条件。注意，每个富铟层60、62和64不需要组分或厚度相同。类似地，每个贫铟层61、63和65不需要组分或厚度相同。
在另一实施例中，渐变InGaN层59可以布置在低温层26和器件层10之间，如图14所示。渐变层59例如可以包括变化InN组分的一个或多个二元、三元或四元III族氮化物层。如上所述，可选的帽层(在图14中未示出)可以布置在渐变层59和器件层10之间。例如，渐变层59可以是InGaN层，其组分从与低温层26相邻的11％的最高InN组分线性渐变到与器件层10相邻的3％的最低InN组分。在另一示例中，渐变层59可以包括从与低温层26相邻的10％的高InN组分下降到与器件层10相邻的0％的低InN组分的渐变。在又一示例中，渐变层59可以包括从与低温层26相邻的8％的高InN组分下降到某一中间位置的0％低InN组分的渐变或单个台阶，接着是回到与器件层10相邻的3％较高InN组分的渐变或者单个台阶。
在某些实施例中，图11的层24和30可以与图12的层28和31组合使用。在另一实施例中，低温层26可以夹在两个渐变InGaN层59之间，如图14所示。在另一实施例中，低温层26的任意堆叠可以在高温层的任意堆叠或高温层与低温GaN层的任意堆叠之间交替生长。图2、8、9和10中示出的每个实施例可以包括渐变层、多层堆叠和退火层或者通过热循环生长生成的层，如图3至7和图11至14所讨论。
在某些实施例中，诸如图12中高温层31的层特性选择为锁定由低温层26建立的晶格常数。在某些实施例中，诸如图12中高温层28的层特性选择为改善器件中的表面形态。
图15和16是对于若干器件，c晶格常数作为a晶格常数的函数的曲线图。图15演示了根据本发明实施例的模板实际导致覆层至少部分地驰豫。结构的应变状态可以通过确定该结构的c和a晶格常数来测量。在图15中菱形代表的结构中，厚高温GaN层3生长于GaN成核层2之上，如图1所示，其中成核层2和高温GaN层3的生长条件变化，以改变穿透位错密度，因此改变GaN模板中的面内a晶格常数，如先前参考等式(3)所讨论。改变穿透位错密度的这些方法在通过引用结合于此的Figge等人的，Journal of Crystal Growth，volume 221，pages 262-266(2000)中描述。图15中菱形代表的结构因此具有变化的穿透位错密度和与等式(3)相符的a晶格常数。在圆形代表的结构中，厚高温GaN层生长于根据本发明实施例制备的低温InGaN层之上。根据弹性理论，III族氮化物材料中的c和a晶格常数是反关联的，这通过菱形代表的结构演示，所有数据落在图15中所示的对角线附近。与菱形代表的结构相对照，圆形代表的每个结构位于对角线之下，意味着这些结构的c晶格常数小于菱形代表的结构的c晶格常数。圆形代表的结构的较小c晶格常数表明，这些结构中的厚高温GaN层在张应变下生长，表示高温GaN层的a晶格常数已经被伸展以匹配底层至少部分驰豫的低温InGaN层26的a晶格常数。对于给定a晶格常数，圆形代表的结构还呈现出比菱形代表的结构低的穿透位错密度，表示本发明打破了如等式(3)原先量化的常规GaN模板中观察到的a晶格常数和穿透位错密度之间的折衷。
图16是本发明的一个或多个实施例中针对多个层观察到的c和a晶格常数的曲线图。图16中的实心圆代表图9中的层28，图16中的空心圆代表图13中的一个或多个富铟层，菱形符号代表图13中的一个或多个贫铟层或帽层。图16中的实对角线对应于图15中原先示出的实对角线，且代表诸如图1所示结构的GaN模板上的实验数据，而虚对角线是实线到较大a晶格值的外推。如图16所示，富铟层60的c和a晶格常数比图15中的菱形符号示出的常规GaN模板的数据大很多。在富铟层60之上形成的贫铟层61或者帽层67的c和a晶格常数比富铟层60的晶格常数小，但是远大于图15中的常规GaN模板观察到的最大a晶格常数，表明根据图13中所述实施例生长的贫铟层61和帽层67至少部分地应变到富铟层60的较大晶格常数。注意，贫铟层61和帽层67一般保持足够薄或者以足够高的InN组分生长以避免破裂。在贫铟层61和帽层67之上应变生长的器件层10复制这一比GaN大的a晶格常数，这减小了发光层中的应变。上述实施例中描述的模板因此可以具有比常规GaN模板大的a晶格常数，常规GaN模板典型地具有不大于
Figure GSB00000323216900181
的a晶格常数。
在具有比
Figure GSB00000323216900182
大的面内晶格常数的模板之上，诸如在上述某些实施例中描述的结构之上生长包括一个或多个发光层的器件层，可以充分减小发光层中的应变以允许生长具有可接受缺陷密度和减小旋节分解的较厚发光层。例如，发射蓝光的InGaN层可以具有组分In0.12Ga0.88N，该组分具有
Figure GSB00000323216900191
的体晶格常数。发光层中的应变可以通过发光层中的面内晶格常数(对于生长于常规GaN缓冲层上的发光层而言约为
Figure GSB00000323216900192
)和发光层的体晶格常数之差决定，因而应变可以表示为如等式(2)所定义的|(ain-plane-abulk)|/abulk。在常规In0.12Ga0.88N层的情况下，应变为
Figure GSB00000323216900193
约为1.23％。如果相同组分的发光层生长于诸如上述结构的较大晶格常数模板上，应变可被减小或消除。在本发明的某些实施例中，在430至480nm发光的器件的发光层中应变可以减小到小于1％，且更优选地小于0.5％。发射蓝绿光的InGaN层可以具有In0.16Ga0.84N的组分，当生长于常规GaN缓冲层上时，该组分具有
Figure GSB00000323216900194
的晶格常数和约1.7％的应变。在本发明的某些实施例中，在480至520nm发光的器件发光层中的应变可以减小到小于1.5％，且更优选地小于1％。发射绿光的InGaN层可以具有In0.2Ga0.8N的组分，当生长在常规GaN缓冲层上时，该组分具有
Figure GSB00000323216900195
的体晶格常数，导致约2.1％的应变。在本发明的某些实施例中，在520至560nm发光的器件发光层中的应变可以减小到小于2％，且更优选地小于1.5％。
对于图2中所示的器件，发明人生长了a晶格常数大至
Figure GSB00000323216900196
且穿透位错密度低至4×109cm-2的结构。在这种结构之上生长的发光层对于蓝光发射层可以应变0.55％，对于蓝绿发光层可以应变0.87％，对于绿光发射层可以应变1.5％。对于图8和10中所示的器件，发明人生长了a晶格常数大至
Figure GSB00000323216900197
且穿透位错密度低至1.5×109cm-2的结构。在这种结构之上生长的发光层对于蓝光发射层可以应变1.1％，对于蓝绿发光层可以应变1.4％，对于绿光发射层可以应变2.0％。对于图9和13中所示的器件，发明人生长了a晶格常数大至
Figure GSB00000323216900198
且穿透位错密度低至1.5×109cm-2的结构，如图16所示。在这种结构之上生长的发光层对于蓝光发射层可以应变0.87％，对于蓝绿发光层可以应变1.2％，对于绿光发射层可以应变1.8％。对于图11中所示的器件，发明人生长了a晶格常数大至且穿透位错密度低至1.5×109cm-2的结构。在这种结构之上生长的发光层对于蓝光发射层可以应变0.8％，对于蓝绿发光层可以应变1.1％，对于绿光发射层可以应变1.7％。因此这些示例中的每一个都打破了等式(3)中原先描述的面内a晶格常数与穿透位错密度之间的关系。
上述生长模板和器件层可以生长于蓝宝石或SiC生长衬底的表面上，根据本发明的实施例，所述表面相对于蓝宝石的主晶面倾斜。图17示出了蓝宝石的c面、m面和a面。III族氮化物器件通常在c面、r面、m面或a面之上生长。在本发明的实施例中，蓝宝石衬底可以被切割和抛光，使得其上生长III族氮化物器件层的生长表面从c面、r面、m面或a面沿方向12倾斜，例如，大于0.1°。这种衬底之上生长的发光层可以经历减小的旋节分解和发光层中减小的应变。这种衬底用于生长上述任意模板。
上面说明和描述的半导体结构可以被包括在发光器件的任意合适配置中，诸如具有在器件相对侧上形成接触的器件，或者具有在器件相同侧上形成接触的器件。当两个接触布置在相同侧时，器件可以形成为具有透明接触且安装为使得光通过其上形成接触的相同侧提取，或者器件可以形成为具有反射型接触且安装为倒装芯片，其中光从其上形成接触的一侧的相对侧提取。
图18说明一种合适配置——从中移除生长衬底的倒装芯片器件的一个示例的一部分。如上所述，器件层10包括发光区域72，该发光区域72包括夹在n型区域71和p型区域73之间的至少一个发光层，该n型区域71包括至少一个n型层，该p型区域73包括至少一个p型层。n型区域71可以是生长模板的一部分，或者是单独的结构。p型区域73和发光区域72的一部分被移除以形成暴露n型区域71的一部分的台面。尽管在图18中示出暴露n型区域71的一部分的一个通孔，但应当理解在单个器件中可以形成多个通孔。n和p接触78和76例如通过蒸发或电镀在n型区域71和p型区域73的暴露部分上形成。接触78和76可以通过空气或电介质层彼此电隔离。在接触金属78和76形成之后，器件的晶片可以划片成多个单个的器件，然后每个器件相对于生长方向翻转且安装到底座84上，在这种情况，底座84可以具有比器件大的侧向范围，如图18所示。备选地，器件的晶片可以连接到底座的晶片，然后划片成多个单个的器件。底座84例如可以是诸如Si的半导体、金属或诸如AlN的陶瓷，且可以具有电连接到p接触76的至少一个金属焊盘80和电连接到n接触78的至少一个金属焊盘82。置于接触76和78以及焊盘80和82之间的互连(在图18中未示出)将半导体器件连接到底座84。该互连例如可以是诸如金的元素金属或者焊料。
在安装之后，通过诸如刻蚀或激光熔融之类的适于衬底材料的工艺移除生长衬底(未示出)。在安装之前或之后，可以在器件和底座84之间提供刚性底填料以支撑半导体层且防止衬底移除过程中的破裂。其上生长器件层10的模板75例如可以通过刻蚀而完好无损地保留、被完全移除或者被部分移除。通过移除生长衬底和任意半导体材料而暴露的表面例如可以通过诸如光电化学刻蚀的刻蚀工艺或者诸如研磨的机械工艺被粗糙化。将从中提取光的表面粗糙化可以改善光从器件的提取。备选地，可以在表面中形成光子晶体结构。诸如磷光剂层的结构85或者诸如二向色镜或偏振器的本领域中已知的辅助光学元件可以应用于发射表面。
图19是封装的发光器件的分解图，其在美国专利6,274,924中更详细地描述。热沉块100被放置到注塑引线框中。该注塑引线框例如是在提供电学路径的金属框架106周围浇铸的填充塑料材料105。块100可以包括可选的反射杯102。可以是上述实施例中描述的任意器件的发光器件管芯104经由热导电次载具103直接或间接安装到块100。可以添加覆盖件108，覆盖件108可以是光学透镜。
已经详细描述了本发明，本领域技术人员应当意识到，给定本公开，可以对本发明进行各种调整而不偏离此处描述的发明概念的精神。因此，并不旨在表明本发明的范围限制于所述和所示具体实施例。具体而言，低温层26可以由AlGaN或AlInGaN而非InGaN组成。对于低温层26由AlGaN组成的实施例，低温层26的面内晶格常数比成核层22小，这将减小用于短波长UV发射器的AlGaN或AlInGaN层中的应变。对于低温层26由AlInGaN组成的实施例，取决于低温层26中的铟和铝的比例，低温层26的面内晶格常数可以比层22大或者小。而且，此处公开的本发明可应用于电子或光电子器件以及发光器件，例如包括诸如FET的晶体管或者探测器。

Claims (23)

1.一种半导体发光器件的制造方法，包括：在衬底上生长III族氮化物结构，该III族氮化物结构包括：
模板，该模板包括：
直接生长于该衬底上的第一层，该第一层不含铟；
生长于该第一层之上的第一基本单晶层；
生长于该第一基本单晶层之上的第二层，其中该第二层是包括铟的非单晶层；以及
生长于该模板上的器件层，该器件层包括置于n型区域和p型区域之间的III族氮化物发光层。
2.权利要求1所述的方法，其中该模板还包括生长于该第二层之上的第二基本单晶层。
3.权利要求2所述的方法，其中该第一基本单晶层是GaN层，该第二基本单晶层是InN组分介于0.5％至20％之间的InGaN层。
4.权利要求2所述的方法，其中该模板还包括：生长于该第二基本单晶层之上的第三层，其中该第三层是包括铟的非单晶层；以及生长于该第三层之上的第三基本单晶层。
5.权利要求2所述的方法，其中该模板还包括：
置于该第一层和该第二层之间的第三基本单晶层。
6.权利要求5所述的方法，其中与该第三基本单晶层具有相同组分的材料的体晶格常数大于与该第一基本单晶层具有相同组分的材料的体晶格常数。
7.权利要求5所述的方法，其中该第二基本单晶层中的InN组分大于该第三基本单晶层中的InN组分。
8.权利要求5所述的方法，其中该第二基本单晶层的生长温度和该第二层的生长温度之差至少为250℃。
9.权利要求2所述的方法，其中该模板还包括：置于该第二层和该发光层之间的第三基本单晶层。
10.权利要求9所述的方法，其中该第二基本单晶层中的InN组分不同于该第三基本单晶层中的InN组分。
11.权利要求1所述的方法，其中该第二层具有介于1×1018cm-3至1×1020cm-3的碳含量。
12.权利要求1所述的方法，其中该第二层、直接位于该第二层之上的层以及直接位于该第二层之下的层其中之一具有介于1×102cm-1至1×107cm-1之间的平行于布置在该器件层和该第一基本单晶层之间界面的缺陷密度。
13.权利要求1所述的方法，还包括：连接该III族氮化物结构到基座；以及移除该生长III族氮化物结构的衬底。
14.权利要求13所述的方法，还包括在移除该生长衬底之后移除该模板的一部分。
15.权利要求1所述的方法，其中：该发光层具有体晶格常数abulk，该体晶格常数abulk与该发光层具有相同组分的自支撑材料的晶格常数相对应；该发光层具有与该结构中生长的该发光层的晶格常数相对应的面内晶格常数ain-plane；并且
该发光层中的|(ain-plane-abulk)|/abulk小于1％。
16.权利要求1所述的方法，其中该发光层的a晶格常数大于3.189埃。
17.权利要求1所述的方法，其中该结构生长于该衬底的表面上，该表面从该衬底的主晶面倾斜至少0.1°。
18.权利要求1所述的方法，其中该发光层具有大于15埃的厚度。
19.权利要求1所述的方法，其中该发光层掺杂硅达1×1018cm3至1×1020cm3的掺杂剂浓度。
20.权利要求1所述的方法，其中：该第一层是厚度小于500埃的非单晶GaN层；该第一基本单晶层是GaN或AlInGaN且厚度大于500埃；该第二层是厚度大于500埃且InN组分大于0且小于20％的非单晶InGaN层。
21.权利要求1所述的方法，其中该第一基本单晶层的生长温度和该第二层的生长温度之差至少为300℃。
22.权利要求1所述的方法，其中该模板还包括：置于该第一层和该第二层之间的第二基本单晶层；其中与该第二基本单晶层相同组分的材料的体晶格常数大于与该第一基本单晶层具有相同组分的材料的体晶格常数。
23.一种半导体发光器件的制造方法，包括：在衬底上生长III族氮化物结构，该III族氮化物结构包括：
直接生长于该衬底上的第一层，该第一层不含铟；
生长于该第一层之上的第一基本单晶层；
生长于该第一基本单晶层之上的第二层，其中该第二层是包括铟的非单晶层；以及
置于n型区域和p型区域之间的发光层，其中：该发光层中的穿透位错密度小于3×109cm2且该发光层中的a晶格常数大于
Figure FSB00000323216800031
CN2007800476783A 2006-12-22 2007-12-21 生长在模板上以减小应变的ⅲ族氮化物发光器件 Active CN101636849B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/615,826 US7534638B2 (en) 2006-12-22 2006-12-22 III-nitride light emitting devices grown on templates to reduce strain
US11/615,826 2006-12-22
PCT/IB2007/055265 WO2008078300A2 (en) 2006-12-22 2007-12-21 Iii-nitride light emitting diodes grown on templates to reduce strain

Publications (2)

Publication Number Publication Date
CN101636849A CN101636849A (zh) 2010-01-27
CN101636849B true CN101636849B (zh) 2011-06-29

Family

ID=39273393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800476783A Active CN101636849B (zh) 2006-12-22 2007-12-21 生长在模板上以减小应变的ⅲ族氮化物发光器件

Country Status (9)

Country Link
US (1) US7534638B2 (zh)
EP (1) EP2126984B1 (zh)
JP (1) JP5754886B2 (zh)
KR (1) KR101505833B1 (zh)
CN (1) CN101636849B (zh)
BR (1) BRPI0721105A2 (zh)
RU (1) RU2466479C2 (zh)
TW (1) TWI452717B (zh)
WO (1) WO2008078300A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
CN101283287B (zh) 2005-10-11 2013-03-06 皇家飞利浦电子股份有限公司 采用集成电子器件的rf天线
US8183577B2 (en) * 2009-06-30 2012-05-22 Koninklijke Philips Electronics N.V. Controlling pit formation in a III-nitride device
TWI442455B (zh) 2010-03-29 2014-06-21 Soitec Silicon On Insulator Iii-v族半導體結構及其形成方法
JP5259660B2 (ja) * 2010-09-06 2013-08-07 株式会社東芝 半導体発光素子
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
WO2013082592A1 (en) * 2011-12-03 2013-06-06 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
CN104160479B (zh) 2012-02-01 2019-04-30 传感器电子技术股份有限公司 用于减少应力半导体化合物中的穿透位错的外延技术
US9054232B2 (en) * 2012-02-28 2015-06-09 Koninklijke Philips N.V. Integration of gallium nitride LEDs with aluminum nitride/gallium nitride devices on silicon substrates for AC LEDs
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
CN103682005B (zh) * 2012-09-12 2016-12-07 顾玉奎 Led磊晶制程
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
CN111316452B (zh) * 2019-09-30 2021-11-23 重庆康佳光电技术研究院有限公司 一种磊晶结构及其制备方法、led

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863811A (en) * 1995-06-28 1999-01-26 Sony Corporation Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers
US6566677B2 (en) * 2000-03-24 2003-05-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and manufacturing method thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732754B1 (en) * 1995-03-17 2007-10-31 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
JPH08293473A (ja) * 1995-04-25 1996-11-05 Sumitomo Electric Ind Ltd エピタキシャルウェハおよび化合物半導体発光素子ならびにそれらの製造方法
JP2839077B2 (ja) * 1995-06-15 1998-12-16 日本電気株式会社 窒化ガリウム系化合物半導体発光素子
JP3712770B2 (ja) 1996-01-19 2005-11-02 豊田合成株式会社 ３族窒化物半導体の製造方法及び半導体素子
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JP4783483B2 (ja) * 1997-11-07 2011-09-28 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体基板および半導体基板の形成方法
JPH11243251A (ja) 1998-02-26 1999-09-07 Toshiba Corp 半導体レーザ装置
SG75844A1 (en) 1998-05-13 2000-10-24 Univ Singapore Crystal growth method for group-iii nitride and related compound semiconductors
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP4298023B2 (ja) * 1998-10-28 2009-07-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法
JP2001160627A (ja) * 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2002100837A (ja) * 2000-09-25 2002-04-05 Sharp Corp 窒化物半導体発光素子およびその製造方法
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6489636B1 (en) * 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
GB2378039B (en) 2001-07-27 2003-09-17 Juses Chao AlInGaN LED Device
JP3969989B2 (ja) * 2001-10-10 2007-09-05 三洋電機株式会社 窒化物系半導体素子およびその製造方法
US6833564B2 (en) * 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
JP2006324685A (ja) * 2002-07-08 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
RU2262155C1 (ru) * 2004-09-14 2005-10-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в ультрафиолетовом диапазоне
RU2277736C1 (ru) * 2005-02-02 2006-06-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в синей области видимого спектра
JP4692072B2 (ja) * 2005-05-19 2011-06-01 三菱化学株式会社 発光ダイオードの製造方法
EP1891686B1 (en) * 2005-06-15 2011-08-10 Yissum Research Development Company Of The Hebrew University Of Jerusalem Iii-v semiconductor core-heteroshell nanocrystals, method for their manufacture and their applications
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863811A (en) * 1995-06-28 1999-01-26 Sony Corporation Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers
US6566677B2 (en) * 2000-03-24 2003-05-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW200845427A (en) 2008-11-16
JP2010514192A (ja) 2010-04-30
WO2008078300A3 (en) 2008-10-23
CN101636849A (zh) 2010-01-27
EP2126984A2 (en) 2009-12-02
US20080153191A1 (en) 2008-06-26
JP5754886B2 (ja) 2015-07-29
RU2009128204A (ru) 2011-01-27
WO2008078300A2 (en) 2008-07-03
TWI452717B (zh) 2014-09-11
US7534638B2 (en) 2009-05-19
KR101505833B1 (ko) 2015-03-25
RU2466479C2 (ru) 2012-11-10
EP2126984B1 (en) 2018-09-05
KR20090094150A (ko) 2009-09-03
BRPI0721105A2 (pt) 2014-03-04

Similar Documents

Publication Publication Date Title
CN101636849B (zh) 生长在模板上以减小应变的ⅲ族氮化物发光器件
CN102544286B (zh) 生长在模板上以减小应变的iii-氮化物发光二极管
US7951693B2 (en) III-nitride light emitting devices grown on templates to reduce strain
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Eindhoven, Netherlands

Co-patentee after: LUMILEDS LLC

Patentee after: KONINKLIJKE PHILIPS N.V.

Address before: Eindhoven, Netherlands

Co-patentee before: Philips Ramildes Lighting Equipment Co.,Ltd.

Patentee before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200903

Address after: Holland Schiphol

Patentee after: KONINKLIJKE PHILIPS NV

Address before: Eindhoven, Netherlands

Co-patentee before: LUMILEDS LLC

Patentee before: KONINKLIJKE PHILIPS N.V.